JP2012023339A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012023339A
JP2012023339A JP2011115742A JP2011115742A JP2012023339A JP 2012023339 A JP2012023339 A JP 2012023339A JP 2011115742 A JP2011115742 A JP 2011115742A JP 2011115742 A JP2011115742 A JP 2011115742A JP 2012023339 A JP2012023339 A JP 2012023339A
Authority
JP
Japan
Prior art keywords
trench
solution
chemical solution
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011115742A
Other languages
English (en)
Other versions
JP5278492B2 (ja
Inventor
daigoro Yamaguchi
大五郎 山口
Michitaka Noda
理崇 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011115742A priority Critical patent/JP5278492B2/ja
Priority to US13/151,367 priority patent/US9011604B2/en
Priority to DE102011077410A priority patent/DE102011077410A1/de
Priority to CN201110161985.2A priority patent/CN102290368B/zh
Publication of JP2012023339A publication Critical patent/JP2012023339A/ja
Application granted granted Critical
Publication of JP5278492B2 publication Critical patent/JP5278492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

【課題】トレンチ内部を低ダメージでトレンチ底部まで確実に洗浄することができる洗浄工程を有する半導体装置の製造方法を提供する。
【解決手段】トレンチ３を形成した後の洗浄工程の薬液５として、キレート剤を添加した過酸化水素水とアンモニア水と水の混合液を用いる。これにより、超音波等の外力を加えること無く、トレンチ３の底部まで確実に洗浄を行うことが可能となる。そして、このような洗浄工程を行えることから、アスペクト比が５以上のトレンチ３を形成しても、確実にトレンチ３の底部まで保護膜４を含む異物の洗浄除去を行うことができる。
【選択図】図１

Description

本発明は、トレンチを形成した後、トレンチ形成時にトレンチ内壁に形成された反応生成物などの異物を洗浄除去する工程を有する半導体装置の製造方法に関するものである。
従来、半導体基板に対するトレンチ加工方法として反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が用いられてきたが、より大きなアスペクト比のトレンチが求められており、いわゆるＢＯＳＣＨプロセス等の新しいトレンチ加工技術が開発されている。ＢＯＳＣＨプロセスは、トレンチ側壁面を保護膜で覆いながらトレンチ底面を掘り進めることにより、アスペクト比の大きいトレンチを形成する手法であり、誘導結合型（ＩＣＰ：Inductive Coupled Plasma）や電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）といった高密度プラズマを使ったＢＯＳＣＨプロセスにより、アスペクト比が５０以上となるトレンチ加工が可能となっているが、それに伴いトレンチを形成した後にトレンチ形成時にトレンチ内壁に形成された反応生成物などの異物を的確に除去できる洗浄技術が求められている。
この洗浄技術として、特許文献１に示すように、洗浄の薬液として硫酸と過酸化水素水の混合液を用いる方法や、特許文献２に示すように、洗浄の薬液として過酸化水素水とアンモニア水および水の混合液を用いる方法がある。
特開２００９−１４１３０７号公報 特開２００６−３１９２８２号公報
しかしながら、特許文献１のように洗浄の薬液として硫酸と過酸化水素水の混合液を用いる場合、次の問題が生じる。すなわち、（１）混合液の粘度が高いため、混合液をトレンチ底部まで供給することができない、（２）トレンチ内に存在する反応生成物などの異物をトレンチ内壁面から浮かせるリフトオフ効果が無い、（３）粘度が高い混合液をトレンチ底部まで浸入させるには超音波洗浄を行う必要があるが微細構造が破壊されるため超音波洗浄を行えない、（４）異物の凝集防止効果や異物のトレンチ内壁面への再付着防止効果が得られない、という問題がある。
また、特許文献２のように洗浄の薬液として過酸化水素水とアンモニア水および水の混合液を用いる場合には、次の問題が生じる。すなわち、（１）異物の凝集防止効果や異物のトレンチ内壁面への再付着防止効果が不十分であり、（２）トレンチ底部近傍の異物がトレンチ内壁面に再付着してしまう、（３）この再付着を防止するためには超音波洗浄が有効であるが微細構造が破壊されるため超音波洗浄を行えない、という問題がある。
したがって、特許文献１、２のいずれの薬液を用いる場合にも、大きなアスペクト比のトレンチ底部まで確実に異物の洗浄除去を行うことができなかった。
本発明は上記点に鑑みて、ダメージの原因となる超音波等の外力を加えること無く、トレンチ内部の底部までダメージ無しで確実に洗浄することができる洗浄工程を有する半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、シリコンもしくはシリコン系化合物半導体からなる半導体基板（１、１０）に対して凹部（３、１３）を形成する凹部形成工程と、凹部（３、１３）を形成する工程の後に行われ、凹部（３、１３）内に存在する保護膜（４、１４）を含む反応生成物などの異物（４）を取り除く洗浄工程と、を含み、請求項１における洗浄工程では、キレート剤を添加した過酸化水素水と塩基性薬液と水を混合した混合液を薬液（５）として用いることを特徴としている。ここでキレート剤は既知技術である重金属の除去に加えて、パーティクル等の異物の凝集防止と過酸化水素水の劣化防止のために添加している。また、洗浄工程において使用される薬液（５）に含まれる塩基性薬液としては、例えば、請求項２に記載したようにアンモニア水またはＴＭＡＨが挙げられる。
このように、凹部（３、１３）を形成した後の洗浄工程の薬液（５）として、キレート剤を添加した過酸化水素水と塩基性薬液と水の混合液を用いるようにしている。これにより、凹部（３、１３）の内部をダメージ無しで凹部（３、１３）の底部まで確実に清浄化することができる洗浄工程を行うことが可能となる。そして、このような洗浄工程を行えることから、大きなアスペクト比の凹部（３、１３）を形成しても、確実に凹部（３、１３）の底部まで保護膜（４、１４）を含む異物の除去を行うことができる。
特に、請求項３に記載したように、凹部形成工程で幅が１０μｍ以下かつアスペクト比が５以上となるような凹部（３、１３）が形成される場合に、請求項１または２に記載した薬液（５）を用いて洗浄工程を行うと有効である。例えば、請求項４に記載したように、凹部（３、１３）の側壁面を従来の洗浄液に対して難溶性の保護膜（４、１４）で覆いながら凹部（３、１３）の底面を掘り進める手法が採用される場合に、請求項１または２に記載した薬液（５）を用いて洗浄工程を行うと有効である。
キレート剤の添加量は任意であるが、例えば請求項５に記載したように、過酸化水素水に対してキレート剤を０．５〜１．５重量％添加することができる。
請求項６に記載の発明では、薬液（５）の温度を５０℃以上かつ１００℃以下にすることを特徴としている。このように、薬液（５）を５０℃以上に加熱することにより、凹部（３、１３）の深い部分の保護膜（４、１４）を含む異物の洗浄を確実に行うことが可能となるという効果を得ることもできる。
また、薬液（５）を構成する各液の混合比率についても任意であるが、請求項７または８に記載したように、キレート剤を添加した過酸化水素水とアンモニア水と水又はキレート剤を添加した過酸化水素水とＴＭＡＨと水を混合した薬液（５）の混合比率が、少なくともキレート剤を添加した過酸化水素水：アンモニア水：水又はキレート剤を添加した過酸化水素水：ＴＭＡＨ：水が１：１：４〜１：１：６の範囲であれば、請求項１または２に記載の効果を得ることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかる半導体装置の製造方法におけるトレンチ内の洗浄工程の様子を示した概略断面図である。 従来のように硫酸と過酸化水素水の混合液を薬液５として用いた場合と本実施形態のようにキレート剤を添加した過酸化水素水とアンモニア水と水の混合液を薬液５として用いた場合、それぞれの洗浄工程後の様子を示した断面図である。 薬液５の温度とトレンチ３内への薬液５の浸入深さの関係を調べた結果を示す図である。 薬液５の温度とトレンチ３内の残渣数（保護膜４を含む異物の数）を調べた結果を示した図である。 薬液５に含まれるキレート剤を添加した過酸化水素水とアンモニア水と水の混合比率を変化させた場合にトレンチ３内の残渣数（保護膜４を含む異物の数）を調べた結果を示した図である。 アスペクト比を変えた場合における保護膜除去率を調べた結果を示す図である。 キレート剤の過酸化水素水への添加量を変化させたときの保護膜除去率を調べた結果を示す図である。 本発明の第２実施形態にかかる半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程を示した断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、半導体基板に対して大きなアスペクト比のトレンチを形成する半導体装置の製造方法について説明するが、半導体装置の製造方法のうち、大きなアスペクト比のトレンチを形成した後に実施するトレンチ内の洗浄工程以外については、従来と同様であるため、ここではその洗浄工程について説明する。
洗浄工程は、トレンチ内に存在する異物を洗浄除去することで、異物の無いクリーンなトレンチを形成する工程である。半導体基板に対して例えばＢＯＳＣＨプロセスを用いたトレンチ形成工程を行ったのち、トレンチ内に存在する異物を取り除く洗浄工程を行うことで、半導体基板に対して大きなアスペクト比のトレンチを形成する。ＢＯＳＣＨプロセスでは、トレンチの内壁面をフロロカーボン系ポリマーで構成される保護膜で覆った状態となっているため、この保護膜を含む異物を取り除くように洗浄工程を行っている。
そして、トレンチ内を埋め込むようなエピタキシャル成長工程を行うなどにより、半導体装置を製造することができる。例えば、トレンチ内に半導体基板とは異なる導電型の半導体層を形成することでＰＮ接合を繰り返し構成するスーパージャンクション構造や、半導体基板を貫通するようなトレンチ内に電極を形成した貫通電極、トレンチを利用してキャパシタを構成するトレンチキャパシタ、トレンチを利用した梁構造体などで構成される微小電気機械素子（ＭＥＭＳ）などを備える半導体装置を製造できる。
この洗浄工程について、図１を参照して説明する。図１は、本実施形態の半導体装置の製造方法におけるトレンチ内の洗浄工程の様子を示した概略断面図である。
まず、図１（ａ）に示すように、半導体基板となるシリコン基板１に対してマスク２を配置した状態でエッチングすることでトレンチ３を形成しておく。このエッチングプロセスは、トレンチ３の側壁面を保護膜４で覆いながらトレンチ３の底面を掘り進めるＢＯＳＣＨプロセスにて行うことができ、このプロセスにより、アスペクト比の大きいトレンチ３を形成することができる。そして、トレンチ３内に残った保護膜４を含む反応生成物などの異物を取り除くために、図１（ｂ）に示すように、トレンチ３を形成した複数枚のシリコン基板１を５０℃以上に加熱した薬液５に浸漬させることにより、トレンチ３内に薬液５を入り込ませる。このとき、薬液５として、キレート剤を添加した過酸化水素水にアンモニア水と水を加えた混合液を用いている。
キレート剤としては、ＥＤＴＡ（エチレンジアミン四酢酸）、ＨＰ（ヘキサメタリン酸）、ＨＤＰ（１−ヒドロキシエチリデン−１，１−ジホスホン酸）、ＮＴＰＯ（ニトリロトリス（メチレンホスホン酸））、ＥＤＴＰＯ（エチレンジアミンテトラキス（メチレンホスホン酸））、ＥＴＰＰＯ（ジエチレントリアミンペンタ（メチレンホスホン酸））、ＣｙＤＴＡ（シクロヘキサンジアミン四酢酸）、ＴＴＨＡ（トリエチレンテトラアミン六酢酸）、ＭＤＰ（メチレンジホスホン酸）などを適用することができるし、これらいずれか複数を混合したものを適用することもできる。
キレート剤の過酸化水素水への添加量については、０．５〜１．５重量％とするのが好ましく、１％以下であっても構わない。また、薬液５を構成する混合液におけるキレート剤を添加した過酸化水素水とアンモニア水と水との混合比率は、例えば１：１：４〜１：１：６としている。
このとき、上記薬液５を用いることにより、超音波等の外力無しで、トレンチ３の底部まで薬液５が入り込むようにできる。すなわち、上記薬液５を用いた場合、薬液５が低粘度であることから、トレンチ３内の深い位置まで薬液５が入り込み易い。そして、さらに薬液５を５０℃以上に加熱しているため、薬液５に含まれる過酸化水素水が活性化し、酸化作用が強くなるため、トレンチ３内を含めたシリコン基板１の表面が酸化され、ヌレ性（親水性）が向上してより薬液５が入り込み易くなる。このようなメカニズムにより、超音波等の外力無しで、トレンチ３の底部まで薬液５を入り込ませることが可能となる。
そして、トレンチ３内に入り込んだ薬液５により、図１（ｃ）に示すように、保護膜４を含む異物がトレンチ３の内壁面から剥離させられる。すなわち、トレンチ３内を含むシリコン基板１の表面が酸化されて酸化膜６が形成されることで、保護膜４を含む異物とシリコン基板１との間に酸化膜６が配置された状態となる。この酸化膜６の表面がアンモニア水でライトエッチングされることで、保護膜４を含む異物がリフトオフ効果によって剥がし取られる。このようなメカニズムにより、トレンチ３の内部の保護膜４を含む異物をトレンチ３の内壁面から剥離させることが可能となる。
さらに、このようにトレンチ３の内壁面から保護膜４を含む異物が剥離させられると、キレート剤が過酸化水素水に添加してあるため、キレート剤が有する機能として、トレンチ３内への保護膜４を含む異物の再付着や凝集を抑制することができる。また、キレート剤を添加した過酸化水素水とアンモニア水とが含まれる薬液５のζ電位の反発効果により、図１（ｄ）に示すように、よりトレンチ３からの保護膜４を含む異物の排出が容易に行われるようにできる。つまり、キレート剤を添加した過酸化水素水とアンモニア水とが含まれる薬液５を用いることで、薬液５の種類によって決まる保護膜４を含む異物の表面での帯電極性とシリコン基板１の表面（トレンチ３の内壁表面）の帯電極性とが同極性となり、互いに反発するようにできる。そして、キレート剤が有する再付着の抑制効果と相まって、ζ電位の反発効果により、トレンチ３からの保護膜４を含む異物の排出を確実に行うことが可能となる。
この後、薬液５からシリコン基板１を取り出したのち、薬液５を流水洗浄等によりリンスしたのち乾燥させる。これにより、洗浄工程が完了する。この後、シリコン基板１に対して形成したトレンチ３内を埋め込むようなエピタキシャル成長工程を行うなどにより、半導体装置を製造することができる。
以上説明したように、トレンチ３を形成した後の洗浄工程の薬液５として、キレート剤を添加した過酸化水素水とアンモニア水と水の混合液を用いるようにしている。これにより、トレンチ３の内部を低ダメージでトレンチ３の底部まで確実に洗浄することができる洗浄工程を行うことが可能となる。そして、このような洗浄工程を行えることから、大きなアスペクト比のトレンチ３を形成しても、確実にトレンチ３の底部まで異物の洗浄除去を行うことができる。また、キレート剤には重金属の除去効果があるため、この薬液５を用いることで重金属除去効果も同時に期待できる。
例えば、実験によれば、トレンチ３を少なくとも幅が２μｍ、深さが４７μｍというアスペクト比が２０以上となる大きなアスペクト比のものにおいて、上記洗浄工程により、確実にトレンチ３の底部まで保護膜４を含む異物の洗浄除去がされることを確認している。
図２は、従来のように硫酸と過酸化水素水の混合液を薬液として用いた場合と本実施形態のようにキレート剤を添加した過酸化水素水とアンモニア水と水の混合液を薬液５として用いた場合、それぞれの洗浄工程後の様子を示した断面図である。
図２（ａ）に示すように、従来の薬液を用いた場合には、洗浄時に保護膜４を含む異物がトレンチ３の開口側近辺で詰まってしまい、保護膜４を含む異物によってトレンチ３が閉塞されるために、薬液５がトレンチ３の底部まで入り込むことができなくなる。これに対して、本実施形態のようにキレート剤を添加した過酸化水素水とアンモニア水と水の混合液を薬液５として用いると、トレンチ３の底部まで確実に保護膜４を含む異物が洗浄除去されていることが判る。このように、キレート剤を添加した過酸化水素水とアンモニア水と水を混合した薬液５を用いることにより、確実にトレンチ３の底部まで保護膜４を含む異物の洗浄除去を行うことが可能となる。
また、本実施形態では、洗浄工程の際に薬液５を５０℃以上に加熱している。ここで薬液５を５０℃以上に加熱するのは、上述したように、薬液５に含まれる過酸化水素水を活性化させることで酸化作用が強くなるようにし、トレンチ３内を含めたシリコン基板１の表面を酸化することで、ヌレ性（親水性）を向上させ、より薬液５が入り込み易くなるようにするためである。
図３は、薬液５の温度とトレンチ３内への薬液５の浸入深さの関係を調べた結果を示す図である。この図に示される浸入深さは、シリコン基板１に対して幅２μｍ、深さ４７μｍのトレンチ３を形成し、薬液５がトレンチ３内のどの深さまで浸入するかを確認した結果を表している。
この図に示されるように、薬液５が４０℃以下のときには、トレンチ３内への薬液５の浸入深さが１２μｍ程度であった。これに対して、薬液５が５０℃以上になると、薬液５が４０℃以下の場合と比較してトレンチ３内への薬液５の浸入深さが大幅に大きくなっており、４０μｍ以上まで浸入していることが判る。
また、図４は、薬液５の温度とトレンチ３内の残渣数（保護膜４を含む異物の数）を調べた結果を示した図である。この図に示される残渣数は、シリコン基板１に対して幅２μｍ、深さ４７μｍのトレンチ３を２３０７本を断面観察したときに、保護膜４を含む異物が残っていたトレンチ３の数を示したものであり、トレンチ３の上部、中央部および底部それぞれに対する数を示してある。
この図に示されるように、薬液５が５０℃以上のときには、トレンチ３内の残渣数がほとんど０となった。これに対して５０℃以下になると、２３０７本のトレンチ３のうち７００本以上のトレンチ３で保護膜４を含む異物が確認された。断面観察した２３０７本のうちの１／３以下であるため、薬液５を加熱しなくても、保護膜４を含む異物の洗浄効果はあると言えるが、薬液５を５０℃以上に加熱することにより、顕著に保護膜４を含む異物の洗浄効果が現れるということが判る。
このように、薬液５を５０℃以上に加熱することにより、よりトレンチ３内への薬液５の浸入深さを深くできると共に、よりトレンチ３からの保護膜４を含む異物の洗浄除去を確実に行うことが可能となるという効果を得ることもできる。
また、上記したように、本実施形態では、薬液５に含まれるキレート剤を添加した過酸化水素水とアンモニア水と水の混合比率を１：１：４〜１：１：６としている。ここで示した混合比率以外であっても、上記効果を得ることができるが、少なくともここで示した混合比率については、上記効果を特に得ることができることを確認している。
図５は、薬液５に含まれるキレート剤を添加した過酸化水素水とアンモニア水と水の混合比率を変化させた場合にトレンチ３内の残渣数（保護膜４を含む異物の数）を調べた結果を示した図である。この図に示される残渣数は、シリコン基板１に対して幅２μｍ、深さ４７μｍのトレンチ３を２３０７本を断面観察したときに、保護膜４を含む異物が残っていたトレンチ３の数を示したものであり、トレンチ３の上部、中央部および底部それぞれに対する数を示してある。
この図に示されるように、多少、１：１：２、１：１：３、１：１：７、１：１：８の場合には残渣数が認められたが、上述した混合比率（１：１：４〜１：１：６）の範囲内では、ほとんど残渣数が無かった。混合比率が１：１：４と１：１：６のときに、保護膜４を含む異物が確認されているが、２３０７本のトレンチ３のうちの１本のみで確認されたに過ぎず、上記混合比率において完全に保護膜４を含む異物を洗浄除去することができると言える。
また、洗浄効果とアスペクト比、、つまりトレンチ３の開口幅に対する深さの比との関係についても調べた。図６は、本実施形態で説明したキレート剤を添加した過酸化水素水とアンモニア水と水の混合液からなる薬液５と、従来より洗浄液として用いられている硫酸と過酸化水素水の混合液とについて、アスペクト比を変えた場合における保護膜除去率を調べた結果を示している。この図に示される保護膜除去率は、シリコン基板１に対して幅２μｍ、深さ４７μｍのトレンチ３を２３０７本を断面観察したときに、保護膜４を含む異物が完全に除去されていたトレンチ３の数の割合を示している。
この図に示されるように、本実施形態の薬液５を用いた場合には、アスペクト比が大きくなっても、保護膜除去率が１００％となり、トレンチ３内から異物が完全に除去されていた。これに対して、従来のように硫酸と過酸化水素水の混合液からなる洗浄液では、アスペクト比が小さいときには保護膜除去率が１００％になるが、アスペクト比が５以上になると徐々に保護膜除去率が低下していくことが分かる。この実験結果から、アスペクト比が５以上の場合において、本実施形態のようにキレート剤を添加した薬液５を用いることが保護膜４を含む異物を完全に除去するために有効であると言える。
さらに、除去効果とキレート剤の添加量との関係についても調べた。図７は、キレート剤の過酸化水素水への添加量を変化させたときの保護膜除去率を調べた結果を示している。この図に示される保護膜除去率も、シリコン基板１に対して幅２μｍ、深さ４７μｍのトレンチ３を２３０７本を断面観察したときに、保護膜４を含む異物が完全に除去されていたトレンチ３の数の割合を示している。
この図に示されるように、キレート剤の添加量が０のときには、保護膜除去率がほぼ０となっているが、キレート剤を少しでも添加すると保護膜除去率を高くすることができた。特に、キレート剤の添加量が０．５〜１．５重量％のときに保護膜除去率が１００％となり、キレート剤を添加した薬液５を用いることで保護膜４を含む異物を完全に除去することができた。このため、キレート剤を添加した薬液５を用いることで、トレンチ３からの保護膜４を含む異物除去が行える高い洗浄効果を得ることができ、キレート剤の添加量を０．５〜１．５重量％とすることで、その効果を最も発揮させることが可能となる。このため、キレート剤の添加量を０．５〜１．５重量％とするのが好ましい。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態で説明したトレンチ内の洗浄工程が適用される半導体装置の製造方法の一例として、スーパージャンクション構造が備えられる半導体装置の製造方法について説明する。図８および図９に、本実施形態にかかる半導体装置の製造工程を示した断面図を示し、これらの図を参照して説明する。
まず、図８（ａ）に示すように、ｎ+型シリコン基板１０上に、ｎ-型エピタキシャル層１１を成長させた半導体基板を用意する。次に、図８（ｂ）に示すようにトレンチマスクとなる酸化膜１２を配置したのち、酸化膜１２上に図示しないレジストを配置し、レジストをマスクとして反応性イオンエッチングなどによって酸化膜１２をパターニングする。これにより、酸化膜１２のうちのトレンチ形成予定領域を開口させる。そして、図８（ｃ）に示すように酸化膜１２を用いてトレンチ１３を形成する工程を行う。例えばＢＯＳＣＨプロセスを用いたトレンチ形成工程により、トレンチ１３を形成する。これにより、一方向を長手方向する所定間隔毎に所定幅とされた複数本のトレンチ１３が形成される。
このとき、図８（ｃ）中に示したようにトレンチ１３の内壁面はフロロカーボン系ポリマーで構成される保護膜１４で覆われた状態となるため、第１実施形態で説明したキレート剤を添加した過酸化水素水にアンモニア水と水を加えた混合液の薬液を用いて、保護膜１４を含む異物を除去する洗浄工程を行う。例えば、過酸化水素水にアンモニア水と水の混合比が１：１：４〜１：１：６の範囲、温度８０℃の薬液を用いて洗浄工程を行う。これにより、図８（ｄ）に示すようにトレンチ１３内部から保護膜１４を含む異物が完全に除去された状態となる。
続いて、トレンチ１３の側壁のダメージ層をＣＤＥ（Chemical Dry Etching）によって除去した後、図９（ａ）に示すように酸化膜１２を希フッ酸によって除去する。そして、図９（ｂ）に示すようにトレンチ１３内を含めた半導体基板の表面全面に減圧ＣＶＤなどによりｐ型シリコン層１５を形成することでトレンチ１３内を埋め戻す。例えば、シリコンソースガス（例えば、ＳｉＨ2Ｃｌ2）とハロゲン化物ガス（例えば、ＨＣｌ）を同時に流して、該混合ガス中で減圧エピタキシャル成長させてトレンチ１３を埋め戻すようにしている。これにより、トレンチ１３の開口部よりもトレンチ１３の底部での成長速度を高くすることができ、トレンチ１３の底面からｐ型シリコン層１５を成長させることができるため、ｐ型シリコン層１５のボイドや結晶欠陥を少なくすることができる。このようにして、ｐ型シリコン層１５のうちトレンチ１３内に埋め込まれた部分をｐ型コラム、ｎ-型エピタキシャル層１１のうちトレンチ１３の間に残された部分をｎ型コラムとして、ｐ型コラムとｎ型コラムが交互に繰り返し形成されたスーパージャンクション構造を構成することができる。また、ｐ型シリコン層１５のうちスーパージャンクション構造の上部に形成された部分にてｐ型ベース領域を構成することができる。
その後、図９（ｃ）に示すように、周知の手法により、トレンチ１６の形成工程、ゲート絶縁膜１７の形成工程、ゲート電極１８の形成工程、ｎ+型ソース領域１９の形成工程、ｐ+型ボディ層２０の形成工程を行う。さらに、図示しないが層間絶縁膜の形成工程、ゲート配線およびソース電極の形成工程、ドレイン電極の形成工程等を経て、スーパージャンクション構造が構成された縦型ＭＯＳＦＥＴを備えた半導体装置が完成する。このように構成された半導体装置は、ゲート電極１８に電圧を印加することで、トレンチ１６の側面に位置するｐ型ベース領域にチャネルを形成し、そのチャネルを通じてソース−ドレイン間に電流を流すという動作を行う。
以上説明したように、例えば、スーパージャンクション構造を構成するためのトレンチ１３の形成の際に、トレンチ１３の内壁面に形成された保護膜１４を含む異物を除去するために、キレート剤を添加した過酸化水素水にアンモニア水と水を加えた混合液を薬液として用いることができる。このようなトレンチ１３は、アスペクト比が高く、トレンチ１３の内部に保護膜１４を含む異物が残り易いことから、キレート剤を添加した過酸化水素水にアンモニア水と水を加えた混合液を薬液として用いることが有効である。
（他の実施形態）
上記実施形態では、ＢＯＳＣＨプロセスによって大きなアスペクト比のトレンチ３を形成した場合について説明した。これは、特にＢＯＳＣＨプロセスによって大きなアスペクト比のトレンチ３を形成する場合に本発明を適用するのが有効であるという意味で説明を行ったに過ぎず、ＢＯＳＣＨプロセスによらずにトレンチ３を形成し、その後、洗浄工程を行う際に本発明を適用するようにしても勿論良い。特に、ＢＯＳＣＨプロセスによれば、トレンチ３のアスペクト比を大きくできることから、このようなＢＯＳＣＨプロセスに本発明を適用すると好ましいが、ＢＯＳＣＨプロセスに限らず、薬液が入り込みにくくなる幅１０μｍ以下のトレンチ３においてアスペクト比が５以上となる場合に、本発明を適用すると特に好ましい。
また、上記実施形態では、キレート剤を添加した過酸化水素水にアンモニア水と水を混合した混合液を薬液５として使用する場合、つまり薬液５に含まれる塩基性薬液としてアンモニア水を用いる場合について説明したが。他の塩基性薬液を用いることも可能である。例えば、アンモニア水に代えて、ＴＭＡＨを用いるようにしても良い。この場合でも、薬液５を５０℃以上とすることで、よりトレンチ３内への薬液５の浸入深さを深くできると共に、よりトレンチ３から保護膜４を含む異物の洗浄除去を確実に行うことが可能となるという効果を得ることもできる。また、キレート剤を添加した過酸化水素水とＴＭＡＨと水の混合比率についても、例えば１：１：４〜１：１：６とすることができる。
また、他の塩基性薬液としては、有機アミン系薬液やＫＯＨ（水酸化カリウム）などを用いることも可能である。ただし、ＫＯＨなどを用いる場合には、アルカリ金属の汚染が懸念されるため、アルカリ金属による汚染が問題にならない半導体装置を製造する際には、塩基性薬液としてＫＯＨなどを用いることができる。
また、ここでは半導体基板としてシリコン基板１を例に挙げて説明したが、過酸化水素水によって酸化されるようなもの、つまり酸化膜６が形成されてアンモニア水等によるライトエッチングによってリフトオフ効果が得られるものであれば、他のシリコン系化合物半導体（例えば、炭化珪素（ＳｉＣ））などであっても良い。
また、上記実施形態では、薬液内に半導体基板を浸漬することで、洗浄工程を行うようにしたが、スプレー式の洗浄工程、つまり薬液を半導体基板に吹き付けることによって洗浄を行うような洗浄工程としても良い。
さらに、上記実施形態では、薬液５の洗浄対象となる凹部の一例としてトレンチ３を例に挙げて説明したが、トレンチ３以外の穴などの洗浄に薬液５を用いることもできる。第２実施形態において、トレンチ３内に半導体基板とは異なる導電型の半導体層を形成することでＰＮ接合を繰り返し構成したスーパージャンクション構造を例に挙げて説明したが、上記したように、半導体基板を貫通するような穴内に電極を形成した貫通電極、トレンチを利用してキャパシタを構成するトレンチキャパシタ、トレンチを利用した梁構造体などで構成される微小電気機械素子（ＭＥＭＳ）などを備える半導体装置を製造する際にも、薬液５を用いた洗浄が有効である。
例えば、微小電気機械素子を備える半導体装置をＳＯＩ基板にて製造する際には、ＳＯＩ層の表面から埋込酸化膜に達するトレンチを形成したのち、そのトレンチを通じて横方向に埋込酸化膜を除去することで微小電気機械素子を構成する。このときのトレンチの形成の際に、薬液５を用いることができる。
なお、貫通電極を形成する半導体装置や微小電気機械素子を備える半導体装置については、上記したアルカリ金属の汚染が問題にならないことから、薬液５に含まれる塩基性薬液としてＫＯＨなどを用いても良い。
１ シリコン基板
２ マスク
３ トレンチ
４ 保護膜
５ 薬液
６ 酸化膜
１０ ｎ+型シリコン基板
１１ ｎ-型エピタキシャル層
１２ 酸化膜
１３ トレンチ
１４ 保護膜
１５ ｐ型シリコン層
１６ トレンチ
１７ ゲート絶縁膜
１８ ゲート電極
１９ ｎ+型ソース領域
２０ ｐ+型ボディ層

Claims (8)

  1. シリコンもしくはシリコン系化合物半導体からなる半導体基板（１、１０）に対して凹部（３、１３）を形成する凹部形成工程と、
    前記凹部（３、１３）を形成する工程の後に行われ、前記凹部（３、１３）内に存在する保護膜（４、１４）を含む異物を取り除く洗浄工程と、を含み、
    前記洗浄工程では、キレート剤を添加した過酸化水素水と塩基性薬液と水を混合した混合液を薬液（５）として用いることを特徴とする半導体装置の製造方法。
  2. 前記洗浄工程において、前記薬液（５）に含まれる前記塩基性薬液として、アンモニア水またはＴＭＡＨを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記凹部形成工程では、幅が１０μｍ以下で、かつ、アスペクト比が５以上となるように前記凹部（３、１３）を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記凹部形成工程では、前記凹部（３、１３）の側壁面を保護膜（４、１４）で覆いながら前記凹部（３、１３）の底面を掘り進める手法によって前記凹部（３、１３）を形成することを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記洗浄工程では、前記過酸化水素水に対して前記キレート剤を０．５〜１．５重量％添加していることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記洗浄工程では、前記薬液（５）の温度を５０℃以上かつ１００℃以下にすることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記洗浄工程では、前記薬液（５）として、前記キレート剤を添加した過酸化水素水とアンモニア水と水を混合した混合液の混合比率が、１：１：４〜１：１：６の範囲であるものを用いていることを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 前記洗浄工程では、前記薬液（５）として、前記キレート剤を添加した過酸化水素水とＴＭＡＨと水を混合した混合液の混合比率が、１：１：４〜１：１：６の範囲であるものを用いていることを特徴とする請求項２に記載の半導体装置の製造方法。
JP2011115742A 2010-06-16 2011-05-24 半導体装置の製造方法 Expired - Fee Related JP5278492B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011115742A JP5278492B2 (ja) 2010-06-16 2011-05-24 半導体装置の製造方法
US13/151,367 US9011604B2 (en) 2010-06-16 2011-06-02 Manufacturing method of semiconductor device
DE102011077410A DE102011077410A1 (de) 2010-06-16 2011-06-10 Herstellungsverfahren für Halbleitervorrichtung
CN201110161985.2A CN102290368B (zh) 2010-06-16 2011-06-16 半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010137228 2010-06-16
JP2010137228 2010-06-16
JP2011115742A JP5278492B2 (ja) 2010-06-16 2011-05-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012023339A true JP2012023339A (ja) 2012-02-02
JP5278492B2 JP5278492B2 (ja) 2013-09-04

Family

ID=45336658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011115742A Expired - Fee Related JP5278492B2 (ja) 2010-06-16 2011-05-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9011604B2 (ja)
JP (1) JP5278492B2 (ja)
CN (1) CN102290368B (ja)
DE (1) DE102011077410A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9250534B2 (en) 2012-07-13 2016-02-02 Tokyo Ohka Kogyo Co., Ltd. Nonaqueous cleaning liquid and method for etching processing of silicon substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
CN104037206B (zh) * 2013-03-08 2017-02-15 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US20160064213A1 (en) * 2013-04-18 2016-03-03 Tohoku University Method for treating inner wall surface of micro-vacancy
CN111659665B (zh) * 2020-05-29 2022-02-01 徐州鑫晶半导体科技有限公司 硅片的清洗方法及硅片的清洗设备
CN115440575A (zh) * 2022-09-01 2022-12-06 杭州中欣晶圆半导体股份有限公司 一种降低硅片表面金属的清洗方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216098A (ja) * 1992-12-01 1994-08-05 N T T Electron Technol Kk シリコンウェーハの洗浄方法
JPH11111660A (ja) * 1997-10-01 1999-04-23 Toshiba Corp 洗浄方法
JP2000091290A (ja) * 1998-09-09 2000-03-31 Nec Corp 半導体装置の製造方法
JP2006319282A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009141307A (ja) * 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059841A1 (en) 1991-01-24 1992-07-25 Ichiro Hayashida Surface treating solutions and cleaning method
JP3075290B2 (ja) * 1991-02-28 2000-08-14 三菱瓦斯化学株式会社 半導体基板の洗浄液
JP3503326B2 (ja) 1996-01-30 2004-03-02 和光純薬工業株式会社 半導体表面処理溶液
US6358788B1 (en) * 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device
CN1711349B (zh) * 2002-11-05 2010-05-26 巴斯福股份公司 半导体表面处理和其中所用的混合物
US7163018B2 (en) * 2002-12-16 2007-01-16 Applied Materials, Inc. Single wafer cleaning method to reduce particle defects on a wafer surface
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
DE602004009584T2 (de) * 2003-06-27 2008-08-07 Interuniversitair Microelektronica Centrum (Imec) Halbleiterreinigungslösung
US20050271870A1 (en) * 2004-06-07 2005-12-08 Jackson Warren B Hierarchically-dimensioned-microfiber-based dry adhesive materials
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
US8075697B2 (en) * 2007-02-08 2011-12-13 Fontana Technology Particle removal method and composition
JP4539680B2 (ja) 2007-05-14 2010-09-08 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216098A (ja) * 1992-12-01 1994-08-05 N T T Electron Technol Kk シリコンウェーハの洗浄方法
JPH11111660A (ja) * 1997-10-01 1999-04-23 Toshiba Corp 洗浄方法
JP2000091290A (ja) * 1998-09-09 2000-03-31 Nec Corp 半導体装置の製造方法
JP2006319282A (ja) * 2005-05-16 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009141307A (ja) * 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9250534B2 (en) 2012-07-13 2016-02-02 Tokyo Ohka Kogyo Co., Ltd. Nonaqueous cleaning liquid and method for etching processing of silicon substrate

Also Published As

Publication number Publication date
DE102011077410A1 (de) 2012-01-19
US20120000484A1 (en) 2012-01-05
CN102290368B (zh) 2015-02-25
US9011604B2 (en) 2015-04-21
CN102290368A (zh) 2011-12-21
JP5278492B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5278492B2 (ja) 半導体装置の製造方法
KR102271693B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
JP4450245B2 (ja) 半導体装置の製造方法
KR100968668B1 (ko) 기포/약액 혼합 세정액을 이용하는 반도체 기판의 세정방법
US7985637B2 (en) Manufacturing method for compound semiconductor device and etching solution
KR100688750B1 (ko) 섀로우 트렌치 아이솔레이션의 제조방법
US8039386B1 (en) Method for forming a through silicon via (TSV)
US20190067029A1 (en) Method of manufacturing semiconductor device
JP5960511B2 (ja) シリコン異方性エッチング方法
JP5012484B2 (ja) 液体吐出ヘッド用ノズルプレートの製造方法、液体吐出ヘッド用ノズルプレート及び液体吐出ヘッド
KR100554517B1 (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
TW200913049A (en) Compositions and methods for substantially equalizing rates at which material is removed over an area of a structure or film that includes recesses or crevices
JP2005150399A (ja) 半導体装置の製造方法
TW201246356A (en) Method of etching trenches in a semiconductor substrate utilizing pulsed and fluorocarbon-free plasma
CN107195548A (zh) InAs/AlSb HEMT及MOS‑HEMT器件的制备方法
JP5768513B2 (ja) 基板処理方法及び半導体装置の製造方法
CN104716041B (zh) 一种半导体器件的制造方法
CN111312587B (zh) 刻蚀方法、半导体器件及其制造方法
US8853089B2 (en) Manufacturing method of semiconductor substrate
JP5012856B2 (ja) 半導体装置の製造方法
Longoni et al. Wet Etching and Cleaning
KR100869846B1 (ko) 반도체 소자의 세정 방법 및 이를 이용한 소자 분리막의형성 방법
KR20060076110A (ko) 실리콘 질화막의 세정 방법
JP2024085226A (ja) 半導体装置の製造方法
KR100849080B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R151 Written notification of patent or utility model registration

Ref document number: 5278492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees