JP2012019242A - フィーチャ微小寸法の低減 - Google Patents

フィーチャ微小寸法の低減 Download PDF

Info

Publication number
JP2012019242A
JP2012019242A JP2011228441A JP2011228441A JP2012019242A JP 2012019242 A JP2012019242 A JP 2012019242A JP 2011228441 A JP2011228441 A JP 2011228441A JP 2011228441 A JP2011228441 A JP 2011228441A JP 2012019242 A JP2012019242 A JP 2012019242A
Authority
JP
Japan
Prior art keywords
layer
photoresist
deposition
mask
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011228441A
Other languages
English (en)
Inventor
s kang Sean
カン・ショーン・エス．
Lee Sang-Eon
リー・サンゲオン
Lin Cheng-Wang
チェン・ワン−リン
A Hadson Erik
ハドソン・エリック・エー．
S M Leza Sajadi
サジャディ・エス．・エム．・レザ
Gan Min Zhao
ザオ・ガン・ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2012019242A publication Critical patent/JP2012019242A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】レイヤ中にフィーチャを形成する方法を提供する。
【解決手段】レイヤ上にフォトレジストレイヤが形成される。フォトレジストレイヤがパターン付けされることによって、フォトレジスト側壁を持つフォトレジストフィーチャが形成され、フォトレジストフィーチャは第１微小寸法を有する。フォトレジストフィーチャの側壁上にコンフォーマルレイヤが堆積されることによって、フォトレジストフィーチャの前記微小寸法が低減される。レイヤ内でフィーチャがエッチングされ、レイヤフィーチャは、第１微小寸法より小さい第２微小寸法を有する。
【選択図】図２

Description

本発明は、半導体デバイスの形成に関する。
半導体ウェーハ処理のあいだ、半導体デバイスのフィーチャは、ウェーハにおいてよく知られたパターン付けおよびエッチング処理を用いて定義される。これらのプロセスにおいて、フォトレジスト（ＰＲ）材料は、ウェーハ上に堆積され、それからレチクルによってフィルタされた光に露光される。一般にレチクルは、レチクルを通って光が伝搬することを阻止する見本のフィーチャ形状でパターン付けされるガラス板である。
レチクルを通って伝搬した後、光はフォトレジスト材料の表面に達する。光は、現像機がフォトレジスト材料の一部を除去できるようにフォトレジスト材料の化学構成を変化させる。ポジフォトレジスト材料の場合、露光された領域が除去され、ネガフォトレジスト材料の場合、露光されていない領域が除去される。その後、ウェーハはエッチングされ、フォトレジスト材料によってもはや保護されていない領域から下位材料を除去し、それによってウェーハ中に所望のフィーチャを定義する。
フォトレジストのさまざまな生成が知られる。遠紫外線（ＤＵＶ）フォトレジストは、２４８ｎｍの光によって露光される。理解をすすめるために、図１Ａは、スタック１００を形成する、エッチングされるべきレイヤ１０８上にあるＡＲＬ（反射防止膜）１１０上にあるパターン付きフォトレジストレイヤ１１２を持つ基板１０４上のレイヤ１０８の概略断面図である。フォトレジストパターンは、微小寸法（ＣＤ）を有し、これは最も小さいフィーチャである幅１１６でありえる。現在、２４８ｎｍフォトレジストについては、従来のプロセスを用いて、フォトレジストについての典型的なＣＤは２３０〜２５０ｎｍでありえる。波長に依存する光学特性のために、より長い波長によって露光されるフォトレジストは、より大きい理論最小微小寸法を有する。
フィーチャ１２０は、図１Ｂに示されるようにフォトレジストパターンを通してそれからエッチングされえる。理想的には、フィーチャのＣＤ（フィーチャの幅）は、フォトレジスト１１２におけるフィーチャのＣＤ１１６に等しい。実際には、フィーチャ１１６のフィーチャのＣＤは、ファセッティング、フォトレジストのエロージョン、またはアンダーカッティングのためにフォトレジスト１１２のＣＤよりも大きいことがありえる。フィーチャは、テーパーが付けられることもありえ、ここでフィーチャのＣＤは、少なくともフォトレジストのＣＤと同じくらい大きいが、フィーチャはテーパーのためにフィーチャの底部近くではより小さい幅しか有しない。そのようなテーパリングは信頼性の低いフィーチャを提供しえる。
より小さいＣＤを持つフィーチャを提供するために、より短い波長光を用いて形成されたフィーチャが追求されている。１９３ｎｍフォトレジストは、１９３ｎｍ光によって露光される。位相シフトレチクルおよび他の技術を用いて、１９３ｎｍフォトレジストを用いて９０〜１００ｎｍＣＤフォトレジストパターンが形成されえる。これは、９０〜１００ｎｍのＣＤを持つフィーチャを提供することを可能にする。１５７ｎｍフォトレジストは、１５７ｎｍ光によって露光される。位相シフトレチクルおよび他の技術を用いて、サブ９０ｎｍＣＤフォトレジストパターンが形成されえる。これは、サブ９０ｎｍのＣＤを持つフィーチャを提供することを可能にする。
より短い波長のフォトレジストの使用は、より長い波長を用いたフォトレジストに対してさらなる問題を引き起こしえる。理論限界に近いＣＤを得るために、リソグラフィ装置は、より精密でなければならず、これはより高価なリソグラフィ機器を要求する。現在、１９３ｎｍフォトレジストおよび１５７ｎｍフォトレジストは、より長い波長のフォトレジストほど高い選択性を有していないかもしれず、プラズマエッチング条件においてより容易に変形するかもしれない。
メモリデバイスの形成におけるような導電性レイヤのエッチングにおいては、パフォーマンスを下げることなくデバイス密度を高めることが望ましい。
前述を達成するために、本発明の目的によれば、レイヤ中にフィーチャを形成する方法が提供される。前記レイヤ上にフォトレジストレイヤが形成される。前記フォトレジストレイヤをパターン付けすることによって、フォトレジスト側壁を持つフォトレジストフィーチャが形成され、前記フォトレジストフィーチャは第１微小寸法を有する。前記フォトレジストフィーチャの前記側壁上にコンフォーマルレイヤを堆積することによって、前記フォトレジストフィーチャの前記微小寸法が低減される。前記レイヤ内にフィーチャがエッチングされ、前記レイヤフィーチャは、前記第１微小寸法より小さい第２微小寸法を有する。
本発明の他の実施形態において、レイヤ中にフィーチャを形成する方法が提供される。前記レイヤ上にフォトレジストレイヤが形成される。前記フォトレジストレイヤをパターン付けすることによって、フォトレジスト側壁を持つフォトレジストフィーチャが形成され、前記フォトレジストフィーチャは第１微小寸法を有する。前記フォトレジストフィーチャの前記側壁上にレイヤが堆積され、前記フォトレジストフィーチャの前記微小寸法が低減される。第１ガス化学物質での第１堆積によって第１堆積プラズマが形成され、第２ガス化学物質での第２堆積によって第２堆積プラズマが形成され、前記第１化学物質は前記第２化学物質と異なる。前記レイヤ内にフィーチャがエッチングされ、前記レイヤフィーチャは、第２微小寸法を有し、前記第２微小寸法は、前記第１微小寸法の７０％より大きくない。
本発明の他の実施形態においては、レイヤ中にフィーチャを形成する装置が提供され、前記レイヤは、基板によって支持され、前記レイヤは、第１ＣＤを持つフォトレジストフィーチャを持つフォトレジストマスクによって覆われる。プラズマ処理チャンバは、プラズマ処理チャンバエンクロージャを形成するチャンバ壁、前記プラズマ処理チャンバエンクロージャ内で基板を支持する基板支持、前記プラズマ処理チャンバエンクロージャ内の圧力を制御する圧力レギュレータ、プラズマを維持するために前記プラズマ処理チャンバエンクロージャに電力を供給する少なくとも１つの電極、ガスを前記プラズマ処理チャンバエンクロージャ内に供給するガス吸気口、およびガスを前記プラズマ処理チャンバエンクロージャから排気するガス出口を備える。前記ガス吸気口と流体連通するガスソースは、第１堆積ガスソース、第２堆積ガスソース、およびエッチャントガスソースを備える。前記ガスソースおよび前記少なくとも１つの電極に制御可能に接続されたコントローラは、少なくとも１つのプロセッサ、およびコンピュータで読み取り可能な媒体を備える。前記コンピュータで読み取り可能な媒体は、前記フォトレジストフィーチャ内に、第２ＣＤを持つフィーチャを形成するためにフォトレジストマスク上に側壁堆積を形成するよう少なくとも３つの堆積サイクルを行うコンピュータで読み取り可能なコード、前記少なくとも３つの堆積サイクルの完了後に、前記エッチャントガスソースから前記プラズマ処理チャンバへエッチャントガスのフローを供給するコンピュータで読み取り可能なコード、および前記エッチャントガスを用いて前記レイヤ中でフィーチャをエッチングするコンピュータで読み取り可能なコードであって、前記レイヤ中の前記フィーチャは第３ＣＤを有するコードを備える。前記フォトレジストフィーチャ内に、第２ＣＤを持つフィーチャを形成するためにフォトレジストマスク上に側壁堆積を形成するよう少なくとも３つの堆積サイクルを行うコンピュータで読み取り可能なコードは、前記第１堆積ガスソースから前記プラズマ処理チャンバエンクロージャへ第１堆積ガスのフローを供給するコンピュータで読み取り可能なコード、前記第１堆積ガスソースから前記プラズマ処理チャンバエンクロージャへの前記第１堆積ガスのフローを停止するコンピュータで読み取り可能なコード、前記第１堆積ガスの流れが停止された後で、前記第２堆積ガスソースから前記プラズマ処理チャンバエンクロージャへ第２堆積ガスのフローを供給するコンピュータで読み取り可能なコード、および前記第２堆積ガスソースから前記プラズマ処理チャンバエンクロージャへの前記第２堆積ガスのフローを停止するコンピュータで読み取り可能なコードを備える。
本発明の他の実施形態においては、複数の導電性ラインを形成する方法が提供される。導電性レイヤが基板上に配置される。マスクが形成され、前記マスクは、前記マスクラインの間にマスク間隔を持つ複数のマスクラインを定義し、前記マスク間隔は幅を有し、前記マスクラインは幅および側壁を有する。マスクの前記側壁上にコンフォーマルレイヤが堆積される。マスクを通して前記導電性レイヤがエッチングされることによって、導電性ラインおよび前記導電性ライン間の間隔が形成され、前記導電性ラインは幅を有し、前記導電性ライン間の前記間隔は幅を有し、前記導電性ライン間の前記間隔の前記幅は、前記マスク間隔の前記幅より小さく、前記導電性ラインの前記幅は前記ラインマスクの前記幅より大きい。
本発明のこれらおよび他の特徴は、本発明の詳細な説明において、添付の図を参照して以下により詳細に説明される。
従来技術によるエッチングされたスタックの概略断面図である。 従来技術によるエッチングされたスタックの概略断面図である。 本発明の実施形態において用いられえるプロセスの高レベルフロー図である。 本発明の実施形態によって処理されたスタックの概略断面図である。 本発明の実施形態によって処理されたスタックの概略断面図である。 本発明の実施形態によって処理されたスタックの概略断面図である。 本発明の実施形態によって処理されたスタックの概略断面図である。 ＣＤを低減するためにフォトレジストフィーチャの側壁上にレイヤを堆積するステップのより詳細なフロー図である。 本発明を実施するのに用いられえるプラズマ処理チャンバの概略図である。 堆積レイヤ全体について第１堆積フェーズしか用いられない堆積レイヤの概略断面図である。 堆積レイヤ全体について第２堆積フェーズしか用いられない堆積レイヤの概略断面図である。 ２４８ｎｍフォトレジストを用いたフォトレジストエッチングマスクの上面図である。 フォトレジストエッチングマスク上に堆積された堆積レイヤの上面図である。 堆積レイヤで覆われたフォトレジストマスク中のフィーチャの断面図である。 本発明の実施形態において用いられるコントローラを実現するのに適するコンピュータシステムの図である。 本発明の実施形態において用いられるコントローラを実現するのに適するコンピュータシステムの図である。 ２４８ｎｍフォトレジストを用いて形成されたフォトレジストマスク中のフィーチャの断面図である。 堆積レイヤで覆われたフォトレジストマスク中のフィーチャの断面図である。 堆積レイヤおよびフォトレジストレイヤが剥離された後に、堆積レイヤ中のフィーチャを通してフォトレジストの下でレイヤ内にエッチングされたフィーチャの断面図である。 従来技術によって導電性ラインを作るためのフォトレジストマスクの断面図である。 従来技術によって導電性ラインを作るためのフォトレジストマスクの断面図である。 従来技術によって導電性ラインを作るためのフォトレジストマスクの断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 エッチングステップのフロー図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 本発明の実施形態によって処理される導電性レイヤの概略断面図である。 導電性レイヤをエッチングするために本発明を実施するのに用いられえる装置の概略図である。
本発明は、添付図面の図中で限定によってではなく例示によって示され、同様の番号は同様の要素を示す。
本発明は、添付の図面に示されるように、そのいくつかの好ましい実施形態を参照して詳細に説明される。以下の記載において、本発明の完全な理解を提供するために多くの具体的な詳細が述べられる。しかし当業者には、本発明はこれら具体的な詳細の一部または全てがなくても実施できることが明らかだろう。他の場合には、本発明の趣旨を不必要にぼかさないために、よく知られたプロセスステップおよび／または構成は詳細に記載されていない。
本発明は、小さい微小寸法（ＣＤ）を持つフィーチャを提供する。より具体的には、本発明は、フィーチャをエッチングするのに用いられるフォトレジストパターンのＣＤより小さいＣＤを持つフィーチャを提供する。
理解を進めるために、図２は、本発明の実施形態において用いられえるプロセスの高レベルフロー図である。パターン付きフォトレジストマスクが提供される（ステップ２０４）。図３Ａは、スタック３００を形成する、エッチングされるべきレイヤ３０８上にあるＡＲＬ３１０上にあるフィーチャ３１４を持つパターン付きフォトレジストマスク３１２を持つ基板３０４上のエッチングされるべきレイヤ３０８の概略断面図である。フォトレジストマスクは、フォトレジストフィーチャ微小寸法（ＣＤ）を有し、これは最も小さい可能なフィーチャの幅３１６の最も広い部分でありえる。現在、２４８ｎｍフォトレジストについては、フォトレジストの典型的なＣＤは、従来のプロセスを用いて２３０〜２５０ｎｍでありえる。
ＣＤを低減するために、それからレイヤがフォトレジストフィーチャの側壁上に堆積される（２０８）。図３Ｂは、フィーチャ３１４の側壁上に堆積されたレイヤ３２０を持つパターン付きフォトレジストマスク３１２の概略断面図である。堆積されたレイヤ３２０は、堆積されたレイヤフィーチャ３２２をフォトレジストフィーチャ３１４内に形成し、ここで堆積されたレイヤフィーチャ３２２は、フォトレジストフィーチャ３１４のＣＤ３１６より小さい低減されたＣＤ３２４を有する。好ましくは、堆積されたレイヤフィーチャ３２２の低減されたＣＤ３２４は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも３０％は小さい（すなわちフォトレジストフィーチャのＣＤ３１６の７０％より大きくはない）。より好ましくは、堆積されたレイヤフィーチャ３２２の低減されたＣＤ３２４は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも４０％は小さい（すなわちフォトレジストフィーチャのＣＤ３１６の６０％より大きくはない）。最も好ましくは、堆積されたレイヤフィーチャ３２２の低減されたＣＤ３２４は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも５０％は小さい（すなわちフォトレジストフィーチャのＣＤ３１６の５０％より大きくはない）。例えば、堆積されたレイヤフィーチャは、フォトレジストフィーチャのＣＤ３１６より９９％小さい低減されたＣＤ３１６を有しえる。堆積されたレイヤフィーチャ３２２は、示されるように非常にコンフォーマルである、実質的に垂直な側壁３２８を有することも望ましい。実質的に垂直な側壁の例は、底部から上部で、フィーチャの底部に対して８８°から９０°の間の角を成す側壁である。コンフォーマルな側壁は、フィーチャの上部から底部まで実質的に同じ厚さを有する堆積レイヤを有する。非コンフォーマル側壁は、ファセッティング（faceting）またはブレッドロウフィング（bread-loafing）形状を形成しえ、これは実質的に垂直な側壁ではない。テーパーが付けられた側壁（ファセット形成から）またはブレッドロウフィング側壁は、堆積されたレイヤのＣＤを増し、低質なエッチングマスクを提供しえる。好ましくは、側壁上の堆積は、フォトレジストフィーチャの底部上の堆積よりも厚い。より好ましくは、フォトレジストフィーチャの底部上にはレイヤが堆積されない。
それからフィーチャは、エッチングされるべきレイヤ３０８内へと堆積されたレイヤフィーチャ３２２を通してエッチングされる（ステップ２１２）。図３Ｃは、エッチングされるべきレイヤ３０８内へとエッチングされたフィーチャ３３２を示す。この例では、エッチングされるべきレイヤ３０８内へとエッチングされたフィーチャ３３２は、ＣＤ３３６を有し、これは堆積されたレイヤフィーチャ３２２のＣＤ３２４に等しい。実際にはあ、フィーチャ３３２のＣＤ３３６は、堆積されたレイヤ３２０のフィーチャ３２２のＣＤ３２４よりわずかに大きいかもしれない。しかし、堆積されたレイヤフィーチャ３２２のＣＤ３２４は、フォトレジスト３１２のＣＤ３１６より大幅に小さいので、エッチングされるべきレイヤ３０８内のフィーチャ３３２のＣＤ３３６は、依然としてフォトレジスト３１２のＣＤ３１６よりも小さい。もし堆積されたレイヤのＣＤ３２４がフォトレジストのＣＤよりわずかに小さいなら、またはもし堆積されたレイヤにファセットが付けられ、またはブレッドロウフが付けられたなら、エッチングされるべきレイヤのＣＤは、フォトレジストのＣＤより小さくないかもしれない。加えて、ファセットまたはブレッドロウフが付けられた堆積されたレイヤは、ファセット付きまたは不規則な形状のフィーチャをエッチングされるべきレイヤ内に生じえる。フォトレジストフィーチャの底部上の堆積を最小化することも望ましい。好ましくは、エッチングされるべきレイヤ３０８内にエッチングされたフィーチャ３３２のＣＤ３３６は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも３０％小さい。より好ましくは、エッチングされるべきレイヤ３０８内にエッチングされたフィーチャ３３２のＣＤ３３６は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも４０％小さい。最も好ましくは、エッチングされるべきレイヤ３０８内にエッチングされたフィーチャ３３２のＣＤ３３６は、フォトレジストフィーチャのＣＤ３１６よりも少なくとも５０％小さい。
フォトレジストおよび堆積されたレイヤは、それから剥離されえる（ステップ２１６）。これは単一のステップまたは別個の堆積レイヤ除去ステップおよびフォトレジスト剥離ステップを持つ２つの別個のステップとしてなされえる。アッシングが剥離プロセスのために用いられえる。図３Ｄは、堆積されたレイヤおよびフォトレジストマスクが除去された後のスタック３００を示す。追加の形成ステップが実行されえる（ステップ２２０）。例えば、コンタクト３４０がフィーチャ中に形成されえる。デュアルダマシン構造を提供するために、コンタクトが形成される前にトレンチがエッチングされえる。追加のプロセスがコンタクトが形成された後に実行されえる。
図４は、フォトレジストフィーチャの側壁上にレイヤを堆積してＣＤを減らすステップ２０８のより詳細なフロー図である。この実施形態においては、フォトレジストフィーチャの側壁上にレイヤを堆積してＣＤを低減するステップ２０８は、第１堆積フェーズ４０４および第２堆積フェーズ４０８を備える。
誘電体エッチングの例
図５は、レイヤを堆積し、エッチングし、および剥離するのに用いられえるプラズマ処理チャンバ５００の概略図である。プラズマ処理チャンバ５００は、閉じ込めリング５０２、上部電極５０４、下部電極５０８、ガスソース５１０、および排気ポンプ５２０を備える。ガスソース５１０は、第１堆積ガスソース５１２および第２堆積ガスソース５１６を備える。ガスソース５１０は、エッチングガスソース５１８のような追加のガスソースを備えうる。プラズマ処理チャンバ５００内では、基板３０４は下部電極５０８上に配置される。下部電極５０８は、基板３０４を保持する適切な基板チャッキングメカニズム（例えば静電、機械クランピングのような）を組み込む。リアクタトップ５２８は、下部電極５０８に直接に対向するよう配置される上部電極５０４を組み込む。上部電極５０４、下部電極５０８、および閉じ込めリング５０２は、閉じ込めプラズマ容積を定義する。ガスがガスソース５１０によって閉じ込めプラズマ容積に供給され、排気ポンプ５２０によって閉じ込めリング５０２および排気口を通して閉じ込めプラズマ容積から排気される。第１ＲＦソース５４４は、上部電極５０４に電気的に接続される。第２ＲＦソース５４８は、下部電極５０８に電気的に接続される。チャンバ壁５５２は、閉じ込めリング５０２、上部電極５０４、および下部電極５０８を囲む。第１ＲＦソース５４４および第２ＲＦソース５４８は、２７ＭＨｚ電力源および２ＭＨｚ電力源を備えうる。ＲＦ電力を電極に接続する異なる組み合わせが可能である。カリフォルニア州、FremontのLAM Research Corporation≡によって作られた、チャンバに取り付けられたTurbo Pumpを持つExelan HPと基本的に同じである、Exelan HPT≡は、本発明の好ましい実施形態において用いられえ、ここで２７ＭＨｚおよび２ＭＨｚの両方の電力源が、下部電極に接続された第２ＲＦ電力ソース５４８を構成し、上部電極は接地される。コントローラ５３５は、ＲＦソース５４４、５４８、排気ポンプ５２０、およびガスソース５１０に制御可能に接続される。エッチングされるべきレイヤ３０８がシリコン酸化物または有機珪酸塩ガラスのような誘電体レイヤであるときには、Exelan HPTが用いられえる。
図１１Ａおよび１１Ｂは、本発明の実施形態において用いられるコントローラ５３５を実現するのに適したコンピュータシステム１３００を示す。図１１Ａは、このコンピュータシステムの一つの可能な物理的形態を示す。もちろんコンピュータシステムは、集積回路、プリント基板、および小型携帯機器から、大型のスーパーコンピュータに至るまで多くの物理的形態をとりえる。コンピュータシステム１３００は、モニタ１３０２、ディスプレイ１３０４、筐体１３０６、ディスクドライブ１３０８、キーボード１３１０、およびマウス１３１２を含む。ディスク１３１４は、データをコンピュータシステム１３００に転送し、かつデータをコンピュータシステム１３００から転送するために用いられるコンピュータ読み取り可能な媒体である。
図１１Ｂは、コンピュータ１３００のブロック図の例である。システムバス１３２０に接続されているのは、さまざまなサブシステムである。プロセッサ（群）１３２２（中央処理装置、すなわちＣＰＵとも呼ばれる）は、メモリ１３２４を含む記憶装置に結合されている。メモリ１３２４は、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含む。この技術ではよく知られるようにＲＯＭは、データおよび命令を単一方向にＣＰＵおよびＲＡＭに転送するようにはたらき、ＲＡＭは、典型的にはデータおよび命令を双方向に転送するのに用いられる。メモリのこれら両方のタイプは、以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク１３２６はまた、双方向でＣＰＵ１３２２に結合され、追加のデータ記憶容量を提供し、また以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク１３２６は、プログラム、データなどを記憶するのに用いられえて、典型的には一次記憶よりも低速な二次記憶媒体（ハードディスクのような）である。固定ディスク１３２６内に保持された情報は、適切な場合においては、メモリ１３２４の仮想メモリとして標準的なかたちで統合されえることが理解されよう。取り外し可能なディスク１３１４は、以下に説明するコンピュータ読み出し可能な媒体のいかなる形態をも取りえる。
ＣＰＵ１３２２はまた、ディスプレイ１３０４、キーボード１３１０、マウス１３１２およびスピーカ１３３０のようなさまざまな入力／出力装置に結合される。一般に入力／出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイク、タッチパネルディスプレイ、トランスデューサカードリーダ、磁気または紙テープリーダ、タブレット、スタイラス、音声または手書き認識機、生体情報読み取り機、または他のコンピュータのいずれでもよい。ＣＰＵ１３２２は追加で、ネットワークインタフェース１３４０を用いて他のコンピュータまたは通信ネットワークに結合されてもよい。そのようなネットワークインタフェースによりＣＰＵは、上述の方法ステップを実行する過程で、ネットワークから情報を受け取り、または情報をネットワークに出力してもよい。さらに本発明の方法の実施形態は、ＣＰＵ１３２２上だけで実行されてもよく、またはインターネットのようなネットワーク上で、処理の一部を担当する遠隔地にあるＣＰＵと協働して実行されてもよい。
さらに本発明の実施形態は、コンピュータによって実現できるさまざまな操作を実行するコンピュータコードを格納した、コンピュータによって読み出し可能な媒体を持つコンピュータ記憶製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計され構築されたものでもよく、またはコンピュータソフトウェア技術の当業者に既知の利用可能なものであってもよい。コンピュータ読み出し可能な媒体の例としては、これらに限定はされないが、ハードディスク、フレキシブルディスク、および磁気テープのような磁気媒体、ＣＤ−ＲＯＭおよびＤＶＤおよびホログラフィックデバイスのような光媒体、フロプティカルディスクのような光磁気媒体、特定アプリケーション向け集積回路（ＡＳＩＣ）、プログラム可能な論理デバイス（ＰＬＤ）、およびＲＯＭおよびＲＡＭデバイスのように、プログラムコードを記憶し実行するために特別に構成されたハードウェアデバイスが挙げられる。コンピュータコードの例としては、コンパイラによって生成される機械語、およびインタープリタを用いてコンピュータによって実行可能なより高いレベルのコードを含むファイルが挙げられる。コンピュータで読み取り可能な媒体は、搬送波中で実現される、プロセッサによって実行される一連の命令を表すコンピュータデータ信号によって搬送されるコンピュータコードでありえる。
他の例においては他の堆積装置が用いられえる。
第１堆積フェーズ４０４の一例は、２５０ｓｃｃｍ（標準立方センチメートル毎分）のArおよび５０ｓｃｃｍのCH3Fである化学物質を用いた圧力６０ｍＴｏｒｒにおけるターボポンプのＶａｔバルブを１０００に設定することによって確立されるCH3F堆積でありえる。２７ＭＨｚＲＦソースは、５００ワットの電力を供給し、一方、２ＭＨｚのＲＦソースは、１００ワットの電力を供給する。チャンバ温度は２０℃に維持される。基板を冷やすためのヘリウム冷却圧力は１５Ｔｏｒｒである。
第２堆積フェーズ４０８の一例は、２７０ｓｃｃｍのAr、１２ｓｃｃｍのC4F6、８ｓｃｃｍのO2、および１００ｓｃｃｍのCOである化学物質を用いた圧力５０ｍＴｏｒｒにおけるターボポンプのＶａｔバルブを１０００に設定することによって確立されるC4F6/O2/CO堆積でありえる。２７ＭＨｚＲＦソースは、１５００ワットの電力を供給し、一方、２ＭＨｚのＲＦソースは、４８０ワットの電力を供給する。チャンバ温度は２０℃に維持される。基板を冷やすためのヘリウム冷却圧力は１５Ｔｏｒｒである。
図６は、堆積レイヤ６２０の概略断面図であり、ここで第１堆積フェーズの堆積しか堆積レイヤ６２０の全体に用いられていない。堆積レイヤ６２０は、フォトレジストマスク６１２の上に形成され、それはＡＲＬ６１０の上にあり、それはエッチングされるべきレイヤ６０８の上にあり、それは基板６０４の上にある。フォトレジストマスク６１２はフィーチャ６１４を形成する。この例では、第１堆積は、「ブレッドロウフ」堆積レイヤを形成する。ブレッドロウフ堆積レイヤは、フィーチャの上部付近でのより厚い側壁堆積６３２およびフィーチャの底部付近でのより薄い（またはまったくない）側壁堆積６３６によって特徴付けられる。したがって、この堆積は、非コンフォーマル側壁堆積を提供する。そのような堆積は、所望の実質的に垂直な側壁を提供しない。ブレッドロウフは、最終的には上部をくびれ切り、これはそれからマスキングレイヤとしては使えないが、これはコンタクトが閉じられてしまいそれ以上のエッチングがなされえないからである。
図７は、堆積レイヤ７２０の概略断面図であり、ここでは第２堆積フェーズの堆積しか堆積レイヤ７２０の全体に用いられていない。堆積レイヤ７２０は、フォトレジストマスク７１２の上に形成され、それはＡＲＬ７１０の上にあり、それはエッチングされるべきレイヤ７０８の上にあり、それは基板７０４の上にある。フォトレジストマスク７１２はフィーチャ７１４を形成する。この例では、第１堆積は、「ファセッティング」堆積レイヤを形成する。このファセッティング堆積レイヤは、フィーチャの上部付近でのより薄い（またはまったくない）側壁堆積７３２およびフィーチャの底部付近でのより厚い側壁堆積７３６によって特徴付けられる。したがって、この堆積も非コンフォーマル側壁堆積を提供する。もし上部付近の側壁が薄すぎるなら、フォトレジストマスク７１２のファセッティング７４０が生じる。そのような堆積は、所望の実質的に垂直な側壁を提供しない。フォトレジストマスクの角のファセッティングは、より低いエッチング選択性および速いマスクエロージョンを生じえる。マスクのファセッティングは、エッチングされたプロファイルのファセッティングにもつながる。ほとんど全ての場合において、いったんマスクにファセットが付けられると、最終的なエッチングされたプロファイルもファセットが付けられるが、これは、マスクの垂直プロファイルが一般にはエッチングされた材料に移されるからである。
したがって、本発明の好ましい実施形態の例においては、上の例での第１堆積フェーズ４０４および第２堆積フェーズ４０８は、６サイクル交互に繰り返され、ここで第１堆積フェーズ４０４は２秒であり、第２堆積フェーズ４０８は２５秒である。このような堆積は、第１堆積フェーズ４０４の第１堆積、およびそれから第２堆積フェーズ４０８の第２堆積、それから第１堆積フェーズ４０４の第３堆積、それから第２堆積フェーズ４０８の第４堆積を有し、これは第１２堆積ができるまで繰り返される。
図８は、２４８ｎｍフォトレジストを用いたフォトレジストエッチングマスク８０４の上面図である。フォトレジストエッチングマスク８０４は、複数のフォトレジストフィーチャ８０８を有する。この例では、フォトレジストフィーチャ８０８は２０６ｎｍのＣＤ８１２を有する。この例では、ＣＤ８１２はフォトレジストフィーチャの直径である。
図９は、上述の例を用いてフォトレジストエッチングマスク上に堆積された堆積レイヤ９０４の上面図である。堆積レイヤ９０４は、複数のフォトレジストフィーチャの中に位置する複数のフィーチャ９０８を有する。フィーチャ９０８は、この例では１１５ｎｍであると計測されたＣＤ９１２を有し、これはフォトレジストフィーチャのＣＤ８１２の５６％であり、よって堆積されたレイヤフィーチャのＣＤ９１２は、フォトレジストフィーチャのＣＤ８１２より４４％小さい。この例では、ＣＤはフィーチャの直径である。
図１０は、堆積レイヤ１００８で覆われたフォトレジストマスク１００４中のフィーチャ１００２の断面図である。示されるように、フィーチャ１００２は、実質的に垂直な側壁１０１０を有し、よってフィーチャの幅はフィーチャ１００２の長さに沿って実質的に同じである。加えて、側壁上のレイヤは非常にコンフォーマル（conformal）であり、よってレイヤは、フィーチャの上部から底部まで均質な厚さを有する。
図１２は、２４８ｎｍフォトレジストを用いて形成されたフォトレジストマスク１２０４におけるフィーチャ１２０２の断面図である。この例では、フォトレジストフィーチャは２５０ｎｍのＣＤを有する。２フェーズ堆積が用いられて、フォトレジストマスク１２０４の側壁上に堆積レイヤを提供する。２フェーズ堆積は、前の例とは異なるレシピを用いえる。図１３は、堆積レイヤ１２０８で覆われたフォトレジストマスク１２０４中のフィーチャ１２０２の断面図である。堆積レイヤ１２０８中のフィーチャのＣＤは１４０ｎｍである。堆積レイヤ１２０８中のフィーチャは、フォトレジストの下のレイヤをエッチングするのに用いられる。図１４は、堆積レイヤおよびフォトレジストレイヤが剥離された後に、堆積レイヤ中のフィーチャを通してフォトレジストの下でレイヤ１４０８内にエッチングされたフィーチャ１４０４の断面図である。フィーチャ１４０４のＣＤは１４０ｎｍである。
第１堆積フェーズ４０４および第２堆積フェーズ４０８のエッチング時間の比を制御できる能力は他の制御変数を提供する。適切な比は、図３Ｂに示されるような実質的に垂直でコンフォーマルな側壁を提供する。そのような堆積レイヤは、フォトレジストマスクを保護し、エッチング選択性を高めることができる。堆積プロファイルを制御するのに用いられえる本発明による他の制御パラメータは、サイクル数、総体積時間、堆積１／堆積２の時間比、ガス化学物質比（例えばCH3F/O2比またはC4F6/O2比）である。CH3Fの代わりにCH2F2、またはC4F6の代わりにC4F8のような他のガス化学物質も用いられえる。
フォトレジストを変えることなく、より小さい微小寸法を持つフィーチャを形成できる能力は、新しいリソグラフィ機器を購入することなく、より小さいフィーチャを可能にする。フォトレジストのより新しい世代が用いられ、本発明は、フォトレジストの新しい世代のための小さいＣＤを提供する。
他の実施形態において、３つ以上の異なる堆積フェーズを提供する３つ以上の異なるガス化学物質が用いられえる。
導電性レイヤエッチングの例
金属コネクタまたはフラッシュメモリのようなメモリデバイスのような導電性ラインの形成においては、導電性ラインの厚さを増し、および／または導電性ラインの間の間隔のＣＤを減らすことが望ましい。図１５Ａは、導電性ラインのためのフォトレジストマスクの断面図であり、従来技術によるライン間の間隔が狭すぎる場合である。ウェーハのような基板１５０４上にはバリア層１５０６が置かれえる。バリア層１５０６上には、金属レイヤまたはポリシリコンレイヤのような導電性レイヤ１５０８が形成される。導電性レイヤ１５０８上には、ＤＡＲＣレイヤのような反射防止膜（ＡＲＬ）１５１０が形成される。フォトレジストマスク１５１２はＡＲＬ１５１０上に形成される。この例では、フォトレジストマスク１５１２は、ラインマスク１５１４の間の空間中に形成されたフォトレジスト残渣１５１８を持つラインマスク１５１４を形成する。フォトレジスト残渣１５１８の存在は、ラインマスク１５１４間に狭すぎる間隔を提供することによって引き起こされるが、これは小さい空間から残渣を除去することがより困難だからである。これは、提供されえる導電性ラインの密度を制限しえる。
図１５Ｂは、狭すぎる間隔によって生じる問題を克服しようと従来技術において用いられる、導電性ラインを作るためのフォトレジストマスク１５１２ｂの他の断面図である。この例におけるラインマスク１５１４ｂは、より広い間隔１５２０を可能にしてレジスト残渣を防ぎ、前の例と同じピッチつまり密度を維持するために、より細くされる。このアプローチの欠点のうちの１つは、より細いラインマスク１５１４ｂはより細いラインにつながることである。より細いラインは、信頼性が落ち、パフォーマンスも下がることにつながりえる。より細いラインは、より小さいトランジスタ領域につながりえ、これはショートチャネル効果およびショートチャネル効果および高ワードライン抵抗（速度低下を引き起こす）のような他のパフォーマンス上の問題を生じえる。
図１５Ｃは、狭すぎる間隔によって生じる問題を克服しようと従来技術において用いられる、導電性ラインを作るためのフォトレジストマスク１５１２ｃの他の断面図である。ある応用例においては、ラインマスク１５１４ｃが間隔１５２２と同じ幅を有するのが望ましい。この例ではレジスト残渣を防ぐために間隔１５２２はより広く作られているので、ラインマスク１５１４ｃもより広い。その結果、ピッチは広がり、ラインの密度は減る。
より広いライン幅を維持しつつ、ライン間の間隔を減らすことによって、より密に配置された導電性ラインを提供することが望ましい。
図２に示される高レベルプロセスは、本発明のこの実施形態の理解をすすめるために用いられる。パターン付きフォトレジストマスクが提供される（ステップ２０４）。図１６Ａは、基板１６０４の上のバリア層１６０６の上にあるエッチングされるべき導電性レイヤ１６０８の概略断面図であり、これはマスクライン１６１４を形成するパターン付きフォトレジストマスク１６１２を持ち、その間にはマスクスペース１６２０を持ち、それらはＡＲＬ１６１０の上にあり、それはエッチングされるべき導電性レイヤ１６０８の上にある。フォトレジストマスクは、間隔の幅１６１６である間隔微小寸法（ＣＤ）、およびマスクライン１６１４の幅１６２６であるラインＣＤを有する。現在、２４８ｎｍフォトレジストについては、間隔幅ＣＤについての典型的なＣＤは、０．１６μｍである。一般に、フォトレジスト中の間隔の幅は、そのスペース中にフォトレジストの残渣がないようにフォトレジスト中にスペースを形成するように充分に広く作られる。フォトレジストマスクラインの幅は、導電性ラインの密度が増されるように充分に細く作られる。
それから間隔の幅を減らすために、フォトレジストフィーチャの側壁上にコンフォーマルレイヤが堆積される（ステップ２０８）。図１６Ｂは、マスク１６１２の側壁上に堆積されたレイヤ１６３０を持つパターン付きフォトレジストマスク１６１２の概略断面図である。堆積されたレイヤ１６３０は、マスクスペース内に堆積されたレイヤ間隔１６３２を形成し、ここで堆積されたレイヤスペース１６３２は、マスクスペースの幅１６１６より小さい低減された幅（ＣＤ）１６３４を有する。加えて、堆積されたレイヤ１６３０は、マスクライン１６１４の幅１６２６より大きい幅１６３８を持つ堆積されたレイヤマスクラインを形成する。好ましくは、堆積されたレイヤスペース１６３２の低減された幅１６３４は、マスクスペース１６２０の幅１６１６より少なくとも２０％少ない（すなわちマスクスペース１６２０の幅１６１６の８０％より大きくない）。より好ましくは、堆積されたレイヤスペース１６３２の低減された幅１６３４は、マスクスペース１６２０の幅１６１６より少なくとも５０％少ない（すなわちマスクスペース１６２０の幅１６１６の５０％より大きくない）。最も好ましくは、堆積されたレイヤスペース１６３２の低減された幅１６３４は、マスクスペース１６２０の幅１６１６より少なくとも７０％少ない（すなわちマスクスペース１６２０の幅１６１６の３０％より大きくない）。堆積されたレイヤは実質的に垂直な側壁１６４２を形成し、これが示されるように非常にコンフォーマルである（conformal）ことも望ましい。実質的に垂直な側壁の一例は、底部から上部で、スペースの底部に対して８８°から９０°の間の角を成す側壁である。コンフォーマルな側壁は、スペースの上部から底部まで実質的に同じ厚さを有する堆積レイヤを有する。導電性レイヤエッチングのためのこのプロセスは、単一の堆積でコンフォーマルなレイヤを提供することができる。
導電性レイヤをエッチングする好ましい実施形態において、堆積レイヤは、全ての向きにおいてコンフォーマルである（等方性）。この結果、ＡＲＬ１６１０上のレイヤがマスクの側壁上のレイヤとほぼ同じ厚さになる。
導電性レイヤ１６０８は、堆積レイヤ１６３０を通してエッチングされえる（ステップ２１２）。この例では、エッチングステップは、図１７に示されるように少なくとも２つの別個のエッチングを備える。非等方性堆積レイヤエッチングは、堆積レイヤ１６３０をエッチングするために用いられる（ステップ１７０４）。図１６Ｃは、堆積されたレイヤが非等方性的にエッチングされた後の基板の断面図である。残っている堆積されたレイヤは、マスクライン１６１４の周りに側壁１６４２を形成する。非等方性導電性レイヤエッチングは、導電性レイヤ１６０８の中へエッチングするのに用いられる（ステップ１７０８）。図１６Ｄは、導電性レイヤがエッチングされて、その間に間隔１６５０を持つ導電性ライン１６４６を形成した後の基板の断面図である。図１６Ｄに示されるように、導電性ライン１６４６は幅１６４８を有し、導電性ライン間の間隔は幅１６５２を有する。好ましくは、導電性ラインの間の間隔１６５０の幅１６５２は、マスクライン間の間隔１６２０の幅１６１６より少なくとも２０％小さい。より好ましくは、導電性ラインの間の間隔１６５０の幅１６５２は、マスクライン間の間隔１６２０の幅１６１６より少なくとも５０％小さい。最も好ましくは、導電性ラインの間の間隔１６５０の幅１６５２は、マスクライン間の間隔１６２０の幅１６１６より少なくとも７０％小さい。
フォトレジストおよび堆積されたレイヤはそれから剥離される（ステップ２１６）。これは、単一のステップまたは別個の堆積されたレイヤを除去するステップおよびフォトレジスト剥離ステップを持つ２つの別個のステップとしてなされえる。アッシングが剥離プロセスのために用いられえる。図１６Ｅは、堆積されたレイヤおよびフォトレジストマスクが除去された後のスタック１６００を示す。追加のプロセスが実行されえる（ステップ２２０）。例えば、導電性ラインは、メモリデバイスの一部になるよう形成されえる。
結果として生じる構造は、より少ない間隔およびより広い導電性ラインを持つより高い密度のデバイスを提供する。この例では、導電性ライン１６４６の幅１６４８は、間隔１６５０の幅１６５２にほぼ等しい。他の間隔幅に対する導電性ラインの比がこの実施形態によって提供されえる。好ましくは、マスクラインの間の間隔の幅に対するマスクラインの幅の比は、１：１より小さく、ここで導電性ラインの間の間隔に対する導電性ラインの幅の比は１：１より小さくはなく、むしろ好ましくは１：１より大きい。そのような比は、より高い密度のメモリデバイスを提供するのに有用でありえ、ここで導電性レイヤはポリシリコンである。
本発明の他の実施形態においては、マスクラインは、間隔の幅とほぼ等しい幅を有する。図１８Ａは、基板１８０４の上のバリア層１８０６の上にあるエッチングされるべき導電性レイヤ１８０８の概略断面図であり、これはマスクライン１８１４を形成するパターン付きフォトレジストマスク１８１２を持ち、その間にはマスクスペース１８２０を持ち、それらはＡＲＬ１８１０の上にあり、それはエッチングされるべき導電性レイヤ１８０８の上にある。フォトレジストマスクは、間隔の幅１８１６である間隔微小寸法（ＣＤ）、およびマスクライン１８１４の幅１８２６であるラインＣＤを有する。一般に、フォトレジスト中の間隔の幅は、そのスペース中にフォトレジストの残渣がないようにフォトレジスト中にスペースを形成するように充分に広く作られる。
それから間隔の幅を減らすために、フォトレジストフィーチャの側壁上にコンフォーマルレイヤが堆積される（ステップ２０８）。図１８Ｂは、マスク１８１２の側壁上に堆積されたレイヤ１８３０を持つパターン付きフォトレジストマスク１８１２の概略断面図である。堆積されたレイヤ１８３０は、マスクスペース内に堆積されたレイヤ間隔１８３２を形成し、ここで堆積されたレイヤスペース１８３２は、マスクスペースの幅１８１６より小さい低減された幅（ＣＤ）１８３４を有する。加えて、堆積されたレイヤ１８３０は、マスクライン１８１４の幅１８２６より大きい幅１８３８を持つ堆積されたレイヤマスクラインを形成する。
導電性レイヤ１８０８は、堆積レイヤ１８３０を通してエッチングされえる（ステップ２１２）。図１８Ｃは、導電性レイヤがエッチングされて、その間に間隔１８５０を持つ導電性ライン１８４６を形成した後の基板の断面図である。図１８Ｃに示されるように、導電性ライン１８４６は幅１８４８を有し、導電性ライン間の間隔は幅１８５２を有する。
フォトレジストおよび堆積されたレイヤはそれから剥離される（ステップ２１６）。図１８Ｄは、堆積されたレイヤおよびフォトレジストマスクが除去された後のスタック１８００を示す。追加のプロセスが実行されえる（ステップ２２０）。例えば、金属ラインは、さまざまなデバイスを電気的に接続するのに用いられえる。
結果として生じる構造は、より密に間隔が置かれたより広い導電性ワイヤを提供する。この例では、導電性金属ラインは、前になされたのと同じ密度を有しえるが、より小さい間隔を持つより広い導電性ラインを提供することは、低減された抵抗を提供することによるように、導電性ラインのパフォーマンスを改善する。本発明は、オリジナルのマスクのライン幅よりも１００％より大きい分、広い導電性ライン幅を提供しえる。より好ましくは、導電性ライン幅はオリジナルのマスクのライン幅より１５０％より大きい分、広い。この実施形態において、堆積ステップは順番になされ、同時ではない。
例示的レシピ
例示的レシピにおいて、堆積レイヤおよび導電性レイヤを堆積およびエッチングするのに用いられえるデバイスは、カリフォルニア州、FremontのLAM Research Corporation≡によって作られる2300 Versys≡である。図１９は、堆積レイヤを堆積およびエッチングの両方に用いられるそのような装置１９００の概略図である。プラズマ処理チャンバ１９００は、誘導性アンテナ（またはコイル）１９０２、ガス分配板（ＧＤＰ）１９０４、基板支持１９０８、ガスソース１９１０、および排気ポンプ１９２０を備える。ガスソース１９１０は、ガス分配板１９０４と流体連通し、堆積ガスソース１９１２およびエッチングガスソース１９１６を備える。ガスソース１９１０は、第２エッチングまたは堆積ガスソースのような追加のガスソースを備えうる。プラズマ処理チャンバ１９００内では、基板１６０４は基板支持１９０８上に配置される。基板支持１９０８は、基板１６０４を支持する適切な基板チャッキングメカニズム（例えば静電、機械クランピングなど）を組み込む。リアクタトップ１９２８は水晶誘電体窓１９７６を組み込み、これはアンテナ１９０２からチャンバ内へのエネルギーの伝送を可能にする。誘電体窓１９７６、基板支持１９０８、および陽極処理アルミニウムチャンバ壁１９５２は閉じ込めプラズマ容積を定義する。ガスは、ガスソース１９１０によって閉じ込めプラズマ容積に供給され、排気ポンプ１９２０によって排気口を通して閉じ込めプラズマ容積から排気される。第１ＲＦソース１９４４は、電気的にアンテナに接続される。第２ＲＦソース１９４８は、電気的に基板支持１９０８に接続される。この例では、第１ＲＦソース１９４４は、１３．５６ＭＨｚの周波数を持つ信号を供給し、第２ＲＦソース１９４８は、１３．５６ＭＨｚの周波数を持つ信号を供給する。
堆積レイヤの堆積のあいだ（ステップ２０８）、１０ｍＴｏｒｒの圧力がチャンバに供給される。第１ＲＦソース１９４４は、１０００ワット（ＴＣＰパワー）をアンテナ１９０２によって誘電体窓１９７６を通してプラズマ容積１９４０に供給する。基板支持１９０８にはバイアスパワーは供給されない。堆積ガスソース１９１２は、５０ｓｃｃｍのSiCl4および１００ｓｃｃｍのO2のフローを１５秒の堆積のあいだ供給する。これは、１，０００〜２，０００Åの厚さのSiClxOyのレイヤを形成する。このような膜は、酸化物膜でありえ、これはエッチングに耐えるだけ充分に強い。
堆積レイヤの非等方性エッチング（ステップ１７０４）のあいだ、５ｍＴｏｒｒの圧力がチャンバに供給される。第１ＲＦソース１９９４は、５００ワットをアンテナ１９０２によってプラズマ容積１９４０に供給する。ー１７５ボルトのバイアスが基板支持に供給され、エッチングを促進するために陽イオンを基板へと加速する。エッチングガスソース１９１６は１００ｓｃｃｍのCF4を供給する。
導電性レイヤの非等方性エッチング（ステップ１７０８）は、４つのエッチング、すなわちＢＴ（ブレークスルー）エッチング、ＭＥ１（メインエッチング１）、ＭＥ２（メインエッチング２）、およびＯＥ（オーバーエッチング）を用いて達成される。ＢＴについては５ｍＴｏｒｒの圧力が供給される。５００ワットがアンテナ１９０２によってチャンバ１９００に供給される。ー１７５ボルトのバイアスが基板支持１９０８に供給され、エッチングを促進するために陽イオンを基板へと加速する。エッチングソースは、１００ｓｃｃｍのCF4を約１０秒供給する。
ＭＥ１については、１０ｍＴｏｒｒの圧力が供給される。８００ワットがアンテナ１９０２によってチャンバ１９００に供給される。ー９０ボルトのバイアスが基板支持１９０８に供給され、エッチングを促進するために陽イオンを基板へと加速する。エッチングソースは、１００ｓｃｃｍのCl2を、１００ｓｃｃｍのHBr、および５ｓｃｃｍのO2を約４５秒供給する。
ＭＥ２については、２０ｍＴｏｒｒの圧力が供給される。４００ワットがアンテナ１９０２によってチャンバ１９００に供給される。ー１７０ボルトのバイアスが基板支持１９０８に供給され、エッチングを促進するために陽イオンを基板へと加速する。エッチングソースは、２０ｓｃｃｍのCl2を、３６０ｓｃｃｍのHBr、および５ｓｃｃｍのO2を供給する。このエッチングをいつ止めるかを決定するためにエンドポイント検出が用いられる。
ＯＥについては、６０ｍＴｏｒｒの圧力が供給される。５００ワットがアンテナ１９０２によってチャンバ１９００に供給される。ー２１０ボルトのバイアスが基板支持１９０８に供給され、エッチングを促進するために陽イオンを基板へと加速する。エッチングソースは、２６７ｓｃｃｍのHeを、１３３ｓｃｃｍのHBr、および２ｓｃｃｍのO2を約８０秒供給する。
他の実施形態はマスクのためにハードマスクを用いえる。そのような実施形態においては、フォトレジストマスクは、ハードマスクを開くために用いられえる。堆積レイヤは、間隔を狭くするためにハードマスク上に配置されえる。代替として、堆積レイヤは、ハードマスクをエッチングする前にフォトレジスト上に配置されえる。
本発明は、いくつかの好ましい実施形態について説明されてきたが、本発明の範囲に含まれる変更、組み合わせ、および等価物が存在する。また本発明の方法および装置を実現する多くの代替手段が存在ことにも注意されたい。したがって添付の特許請求の範囲は、全てのそのような変更、組み合わせ、改変、およびさまざまな代替等価物を本発明の真の精神および範囲に含まれるものとして解釈されるべきであることが意図されている。

Claims (26)

  1. レイヤ中にフィーチャを形成する方法であって、
    前記レイヤ上にフォトレジストレイヤを形成すること、
    前記フォトレジストレイヤをパターン付けすることによって、フォトレジスト側壁を持つフォトレジストフィーチャを形成することであって、前記フォトレジストフィーチャは第１微小寸法を有する、フォトレジストフィーチャを形成すること、
    前記フォトレジストフィーチャの前記側壁上にコンフォーマルレイヤを堆積することによって、前記フォトレジストフィーチャの前記微小寸法を低減すること、および
    前記レイヤ内にフィーチャをエッチングすることであって、前記レイヤフィーチャは、前記第１微小寸法より小さい第２微小寸法を有する、エッチングすること
    を含む方法。
  2. 請求項１に記載の方法であって、前記フォトレジストフィーチャの前記側壁上に前記コンフォーマルレイヤを堆積することは、
    第１ガス化学物質での第１堆積によって第１堆積プラズマを形成すること、および
    第２ガス化学物質での第２堆積によって第２堆積プラズマを形成すること
    を含み、前記第１化学物質は前記第２化学物質と異なる方法。
  3. 請求項２に記載の方法であって、前記フォトレジストフィーチャ上にコンフォーマルレイヤを堆積することは、
    前記第１ガス化学物質での第３堆積によって第３堆積プラズマを形成すること、および
    前記第２ガス化学物質での第４堆積によって第４堆積プラズマを形成すること
    をさらに含む方法。
  4. 請求項３に記載の方法であって、前記第２微小寸法は、前記第１微小寸法の７０％より大きくない方法。
  5. 請求項４に記載の方法であって、前記側壁上に前記コンフォーマルレイヤを堆積することは、実質的に垂直な側壁を形成する方法。
  6. 請求項５に記載の方法であって、前記フォトレジストレイヤは２４８ｎｍフォトレジストから形成され、前記フィーチャは１４０ｎｍより大きくないＣＤを有する方法。
  7. 請求項５に記載の方法であって、前記フォトレジストマスクおよび堆積されたコンフォーマルレイヤを単一の剥離ステップで剥離することをさらに含む方法。
  8. 請求項７に記載の方法であって、前記フォトレジストマスクおよび堆積されたコンフォーマルレイヤを前記剥離することは、前記フォトレジストマスクおよび堆積されたレイヤをアッシングすることを含む方法。
  9. 請求項４に記載の方法であって、前記コンフォーマルレイヤは側壁厚さを有し、前記コンフォーマルレイヤは、前記フィーチャの上部から底部まで実質的に同じ側壁厚さを有する方法。
  10. 請求項４に記載の方法であって、前記コンフォーマルレイヤは、側壁厚さおよびフォトレジストフィーチャ底部厚さを有し、前記側壁厚さは、前記フォトレジストフィーチャ底部厚さより大きい方法。
  11. 請求項１に記載の方法であって、前記第２微小寸法は、前記第１微小寸法の７０％より大きくない方法。
  12. 請求項１に記載の方法であって、前記フォトレジストレイヤは２４８ｎｍフォトレジストから形成され、前記フィーチャは１４０ｎｍより大きくないＣＤを有する方法。
  13. 請求項１に記載の方法によって形成される半導体デバイス。
  14. レイヤ中にフィーチャを形成する方法であって、
    前記レイヤ上にフォトレジストレイヤを形成すること、
    前記フォトレジストレイヤをパターン付けすることによって、フォトレジスト側壁を持つフォトレジストフィーチャを形成することであって、前記フォトレジストフィーチャは第１微小寸法を有する、フォトレジストフィーチャを形成すること、
    前記フォトレジストフィーチャの前記側壁上にレイヤを堆積することによって、前記フォトレジストフィーチャの前記微小寸法を低減することであって、前記フォトレジストフィーチャの前記側壁上にレイヤを堆積することは、
    第１ガス化学物質での第１堆積によって第１堆積プラズマを形成すること、および
    第２ガス化学物質での第２堆積によって第２堆積プラズマを形成することを含み、前記第１化学物質は前記第２化学物質と異なる、前記フォトレジストフィーチャの前記側壁上にレイヤを堆積すること、および
    前記レイヤ内にフィーチャをエッチングすることであって、前記レイヤフィーチャは、第２微小寸法を有し、前記第２微小寸法は、前記第１微小寸法の７０％より大きくない、エッチングすること
    を含む方法。
  15. 請求項１４に記載の方法であって、前記第２微小寸法は、前記第１微小寸法の６０％より大きくない方法。
  16. 請求項１４に記載の方法であって、前記フォトレジストフィーチャ上に前記レイヤを堆積することは、
    前記第１ガス化学物質での第３堆積によって第３堆積プラズマを形成すること、および
    前記第２ガス化学物質での第４堆積によって第４堆積プラズマを形成すること
    をさらに含む方法。
  17. 請求項１６に記載の方法であって、前記側壁上に前記レイヤを堆積することは、実質的に垂直な側壁を形成する方法。
  18. レイヤ中にフィーチャを形成する装置であって、前記レイヤは、基板によって支持され、前記レイヤは、第１ＣＤを持つフォトレジストフィーチャを持つフォトレジストマスクによって覆われ、前記装置は、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバエンクロージャを形成するチャンバ壁、
    前記プラズマ処理チャンバエンクロージャ内で基板を支持する基板支持、
    前記プラズマ処理チャンバエンクロージャ内の圧力を制御する圧力レギュレータ、
    プラズマを維持するために前記プラズマ処理チャンバエンクロージャに電力を供給する少なくとも１つの電極、
    ガスを前記プラズマ処理チャンバエンクロージャ内に供給するガス吸気口、および
    ガスを前記プラズマ処理チャンバエンクロージャから排気するガス出口
    を備えるプラズマ処理チャンバ、
    前記ガス吸気口と流体連通するガスソースであって、
    第１堆積ガスソース、
    第２堆積ガスソース、および
    エッチャントガスソース
    を備えるガスソース、
    前記ガスソースおよび前記少なくとも１つの電極に制御可能に接続されたコントローラであって、
    少なくとも１つのプロセッサ、および
    コンピュータで読み取り可能な媒体であって、
    前記フォトレジストフィーチャ内に、第２ＣＤを持つフィーチャを形成するためにフォトレジストマスク上に側壁堆積を形成するよう少なくとも３つの堆積サイクルを行うコンピュータで読み取り可能なコードであって、
    前記第１堆積ガスソースから前記プラズマ処理チャンバエンクロージャへ第１堆積ガスのフローを供給するコンピュータで読み取り可能なコード、
    前記第１堆積ガスソースから前記プラズマ処理チャンバエンクロージャへの前記第１堆積ガスのフローを停止するコンピュータで読み取り可能なコード、
    前記第１堆積ガスの流れが停止された後で、前記第２堆積ガスソースから前記プラズマ処理チャンバエンクロージャへ第２堆積ガスのフローを供給するコンピュータで読み取り可能なコード、および
    前記第２堆積ガスソースから前記プラズマ処理チャンバエンクロージャへの前記第２堆積ガスのフローを停止するコンピュータで読み取り可能なコード
    を含む少なくとも３つの堆積サイクルを行うコンピュータで読み取り可能なコード、
    前記少なくとも３つの堆積サイクルの完了後に、前記エッチャントガスソースから前記プラズマ処理チャンバへエッチャントガスのフローを供給するコンピュータで読み取り可能なコード、および
    前記エッチャントガスを用いて前記レイヤ中でフィーチャをエッチングするコンピュータで読み取り可能なコードであって、前記レイヤ中の前記フィーチャは第３ＣＤを有する、コード
    を備えるコンピュータで読み取り可能な媒体を備えるコントローラ
    を備える装置。
  19. 請求項１８に記載の装置であって、前記第２ＣＤは前記第１ＣＤの７０％より小さく、前記第３ＣＤは前記第１ＣＤの７０％より小さい装置。
  20. 請求項１８に記載の装置であって、前記側壁堆積は高度にコンフォーマルである装置。
  21. 複数の導電性ラインを形成する方法であって、
    導電性レイヤを基板上に配置すること、
    マスクを形成することであって、前記マスクは、前記マスクラインの間にマスク間隔を持つ複数のマスクラインを定義し、前記マスク間隔は幅を有し、前記マスクラインは幅および側壁を有する、マスクを形成すること、
    前記マスクの前記側壁上にコンフォーマルレイヤを堆積すること、
    前記マスクを通して前記導電性レイヤをエッチングすることによって、導電性ラインおよび前記導電性ライン間の間隔を形成することであって、前記導電性ラインは幅を有し、前記導電性ライン間の前記間隔は幅を有し、前記導電性ライン間の前記間隔の前記幅は、前記マスク間隔の前記幅より小さく、前記導電性ラインの前記幅は前記ラインマスクの前記幅より大きい、エッチングすること
    を含む方法。
  22. 請求項２１に記載の方法であって、前記マスク間隔の前記幅に対する前記マスクラインの前記幅の比は、１：１より小さく、前記導電性ラインの間の前記間隔の前記幅に対する前記導電性ラインの前記幅の比は、１：１より小さくない方法。
  23. 請求項２１に記載の方法であって、前記マスク間隔の前記幅に対する前記マスクラインの前記幅の比は、１：１より小さく、前記導電性ラインの間の前記間隔の前記幅に対する前記導電性ラインの前記幅の比は、１：１より大きい方法。
  24. 請求項２１に記載の方法であって、前記マスク間隔の前記幅は前記導電性ラインの間の前記間隔の前記幅より５０％大きい方法。
  25. 請求項１に記載の方法であって、前記コンフォーマルレイヤを第１エッチングレシピでエッチングすることをさらに含み、前記導電性レイヤの前記エッチングは、前記第１エッチング化学物質と異なる第２エッチングレシピを用いる方法。
  26. 請求項２１に記載の方法によって形成された半導体デバイス。
JP2011228441A 2003-08-26 2011-10-18 フィーチャ微小寸法の低減 Withdrawn JP2012019242A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/648,953 US7250371B2 (en) 2003-08-26 2003-08-26 Reduction of feature critical dimensions
US10/648,953 2003-08-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006524669A Division JP4886513B2 (ja) 2003-08-26 2004-07-29 フィーチャ微小寸法の低減

Publications (1)

Publication Number Publication Date
JP2012019242A true JP2012019242A (ja) 2012-01-26

Family

ID=34216827

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006524669A Active JP4886513B2 (ja) 2003-08-26 2004-07-29 フィーチャ微小寸法の低減
JP2011228441A Withdrawn JP2012019242A (ja) 2003-08-26 2011-10-18 フィーチャ微小寸法の低減

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006524669A Active JP4886513B2 (ja) 2003-08-26 2004-07-29 フィーチャ微小寸法の低減

Country Status (7)

Country Link
US (2) US7250371B2 (ja)
JP (2) JP4886513B2 (ja)
KR (1) KR101083622B1 (ja)
CN (1) CN1922722B (ja)
SG (1) SG149047A1 (ja)
TW (1) TWI357094B (ja)
WO (1) WO2005024904A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220251A (ja) * 2014-05-14 2015-12-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2019186322A (ja) * 2018-04-05 2019-10-24 東京エレクトロン株式会社 被加工物の処理方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
US7427458B2 (en) * 2005-06-30 2008-09-23 Lam Research Corporation System and method for critical dimension reduction and pitch reduction
US8529728B2 (en) * 2005-06-30 2013-09-10 Lam Research Corporation System and method for critical dimension reduction and pitch reduction
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
US7682516B2 (en) * 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing
US20070181530A1 (en) * 2006-02-08 2007-08-09 Lam Research Corporation Reducing line edge roughness
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US7309646B1 (en) * 2006-10-10 2007-12-18 Lam Research Corporation De-fluoridation process
KR100842763B1 (ko) 2007-03-19 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
US7985681B2 (en) * 2007-06-22 2011-07-26 Micron Technology, Inc. Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
JP5248902B2 (ja) 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
WO2009085598A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Photoresist double patterning
WO2009085597A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Cd bias loading control with arc layer open
WO2009085564A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Etch with high etch rate resist mask
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
JP2009295790A (ja) * 2008-06-05 2009-12-17 Toshiba Corp パターン形成方法
US8748323B2 (en) * 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
US7772122B2 (en) * 2008-09-18 2010-08-10 Lam Research Corporation Sidewall forming processes
CN101794729B (zh) * 2009-02-02 2012-12-12 和舰科技(苏州)有限公司 一种通过蚀刻形成半导体结构中的通孔的方法
US8304175B2 (en) * 2009-03-25 2012-11-06 Macronix International Co., Ltd. Patterning method
CN101996937A (zh) * 2009-08-17 2011-03-30 上海宏力半导体制造有限公司 接触孔形成方法
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
US20110244263A1 (en) * 2010-04-02 2011-10-06 Peicheng Ku Patterning using electrolysis
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
JP5634313B2 (ja) 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
KR20120120729A (ko) 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 반도체장치의 금속패턴 제조 방법
US8450212B2 (en) 2011-06-28 2013-05-28 International Business Machines Corporation Method of reducing critical dimension process bias differences between narrow and wide damascene wires
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US9252183B2 (en) * 2013-01-16 2016-02-02 Canon Kabushiki Kaisha Solid state image pickup apparatus and method for manufacturing the same
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
GB201322931D0 (en) 2013-12-23 2014-02-12 Spts Technologies Ltd Method of etching
US9543165B2 (en) * 2015-02-13 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device
CN106154743B (zh) * 2015-03-24 2019-11-01 中芯国际集成电路制造(上海)有限公司 掩模及其形成方法
US9543203B1 (en) 2015-07-02 2017-01-10 United Microelectronics Corp. Method of fabricating a semiconductor structure with a self-aligned contact
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20190035673A1 (en) * 2016-03-31 2019-01-31 Intel Corporation Flowable dielectrics from vapor phase precursors
US10415080B2 (en) 2016-11-21 2019-09-17 Nanostring Technologies, Inc. Chemical compositions and methods of using same
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
CN108470678A (zh) * 2018-03-29 2018-08-31 德淮半导体有限公司 半导体结构及其形成方法
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
CN112703255A (zh) 2018-05-14 2021-04-23 纳米线科技公司 化学组合物及其使用方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378170A (en) * 1976-12-22 1978-07-11 Toshiba Corp Continuous processor for gas plasma etching
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
JPH04282835A (ja) * 1991-03-11 1992-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2689031B2 (ja) * 1991-04-01 1997-12-10 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0637072A (ja) * 1992-07-15 1994-02-10 Kawasaki Steel Corp テーパエッチング方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
JP3685832B2 (ja) * 1995-02-28 2005-08-24 ソニー株式会社 半導体装置の製造方法
GB9616225D0 (en) * 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6218288B1 (en) * 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP3589201B2 (ja) * 2001-07-02 2004-11-17 Ｔｄｋ株式会社 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
US6656282B2 (en) * 2001-10-11 2003-12-02 Moohan Co., Ltd. Atomic layer deposition apparatus and process using remote plasma
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US6780708B1 (en) * 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
US20060134917A1 (en) 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7273815B2 (en) 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220251A (ja) * 2014-05-14 2015-12-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2019186322A (ja) * 2018-04-05 2019-10-24 東京エレクトロン株式会社 被加工物の処理方法
JP7077108B2 (ja) 2018-04-05 2022-05-30 東京エレクトロン株式会社 被加工物の処理方法

Also Published As

Publication number Publication date
CN1922722B (zh) 2011-05-11
US20050048785A1 (en) 2005-03-03
JP4886513B2 (ja) 2012-02-29
US7250371B2 (en) 2007-07-31
US7541291B2 (en) 2009-06-02
KR20060126909A (ko) 2006-12-11
SG149047A1 (en) 2009-01-29
US20070293050A1 (en) 2007-12-20
TWI357094B (en) 2012-01-21
CN1922722A (zh) 2007-02-28
JP2007503720A (ja) 2007-02-22
WO2005024904A3 (en) 2006-06-15
WO2005024904A2 (en) 2005-03-17
TW200509213A (en) 2005-03-01
KR101083622B1 (ko) 2011-11-16

Similar Documents

Publication Publication Date Title
JP4886513B2 (ja) フィーチャ微小寸法の低減
JP5081917B2 (ja) フッ素除去プロセス
KR101184956B1 (ko) 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법
US8614149B2 (en) Critical dimension reduction and roughness control
KR101711669B1 (ko) 측벽 형성 공정
US8864931B2 (en) Mask trimming
US20060134917A1 (en) Reduction of etch mask feature critical dimensions

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111019

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130723