CN101996937A - 接触孔形成方法 - Google Patents
接触孔形成方法 Download PDFInfo
- Publication number
- CN101996937A CN101996937A CN2009101944527A CN200910194452A CN101996937A CN 101996937 A CN101996937 A CN 101996937A CN 2009101944527 A CN2009101944527 A CN 2009101944527A CN 200910194452 A CN200910194452 A CN 200910194452A CN 101996937 A CN101996937 A CN 101996937A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- dielectric layer
- insulating barrier
- per minute
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触孔形成方法,包括:提供衬底;在所述衬底表面形成介质层;在所述介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;去除光刻胶图形;在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层;去除介质层表面和暴露出的衬底表面的绝缘层,形成接触孔,所述接触孔特征尺寸小于通孔。本发明能够在现有半导体制造设备的条件下,利用工艺制程来实现先进的集成电路生产。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种接触孔形成方法。
背景技术
大规模集成电路制造工艺是一种平面制作工艺,其在同一衬底上形成大量各种类型的半导体器件,并互相连接以具有完整的功能。在集成电路制造过程中,常需要在衬底上形成大量的沟槽,形成的沟槽可通过填充金属形成金属连线。在例如申请号为200610159332.x的中国专利申请中还能发现更多关于形成沟槽的相关信息。
现有的沟槽的形成方法包括以下步骤,参考图1:
步骤S101,提供形成有介质层的衬底;
步骤S102,在所述介质层上形成光刻胶图形;
步骤S103,以所述光刻胶图形为掩膜,采用等离子刻蚀工艺刻蚀介质层,形成沟槽。
随着先进的集成电路器件等比例缩小的持续发展,集成电路的特征尺寸(Feature size)也越来越小。在这个趋势下,所述沟槽的特征尺寸也越来越小,为此,更多的先进半导体制造设备被发明以满足日益先进的集成电路生产需求。
但是,半导体制造设备的更新需要大量资金投入,于是,在现有半导体制造设备的条件下,利用工艺制程来实现先进的集成电路生产成为替代采购先进半导体制造设备的来实现先进的集成电路生产的一种方法。
发明内容
本发明解决的问题是利用工艺制程来实现先进的集成电路生产。
为解决上述问题,本发明提供了一种接触孔形成方法,包括:提供衬底;在所述衬底表面形成介质层;在所述介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;去除光刻胶图形;在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层;去除介质层表面和暴露出的衬底表面的绝缘层,形成接触孔,所述接触孔特征尺寸小于通孔。
本发明还提供了一种接触孔形成方法,包括:提供衬底;在所述衬底表面形成介质层;在所述介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;去除光刻胶图形;在介质层表面和通孔侧壁形成绝缘层,形成接触孔,所述包括有绝缘层的接触孔特征尺寸小于通孔。
与现有技术相比,本发明具有以下优点:本发明通过形成包括有隔离侧墙的接触孔,接触孔特征尺寸小于通孔,并且通过控制绝缘层,可以形成特征尺寸小于0.15μm的接触孔,而不需要借助小于248nm波长光源的光刻设备。
附图说明
图1是现有的沟槽的形成方法的过程示意图;
图2是本发明的一实施例的接触孔形成方法的流程示意图;
图3至图9是本发明的一实施例的接触孔形成方法的过程示意图;
图10是本发明的另一实施例的接触孔形成方法的流程示意图;
图11至图16是本发明的另一实施例的接触孔形成方法的过程示意图。
具体实施方式
本发明的发明人发现,广泛使用的248nm波长光源的光刻设备无法精确图形化特征尺寸(Critical Dimension)小于0.15μm的接触孔图形,而在实际动态随机存储器(Dynamic Random Access Memory,DRAM)或者闪存(FLASH Memory)等产品制造中,接触孔的尺寸会小于90nm。而本发明的发明人又发现,先进的半导体制造设备的更新需要大量资金投入,于是,本发明的发明人人在现有半导体制造设备的条件下,利用工艺制程来实现先进的集成电路生产。
为此,本发明的发明人提出一种先进的接触孔形成方法,图2是本发明的接触孔形成方法的流程示意图,具体包括如下步骤:
步骤S201,提供衬底;
步骤S202,在所述衬底表面形成介质层;
步骤S203,在所述介质层表面形成光刻胶图形;
步骤S204,以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;
步骤S205,去除光刻胶图形;
步骤S206,在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层;
步骤S207,去除介质层表面和暴露出的衬底表面的绝缘层,形成接触孔,所述接触孔特征尺寸小于通孔。
下面结合附图,对本发明的接触孔形成方法进行详细说明。
参考图3,提供衬底100,所述衬底100可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图4,在所述衬底100表面形成介质层200。
所述介质层200的厚度为20纳米至5000纳米,所述介质层200用于对衬底上的导线与导线之间的隔离,具体所述介质层200可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD)。PMD是沉积在具有MOS器件的衬底上,利用化学气相沉积(Chemical Vapor deposition,CVD)工艺形成,在PMD中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
ILD是后道工艺在金属互联层之间的介电层,ILD中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
所述介质层200的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层200在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述介质层200的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)、以及氮掺杂的碳化硅(BLOK)。
所述介质层200的形成工艺可以是任何常规真空镀膜技术,比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
参考图5,在所述介质层200表面形成光刻胶图形210。
所述形成光刻胶图形210的工艺具体可以为:在所述介质层200表面旋涂光刻胶,接着通过曝光将掩膜版上的与通孔相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形210。
需特别指出的是,在其他实施例中,在所述介质层200表面形成光刻胶图形210步骤之前,通常还会在所述介质层200表面形成底部抗反射层(Bottom Anti-Reflective Coating,BARC),所述底部抗反射层的作用主要为:防止光线通过光刻胶后在晶圆界面发生反射,避免反射的光线会与入射光发生干涉,使得光刻胶能均匀曝光。
参考图6,以所述光刻胶图形210为掩膜,刻蚀介质层200直至暴露出衬底100表面,形成通孔201。
所述刻蚀工艺可以是任何常规刻蚀技术,比如化学刻蚀或者等离子体刻蚀技术,在本实施例中,采用等离子体刻蚀技术,采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀介质层200。
具体的刻蚀工艺参数可以为:选用等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米,刻蚀介质层200直至形成暴露衬底100的通孔201。
参考图7,去除光刻胶图形210。
去除光刻胶图形工艺可以为公知的光刻胶去除工艺,包括光刻胶去除溶液去除、等离子轰击去除等等。
通过248nm波长光源的光刻设备形成的通孔201后,本发明的发明人发现,广泛使用的248nm波长光源的光刻设备无法精确图形化特征尺寸小于0.15μm的接触孔图形,而在实际动态随机存储器或者闪存等产品制造中,接触孔的尺寸会小于90nm。而先进的半导体制造设备的更新需要大量资金投入。
于是,本发明的发明人在现有半导体制造设备的条件下,提出一种先进的接触孔形成工艺,参考图8,在介质层200表面、通孔201侧壁和暴露出的衬底100表面形成绝缘层300。
所述绝缘层300材料选自没有掺杂的硅玻璃、掺杂硼磷的硅玻璃、掺杂硼的硅玻璃、掺杂磷的硅玻璃、氟硅玻璃、碳掺杂的氧化硅、氮化硅、碳化硅、氧化铝以及氮掺杂的碳化硅,所述绝缘层用于进一步限定接触孔的特征尺寸。
所述绝缘层300是单一的覆层也可以是由多层覆层所形成的堆栈结构,而绝缘层300具体采用何种结构,可以根据实际需要而确定。
所述形成绝缘层300的工艺可以为化学气相沉积工艺或者原子层堆积工艺,绝缘层300厚度可以为10埃至300埃。
所述形成绝缘层300的具体参数可以为:反应温度为300摄氏度至1000摄氏度,腔室压力为0.1托至4托,反应间距为5毫米至8毫米,功率为200瓦至240瓦,DCS(SiH2Cl2)流量为每分钟100标准立方厘米至每分钟400标准立方厘米,氨气(NH3)流量为每分钟500标准立方厘米至每分钟1500标准立方厘米,直至形成10埃至300埃的绝缘层300。
参考图9,去除介质层200表面和暴露出的衬底100表面的绝缘层300,形成接触孔202,所述接触孔202特征尺寸小于通孔201。
所述去除介质层绝缘层300可以采用等离子体回刻蚀工艺,具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为150瓦至250瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米至每分钟50标准立方厘米,CHF3流量为每分钟40标准立方厘米至每分钟100标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米,刻蚀去除介质层200表面和暴露出的衬底100表面的绝缘层300,在通孔201侧壁保留隔离侧墙,形成接触孔202。
所述形成有隔离侧墙的接触孔202特征尺寸小于通孔201。
需要特别指出的是,通过绝缘层300的厚度,可以形成特征尺寸小于0.15μm的接触孔202,而不需要借助小于248nm波长光源的光刻设备。
本发明的发明人提出另一种先进的接触孔形成方法,图10是本发明的接触孔形成方法的流程示意图,具体包括如下步骤:
步骤S301,提供衬底;
步骤S302,在所述衬底表面形成介质层;
步骤S303,在所述介质层表面形成光刻胶图形;
步骤S304,以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;
步骤S305,去除光刻胶图形;
步骤S306,在介质层表面和通孔侧壁形成绝缘层,形成接触孔,所述包括有绝缘层的接触孔特征尺寸小于通孔。
下面结合附图,对本发明的接触孔形成方法进行详细说明。
参考图11,提供衬底1000,所述衬底1000可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图12,在所述衬底1000表面形成介质层2000。
所述介质层2000的厚度为20纳米至5000纳米,所述介质层2000用于对衬底上的导线与导线之间的隔离,具体所述介质层2000可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD)。PMD是沉积在具有MOS器件的衬底上,利用化学气相沉积(Chemical Vapor deposition,CVD)工艺形成,在PMD中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
ILD是后道工艺在金属互联层之间的介电层,ILD中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
所述介质层2000的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层2000在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述介质层2000的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)、以及氮掺杂的碳化硅(BLOK)。
所述介质层2000的形成工艺可以是任何常规真空镀膜技术,比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
参考图13,在所述介质层2000表面形成光刻胶图形2100。
所述形成光刻胶图形2100的工艺具体可以为:在所述介质层2000表面旋涂光刻胶,接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形2100。
需特别指出的是,在其他实施例中,在所述介质层2000表面形成光刻胶图形2100步骤之前,通常还会在所述介质层2000表面形成底部抗反射层(Bottom Anti-Reflective Coating,BARC),所述底部抗反射层的作用主要为:防止光线通过光刻胶后在晶圆界面发生反射,避免反射的光线会与入射光发生干涉,使得光刻胶能均匀曝光。
参考图14,以所述光刻胶图形2100为掩膜,刻蚀介质层2000直至暴露出衬底1000表面,形成通孔2010。
所述刻蚀工艺可以是任何常规刻蚀技术,比如化学刻蚀或者等离子体刻蚀技术,在本实施例中,采用等离子体刻蚀技术,采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀介质层200。
具体的刻蚀工艺参数可以为:选用等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米,刻蚀介质层200直至形成暴露衬底1000的通孔2010。
参考图15,去除光刻胶图形2100。
去除光刻胶图形工艺可以为公知的光刻胶去除工艺,包括光刻胶去除溶液去除、等离子轰击去除等等。
通过248nm波长光源的光刻设备形成的通孔2010后,本发明的发明人发现,广泛使用的248nm波长光源的光刻设备无法精确图形化特征尺寸小于0.15μm的接触孔图形,而在实际动态随机存储器或者闪存等产品制造中,接触孔的尺寸会小于90nm。而先进的半导体制造设备的更新需要大量资金投入。
于是,本发明的发明人在现有半导体制造设备的条件下,提出另一种先进的接触形成工艺,参考图16,在介质层2000表面和通孔2010侧壁形成绝缘层3000,形成接触孔2020,所述包括有绝缘层3000的接触孔2020特征尺寸小于通孔2010。
所述绝缘层3000材料选自没有掺杂的硅玻璃、掺杂硼磷的硅玻璃、掺杂硼的硅玻璃、掺杂磷的硅玻璃、氟硅玻璃、碳掺杂的氧化硅、氮化硅、碳化硅、氧化铝以及氮掺杂的碳化硅,所述绝缘层用于进一步限定接触孔的特征尺寸。
所述绝缘层是单一的覆层也可以是由多层覆层所形成的堆栈结构,所述绝缘层3000的厚度为10埃至300埃。
所述在介质层2000表面和通孔2010侧壁形成绝缘层3000可以采用选择性区域原子层沉积技术实现,本发明的发明人发现,通过介质层2000表面与衬底1000的表面性质不同,可以通过原子层沉积技术,实现在介质层2000表面沉积绝缘层,具体的说,所述衬底材料一般选自硅,而介质层材料一般选自SiO2或者掺杂的SiO2,这两种材料有着表面选择差异性,通过控制原子层堆积的参数,能够实现在介质层2000表面和通孔2010侧壁形成绝缘层3000。
需要特别指出的是,本发明的发明人经过大量的创造性实验,发现所述绝缘层3000材料选自氧化铝时,对介质层2000为SiO2或者掺杂的SiO2以及衬底材料为硅的区域选择沉积效果为最佳。
在本实施例中,以绝缘层3000材料选自氧化铝,做示范性说明,所述沉积氧化铝的具体参数包括:沉积设备选自原子层沉积设备,反应温度为100摄氏度至1000摄氏度,腔室压力为0.1托至3托,反应间距为2毫米至8毫米,功率为100瓦至1000瓦,Al蒸汽流量为每分钟100标准立方厘米至每分钟400标准立方厘米,H2O2蒸汽流量为每分钟500标准立方厘米至每分钟1500标准立方厘米。
本发明通过形成包括有隔离侧墙的接触孔202或者形成有隔离侧墙的接触孔2020,接触孔202或者接触孔2020特征尺寸小于通孔201或者通孔2010,并且通过控制绝缘层300或者绝缘层3000厚度,可以形成特征尺寸小于0.15μm的接触孔202或者接触孔2020,而不需要借助小于248nm波长光源的光刻设备。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种接触孔形成方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成介质层;
在所述介质层表面形成光刻胶图形;
以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;
去除光刻胶图形;
在介质层表面、通孔侧壁和暴露出的衬底表面形成绝缘层;
去除介质层表面和暴露出的衬底表面的绝缘层,形成接触孔,所述接触孔特征尺寸小于通孔。
2.如权利要求1所述的接触孔形成方法,其特征在于,所述绝缘层的材料选自没有掺杂的硅玻璃、掺杂硼磷的硅玻璃、掺杂硼的硅玻璃、掺杂磷的硅玻璃、氟硅玻璃、碳掺杂的氧化硅、氮化硅、碳化硅、氧化铝以及氮掺杂的碳化硅。
3.如权利要求1所述的接触孔形成方法,其特征在于,所述绝缘层是单一的覆层也可以是由多层覆层所形成的堆栈结构。
4.如权利要求1所述的接触孔形成方法,其特征在于,所述绝缘层的厚度为10埃至300埃。
5.如权利要求1所述的接触孔形成方法,其特征在于,所述绝缘层的形成工艺为化学气相沉积工艺或者原子层堆积工艺。
6.如权利要求5所述的接触孔形成方法,其特征在于,所述形成绝缘层的具体参数为:反应温度为300摄氏度至1000摄氏度,腔室压力为0.1托至4托,反应间距为5毫米至8毫米,功率为200瓦至240瓦,SiH2Cl2流量为每分钟100标准立方厘米至每分钟400标准立方厘米,氨气流量为每分钟500标准立方厘米至每分钟1500标准立方厘米。
7.如权利要求1所述的接触孔形成方法,其特征在于,所述去除介质层表面和暴露出的衬底表面的绝缘层的工艺为等离子体去除工艺。
8.如权利要求7所述的接触孔形成方法,其特征在于,所述去除介质层表面和暴露出的衬底表面的绝缘层的工艺的具体参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为150瓦至250瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米至每分钟50标准立方厘米,CHF3流量为每分钟40标准立方厘米至每分钟100标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。
9.一种接触孔形成方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成介质层;
在所述介质层表面形成光刻胶图形;
以所述光刻胶图形为掩膜,刻蚀介质层直至暴露出衬底表面,形成通孔;
去除光刻胶图形;
在介质层表面和通孔侧壁形成绝缘层,形成接触孔,所述包括有绝缘层的接触孔特征尺寸小于通孔。
10.如权利要求9所述的接触孔形成方法,其特征在于,所述衬底材料选自硅基材料。
11.如权利要求9所述的接触孔形成方法,其特征在于,所述介质层材料选自SiO2或者掺杂的SiO2。
12.如权利要求9所述的接触孔形成方法,其特征在于,所述绝缘层的材料选自没有掺杂的硅玻璃、掺杂硼磷的硅玻璃、掺杂硼的硅玻璃、掺杂磷的硅玻璃、氟硅玻璃、碳掺杂的氧化硅、氮化硅、碳化硅、以及氮掺杂的碳化硅。
13.如权利要求9所述的接触孔形成方法,其特征在于,所述绝缘层的材料选自氧化铝。
14.如权利要求9所述的接触孔形成方法,其特征在于,所述绝缘层的厚度为10埃至300埃。
15.如权利要求9所述的接触孔形成方法,其特征在于,所述绝缘层的形成工艺为选择性区域原子层沉积工艺。
16.如权利要求15所述的接触孔形成方法,其特征在于,所述绝缘层形成的具体参数为:反应温度为100摄氏度至1000摄氏度,腔室压力为0.1托至3托,反应间距为2毫米至8毫米,功率为100瓦至1000瓦,Al蒸汽流量为每分钟100标准立方厘米至每分钟400标准立方厘米,H2O2蒸汽流量为每分钟500标准立方厘米至每分钟1500标准立方厘米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101944527A CN101996937A (zh) | 2009-08-17 | 2009-08-17 | 接触孔形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101944527A CN101996937A (zh) | 2009-08-17 | 2009-08-17 | 接触孔形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101996937A true CN101996937A (zh) | 2011-03-30 |
Family
ID=43786872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101944527A Pending CN101996937A (zh) | 2009-08-17 | 2009-08-17 | 接触孔形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101996937A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1922722A (zh) * | 2003-08-26 | 2007-02-28 | 兰姆研究有限公司 | 减少图案特征的临界尺寸 |
CN101118867A (zh) * | 2006-08-03 | 2008-02-06 | 上海华虹Nec电子有限公司 | 防止高压器件电荷的方法及sti结构 |
-
2009
- 2009-08-17 CN CN2009101944527A patent/CN101996937A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1922722A (zh) * | 2003-08-26 | 2007-02-28 | 兰姆研究有限公司 | 减少图案特征的临界尺寸 |
CN101118867A (zh) * | 2006-08-03 | 2008-02-06 | 上海华虹Nec电子有限公司 | 防止高压器件电荷的方法及sti结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619839B2 (ja) | パターン形成方法 | |
KR102513424B1 (ko) | 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스 | |
US8298954B1 (en) | Sidewall image transfer process employing a cap material layer for a metal nitride layer | |
JP4776747B2 (ja) | 半導体素子のコンタクト形成方法 | |
US20110039413A1 (en) | Method for forming trenches having different widths and the same depth | |
KR20130113345A (ko) | 리소그래픽 마스크 응용예들을 위한 붕소-농후 필름들의 가공 | |
CN110610898A (zh) | 图案化半导体装置的方法 | |
US9978634B2 (en) | Method for fabricating shallow trench isolation and semiconductor structure using the same | |
TW202109618A (zh) | 圖案化半導體裝置的方法 | |
CN1326232C (zh) | 形成半导体器件接触塞的方法 | |
CN101996928B (zh) | 半导体器件的形成方法 | |
US7101786B2 (en) | Method for forming a metal line in a semiconductor device | |
US20080081446A1 (en) | Method for fabricating semiconductor device | |
CN101937865B (zh) | 沟槽的形成方法 | |
CN114093806B (zh) | 一种半导体结构的制作方法 | |
CN102034733A (zh) | 互连结构及其形成方法 | |
CN102044483B (zh) | 沟槽形成方法 | |
CN101996937A (zh) | 接触孔形成方法 | |
CN101958245B (zh) | 刻蚀方法 | |
CN101630656B (zh) | 形成接触孔及双镶嵌结构的方法 | |
CN101471284A (zh) | 半导体器件中的金属线及其制造方法 | |
KR101068062B1 (ko) | 도핑된 실리콘 카바이드에 대해 오르가노실리케이트유리를 선택적으로 에칭하는 방법 | |
KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
CN102403261B (zh) | 半导体器件及其制作方法 | |
TW201101394A (en) | Method of etching a multi-layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110330 |