JP2011526398A - 極性制御部を有するセル当たり複数ビット（ｍｂｃ）不揮発性メモリ装置およびメモリシステムとその書込み方法 - Google Patents

極性制御部を有するセル当たり複数ビット（ｍｂｃ）不揮発性メモリ装置およびメモリシステムとその書込み方法 Download PDF

Info

Publication number
JP2011526398A
JP2011526398A JP2011515038A JP2011515038A JP2011526398A JP 2011526398 A JP2011526398 A JP 2011526398A JP 2011515038 A JP2011515038 A JP 2011515038A JP 2011515038 A JP2011515038 A JP 2011515038A JP 2011526398 A JP2011526398 A JP 2011526398A
Authority
JP
Japan
Prior art keywords
page
threshold voltage
cell
level
mbc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011515038A
Other languages
English (en)
Other versions
JP5401543B2 (ja
Inventor
ジン−キ・キム
ウィリアム・ペトリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc, Mosaid Technologies Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2011526398A publication Critical patent/JP2011526398A/ja
Application granted granted Critical
Publication of JP5401543B2 publication Critical patent/JP5401543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

メモリアレイとの間でデータを書き込み/読み出しするためのコントローラが、(M-1)の仮想ページ内に書き込まれるビットの数を最大にするようにデータワードを選択的に反転させ、また第Mの仮想ページ内に書き込まれるビットの数を最少にするようにデータワードを選択的に反転させることによってデータの極性を制御する、セル当たり複数ビット(MBC)不揮発性メモリ装置。ここでMはセル当たりのビットの数である。データワードが反転されると、対応する極性制御フラグが設定される。データは、M仮想ページから読み出されると、対応する極性フラグに従って選択的に反転される。最高閾電圧書込み状態の数が低減される。これにより、書き込まれるセルの閾電圧の分布が狭くなり、消費電力が低減され、書込み時間が低減され、デバイス信頼性が高められる。

Description

関連出願の相互参照
本出願は、2008年7月2日出願の米国特許出願第12/166,876号の利益を主張するものである。
本発明は、一般には不揮発性メモリシステムに関するものであり、より具体的には、データ極性制御部を有する不揮発性セル当たり複数ビット(MBC)メモリシステムに関するものである。
従来のセル当たり単一ビットメモリデバイスでは、そのメモリセルは、2つの情報記憶状態のうちの1つである「オン」状態または「オフ」状態のどちらかを呈する。「オン」または「オフ」の二元状態は、1ビットの情報を規定する。このため、nビットのデータを記憶できるメモリデバイスは、(n個の)別々のメモリセルを必要とする。
セル当たり単一ビットメモリデバイスを使用して記憶できるビット数を増大させることは、記憶されるデータのビット数だけメモリセルの数を1対1ベースで増大させることに依存する。単一ビット静電容量セルから成るメモリデバイスの中に記憶されるメモリビット数を増大させる方法は、より多くのメモリセルを包含するより大きなダイを製造するなどの技法、またはより小さなメモリセルを構築する改善されたフォトリソグラフィ技法を用いることに依拠してきた。メモリセルのサイズを低減させると、単一のダイの所与の領域上により多くのセルを配置することが可能になる。
セル当たり単一ビット設計の一代替方法は、単一メモリセル内に複数ビットのデータを記憶することである。この手法が採用されたメモリの1つのタイプは、フラッシュメモリセルとして知られている電気的消去書込み可能デバイスである。フラッシュセルでは、書込みは、デバイスのソース、ドレインおよび制御ゲートに適切な電圧を適切な時間だけ印加することによって実行される。こうすると、電子がチャネル領域から浮遊ゲートまで通り抜ける、すなわち電子が注入されることになる。浮遊ゲート上にある電荷の量により、デバイスにそのソース領域とドレイン領域の間で電流を伝導させるために必要な制御ゲートの電圧が決まる。この電圧は、セルの閾電圧Vthと呼ばれる。伝導は、デバイスの「オン」または消去状態であり、1の論理値に対応する。「オフ」または書込み状態は、電流がソース領域とドレイン領域の間で伝導されていない状態であり、ゼロの論理値に対応する。セルの閾電圧を適切な値に設定することにより、所与の一連の印加電圧に対して、セルが電流を伝導する、または伝導しないようにすることができる。したがって、所与の一連の印加電圧においてセルが電流を伝導するかどうかを判定することによって、セルの状態(書込みまたは消去)を知ることができる。
セル当たり複数ビット(MBC)フラッシュメモリセルが、複数の異なる閾電圧レベルをデバイス内に作り出すことによって製作される。それぞれの異なる閾電圧は、一連のデータビットに対応する。これにより、複数ビットの2値データを同一のメモリセル内に記憶することが可能になる。メモリセルの状態を読み出すとき、各セルは、その現在の閾電圧レベルにおけるセルの伝導に依存する値に対応した2値復号値を有する。セルが、あらかじめ選択された入力値を有するセンス増幅器と比較する閾電圧レベルは、セル内に書き込まれたデータを表すビットセットを表示する。適切なデータ記憶には、あいまいではない方法でセルのレベルを書込みまたは消去できるように、MBCメモリセルの複数の閾電圧レベルが十分なだけ互いに分離されることが必要である。メモリセル内に書き込まれたデータとセルの閾電圧レベルとの間の関係は、そのセルに採用されたデータ符号化方式によって決まる。
MBCメモリセルに書き込む際に、その目標は、閾電圧レベルを所望のレベルまで移すのに十分な電荷を浮遊ゲート内に蓄積するように書込み電圧を適切な時間にわたって印加することである。このレベルは、セル内に書き込まれるデータの符号化に対応するセルの状態を表す。しかし、2状態(1ビット)セルの閾電圧範囲を複数の閾電圧レベルに分割すると、各レベル間のマージン(閾電圧差)が低減する。このことにより、隣接するレベルを区別し書込みエラーを低減できるように、より厳格なシステム設計公差および書込み動作ノイズマージン低減が必要になる。しかし、書込み窓および読出し動作閾電圧窓を狭くすることにより、書込み処理手順が遅くなり、別の潜在的なメモリシステムエラー源がもたらされた。
参照により本明細書に組み込まれる、2005年8月30日発行のHosonoらの「Non-Volatile Semiconductor Memory」という名称の米国特許第6,937,510号は、セル当たり複数ビット(MBC)メモリセルを有する不揮発性半導体デバイスにプログラムを書き込み、そこから読み出す方法および装置を提示している。
しかし、この方法では、他の既知の方法と比較して、詳しく考察しなければならない書込み状態の数、書込み時間、および消費電力が増加することになる。
したがって、MBCメモリセルを使用する改善された装置、方法およびシステム、ならびにそのような改善されたMBCメモリセルを利用する不揮発性メモリデバイスおよびメモリシステムを開発する必要がある。
米国特許出願第12/166,876号 米国特許第6,937,510号 米国特許出願公開第2008/0062760号 米国特許出願第11/324,023号
本発明の目的は、所与のデータフィールドに書き込むのに使用される最高書込み状態の数を低減させるMBCメモリセルを使用する装置、方法、およびシステムを提供することである。
本発明の一態様によれば、セル当たり複数ビット(MBC)不揮発性メモリ装置が提供され、このメモリ装置は、電気的に消去可能な1つまたは複数のブロックを有するメモリアレイを含む。このブロックは、再書込み可能な1つまたは複数のページを含む。再書込み可能なページは、共通ワード線を共用する上ページおよび下ページを含む。上ページおよび下ページは、それぞれの上データフィールドおよび下データフィールドを含む。上データフィールドおよび下データフィールドはそれぞれの、MBCメモリセルの仮想上セルおよび仮想下セルを含む。MBCメモリセルはそれぞれの、最低電圧レベルから順番に第1のレベル、第2のレベル、第3のレベル、または第4のレベルのうちの選択されたレベルに書換え可能な閾電圧を有する。下セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第2の閾電圧レベルへ書き換える段階を含む。上セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第4の閾電圧レベルへ、または第2の閾電圧レベルから第3の閾電圧レベルへ書き換える段階を含む。この装置はまた、メモリアレイにデータを書き込むためのコントローラも含み、このコントローラは、書き込まれる下ページ内のビットの数を最大にするようにデータを選択的に反転させ、それぞれの上ページ内の書き込まれるビットの数を最小にするようにデータを選択的に反転させる。
本発明の別の態様によれば、セル当たり複数ビット(MBC)不揮発性メモリ装置を含むシステムが提供され、このメモリ装置は、電気的に消去可能な1つまたは複数のブロックを含むメモリアレイを含む。ブロックは、再書込み可能な1つまたは複数のページを含む。再書込み可能なページは、共通ワード線を共用する上ページおよび下ページを含む。上ページおよび下ページは、それぞれの上データフィールドおよび下データフィールドを含む。上データフィールドおよび下データフィールドはそれぞれの、MBCメモリセルの仮想上セルおよび仮想下セルを含む。MBCメモリセルはそれぞれの、最低電圧レベルから順番に第1のレベル、第2のレベル、第3のレベル、または第4のレベルのうちの選択されたレベルに書換え可能な閾電圧を有する。下セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第2の閾電圧レベルへ書き換える段階を含み、上セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第4の閾電圧レベルへ、または第2の閾電圧レベルから第3の閾電圧レベルへ書き換える段階を含む。メモリ装置はまた、メモリアレイにデータを書き込むためのコントローラも含み、このコントローラは、書き込まれる下ページ内のビットの数を最大にするようにデータを選択的に反転させ、またそれぞれの上ページ内に書き込まれるビットの数を最小にするようにデータを選択的に反転させる。
本発明のさらに別の態様によれば、セル当たり複数ビット(MBC)不揮発性メモリ装置を含むシステムが提供され、このメモリ装置は、電気的に消去可能な1つまたは複数のブロックを含むメモリアレイを含む。ブロックは、再書込み可能な1つまたは複数のページを含む。再書込み可能なページは、共通ワード線を共用する上ページおよび下ページを含む。上ページおよび下ページは、それぞれの上データフィールドおよび下データフィールドを含む。上データフィールドおよび下データフィールドはそれぞれの、MBCメモリセルの仮想上セルおよび仮想下セルを含む。MBCメモリセルはそれぞれの、最低電圧レベルから順番に第1のレベル、第2のレベル、第3のレベル、または第4のレベルのうちの選択されたレベルへ書換え可能な閾電圧を有する。下セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第2の閾電圧レベルへ書き換える段階を含み、上セルに書き込む段階は、それぞれの閾電圧を第1の閾電圧レベルから第4の閾電圧レベルへ、または第2の閾電圧レベルから第3の閾電圧レベルへ書き換える段階を含む。システムはまた、メモリアレイにデータを書き込むためのコントローラも含み、このコントローラは、書き込まれる下ページ内のビットの数を最大にするようにデータを選択的に反転させ、またそれぞれの上ページ内に書き込まれるビットの数を最小にするようにデータを選択的に反転させる。
本発明の別の態様によれば、セル当たり複数ビット(MBC)不揮発性メモリに下ページおよび上ページを書き込む方法が提供され、この方法は、下データワード中の「0」を有するビットの数を数える段階と、「0」ビットの数が下データワード中のビットの総数の半分未満である場合には、下データワード中のビットのすべてを反転させる段階と、下ページに下データワードを書き込む段階と、上データワード中の「0」を有するビットの数を数える段階と、「0」ビットの数が上データワード中のビットの総数の半分より多い場合には、上データワード中のビットのすべてを反転させる段階と、上ページに上データワードを書き込む段階とを含む。
本発明の別の態様によれば、セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法が提供され、この方法は、ページ内のMBCセルの閾電圧を検知する段階と、閾電圧を既定の基準電圧と比較することによって上データワードを供給する段階と、上ページ極性フラグが設定されている場合には上データワードを反転させる段階とを含む。
本発明のさらに別の態様によれば、セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法が提供され、この方法は、ページ内のMBCセルの閾電圧を検知する段階と、閾電圧を既定の2つの基準電圧と比較することによって下データワードを供給する段階と、下ページ極性フラグが設定されている場合には下データワードを反転させる段階とを含む。
当技術分野の他の多くの刊行物では、単一レベルセル(SLC)、およびマルチレベルセル(MC)という用語はそれぞれ、1つの2進数のデータを記憶できるセル、および複数の2進数のデータを記憶できるセルを示すために用いられる。本開示では、明確にするために、セル当たり単一ビット(SBC)、およびセル当たり複数ビット(MBC)という用語がそれぞれ、1つの2進数のデータを記憶できるセル、および複数の2進数のデータを記憶できるセルを示すために用いられる。
2進データの表現は、ゼロ(「0」)または1(「1」)を表す特定の範囲の閾電圧に任意に割り当てることができることに注意されたい。便宜上、本開示ではSBCメモリに関して、消去された/書き込まれていないセルは「1」を表すために割り当て、書き込まれたセルは「0」を表すために割り当てるという一般的な慣例を用いる。
また、本開示では、セル当たりMビットを記憶するMBCメモリセルは、N=2Mの可能な状態(状態1、状態2、...状態n、...状態N-1、状態N)を有する。慣例により、状態nでMBCメモリセル内に記憶されるデータ値は、n-1の2進グレイコード表現の1の補数であり(D=dM-1dM-2...d1d0)、d0からdM-1は、それぞれ第1ページから第(M-1)ページに記憶されるビットを表す。
M=2およびN=4の特別な場合には、第1ページおよび第2ページはまた、それぞれ下ページおよび上ページとも呼ばれる。最小電圧レベルから順番に、2進値の「11」は、消去されたメモリの閾電圧の第1の範囲または第1の状態によって表され、2進値の「10」は、このメモリの閾電圧の第2の範囲または第2の状態によって表され、2進値の「00」は、このメモリの閾電圧の第3の範囲または第3の状態によって表され、2進値の「01」は、このメモリの閾電圧の第4の範囲または第4の状態によって表される。
したがって、本発明は、書き込まれるセルの閾電圧(Vth)の分布が狭くなり、消費電力が低減され、書込み時間が低減され、かつこれまでの技術水準と比べてデバイス信頼性が高められた不揮発性メモリデバイスを提供する。
本発明のさらなる特徴および利点は、後の詳細な説明を添付の図面と併せ読むことにより明らかになろう。
本発明による不揮発性メモリ装置の図である。 図1に示されたブロックの図である。 図2に示されたページの図である。 図3に示されたセル当たり複数ビット(MBC)メモリセルの図である。 図3に示されたMBCメモリセルの例示的な閾電圧分布の図である。 図4に示されたMBCメモリセルを代替的に表示したものを示す図である。 図3に示されたページを代替的に表示したものを示す図である。 図3に示されたページのMBCメモリセルの例示的な閾電圧分布の図である。 図3に示されたページのMBCメモリセルの例示的な閾電圧分布の図である。 図3に示されたページのMBCメモリセルの例示的な閾電圧分布の図である。 本発明によりデータワードを下ページおよび上ページに書き込む方法のフローチャートである。 図9に示された方法のより詳細なフローチャートである。 図10に示された方法の段階のフローチャートである。 図10に示された方法の段階のフローチャートである。 本発明によりデータを読み出す方法のフローチャートである。 本発明によりデータを読み出す方法のフローチャートである。 本発明による図1に示された不揮発性メモリ装置を含むメモリシステムの図である。 本発明による不揮発性メモリ装置の図である。 本発明による図16に示された不揮発性メモリ装置を含むメモリシステムの図である。 本発明による不揮発性メモリ装置の図である。 本発明による図18に示された不揮発性メモリ装置を含むメモリシステムの図である。 本発明による不揮発性メモリ装置の図である。 本発明による図20に示された不揮発性メモリ装置を含む、本発明によるメモリシステムの図である。 図15に示されたメモリシステムを含む電気デバイスの図である。 図17に示されたメモリシステムを含む電気デバイスの図である。 図19に示されたメモリシステムを含む電気デバイスの図である。 図21に示されたメモリシステムを含む電気デバイスの図である。
添付の図面全体を通して、同じフィーチャは同じ参照数字で区別されていることに注意されたい。
まず図1を参照すると、本発明による不揮発性メモリ(NVM)装置100の図が示されている。メモリ装置100はフラッシュメモリが好ましいが、任意の種類のEEPROM(電気的消去書込み可能読出し専用メモリ)でよい。このメモリ装置は、1つまたは複数のメモリブロック104を含む少なくとも1つのメモリアレイ102を含む。本開示の目的のために、ブロックとはメモリの消去可能な区域と定義する。
メモリ装置100はまた、インターフェース110で受け取られたコマンドを実行すること、インターフェース110で受け取られたデータをメモリアレイ102に書き込むこと、メモリアレイ102からデータを読み出しそのデータをインターフェース110に供給すること、およびブロック104からのデータを消去することなど、メモリアレイの諸機能を制御するコントローラ106も含む。コントローラ106は、後で詳細に説明する極性制御部112の機能を含む。極性制御部112は、ハードウェア、ソフトウェア、ファームウェア、またはこれらのいかなる組合せでも実施することができるが、それでもなお本発明の範囲内にあることに留意されたい。
便宜上、また分かりやすくするために、メモリアレイ102とコントローラ106の間の相互接続部108は、簡略化した概略表示108として示してある。この相互接続部108は、当業者によく理解されている行デコーダ、ワード線、ビット線、列デコーダ、ページバッファおよびセンス増幅器など、従来のメモリ構造を含む。
図2を参照すると、図1に示されたブロック104のさらに細部が示されている。ブロック104は、少なくとも1つのページ202を含む。本開示の目的のために、ページとはメモリの書込み可能区域と定義する。ワードまたはデータワードとは、ページ内に記憶できる2進数と定義する。パラメータjとは、データ/ページの幅と定義する。
図3を参照すると、図2に示されたページ202のさらに細部が示されている。ページ202は、データフィールド302および予備フィールド304を含む。データフィールド302は、複数のセル当たり複数ビット(MBC)メモリセル306を含む。予備フィールド304は、後でさらに説明する極性フラグ308と、従来のエラー補正コード(ECC)310とを含む。
図4を参照すると、図3に示されたMBCメモリセル306が示されている。MBCメモリセル306の閾電圧402は、N個の既定閾電圧のうちの1つに書込み可能である。この例示的実施形態では、Nは4に選択されている。4つの既定閾電圧404、406、408、410は、最小値から最大値までの4つの状態1〜4に対応する。
図5に、ページ202の閾電圧402の例示的分布図が示されている。y軸502は、各状態404,406,408,410に書き込まれたセルの数を表し、x軸504は、各状態404,406,408,410に対応する閾電圧(ボルト)を表す。この例では、MBCメモリセル202は、4つの既定閾電圧404、406、408、410にわたってほぼ均一に分布している。各閾電圧は、信頼性の高い動作を実現するために、理想的な既定値からの偏差が小さく、隣接する基準電圧VRef1 506、VRef2 508、VRef3 510から十分なマージンを有することが好ましい。非対称の既定基準電圧506、508、510は、従来の閾電圧方式の一例である。本発明はまた、参照により本明細書に組み込まれる2007年6月13日出願のKimの「FLASH MULTI-LEVEL THRESHOLD DISTRIBUTION SCHEME」という名称の、出願人の同時係属の米国特許出願公開第2008/0062760号に記載されている方式など、他の閾電圧方式にも適用可能である。
図4に示されたMBCセル306を表示したものは、概略表示の物理的ハードウェアである。あるいは、MBCセル306は図6に示されるように表すこともできる。この例では、MBCメモリセル306の4つの状態404、406、408、410は、それぞれがセル当たり1つのビットを有する2つの仮想SBC(セル当たり単一ビット)セル602、604として表されている。一般に、MBCメモリセル内の状態の数がNである場合、セル当たり1つのビットを有する仮想セルの数はM=log2Nになり、Nは2の整数乗に選ばれることが好ましい。ここで説明する実施形態では、N=4およびM=2である。下セル602および上セル604は、2つの異なる行アドレスを使用してアドレス指定可能である。
さらに、図7に示されるように、図3に示されたページ202は、2つの異なる行アドレスを使用して別個にアドレス指定できる仮想下ページ702および仮想上ページ712を含むものとして表すこともできる。下ページ702および上ページ712は、それぞれの下データフィールド704および上データフィールド714、ならびにそれぞれの下予備フィールド706および上予備フィールド716を含む。下データフィールド704および上データフィールド714は、それぞれの複数(j)の下セル602および上セル604を含む。下予備フィールド706および上予備フィールド712は、それぞれの下ページ極性フラグ708および上ページ極性フラグ718、ならびにそれぞれの下ECC 710および上ECC 720を含む。
さらに、ブロック102内の複数の下ページ702は、下面(図示せず)と呼ばれることがあり、ブロック102内の複数の上ページ712は上面(図示せず)と呼ばれることがある。これは、当技術分野で両面構造、またはより一般的に多面構造として知られており、それぞれの面は、物理的には同じ行デコーダ、ワード線およびセルを共有しているが、別個にアドレス指定することができる。
ブロック104が消去されるとき、このブロック内のMBCメモリセル306は状態1 404に設定される。状態1 404は、消去されたセルに対応し、慣例によりデータ値「11」が割り当てられる。状態2 406は「10」のデータ値に対応し、状態3 408は「00」のデータ値に対応し、状態4 410は「01」のデータ値に対応する。
下セル602に書き込む(「0」を記憶する)ことは、状態1 404から状態2 406へMBCセル306を書き換える段階を含む。上セル604に書き込むことは、状態1 404から状態4 410へ、または状態2 406から状態3 408へMBCセル306を書き換える段階を含む。
一般に、M個の仮想セルの第mのセルに書き込むことは、MBCセル306をそれぞれ状態1、2、〜2m-1のうちの1つから状態2m、2m-1、...〜2m+1+1のうちの1つへ書き換える段階を含む。
図8a〜8cは、消去および書込み動作後のページ202の例示的分布802、804、806を示す。図8aでは、セル306のすべてが、消去された後に状態1 404になっている。図8bには、下データフィールド704が、「1」の個数と異なる「0」の個数を有するデータワードを512で書き込まれた後の分布804が示されている。後でさらに説明するように、状態1 404で残されるよりも状態2 406に512で書き込まれるセル306の方が多いことに注意されたい。図8cには、上データフィールド714が、「1」の個数と異なる「0」の個数を有するデータワードを514、516で書き込まれた後の分布806が示されている。後でさらに説明するように、状態2 406から状態3 408へ、状態1 404から状態4 410へそれぞれ514、516で書き換えられるセル306が少ないことに注意されたい。図8cで、状態4 410は、状態1 404、状態2 406、状態3 408と比較するとセルの数が最も少ないことにも注意されたい。
図9に、本発明によりデータワードを下ページ702および上ページ712に書き込む方法のフローチャート900が示されている。この方法は、下ページ702に書き込まれるデータワードを選択的に反転させることによって「0」を「1」より多く下ページ702に書き込む段階902と、上ページ712に書き込まれるデータワードを選択的に反転させることによって「1」を「0」より多く上ページ712に書き込む段階904とを含む。段階902と904の間の点線903は、対応する下ページ702に書き込んだ直後に上ページ712に書き込む必要がないことを意味することに注意されたい。例えば、ブロック104内の複数の下ページ702は、対応する上ページ712が書き込まれる前に書き込むこともできるが、それでもなお本発明の範囲内にあることができる。
図10は、図9に示されたフローチャート900で表された方法のより詳細なフローチャート1000である。下ページ902に書き込む段階は、下ページ702に書き込まれるデータワード中の「0」の個数を数える段階1002と、下データワードにある「0」が「1」よりも少ない、あるいはj/2(ワード/ページ幅の半分)よりも少ないかどうかを判定する段階1004と、「はい」の場合には下ページに極性フラグ708を設定する段階1006、および下データワードを反転させる段階1008と、「いいえ」の場合には下ページ極性フラグ708をクリアする段階1012と、下データワードを下ページ702に書き込む段階1010(以下でさらに詳細に説明)とを含む。上ページ904に書き込む段階は、上ページ712に書き込まれるデータワード中の「0」の個数を数える段階1014と、上データワードにある「0」が「1」よりも多いかどうか、あるいはj/2よりも多いかどうかを判定する段階1016と、「はい」の場合には上ページに極性フラグ718を設定する段階1018、および上データワードを反転させる段階1020と、「いいえ」の場合には上ページ極性フラグ718をクリアする段階1024と、上データワードを上ページ712に書き込む段階1022(以下でさらに詳細に説明)とを含む。
図11は、図10に示されたフローチャート1000で表した方法の、下データワードを下ページ702に書き込む段階1010のフローチャートである。書き込まれるデータワード中の各ビットについて1102で、データビットが「1」の場合には1104で書込みを禁止、すなわちデータビットを状態1 404のままにしておき、データビットが「0」の場合には、512でセルを状態1 404から状態2 406へ書き換える。
図12は、図10に示されたフローチャート1000で表した方法の、上データワードを上ページ712に書き込む段階1022のフローチャートである。まず、下データワードが、上ページ712と同じワード線を共有する下ページ702から読み出される。次に、下データワードおよび上データワード中の各ビットについて、1204、1206で上/下データビットが「11」の場合には、1208で書込みが禁止され、セルは状態1 404のままであり、1204,1206で上/下データビットが「10」の場合には、516でセルが状態1 404から状態4 410に書き換えられ、1204,1212で上/下データビットが「01」の場合には、1214で書込みが禁止され、セルは状態2 406のままであり、さもなければ1204,1206で上/下データビットが「00」の場合には、514でセルが状態2 406から状態3 408に書き換えられる。
図13は、本発明により上ページ712からデータを読み出す方法のフローチャート1300である。まず、1302で閾電圧402がページ202内の各セル306から検知され、1304で閾電圧がVRef2よりも高くなく、かつ1306で極性フラグが設定されていない場合には1310で上ビットが「1」になり、1304で閾電圧がVRef2よりも高くなく、かつ1306で極性フラグが設定されている場合には1308で上ビットが「0」になり、1304で閾電圧がVRef2よりも高く、かつ1307で極性フラグが設定されていない場合には、1308で上ビットが「0」になり、さもなければ1304で閾電圧がVRef2よりも高く、かつ1307で極性フラグが設定されている場合には、1310で上ビットが「1」になる。
図14は、本発明により下ページ702からデータを読み出す方法のフローチャート1400である。まず、1402で閾電圧402がページ202内の各セル306から検知され、1404で閾電圧がVRef1より低いかまたはVRef3より高く、かつ1406で極性フラグが設定されていない場合には1410で下ビットが「1」になり、1404で閾電圧がVRef1より低いかまたはVRef3より高く、かつ1406で極性フラグが設定されている場合には1408で上ビットが「0」になり、1404で閾電圧がVRef1より高くてVRef3より低く、かつ1407で極性フラグが設定されていない場合には1408で上ビットが「0」になり、さもなければ1404で閾電圧がVRef1より高くてVRef3より低く、かつ1407で極性フラグが設定されている場合には1410で上ビットが「1」になる。
一般に、MBCセルの閾電圧は従来の方法で検地され、検知された閾電圧がVRef1より低い場合には、記憶される値はN-1になり(すべて「1」、または0のグレイコード表現の1の補数)、検知された閾電圧がVRef(n-1)とVRefnの間にある場合は、MBCセル内に記憶される値はn-1のグレイコード表現の1の補数になり、検知されたMBCメモリセルの閾電圧がVRef(N-1)より高い場合には、記憶される値はN-1のグレイコード表現の1の補数になる。さらに、対応する極性フラグが設定されている場合には、MBCセルから読み出された値は反転される。
M枚の仮想ページは、第Mページから第1ページまで連続して順番に読み出すことができる。第Mページを読み出すには閾電圧がVRef(2 M-1 )と比較され、次に、第(M-1)ページを読み出すには閾電圧がVRef(2 M-2 )およびVRef3(2 M-2 )と比較され、次に、第(M-2)ページを読み出すには、閾電圧がVRef(2 M-3 )、VRef3(2 M-3 )、VRef5(2 M-3 )およびVRef7(2 M-3 )と比較され、以下同様に、閾電圧がVRefl、VRef3、VRef5、...VRef(N-1)と比較される第1ページまで比較される。
図15は、本発明によるメモリシステム1500の図である。システム1500はメモリコントローラ1502を含み、メモリコントローラ1502は、ホストインターフェース1504と、上述の極性制御部112を有する1つまたは複数の不揮発性メモリ100に接続するためのパラレルバスインターフェースとを有する。
次に図16および図17を参照すると、本発明による別の不揮発性メモリ装置1600およびメモリシステム1700が示されており、コントローラ106が、極性制御部112を有するメモリコントローラ1702とシステムバス1506を介して通信するように適合されている。
図18および図19には、本発明による別の不揮発性メモリ装置1800およびメモリシステム1900が示されている。不揮発性メモリ装置1800は、パラレルインターフェース110の代わりにシリアル入力1802およびシリアル出力1804を有することを除いて、図1に示されたメモリ装置100とほぼ同じである。メモリシステム1900は、図18に示された不揮発性メモリ装置1800を1つまたは複数含む。ホストインターフェース1504、シリアル出力1904およびシリアル入力1906を有するメモリコントローラ1902は、例えば、参照により本明細書に組み込まれる2005年12月30日に出願のKimらの「MULTIPLE INDEPENDENT SERIAL LINK MEMORY」という名称の、出願人の同時係属の米国特許出願第11/324,023号に記載の方法でメモリシステム1900を制御する。
図20および図21は、本発明による別の不揮発性メモリ装置2000およびメモリシステム2100を示し、コントローラ106が、極性制御部112を有するメモリコントローラ2102とシリアルバス1904、1906を介して通信するように適合されている。不揮発性メモリ装置2000は、パラレルインターフェース110の代わりにシリアル入力1802およびシリアル出力1804を有することを除いて、図16に示された不揮発性メモリ装置1600とほぼ同じである。メモリシステム2100は、図20に示された不揮発性メモリ装置2000を1つまたは複数含む。ホストインターフェース1504、シリアル出力1904およびシリアル入力1906を有するメモリコントローラ2102は、例えば、上記の米国特許出願第11/324,023号に記載の方法でメモリシステム2100を制御する。
パラレルインターフェース(図15および図17)、およびシリアルインターフェース(図19および図21)を有するシステムの実施形態を説明してきたが、パラレルインターフェースとシリアルインターフェースのいかなる組合せを有するシステムもまた、本発明の範囲内にあることに留意されたい。
セル当たり2ビットを有するMBCメモリセルを含む実施形態を説明してきたが、本発明はまた、セル当たり2ビットよりも多くを有するMBCメモリセルを含む装置、方法、およびシステムにも適用可能である。
一般に、再び図4を参照すると、セル当たりMビットを有するMBCメモリセル306は、最低値からV番目の最高値まで順番にN個の状態(状態1、状態2、...状態n、...状態N-1、状態N)を含み、図5を見ると、状態nがn-1(n=1〜N)のグレイコード値の1の補数であるデータ値(D)を表し、DのLSB(最下位ビット)からDのMSB(最上位ビット)までが、仮想セルに記憶されたデータを表す。Dのm番目のビットをm番目の仮想セルに書き込む段階は、MBCメモリセルをそれぞれ状態1、2、...2m-1のうちの1つから状態2m、2m-1、...2m+1+1のうちの1つへ書き換える段階を含む。
コントローラが、ページ1からM-1のそれぞれのページ内に書き込まれるビットの数を最大にするために、書き込まれるデータの極性を選択的に反転させるとともに、第Mページ内に書き込まれるビットの数を最少にするために、書き込まれるデータの極性を選択的に反転させる。
上述したように、図15、17、19、および21に示されたメモリシステムはまた、それぞれ図22A、22B、22C、および22Dに示されたように、電気デバイス2200内に埋め込むこともできる。電気デバイス2200は、例えば、本明細書で説明した本発明の諸実施形態の利点が特に有益であるメモリスティック、固体ディスク(SSD)、ラップトップコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、オーディオプレーヤなどとすることができる。
したがって、本発明は、所与のデータフィールドに書き込むのに使用される最高書込み状態の数を低減させる、セル当たり複数ビットメモリセルに書き込むための装置、方法およびシステムを提供し、この故に、書き込まれるセルの閾電圧(Vth)の分布がより狭く、消費電力が低減され、書込み時間が低減され、かつこれまでの技術水準と比べてデバイス信頼性が高められた不揮発性メモリデバイスを提供する。
上記で説明した本発明の諸実施形態は、単に例示的なものである。したがって、本発明の範囲は、添付の特許請求の範囲によってのみ限定されるものである。
Figure 2011526398
Figure 2011526398
100 不揮発性メモリ装置
102 メモリアレイ
104 メモリブロック、ブロック
106 コントローラ
108 相互接続部
110 インターフェース
112 極性制御部
202 ページ
302 データフィールド
304 予備フィールド
306 MBCメモリセル、MBCセル、セル
308 極性フラグ
310 エラー補正コード(ECC)
402 閾電圧
404 状態1
406 状態2
408 状態3
410 状態4
500 閾電圧の例示的分布
502 y軸、セル数
504 x軸、電圧
506 基準電圧VRef1
508 基準電圧VRef2
510 基準電圧VRef3
512 状態1から状態2への書換え
514 状態2から状態3への書換え
516 状態1から状態4への書換え
602 仮想SBC(セル当たり単一ビット)セル、下セル
604 仮想SBC(セル当たり単一ビット)セル、上セル
702 仮想下ページ
704 下データフィールド
706 下予備フィールド
712 仮想上ページ
714 上データフィールド
716 上予備フィールド
802 消去動作後のページの例示的分布
804 書込み動作後のページの例示的分布
806 書込み動作後のページの例示的分布
900 データワードを下ページおよび上ページに書き込む方法のフローチャート
1000 フローチャート900で表された方法のより詳細なフローチャート
1010 下データワードを下ページに書き込む段階のフローチャート
1022 上データワードを上ページに書き込む段階のフローチャート
1300 上ページからデータを読み出す方法のフローチャート
1400 下ページからデータを読み出す方法のフローチャート
1500 メモリシステム
1600 不揮発性メモリ装置
1700 メモリシステム
1800 不揮発性メモリ装置
1900 メモリシステム
2000 不揮発性メモリ装置
2100 メモリシステム
2200 電気デバイス

Claims (42)

  1. セル当たり複数ビット(MBC)不揮発性メモリ装置において、
    電気的に消去可能なブロックを含むメモリアレイであって、
    前記ブロックが再書込み可能なページを含み、
    前記再書込み可能なページが、共通ワード線を共用する上ページおよび下ページを含み、
    前記上ページおよび下ページが、それぞれの上データフィールドおよび下データフィールドを含み、
    前記上データフィールドおよび下データフィールドがそれぞれの、MBCメモリセルの仮想上セルおよび仮想下セルを含み、
    前記MBCメモリセルがそれぞれの、最低電圧レベルから順番に第1のレベル、第2のレベル、第3のレベル、または第4のレベルのうちの選択されたレベルへ書換え可能な閾電圧を有し、
    前記下セルに書き込む段階が、前記それぞれの閾電圧を前記第1の閾電圧レベルから前記第2の閾電圧レベルへ書き換える段階を含み、
    上セルに書き込む段階が、前記それぞれの閾電圧を前記第1の閾電圧レベルから前記第4の閾電圧レベルへ、または前記第2の閾電圧レベルから前記第3の閾電圧レベルへ書き換える段階を含むメモリアレイと、
    前記メモリアレイにデータを書き込むためのコントローラとを備え、前記コントローラが、書き込まれる下ページ内のビットの数を最大にするようにデータワードを選択的に反転させ、また前記それぞれの上ページ内に書き込まれるビットの数を最小にするようにデータを選択的に反転させることによって極性を制御する、セル当たり複数ビット(MBC)不揮発性メモリ装置。
  2. 前記上ページおよび下ページが、それぞれの上予備フィールドおよび下予備フィールドを含む、請求項1に記載の装置。
  3. 前記上予備フィールドおよび下予備フィールドが、それぞれの上ページ極性フラグおよび下ページ極性フラグを含む、請求項2に記載の装置。
  4. 閾電圧の前記第1のレベル、前記第2のレベル、前記第3のレベル、前記第4のレベルがそれぞれ、上セルと下セルのそれぞれ「11」、「10」、「00」および「01」の組合せとして定義される、請求項1に記載の装置。
  5. 前記第1のレベルの閾電圧が消去状態を表す、請求項4に記載の装置。
  6. 前記第1のレベルの閾電圧が、書き込まれていない上セルと書き込まれていない下セルとを表す、請求項4に記載の装置。
  7. 前記第2のレベルの閾電圧が、書き込まれていない上セルと書き込まれている下セルとを表す、請求項1に記載の装置。
  8. 前記第3のレベルの閾電圧が、書き込まれている上セルと書き込まれている下セルとを表す、請求項1に記載の装置。
  9. 前記第2のレベルの閾電圧が、書き込まれている上セルと書き込まれていない下セルとを表す、請求項1に記載の装置。
  10. 前記上ページおよび下ページがさらに、それぞれの上予備フィールドおよび下予備フィールドを含む、請求項1に記載の装置。
  11. 前記上予備フィールドおよび下予備フィールドがそれぞれの上極性フラグおよび下ページ極性フラグを含む、請求項10に記載の装置。
  12. 前記コントローラが、前記メモリアレイからデータを読み出す手段を備え、ページからデータワードを読み出す手段と、前記データワードを下データワードおよび上データワードに復号化する手段と、下ページ極性フラグが設定されている場合には前記下データワードを反転させる手段と、上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを含む、請求項1に記載の装置。
  13. セル当たり複数ビット(MBC)不揮発性メモリ装置を備える不揮発性メモリ(NVM)システムにおいて、
    前記装置が、電気的に消去可能なブロックを含むメモリアレイであって、
    前記ブロックが再書込み可能なページを含み、
    前記再書込み可能なページが、共通ワード線を共用する上ページおよび下ページを含み、
    前記上ページおよび下ページが、それぞれの上データフィールドおよび下データフィールドを含み、
    前記上データフィールドおよび下データフィールドがそれぞれの、MBCメモリセルの仮想上セルおよび仮想下セルを含み、
    前記MBCメモリセルがそれぞれの、最低電圧レベルから順番に第1のレベル、第2のレベル、第3のレベル、または第4のレベルのうちの選択されたレベルに書換え可能な閾電圧を有し、
    前記下セルに書き込む段階が、前記それぞれの閾電圧を前記第1の閾電圧レベルから前記第2の閾電圧レベルへ書き換える段階を含み、
    上セルに書き込む段階が、前記それぞれの閾電圧を前記第1の閾電圧レベルから前記第4の閾電圧レベルへ、または前記第2の閾電圧レベルから前記第3の閾電圧レベルへ書き換える段階を含むメモリアレイと、
    前記メモリアレイにデータを書き込むためのコントローラとを備え、前記コントローラが、書き込まれる下ページ内のビットの数を最大にするようにデータを選択的に反転させ、また前記それぞれの上ページ内に書き込まれるビットの数を最小にするようにデータを選択的に反転させることによって極性を制御する、不揮発性メモリ(NVM)システム。
  14. 前記上ページおよび下ページが、それぞれの上予備フィールドおよび下予備フィールドを含む、請求項13に記載のシステム。
  15. 前記上予備フィールドおよび下予備フィールドが、それぞれの上ページ極性フラグおよび下ページ極性フラグを含む、請求項14に記載のシステム。
  16. 閾電圧の前記第1のレベル、前記第2のレベル、前記第3のレベル、前記第4のレベルがそれぞれ、上セルと下セルのそれぞれ「11」、「10」、「00」および「01」の組合せとして定義される、請求項13に記載のシステム。
  17. 前記第1のレベルの閾電圧が消去状態を表す、請求項16に記載のシステム。
  18. 前記第1のレベルの閾電圧が、書き込まれていない上セルと書き込まれていない下セルとを表す、請求項16に記載のシステム。
  19. 前記第2のレベルの閾電圧が、書き込まれていない上セルと書き込まれている下セルとを表す、請求項13に記載のシステム。
  20. 前記第3のレベルの閾電圧が、書き込まれている上セルと書き込まれている下セルとを表す、請求項13に記載のシステム。
  21. 前記第2のレベルの閾電圧が、書き込まれている上セルおよび書き込まれていない下セルを表す、請求項13に記載のシステム。
  22. 前記上ページおよび下ページがさらに、それぞれの上予備フィールドおよび下予備フィールドを含む、請求項13に記載のシステム。
  23. 前記上予備フィールドおよび下予備フィールドが、それぞれの上極性フラグおよび下ページ極性フラグを含む、請求項22に記載のシステム。
  24. 前記コントローラが、前記メモリアレイからデータを読み出す手段を備え、ページ内のMBCセルの閾電圧を検知する手段と、前記閾電圧を既定の基準電圧と比較することによって上データワードを供給する手段と、上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを含む、請求項13に記載のシステム。
  25. 前記コントローラが、前記メモリアレイからデータを読み出す手段を備え、ページ内のMBCセルの閾電圧を検知する手段と、前記閾電圧を既定の2つの基準電圧と比較することによって下データワードを供給する手段と、下ページ極性フラグが設定されている場合には前記下データワードを反転させる手段とを含む、請求項13に記載のシステム。
  26. セル当たり複数ビット(MBC)不揮発性メモリに下ページおよび上ページを書き込む方法であって、
    下データワード中の「0」を有するビットの数を数える段階と、
    「0」ビットの数が前記下データワード中のビットの総数の半分未満である場合には、前記下データワード中のビットのすべてを反転させる段階と、
    前記下ページに前記下データワードを書き込む段階と、
    上データワード中の「0」を有するビットの数を数える段階と、
    「0」ビットの数が前記上データワード中のビットの総数の半分より多い場合には、前記上データワード中のビットのすべてを反転させる段階と、
    前記上ページに前記上データワードを書き込む段階とを含む方法。
  27. 前記下データワード中のビットのすべてを反転させる前記段階が、下ページ極性フラグを設定する段階を含む、請求項26に記載の方法。
  28. 前記上データワード中のビットのすべてを反転させる前記段階が、上ページ極性フラグを設定する段階を含む、請求項26に記載の方法。
  29. 下ページ極性フラグをクリアする段階をさらに含む、請求項26に記載の方法。
  30. 上ページ極性フラグをクリアする段階をさらに含む、請求項26に記載の方法。
  31. セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、
    ページ内のMBCセルの閾電圧を検知する段階と、
    前記閾電圧を既定の基準電圧と比較することによって上データワードを供給する段階と、
    上ページ極性フラグが設定されている場合には前記上データワードを反転させる段階とを含む方法。
  32. 前記上データワードを反転させる前記ステップが、前記上ページ極性フラグを予備フィールドから読み出す段階を含む、請求項31に記載の方法。
  33. セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、
    ページ内のMBCセルの閾電圧を検知する段階と、
    前記閾電圧を既定の2つの基準電圧と比較することによって下データワードを供給する段階と、
    下ページ極性フラグが設定されている場合には前記下データワードを反転させる段階とを含む方法。
  34. 前記下データワードを反転させる前記ステップが、前記下ページ極性フラグを予備フィールドから読み出す段階を含む、請求項33に記載の方法。
  35. セル当たり複数ビット(MBC)不揮発性メモリ装置において、
    電気的に消去可能なブロックを含むメモリアレイであって、
    前記ブロックが再書込み可能なページを含み、
    前記再書込み可能なページが、共通ワード線を共用するM枚の仮想ページを含み、
    前記M枚の仮想ページがそれぞれのデータフィールドを含み、
    前記データフィールドのそれぞれが、セル当たりMビットMBCメモリセルのそれぞれの仮想セルを含み、
    前記MBCメモリセルが、N個のレベルのうちの選択されたレベルに書込み可能な閾電圧を有し、
    N=2Mであり、
    前記MBCメモリセルのMビットのうちのm番目のビットを書き込む段階が、MBCメモリセルをそれぞれ状態1...2m-1のうちの1つから状態2m...2m+1+1のうちの1つへ書き換える段階を含むメモリアレイと、
    前記メモリアレイにデータを書き込むためのコントローラとを備え、
    前記コントローラが、それぞれの第(M-1)の前記仮想ページ内に書き込まれるビットの数を最大にするように第1から第(M-1)の前記仮想ページ内に書き込まれるそれぞれのデータワードの極性を選択的に反転させ、また第Mの仮想ページ内に書き込まれるビットの数を最少にするように前記第Mの仮想ページ内に書き込まれるそれぞれのデータワードの極性を選択的に反転させることによって極性を制御する、セル当たり複数ビット(MBC)不揮発性メモリ装置。
  36. セル当たりMビットの複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、
    ページ内のMBCセルの閾電圧を検知する段階と、
    前記閾電圧を既定の2M-1個の基準電圧と比較する段階と、
    前記比較に基づいてデータワードを供給する段階と、
    極性フラグが設定されている場合には前記データワードを反転させる段階とを含む方法。
  37. データを読み出す手段を含むセル当たり複数ビット(MBC)不揮発性メモリを含むシステムであって、
    ページ内のMBCセルの閾電圧を検知する手段と、
    前記閾電圧を既定の基準電圧と比較することによって上データワードを供給する手段と、
    上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを備えるシステム。
  38. 前記上データワードを反転させる前記手段が、前記上ページ極性フラグを予備フィールドから読み出す手段を備える、請求項37に記載のシステム。
  39. セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出すためのメモリコントローラであって、
    ページ内のMBCセルの閾電圧を検知する手段と、
    前記閾電圧を既定の基準電圧と比較することによって上データワードを供給する手段と、
    上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを備えるメモリコントローラ。
  40. 前記上データワードを反転させる前記手段が、前記上ページ極性フラグを予備フィールドから読み出す手段を備える、請求項39に記載のメモリコントローラ。
  41. セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出すためのメモリコントローラであって、
    ページ内のMBCセルの閾電圧を検知する手段と、
    前記閾電圧を既定の2つの基準電圧と比較することによって下データワードを供給する手段と、
    下ページ極性フラグが設定されている場合には前記下データワードを反転させる手段とを備えるメモリコントローラ。
  42. 前記下データワードを反転させる前記手段が、前記下ページ極性フラグを予備フィールドから読み出す手段を備える、請求項41に記載のメモリコントローラ。
JP2011515038A 2008-07-02 2009-06-30 極性制御部を有するセル当たり複数ビット（ｍｂｃ）不揮発性メモリ装置およびメモリシステムとその書込み方法 Expired - Fee Related JP5401543B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/166,876 2008-07-02
US12/166,876 US7729166B2 (en) 2008-07-02 2008-07-02 Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same
PCT/CA2009/000892 WO2010000062A1 (en) 2008-07-02 2009-06-30 Multiple-bit per cell (mbc) non-volatile memory apparatus and system having polarity control and method of programming same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013221706A Division JP5684358B2 (ja) 2008-07-02 2013-10-25 セル当たり複数ビット（ｍｂｃ）不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム

Publications (2)

Publication Number Publication Date
JP2011526398A true JP2011526398A (ja) 2011-10-06
JP5401543B2 JP5401543B2 (ja) 2014-01-29

Family

ID=41464281

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011515038A Expired - Fee Related JP5401543B2 (ja) 2008-07-02 2009-06-30 極性制御部を有するセル当たり複数ビット（ｍｂｃ）不揮発性メモリ装置およびメモリシステムとその書込み方法
JP2013221706A Expired - Fee Related JP5684358B2 (ja) 2008-07-02 2013-10-25 セル当たり複数ビット（ｍｂｃ）不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム
JP2015003003A Ceased JP2015064925A (ja) 2008-07-02 2015-01-09 セル当たり複数ビット（ｍｂｃ）不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013221706A Expired - Fee Related JP5684358B2 (ja) 2008-07-02 2013-10-25 セル当たり複数ビット（ｍｂｃ）不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム
JP2015003003A Ceased JP2015064925A (ja) 2008-07-02 2015-01-09 セル当たり複数ビット（ｍｂｃ）不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム

Country Status (9)

Country Link
US (4) US7729166B2 (ja)
EP (1) EP2297740A4 (ja)
JP (3) JP5401543B2 (ja)
KR (1) KR20110036059A (ja)
CN (2) CN102099864B (ja)
CA (1) CA2728697A1 (ja)
DE (1) DE112009001620T5 (ja)
TW (2) TWI401689B (ja)
WO (1) WO2010000062A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018008A1 (ja) * 2015-07-24 2017-02-02 ソニー株式会社 符号化装置、メモリコントローラ、通信システムおよび符号化方法
JP2017504925A (ja) * 2013-12-20 2017-02-09 アップル インコーポレイテッド アナログメモリセルにおけるセル当り非整数個のビットを用いたデータ記憶の管理

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729166B2 (en) * 2008-07-02 2010-06-01 Mosaid Technologies Incorporated Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same
KR20100107294A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치의 프로그램 방법
US8432729B2 (en) * 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
JP2012014807A (ja) * 2010-07-02 2012-01-19 Toshiba Corp 不揮発性半導体記憶装置
US20120166117A1 (en) 2010-10-29 2012-06-28 Xia Llc Method and apparatus for evaluating superconducting tunnel junction detector noise versus bias voltage
US8677211B2 (en) 2010-12-23 2014-03-18 International Business Machines Corporation Data bus inversion using spare error correction bits
US8737131B2 (en) 2011-11-29 2014-05-27 Micron Technology, Inc. Programming memory cells using smaller step voltages for higher program levels
US9292428B2 (en) * 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
KR101379883B1 (ko) 2012-11-06 2014-04-01 한국과학기술원 플래시 메모리의 소모 전력 감소 방법 및 그 장치
US9284808B2 (en) 2012-12-05 2016-03-15 David Wright Chemical deepwater stimulation systems and methods
KR20150061098A (ko) * 2013-11-25 2015-06-04 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
US9208863B1 (en) * 2014-05-19 2015-12-08 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
TWI566249B (zh) * 2014-11-21 2017-01-11 慧榮科技股份有限公司 快閃記憶體的資料寫入方法與其控制裝置
KR20160093430A (ko) * 2015-01-29 2016-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 데이터 입출력 방법
KR102298607B1 (ko) * 2015-02-17 2021-09-06 삼성전자주식회사 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
US9418731B1 (en) * 2015-11-06 2016-08-16 Phison Electronics Corp. Memory management method, memory storage device and memory control circuit unit
US9734912B2 (en) 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
US10089241B2 (en) * 2016-03-10 2018-10-02 Toshiba Memory Corporation Memory system
CN105895156B (zh) * 2016-03-30 2019-09-20 深圳忆联信息系统有限公司 一种信息处理方法及电子设备
JP6606039B2 (ja) * 2016-09-09 2019-11-13 東芝メモリ株式会社 メモリシステムおよび制御方法
KR20180087496A (ko) * 2017-01-23 2018-08-02 에스케이하이닉스 주식회사 메모리 시스템
JP6960877B2 (ja) 2018-03-22 2021-11-05 キオクシア株式会社 メモリシステム
CN110968451B (zh) * 2018-09-30 2021-09-21 华为技术有限公司 内存访问技术及计算机系统
EP3834066A4 (en) * 2018-10-26 2022-03-09 Yangtze Memory Technologies Co., Ltd. DATA PROCESSING METHOD FOR MEMORY AND ASSOCIATED DATA PROCESSOR
KR102669450B1 (ko) * 2018-12-11 2024-05-28 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10964390B1 (en) 2019-12-10 2021-03-30 Western Digital Technologies, Inc. Skip coding for fractional bit-per-cell NAND memories
KR20210094696A (ko) 2020-01-21 2021-07-30 삼성전자주식회사 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
CN113160870A (zh) * 2021-03-25 2021-07-23 普冉半导体(上海)股份有限公司 非易失存储器编程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055687A (ja) * 1996-08-09 1998-02-24 Sony Corp 不揮発性半導体記憶装置
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP2005100527A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
JP2005116132A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303367A (en) * 1990-12-04 1994-04-12 Applied Technical Systems, Inc. Computer driven systems and methods for managing data which use two generic data elements and a single ordered file
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5673224A (en) 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
US5907855A (en) 1996-10-15 1999-05-25 Micron Technology, Inc. Apparatus and method for reducing programming cycles for multistate memory system
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP4068427B2 (ja) * 2002-10-08 2008-03-26 エルピーダメモリ株式会社 データインバージョン回路及び半導体装置
KR100512181B1 (ko) 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
US7411840B2 (en) * 2004-03-02 2008-08-12 Via Technologies, Inc. Sense mechanism for microprocessor bus inversion
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
DE102005013322B3 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Schaltung zur Erzeugung eines Datenbitinvertierungsflags (DBI)
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
KR100613463B1 (ko) * 2005-07-06 2006-08-22 주식회사 하이닉스반도체 반도체 장치의 데이터 출력장치 및 출력방법
JP4728726B2 (ja) * 2005-07-25 2011-07-20 株式会社東芝 半導体記憶装置
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US7394285B2 (en) * 2005-09-29 2008-07-01 Hynix Semiconductor, Inc. Circuit for driving bus
US7681109B2 (en) * 2005-10-13 2010-03-16 Ramot At Tel Aviv University Ltd. Method of error correction in MBC flash memory
KR100621353B1 (ko) * 2005-11-08 2006-09-07 삼성전자주식회사 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치
US7508693B2 (en) * 2006-03-24 2009-03-24 Macronix International Co., Ltd. One-time-programmable (OTP) memory device and method for testing the same
KR100877680B1 (ko) * 2006-04-04 2009-01-09 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
JP4928830B2 (ja) * 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
KR100919156B1 (ko) * 2006-08-24 2009-09-28 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
JP2008251138A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
KR101292574B1 (ko) * 2007-10-08 2013-08-16 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법
US7729166B2 (en) * 2008-07-02 2010-06-01 Mosaid Technologies Incorporated Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same
US7941592B2 (en) 2008-08-14 2011-05-10 Bonella Randy M Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055687A (ja) * 1996-08-09 1998-02-24 Sony Corp 不揮発性半導体記憶装置
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP2005100527A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
JP2005116132A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017504925A (ja) * 2013-12-20 2017-02-09 アップル インコーポレイテッド アナログメモリセルにおけるセル当り非整数個のビットを用いたデータ記憶の管理
WO2017018008A1 (ja) * 2015-07-24 2017-02-02 ソニー株式会社 符号化装置、メモリコントローラ、通信システムおよび符号化方法
US10481971B2 (en) 2015-07-24 2019-11-19 Sony Corporation Encoding device, memory controller, communication system, and encoding method

Also Published As

Publication number Publication date
TWI401689B (zh) 2013-07-11
KR20110036059A (ko) 2011-04-06
JP2015064925A (ja) 2015-04-09
US8724382B2 (en) 2014-05-13
EP2297740A4 (en) 2011-08-17
EP2297740A1 (en) 2011-03-23
CN104599710B (zh) 2018-01-16
CN102099864B (zh) 2015-02-04
US20130170294A1 (en) 2013-07-04
US20110317487A1 (en) 2011-12-29
TW201007739A (en) 2010-02-16
CN102099864A (zh) 2011-06-15
JP5401543B2 (ja) 2014-01-29
WO2010000062A1 (en) 2010-01-07
CA2728697A1 (en) 2010-01-07
DE112009001620T5 (de) 2011-05-26
TW201346914A (zh) 2013-11-16
US7952923B2 (en) 2011-05-31
JP2014038691A (ja) 2014-02-27
JP5684358B2 (ja) 2015-03-11
US8724384B2 (en) 2014-05-13
US20100002504A1 (en) 2010-01-07
US20100226174A1 (en) 2010-09-09
US7729166B2 (en) 2010-06-01
CN104599710A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
JP5401543B2 (ja) 極性制御部を有するセル当たり複数ビット（ｍｂｃ）不揮発性メモリ装置およびメモリシステムとその書込み方法
KR100550963B1 (ko) 메모리 카드, 기억 장치 및 기억 시스템
JP5483202B2 (ja) 疲労状態に基づく不揮発性メモリセルのリフレッシュ
US8228728B1 (en) Programming method for multi-level cell flash for minimizing inter-cell interference
US7961518B2 (en) Programming rate identification and control in a solid state memory
US8611150B2 (en) Flash memory device including flag cells and method of programming the same
TWI508084B (zh) 自記憶體陣列判定及轉移資料
US11145357B2 (en) Memory system, memory controller and method for operating memory system
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
US20240013839A1 (en) Method and apparatus to reduce time to program single level cell blocks in a non-volatile memory
US20240168878A1 (en) Disturb tracking among multiple erase blocks coupled to a same string
KR100719381B1 (ko) 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리
KR20240050568A (ko) 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees