JP5684358B2 - セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム - Google Patents
セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム Download PDFInfo
- Publication number
- JP5684358B2 JP5684358B2 JP2013221706A JP2013221706A JP5684358B2 JP 5684358 B2 JP5684358 B2 JP 5684358B2 JP 2013221706 A JP2013221706 A JP 2013221706A JP 2013221706 A JP2013221706 A JP 2013221706A JP 5684358 B2 JP5684358 B2 JP 5684358B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- data word
- data
- written
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 118
- 238000000034 method Methods 0.000 title claims description 37
- 238000010586 diagram Methods 0.000 description 24
- 101100537098 Mus musculus Alyref gene Proteins 0.000 description 6
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 6
- 101150095908 apex1 gene Proteins 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5647—Multilevel memory with bit inversion arrangement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
本出願は、2008年7月2日出願の米国特許出願第12/166,876号の利益を主張するものである。
2100を制御する。
102 メモリアレイ
104 メモリブロック、ブロック
106 コントローラ
108 相互接続部
110 インターフェース
112 極性制御部
202 ページ
302 データフィールド
304 予備フィールド
306 MBCメモリセル、MBCセル、セル
308 極性フラグ
310 エラー補正コード(ECC)
402 閾電圧
404 状態1
406 状態2
408 状態3
410 状態4
500 閾電圧の例示的分布
502 y軸、セル数
504 x軸、電圧
506 基準電圧V Ref1
508 基準電圧V Ref2
510 基準電圧V Ref3
512 状態1から状態2への書換え
514 状態2から状態3への書換え
516 状態1から状態4への書換え
602 仮想SBC(セル当たり単一ビット)セル、下セル
604 仮想SBC(セル当たり単一ビット)セル、上セル
702 仮想下ページ
704 下データフィールド
706 下予備フィールド
712 仮想上ページ
714 上データフィールド
716 上予備フィールド
802 消去動作後のページの例示的分布
804 書込み動作後のページの例示的分布
806 書込み動作後のページの例示的分布
900 データワードを下ページおよび上ページに書き込む方法のフローチャート
1000 フローチャート900で表された方法のより詳細なフローチャート
1010 下データワードを下ページに書き込む段階のフローチャート
1022 上データワードを上ページに書き込む段階のフローチャート
1300 上ページからデータを読み出す方法のフローチャート
1400 下ページからデータを読み出す方法のフローチャート
1500 メモリシステム
1600 不揮発性メモリ装置
1700 メモリシステム
1800 不揮発性メモリ装置
1900 メモリシステム
2000 不揮発性メモリ装置
2100 メモリシステム
2200 電気デバイス
Claims (11)
- セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、書き込まれる前記下ページ内のビットの数を最大にするようにデータワードを選択的に反転し、前記上ページ内の書き込まれるビットの数を最小にするようにデータワードを選択的に反転して制御され、前記データワードの内、前記上ページに書き込まれるデータワードは上データワードであり、前記下ページに書き込まれるデータワードは下データワードであり、
前記ページ内のMBCセルの閾電圧を検知するステップと、
前記閾電圧を既定の基準電圧と比較することによって前記上データワードを供給するステップと、
上ページ極性フラグが設定されている場合には前記上データワードを反転させるステップとを含む、方法。 - 前記上データワードを反転させる前記ステップが、前記上ページ極性フラグを予備フィールドから読み出すステップを含む、請求項1に記載の方法。
- セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、書き込まれる前記下ページ内のビットの数を最大にするようにデータワードを選択的に反転し、前記上ページ内の書き込まれるビットの数を最小にするようにデータワードを選択的に反転して制御され、前記データワードの内、前記上ページに書き込まれるデータワードは上データワードであり、前記下ページに書き込まれるデータワードは下データワードであり、
前記ページ内のMBCセルの閾電圧を検知するステップと、
前記閾電圧を既定の2つの基準電圧と比較することによって前記下データワードを供給するステップと、
下ページ極性フラグが設定されている場合には前記下データワードを反転させるステップとを含む、方法。 - 前記下データワードを反転させる前記ステップが、前記下ページ極性フラグを予備フィールドから読み出すステップを含む、請求項3に記載の方法。
- セル当たりMビットの複数ビット(MBC)不揮発性メモリ内のデータを読み出す方法であって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、1ページからM-1ページのそれぞれのページ内に書き込まれるビットの数を最大にするように選択的に反転され、Mページ内の書き込まれるビットの数を最小にするように選択的に反転され、
前記ページ内のMBCセルの閾電圧を検知するステップと、
前記閾電圧を既定の2M-1個の基準電圧と比較するステップと、
前記比較に基づいてデータワードを供給するステップと、
極性フラグが設定されている場合には前記データワードを反転させるステップとを含む、方法。 - データを読み出す手段を含むセル当たり複数ビット(MBC)不揮発性メモリを含むシステムであって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、書き込まれる前記下ページ内のビットの数を最大にするようにデータワードを選択的に反転し、前記上ページ内の書き込まれるビットの数を最小にするようにデータワードを選択的に反転して制御され、前記データワードの内、前記上ページに書き込まれるデータワードは上データワードであり、前記下ページに書き込まれるデータワードは下データワードであり、
前記ページ内のMBCセルの閾電圧を検知する手段と、
前記閾電圧を既定の基準電圧と比較することによって前記上データワードを供給する手段と、
上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを備える、システム。 - 前記上データワードを反転させる前記手段が、前記上ページ極性フラグを予備フィールドから読み出す手段を備える、請求項6に記載のシステム。
- セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出すためのメモリコントローラであって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、書き込まれる前記下ページ内のビットの数を最大にするようにデータワードを選択的に反転し、前記上ページ内の書き込まれるビットの数を最小にするようにデータワードを選択的に反転して制御され、前記データワードの内、前記上ページに書き込まれるデータワードは上データワードであり、前記下ページに書き込まれるデータワードは下データワードであり、
前記ページ内のMBCセルの閾電圧を検知する手段と、
前記閾電圧を既定の基準電圧と比較することによって前記上データワードを供給する手段と、
上ページ極性フラグが設定されている場合には前記上データワードを反転させる手段とを備える、メモリコントローラ。 - 前記上データワードを反転させる前記手段が、前記上ページ極性フラグを予備フィールドから読み出す手段を備える、請求項8に記載のメモリコントローラ。
- セル当たり複数ビット(MBC)不揮発性メモリ内のデータを読み出すためのメモリコントローラであって、データ極性制御を有し、前記メモリは電気的に消去可能なブロックを含むメモリアレイを備え、前記ブロックは書き換え可能なページを含み、前記書き換え可能なページは上ページおよび下ページを備え、前記極性は、書き込まれる前記下ページ内のビットの数を最大にするようにデータワードを選択的に反転し、前記上ページ内の書き込まれるビットの数を最小にするようにデータワードを選択的に反転して制御され、前記データワードの内、前記上ページに書き込まれるデータワードは上データワードであり、前記下ページに書き込まれるデータワードは下データワードであり、
前記ページ内のMBCセルの閾電圧を検知する手段と、
前記閾電圧を既定の2つの基準電圧と比較することによって前記下データワードを供給する手段と、
下ページ極性フラグが設定されている場合には前記下データワードを反転させる手段とを備える、メモリコントローラ。 - 前記下データワードを反転させる前記手段が、前記下ページ極性フラグを予備フィールドから読み出す手段を備える、請求項10に記載のメモリコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/166,876 US7729166B2 (en) | 2008-07-02 | 2008-07-02 | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
US12/166,876 | 2008-07-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011515038A Division JP5401543B2 (ja) | 2008-07-02 | 2009-06-30 | 極性制御部を有するセル当たり複数ビット(mbc)不揮発性メモリ装置およびメモリシステムとその書込み方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015003003A Division JP2015064925A (ja) | 2008-07-02 | 2015-01-09 | セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014038691A JP2014038691A (ja) | 2014-02-27 |
JP5684358B2 true JP5684358B2 (ja) | 2015-03-11 |
Family
ID=41464281
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011515038A Expired - Fee Related JP5401543B2 (ja) | 2008-07-02 | 2009-06-30 | 極性制御部を有するセル当たり複数ビット(mbc)不揮発性メモリ装置およびメモリシステムとその書込み方法 |
JP2013221706A Expired - Fee Related JP5684358B2 (ja) | 2008-07-02 | 2013-10-25 | セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム |
JP2015003003A Ceased JP2015064925A (ja) | 2008-07-02 | 2015-01-09 | セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011515038A Expired - Fee Related JP5401543B2 (ja) | 2008-07-02 | 2009-06-30 | 極性制御部を有するセル当たり複数ビット(mbc)不揮発性メモリ装置およびメモリシステムとその書込み方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015003003A Ceased JP2015064925A (ja) | 2008-07-02 | 2015-01-09 | セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム |
Country Status (9)
Country | Link |
---|---|
US (4) | US7729166B2 (ja) |
EP (1) | EP2297740A4 (ja) |
JP (3) | JP5401543B2 (ja) |
KR (1) | KR20110036059A (ja) |
CN (2) | CN102099864B (ja) |
CA (1) | CA2728697A1 (ja) |
DE (1) | DE112009001620T5 (ja) |
TW (2) | TWI401689B (ja) |
WO (1) | WO2010000062A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7729166B2 (en) * | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
KR20100107294A (ko) | 2009-03-25 | 2010-10-05 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치의 프로그램 방법 |
US8432729B2 (en) * | 2010-04-13 | 2013-04-30 | Mosaid Technologies Incorporated | Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance |
JP2012014807A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20120166117A1 (en) * | 2010-10-29 | 2012-06-28 | Xia Llc | Method and apparatus for evaluating superconducting tunnel junction detector noise versus bias voltage |
US8677211B2 (en) | 2010-12-23 | 2014-03-18 | International Business Machines Corporation | Data bus inversion using spare error correction bits |
US8737131B2 (en) | 2011-11-29 | 2014-05-27 | Micron Technology, Inc. | Programming memory cells using smaller step voltages for higher program levels |
US9292428B2 (en) * | 2012-09-05 | 2016-03-22 | Kabushiki Kaisha Toshiba | Memory system |
KR101379883B1 (ko) | 2012-11-06 | 2014-04-01 | 한국과학기술원 | 플래시 메모리의 소모 전력 감소 방법 및 그 장치 |
US9284808B2 (en) | 2012-12-05 | 2016-03-15 | David Wright | Chemical deepwater stimulation systems and methods |
KR20150061098A (ko) * | 2013-11-25 | 2015-06-04 | 삼성전자주식회사 | 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법 |
US9171624B2 (en) * | 2013-12-20 | 2015-10-27 | Apple Inc. | Management of data storage in analog memory cells using a non-integer number of bits per cell |
US9208863B1 (en) * | 2014-05-19 | 2015-12-08 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
TWI566249B (zh) * | 2014-11-21 | 2017-01-11 | 慧榮科技股份有限公司 | 快閃記憶體的資料寫入方法與其控制裝置 |
KR20160093430A (ko) * | 2015-01-29 | 2016-08-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 데이터 입출력 방법 |
KR102298607B1 (ko) * | 2015-02-17 | 2021-09-06 | 삼성전자주식회사 | 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법 |
JP6657634B2 (ja) * | 2015-07-24 | 2020-03-04 | ソニー株式会社 | 符号化装置、メモリシステム、通信システムおよび符号化方法 |
US9418731B1 (en) * | 2015-11-06 | 2016-08-16 | Phison Electronics Corp. | Memory management method, memory storage device and memory control circuit unit |
US9734912B2 (en) | 2015-11-25 | 2017-08-15 | Macronix International Co., Ltd. | Reprogramming single bit memory cells without intervening erasure |
US10089241B2 (en) * | 2016-03-10 | 2018-10-02 | Toshiba Memory Corporation | Memory system |
CN105895156B (zh) * | 2016-03-30 | 2019-09-20 | 深圳忆联信息系统有限公司 | 一种信息处理方法及电子设备 |
JP6606039B2 (ja) * | 2016-09-09 | 2019-11-13 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
KR20180087496A (ko) * | 2017-01-23 | 2018-08-02 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
JP6960877B2 (ja) | 2018-03-22 | 2021-11-05 | キオクシア株式会社 | メモリシステム |
CN110968451B (zh) * | 2018-09-30 | 2021-09-21 | 华为技术有限公司 | 内存访问技术及计算机系统 |
EP3834066A4 (en) * | 2018-10-26 | 2022-03-09 | Yangtze Memory Technologies Co., Ltd. | DATA PROCESSING METHOD FOR MEMORY AND ASSOCIATED DATA PROCESSOR |
KR102669450B1 (ko) * | 2018-12-11 | 2024-05-28 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US10964390B1 (en) | 2019-12-10 | 2021-03-30 | Western Digital Technologies, Inc. | Skip coding for fractional bit-per-cell NAND memories |
KR20210094696A (ko) | 2020-01-21 | 2021-07-30 | 삼성전자주식회사 | 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법 |
CN113160870A (zh) * | 2021-03-25 | 2021-07-23 | 普冉半导体(上海)股份有限公司 | 非易失存储器编程方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5303367A (en) * | 1990-12-04 | 1994-04-12 | Applied Technical Systems, Inc. | Computer driven systems and methods for managing data which use two generic data elements and a single ordered file |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5673224A (en) * | 1996-02-23 | 1997-09-30 | Micron Quantum Devices, Inc. | Segmented non-volatile memory array with multiple sources with improved word line control circuitry |
JPH1055687A (ja) * | 1996-08-09 | 1998-02-24 | Sony Corp | 不揮発性半導体記憶装置 |
US5907855A (en) * | 1996-10-15 | 1999-05-25 | Micron Technology, Inc. | Apparatus and method for reducing programming cycles for multistate memory system |
US6243779B1 (en) * | 1996-11-21 | 2001-06-05 | Integrated Device Technology, Inc. | Noise reduction system and method for reducing switching noise in an interface to a large width bus |
JP2001093288A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3983969B2 (ja) * | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4068427B2 (ja) * | 2002-10-08 | 2008-03-26 | エルピーダメモリ株式会社 | データインバージョン回路及び半導体装置 |
KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
JP2005100527A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
JP2005116132A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7411840B2 (en) * | 2004-03-02 | 2008-08-12 | Via Technologies, Inc. | Sense mechanism for microprocessor bus inversion |
JP4524455B2 (ja) * | 2004-11-26 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7308525B2 (en) * | 2005-01-10 | 2007-12-11 | Sandisk Il Ltd. | Method of managing a multi-bit cell flash memory with improved reliablility and performance |
DE102005013322B3 (de) * | 2005-03-22 | 2006-10-05 | Infineon Technologies Ag | Schaltung zur Erzeugung eines Datenbitinvertierungsflags (DBI) |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
KR100613463B1 (ko) * | 2005-07-06 | 2006-08-22 | 주식회사 하이닉스반도체 | 반도체 장치의 데이터 출력장치 및 출력방법 |
JP4728726B2 (ja) * | 2005-07-25 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置 |
KR100732628B1 (ko) * | 2005-07-28 | 2007-06-27 | 삼성전자주식회사 | 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치 |
US7394285B2 (en) * | 2005-09-29 | 2008-07-01 | Hynix Semiconductor, Inc. | Circuit for driving bus |
US7681109B2 (en) * | 2005-10-13 | 2010-03-16 | Ramot At Tel Aviv University Ltd. | Method of error correction in MBC flash memory |
KR100621353B1 (ko) * | 2005-11-08 | 2006-09-07 | 삼성전자주식회사 | 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치 |
US7508693B2 (en) * | 2006-03-24 | 2009-03-24 | Macronix International Co., Ltd. | One-time-programmable (OTP) memory device and method for testing the same |
KR100877680B1 (ko) * | 2006-04-04 | 2009-01-09 | 삼성전자주식회사 | 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치 |
JP4928830B2 (ja) * | 2006-05-18 | 2012-05-09 | 株式会社東芝 | Nand型フラッシュメモリ装置及びメモリデバイス |
KR100919156B1 (ko) * | 2006-08-24 | 2009-09-28 | 삼성전자주식회사 | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7692949B2 (en) * | 2006-12-04 | 2010-04-06 | Qimonda North America Corp. | Multi-bit resistive memory |
JP2008251138A (ja) | 2007-03-30 | 2008-10-16 | Toshiba Corp | 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード |
KR101292574B1 (ko) * | 2007-10-08 | 2013-08-16 | 삼성전자주식회사 | 멀티 비트 프로그래밍 장치 및 방법 |
US7729166B2 (en) * | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
US7941592B2 (en) | 2008-08-14 | 2011-05-10 | Bonella Randy M | Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells |
-
2008
- 2008-07-02 US US12/166,876 patent/US7729166B2/en active Active
-
2009
- 2009-06-29 TW TW098121809A patent/TWI401689B/zh active
- 2009-06-29 TW TW102119228A patent/TW201346914A/zh unknown
- 2009-06-30 JP JP2011515038A patent/JP5401543B2/ja not_active Expired - Fee Related
- 2009-06-30 WO PCT/CA2009/000892 patent/WO2010000062A1/en active Application Filing
- 2009-06-30 CN CN200980125976.9A patent/CN102099864B/zh active Active
- 2009-06-30 DE DE112009001620T patent/DE112009001620T5/de not_active Withdrawn
- 2009-06-30 EP EP20090771872 patent/EP2297740A4/en not_active Withdrawn
- 2009-06-30 CN CN201410827500.2A patent/CN104599710B/zh active Active
- 2009-06-30 KR KR1020117001654A patent/KR20110036059A/ko not_active Application Discontinuation
- 2009-06-30 CA CA2728697A patent/CA2728697A1/en not_active Abandoned
-
2010
- 2010-05-18 US US12/782,047 patent/US7952923B2/en active Active
-
2011
- 2011-05-27 US US13/117,715 patent/US8724382B2/en active Active
-
2013
- 2013-02-26 US US13/777,485 patent/US8724384B2/en active Active
- 2013-10-25 JP JP2013221706A patent/JP5684358B2/ja not_active Expired - Fee Related
-
2015
- 2015-01-09 JP JP2015003003A patent/JP2015064925A/ja not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
TW201346914A (zh) | 2013-11-16 |
JP5401543B2 (ja) | 2014-01-29 |
US7952923B2 (en) | 2011-05-31 |
US20100002504A1 (en) | 2010-01-07 |
TW201007739A (en) | 2010-02-16 |
US8724382B2 (en) | 2014-05-13 |
US20130170294A1 (en) | 2013-07-04 |
JP2015064925A (ja) | 2015-04-09 |
US20100226174A1 (en) | 2010-09-09 |
JP2014038691A (ja) | 2014-02-27 |
EP2297740A1 (en) | 2011-03-23 |
KR20110036059A (ko) | 2011-04-06 |
DE112009001620T5 (de) | 2011-05-26 |
CN102099864B (zh) | 2015-02-04 |
EP2297740A4 (en) | 2011-08-17 |
US20110317487A1 (en) | 2011-12-29 |
WO2010000062A1 (en) | 2010-01-07 |
TWI401689B (zh) | 2013-07-11 |
JP2011526398A (ja) | 2011-10-06 |
CN104599710A (zh) | 2015-05-06 |
US8724384B2 (en) | 2014-05-13 |
US7729166B2 (en) | 2010-06-01 |
CA2728697A1 (en) | 2010-01-07 |
CN104599710B (zh) | 2018-01-16 |
CN102099864A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684358B2 (ja) | セル当たり複数ビット(mbc)不揮発性メモリ内のデータを読み出す方法、メモリコントローラおよびシステム | |
KR100550963B1 (ko) | 메모리 카드, 기억 장치 및 기억 시스템 | |
US7961518B2 (en) | Programming rate identification and control in a solid state memory | |
US8817535B1 (en) | Programming method for multi-level cell flash for minimizing inter-cell interference | |
US8539138B2 (en) | Flash memory device and method of programming flash memory device | |
US8611150B2 (en) | Flash memory device including flag cells and method of programming the same | |
TWI508084B (zh) | 自記憶體陣列判定及轉移資料 | |
JP4746658B2 (ja) | 半導体記憶システム | |
KR20100010355A (ko) | 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법 | |
US11145357B2 (en) | Memory system, memory controller and method for operating memory system | |
US11742035B2 (en) | Memory device including bit line precharge operation during program verify operation | |
US11709610B2 (en) | Memory system, memory controller and operating method | |
US20240013839A1 (en) | Method and apparatus to reduce time to program single level cell blocks in a non-volatile memory | |
US20240168878A1 (en) | Disturb tracking among multiple erase blocks coupled to a same string | |
KR20240050568A (ko) | 메모리 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5684358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |