JP2011523159A - メモリ装置およびエラー制御コード復号化方法 - Google Patents

Abstract

メモリ装置およびＥＣＣ復号化方法が提供される。本発明のメモリ装置は、メモリセルアレイと、前記メモリセルアレイから第１読み出し技法で読み出した第１データを硬判定復号化して出力データおよび前記出力データのエラー情報を生成する第１デコーダと、を含む。また、前記メモリ装置は、前記エラー情報に基づいて前記出力データのエラー比率を判定し、前記エラー比率に応じて軟判定復号化のための追加読み出し命令を前記メモリセルアレイに送信するか否かを決定する制御部と、を含む。メモリ装置によってＥＣＣ復号化の時間を短縮させることができる。

Description

本発明の実施形態は、エラー制御 コード（ｅｒｒｏｒ ｃｏｎｔｒｏｌ ｃｏｄｅｓ）に関する。また、実施形態はメモリ装置に適用されるＥＣＣデコーダおよび復号化方法に関する。

一般的に情報を送信する経路をチャネルと呼ぶ。情報が有線通信を用いて送信されれば、チャネルは情報が送信される送信線であり、情報が無線通信を用いて送信されれば、チャネルは情報を送信する電磁気波であってもよい。

半導体メモリ装置が情報を格納し、格納された情報を半導体メモリ装置から読み出す過程もチャネルになってもよい。チャネルは半導体メモリ装置が情報を格納した瞬間から格納された情報を半導体メモリ装置から読み出すまでの時間的な経過であってもよく、半導体メモリ装置が情報を格納して格納された情報を半導体メモリ装置から読み出す物理的な経路であってもよい。

チャネルを経由して情報が送信される間に情報が汚染する恐れがある。汚染した情報はエラーを含み、汚染した情報からエラーを検出し、検出されたエラーを取り除いて最初の情報を復元するための装置および方法が必要である。

情報を送信する前に最初の情報にエラー制御コード（ｅｒｒｏｒ ｃｏｎｔｒｏｌ ｃｏｄｅｓ、ＥＣＣ）を付加して送信情報を生成する過程をＥＣＣ符号化といい、送信情報を受信した後、受信された送信情報からＥＣＣを分離して最初の情報を復元する過程をＥＣＣ復号化という。

チャネルの特性に応じて、チャネルで発生するエラー比率が極めて大きくなることがある。一般的にエラー比率が大きければ大きいほど、かかるエラーを克服して所望する性能を達成するためのＥＣＣ符号化および復号化を実現するためのハードウェア複雑度は増加する。

エラー比率が大きいチャネルの場合、複数のＥＣＣエンコーダを連接する連接エンコーダ（ｃｏｎｃａｔｅｎａｔｅｄ ｅｎｃｏｄｅｒ）が用いられてもよい。連接エンコーダによって生成された情報から最初の情報を復元する過程は、一般的に連接デコーダを用いて実現される。

連接デコーダは、連接エンコーダの逆順に構成されることが一般的である。例えば、連接エンコーダがエンコーダＡに相次ぐエンコーダＢに構成されれば、連接デコーダはデコーダＢに相次ぐデコーダＡに構成される。

ＥＣＣデコーダおよび復号化方法化は、メモリ装置に適用されて復号化時間を縮小させることができる。

本発明は硬判定復号化（ｈａｒｄ ｄｅｃｉｓｉｏｎ ｄｅｃｏｄｉｎｇ）または軟判定復号化（ｓｏｆｔ ｄｅｃｉｓｉｏｎ ｄｅｃｏｄｉｎｇ）を選択的に適用して復号化時間を短縮または復号化性能を向上させるメモリ装置のＥＣＣデコーダおよびＥＣＣ復号化方法を提供する。

また、本発明は、読み出したデータのエラー比率に応じて硬判定復号化または軟判定復号化を選択的に適用することができるメモリ装置のＥＣＣデコーダおよびＥＣＣ復号化方法を提供する。

また、本発明は、読み出したデータのエラー比率に応じてメモリ装置の読み出し電圧を調整することによって、メモリ装置から読み出したデータのエラーを制御することができるメモリ装置のＥＣＣデコーダおよびＥＣＣ復号化方法を提供する。

一実施形態によれば、メモリ装置は、メモリセルアレイと、前記メモリセルアレイから第１読み出し技法で読み出した第１データを硬判定復号化して出力データおよび／または前記出力データのエラー情報を生成するデコーダと、前記エラー情報に基づいて前記出力データのエラー比率を判定し、前記エラー比率に応じて軟判定復号化のための追加読み出し命令を前記メモリセルアレイに送信するか否かを決定する制御部と、を含む。

また、実施形態 は、前記メモリセルアレイから読み出したデータを繰り返し内部復号化し、内部出力データおよび前記内部出力データのエラー情報を生成する内部デコーダと、前記エラー情報に基づいて内部復号化制御信号および外部復号化制御信号を生成し、前記内部復号化制御信号を前記内部デコーダに送信する制御部および／または前記外部復号化制御信号を受信すれば、前記内部出力データを外部復号化して出力信号を生成する外部デコーダとを含む。このとき、前記内部復号化制御信号は、前記内部復号化の繰り返しを中断するか否かおよび前記内部デコーダが硬判定復号化を行うか軟判定復号化を行うかを制御する信号であり、前記外部復号化制御信号は、前記外部デコーダの外部復号化を開始するか否かを制御する信号である。

また、本発明の更なる一側面によるエラー制御コード復号化方法は、入力データを硬判定復号化して硬判定復号化データを生成するステップと、前記硬判定復号化データのエラー比率および目標のエラー比率を比較するステップおよび／または、前記比較結果に応じて前記入力データを追加的に軟判定復号化をするか否かを決定するステップとを含む。

本発明の実施形態に係るメモリ装置を示す図である。 図１のメモリセルアレイの第１読み出し技法および第２読み出し技法の一例を示すグラフである。 本発明の他の実施形態に係るメモリ装置を示す図である。 本発明のまた他の実施形態に係るＥＣＣ復号化方法を示す動作フローチャートである。 本発明のまた他の実施形態に係るＥＣＣ復号化方法を示す動作フローチャートである。 本発明のまた他の実施形態に係るＥＣＣ復号化方法を示す動作フローチャートである。

以下、本発明に係る好ましい実施形態を添付された図面を参照して詳細に説明する。しかし、本発明が実施形態によって制限されたり限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。

シングルレベルセル（ＳＬＣ：Ｓｉｎｇｌｅ−Ｌｅｖｅｌ Ｃｅｌｌ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ＳＢＣ：Ｓｉｎｇｌｅ−Ｂｉｔ Ｃｅｌｌ）メモリとも呼ばれる。シングルレベルセルメモリでは、１ビットのデータはメモリセルにプログラムされた閾値電圧によって区分される２つの散布に含まれる電圧に格納され、読み出される。シングルレベルセルメモリとの間の微細な電気的な特性の差によってプログラムされた閾値電圧は一定の範囲の散布を有することになる。例えば、メモリセルから読み出される電圧が０．５〜１．５ボルトである場合はメモリセルに格納されたデータは論理「１」であり、メモリセルから読み出される電圧が２．５〜３．５ボルトである場合はメモリセルに格納されたデータは論理「０」に解釈される。メモリセルに格納されたデータは、読み出し動作時にセル電流／電圧の差によって区分される。

一方、マルチレベルセル（ＭＬＣ：Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｃｅｌｌ）メモリは、１つのメモリセルに２ビット以上のデータを格納することができる。マルチレベルセルメモリは、メモリの高集積化の要求に応答して提案された。マルチレベルセルメモリは、マルチビットセル（ＭＢＣ：Ｍｕｌｔｉ−Ｂｉｔ Ｃｅｌｌ）メモリとも呼ばれる。しかし、１つのメモリセルに格納するビットの数が増加するほど信頼性は落ち、読み出しの失敗率は増加するようになる。１つのメモリセルにｍ個のビットを格納しようとすれば、２^ｍ個の散布を形成しなければならない。しかし、メモリの電圧ウィンドウは制限されているため、ｍが増加するにつれて隣接したビットとの間の閾値電圧の差は減少し、これによって読み出しの失敗率が増加する。

マルチレベルセルメモリでは、ｍが増加するにつれて読み出しの失敗率の増加を抑えるためにエラー制御コードを加える。ＥＣＣをデータに加える過程をＥＣＣ符号化といい、メモリから読み出したデータからＥＣＣを除去する過程をＥＣＣ復号化という。
ＥＣＣデコーダを含むメモリ装置が下記の説明によって開示される。

図１は、本発明の一実施形態に係るメモリ装置１００を示す図である。
図１を参照すれば、メモリ装置１００は、メモリセルアレイ１１０、デコーダ１２０、および制御部１３０を含む。

デコーダ１２０は、メモリセルアレイ１１０から第１読み出し技法（ｒｅａｄ ｓｃｈｅｍｅ）で読み出した第１データを硬判定復号化して出力データおよび出力データのエラー情報を生成する。

制御部１３０は、デコーダ１２０から受信されたエラー情報に基づいて出力データのエラー比率を判定し、エラー比率に応じて軟判定復号化のための追加読み出し命令（ａｄｄｉｔｉｏｎａｌ ｒｅａｄ ｃｏｍｍａｎｄ）をメモリセルアレイ１１０に送信するか否かを決定する。

制御部１３０は、エラー比率が目標のエラー比率よりも大きければ、追加読み出し命令をメモリセルアレイ１１０に送信してもよい。エラー比率が目標のエラー比率よりも大きければ、硬判定復号化だけではメモリセルアレイ１１０から読み出したデータの正確な復元が困難であるため、メモリセルアレイ１１０は追加読み出し命令に対応してデータを追加的に読み出してもよい。

メモリセルアレイ１１０は、追加読み出し命令を受信すれば、第２読み出し技法でデータを追加的に読み出してもよい。メモリセルアレイ１１０は、追加的に読み出した第２データをデコーダ１２０に送信してもよい。

デコーダ１２０は、第２データを軟判定復号化して出力データを更新してもよい。軟判定復号化は、硬判定復号化よりも多い数の入力データを要するため、第２データは第１データよりも多いビットを含んでもよい。

例えば、第１データが４ビットであり、第２データは１６ビットであってもよい。デコーダ１２０は、第１データを硬判定復号化して４ビットの出力データを生成し、生成された出力データのエラー比率が目標のエラー比率よりも大きければ、第２データを軟判定復号化して４ビットの出力データを更新してもよい。

制御部１３０は、デコーダ１２０が硬判定復号化または軟判定復号化のうちのいずれか１つを行わせるようにする制御信号をデコーダ１２０に送信してもよい。このとき、制御部１３０はデコーダ１２０の復号化ヒストリーを格納し、格納されたヒストリーに基づいて制御信号を生成してもよい。

メモリ装置１００は、硬判定復号化を行って出力データを生成し、硬判定復号化だけで正確な出力データを得ることができる場合は、次ぎのデータビット列に対する硬判定復号化を行ってもよい。

メモリ装置１００は、硬判定復号化を行って出力データを生成し、硬判定復号化だけでは正確な出力データを得ることができない場合は、データをメモリセルアレイ１１０から付加的に読み出し、付加的に読み出した第２データを軟判定復号化して出力データを更新してもよい。

デコーダ１２０は１つの復号化モジュールを含み、１つの復号化モジュールが硬判定復号化または軟判定復号化のうちのいずれか１つを選択的に行ってもよい。または、デコーダ１２０は、硬判定復号化モジュールおよび分離された軟判定復号化モジュールを含んでもよい。

また、デコーダ１２０は、硬判定復号化モジュール、軟判定復号化モジュール、マルチプレクスを含んでもよい。このとき、硬判定復号化モジュールおよび軟判定復号化モジュールのための２つの分離したデータ経路が存在し、マルチプレクサは２つの分離したデータ経路に送信されるデータのうちのいずれか１つを選択して出力してもよい。

硬判定復号化モジュールは第１データを硬判定復号化して硬判定復号化データを生成し、軟判定復号化モジュールは第２データを軟判定復号化して軟判定復号化データを生成してもよい。マルチプレクサは、制御部１３０から受信された制御信号によって硬判定復号化データおよび軟判定復号化データのうちのいずれか１つを出力してもよい。

エラー情報は、パリティチェック情報（ｐａｒｉｔｙ ｃｈｅｃｋ ｉｎｆｏｒｍａｔｉｏｎ）またはビット当たりエラー比率（ｂｉｔ ｅｒｒｏｒ ｒａｔｅ、ＢＥＲ）のうちの少なくとも１つであってもよい。エラー情報がパリティチェック情報であれば、制御部１３０はパリティをチェックしてエラー比率を生成してもよく、エラー情報がＢＥＲであれば、制御部１３０はＢＥＲを目標のＢＥＲと比較してもよい。

制御部１３０は、エラー比率が目標のエラー比率よりも大きくなければ、出力データの出力命令をデコーダ１２０に送信してもよい。デコーダ１２０は、出力命令を受信すれば出力データを出力してもよい。メモリ装置１００は、エラー比率が目標のエラー比率よりも大きくなければ、硬判定復号化だけでも信頼可能な出力データを得ることができるため、軟判定復号化を行わずに次ぎのデータビット列に対する硬判定復号化を行う。

デコーダ１２０は、内部デコーダおよび外部デコーダからなる連接デコーダであってもよい。このとき、デコーダ１２０は、外部デコーダの最終出力データを用いてエラー情報を生成してもよい。

メモリ装置１００は、硬判定復号化および軟判定復号化を選択的に行ってＥＣＣ復号化の時間を縮小させることができる。一般的に硬判定復号化は、軟判定復号化よりも早く行われてもよい。硬判定復号化は１ビットの出力データ当たり１ビットのデータを用いて復号化を行い、軟判定復号化は１ビットの出力データ当たりマルチビットのデータを用いて復号化を行うため、軟判定復号化は硬判定復号化よりも精密に復号化を行うことができる。

メモリ装置１００は、硬判定復号化および軟判定復号化を選択的に行うことによってＥＣＣ復号化の時間を縮小させるだけでなく、軟判定復号化を行うレベルよりも大きい正確性を得ることができる。

メモリ装置１００が行う硬判定復号化および軟判定復号化は、メモリセルアレイ１１０に適用される読み出し電圧レベルと関連されてもよい。軟判定復号化は、硬判定復号化に関連する読み出し電圧レベルが調整されて行われてもよい。

メモリセルアレイ１１０は、追加読み出し命令を受信すればエラー情報に基づいて読み出し電圧レベルを調整してもよい。

メモリセルアレイ１１０は、追加読み出し命令を受信すれば第２読み出し技法で第２データを読み出してもよい。このとき、第２読み出し技法は、第１読み出し技法よりも多い数の読み出し電圧レベルを設定して読み出す技法であってもよい。

図２は、図１のメモリセルアレイ１１０の第１読み出し技法および第２読み出し技法の一実施形態を示すグラフである。
図２を参照すれば、横軸はメモリセルの閾値電圧、縦軸は閾値電圧を有するメモリセルの数を表す。

メモリセルの閾値電圧は、メモリセルそれぞれの電気的な特性の差によって一定の値を有せずに散布されて１つの散布状態を形成する。

散布状態２１０はデータ「１」に対応するメモリセルの閾値電圧の散布を示し、散布状態２２０はデータ「０」に対応するメモリセルの閾値電圧の散布を示す。

第１読み出し技法は硬判定復号化と連関する読み出し技法であり、電圧レベル２３０を読み出し電圧レベルに選択する。

メモリセルアレイ１１０は第１読み出し技法により第１データを読み出す。メモリセルアレイ１１０は、電圧レベル２３０よりも高い閾値電圧を有するメモリセルはデータ「０」を格納したメモリセルに認識し、電圧レベル２３０よりも低い閾値電圧を有するメモリセルはデータ「１」を格納したメモリセルに認識してもよい。

第１読み出し技法によれば、メモリセルアレイ１１０は、散布状態２１０および散布状態２２０がオーバラップされるだけのエラーを有することがある。散布状態２１０に対応するメモリセルのうちの一部はデータ「０」に間違って認識される場合があり、散布状態２２０に対応するメモリセルのうちの一部はデータ「１」に間違って認識される場合がある。

第２読み出し技法は軟判定復号化と連関する読み出し技法であり、電圧レベル２３０だけでなく電圧レベル２４０および電圧レベル２５０を読み出し電圧レベルに選択してもよい。

メモリセルアレイ１１０は、電圧レベル２４０よりも高い閾値電圧を有するメモリセルには「０」、電圧レベル２４０よりも低い閾値電圧を有するメモリセルには「１」の値を割り当ててもよい。メモリセルアレイ１１０は、電圧レベル２５０よりも高い閾値電圧を有するメモリセルに「０」、電圧レベル２５よりも低い閾値電圧を有するメモリセルに「１」を割り当ててもよい。

メモリセルアレイ１１０は、メモリセルの閾値電圧と電圧レベル２４０との比較結果に応じて割り当てられたビット、メモリセルの閾値電圧と電圧レベル２３０との比較結果に応じて割り当てられたビット、メモリセルの閾値電圧と電圧レベル２５０との比較結果に応じて割り当てられたビットを順に配列して第２データを生成してもよい。

図２に示すように、可能な第２データの組み合いは「１１１」、「０１１」、「００１」、「０００」の４種である。

第２データ「１１１」に認識されるメモリセルは、硬判定復号化時にデータ「１」に認識され、軟判定復号化時にデータ「１」に認識される。

第２データ「０００」に認識されるメモリセルは硬判定復号化時にデータ「０」に認識され、軟判定復号化時にデータ「０」に認識される。

第２データ「０１１」に認識されるメモリセルは、硬判定復号化時にデータ「１」に認識される。しかし、「００１」に認識されるメモリセルは軟判定復号化時はデータ「１」またはデータ「０」に認識されてもよい。軟判定復号化時にデータ「１」またはデータ「０」のうちのいずれの値を取るかは軟判定復号化技法によって決めてもよい。

第２データ「００１」に認識されるメモリセルは、硬判定復号化時にデータ「０」に認識される。しかし、軟判定復号化時はデータ「１」またはデータ「０」に認識されてもよい。軟判定復号化時にデータ「１」またはデータ「０」のうちのいずれの値を選択するかは軟判定復号化技法によって決めてもよい。

メモリセルアレイ１１０は、硬判定復号化のための第１データを生成するために電圧レベル２３０を用いてメモリセルの閾値電圧を検出する。

制御部１３０から追加読み出し命令が受信されれば、メモリセルアレイ１１０は、軟判定復号化のための第２データを生成するために電圧レベル２４０および電圧レベル２５０を用いる追加読み出し動作を行う。メモリセルアレイ１１０の読み出し動作は比較的に長い時間がかかる動作であるため、メモリセルアレイ１１０は、第１読み出し技法および第２読み出し技法に共通される電圧レベル２３０とメモリセルの閾値電圧との比較による読み出し動作を追加的に行わなくてもよい。

すなわち、メモリセルアレイ１１０は、第１読み出し技法で読み出し動作を行うとき電圧レベル２３０を用いて第１データを生成し、第２読み出し技法で読み出し動作を行うときは電圧レベル２４０および電圧レベル２５０を用いて第２データを生成してもよい。このとき、メモリセルアレイ１１０は第１データを用いて第２データを生成してもよい。

図３は、本発明の他の実施形態に係るメモリ装置３００を示す図である。
図３を参照すれば、メモリ装置３００は、メモリセルアレイ３１０、制御部３２０、内部デコーダ３３０、および外部デコーダ３４０を含む。

内部デコーダ３３０は、メモリセルアレイ３１０から読み出したデータを繰り返し（ｉｔｅｒａｔｉｖｅｌｙ）内部復号化して内部出力データを生成する。このとき、内部デコーダ３３０は内部出力データのエラー情報を共に生成してもよい。

制御部３２０は、内部デコーダ２２０からエラー情報に基づいて内部復号化制御信号および外部復号化制御信号を生成する。制御部３２０は、内部復号化制御信号を内部デコーダ３３０に送信し、外部復号化制御信号を外部デコーダ３４０に送信する。例えば、外部復号化制御信号は、外部デコーダ３４０から直接送信されるか、あるいは内部デコーダ３３０によって選択的に送信されてもよい。

外部デコーダ３４０は、外部復号化制御信号を受信すれば内部出力データを外部復号化して出力信号を生成する。

内部復号化制御信号は、内部復号化の繰り返すことを中断するか否か、および内部デコーダが硬判定復号化を行うか、あるいは軟判定復号化を行うかを制御する。

外部復号化制御信号は、外部デコーダの外部復号化を開始するか否かを制御する。
内部デコーダ３３０は、メモリセルアレイ３１０から読み出したデータを１回硬判定復号化して内部出力データを生成してもよい。

制御部３２０は、内部デコーダ３３０から硬判定復号化して生成された内部出力データのエラー情報からエラー比率を生成してもよい。制御部３２０は、生成されたエラー比率が目標のエラー比率よりも大きければ、内部復号化を繰り返すように内部復号化制御信号を生成して送信してもよい。制御部３２０は、生成されたエラー比率が目標のエラー比率よりも大きくなければ、内部復号化の繰り返すことを中断するように内部復号化制御信号を生成して送信し、外部復号化を開始するように外部復号化制御信号を生成して送信してもよい。例えば、外部復号化制御信号は、外部デコーダ３４０に直接送信されてもよく、または内部デコーダ３３０によって送信されてもよい。

制御部３２０から内部復号化を繰り返すようにする内部復号化制御信号が受信されれば、内部デコーダ３３０は前の内部出力データを軟判定復号化して新しい内部出力データを生成してもよい。

制御部３２０は、軟判定復号化して生成された内部出力データのエラー情報からエラー比率を生成し、生成されたエラー比率が目標のエラー比率よりも大きければ、軟判定復号化を繰り返すように内部復号化制御信号を生成して送信してもよい。

制御部３２０は、エラー情報に基づいてメモリセルアレイ３１０の読み出し電圧レベルを制御する読み出し制御信号を生成してメモリセルアレイ３１０に送信してもよい。

本発明のまた他の実施形態に係るメモリ装置（図示せず）は、ｍビットのデータを格納するｍビットセルアレイを含んでもよい。

メモリ装置は、ｍビットセルアレイのｍビットセルからｍビット情報を読み出すとき、硬判定のための読み出し電圧レベルを用いて読み出し動作をｍ回（また他の実施形態による時は２^ｍ−１回）行ってもよい。メモリ装置は、読み出したデータを硬判定復号化して第１出力データを獲得し、第１出力データのエラー比率が目標のエラー比率よりも大きければ軟判定のための読み出し電圧レベルを用いて追加的な読み出し動作を行ってもよい。

メモリ装置は、ｍビットセルアレイのｍビットセルからｋ番目のビット情報を読み出すとき、まず、硬判定のための読み出し電圧レベルを用いて読み出し動作を１回行ってもよい。同様に、メモリ装置は、読み出したデータを硬判定復号化して得た第１出力データのエラー比率が目標のエラー比率よりも大きければ、軟判定のための読み出し電圧レベルを用いて追加的な読み出し動作を行ってもよい。

本発明のまた他の実施形態に係るメモリ装置（図示せず）は、マルチビットセルアレイ、マルチビットセルアレイから読み出したデータを軟判定復号化するデコーダを含んでもよい。このとき、デコーダは、読み出したデータの各ページを硬判定復号化される順に出力してもよい。

本発明のまた他の実施形態に係るメモリ装置（図示せず）は、メモリセルアレイ、硬判定復号化を行う第１デコーダ、軟判定復号化を行う第２デコーダ、および制御部を含んでもよい。制御部は、第１デコーダの出力および第２デコーダの出力のパリティをチェックするか、あるいはビットエラー比率をモニタリングした結果に基づいて第１デコーダの出力および第２デコーダの出力を選択してもよい。

図４は本発明のまた他の実施形態に係るＥＣＣ復号化方法化を示す動作フローチャートである。
図４を参照すれば、ＥＣＣ復号化方法化は入力データを硬判定復号化して硬判定復号化データを生成する（Ｓ４１０）。

ＥＣＣ復号化方法化は、硬判定復号化データのエラー比率および目標のエラー比率を比較する（Ｓ４２０）。

ＥＣＣ復号化方法化は、比較結果に応じて入力データを追加的に軟判定復号化をするか否かを決めてもよい。

ＥＣＣ復号化方法は、硬判定復号化データのエラー比率が目標のエラー比率よりも大きければ、入力データを軟判定復号化して軟判定復号化データを出力する（Ｓ４３０）。

ＥＣＣ復号化方法は、硬判定復号化データのエラー比率が目標のエラー比率よりも大きくなければ硬判定復号化データを出力する（Ｓ４４０）。

ＥＣＣ復号化方法は、メモリセルアレイから読み出したデータを入力データとして復号化データを生成してもよい。

ＥＣＣ復号化方法は、エラー比率が目標のエラー比率よりも大きければ、入力データをメモリセルアレイの読み出し電圧を調整してもよい。ＥＣＣ復号化方法は、調整された読み出し電圧を用いてメモリセルアレイから読み出したデータを軟判定復号化してもよい。

図５は、本発明のまた他の実施形態に係るＥＣＣ復号化方法を示す動作フローチャートである。

図５を参照すれば、ＥＣＣ復号化方法化は入力データを硬判定復号化して硬判定復号化データを生成する（Ｓ５１０）。

ＥＣＣ復号化方法は、硬判定復号化データまたは軟判定復号化データのエラー比率が目標のエラー比率よりも大きいかを判定する（Ｓ５２０）。

ＥＣＣ復号化方法は、エラー比率が目標のエラー比率よりも大きければ、入力データを軟判定復号化して軟判定復号化データを生成する（Ｓ５３０）。

ＥＣＣ復号化方法は、ステップＳ５３０を行った後、ステップＳ５２０を再び行う。

ＥＣＣ復号化方法は、エラー比率が目標のエラー比率よりも大きくなければ、硬判定復号化データまたは軟判定復号化データを内部出力データに生成する。ＥＣＣ復号化方法は、内部出力データを外部復号化して最終的に出力データを生成する（Ｓ５４０）。

図６は、本発明のまた他の実施形態に係るＥＣＣ復号化方法を示す動作フローチャートである。

図６を参照すれば、ＥＣＣ復号化方法は、メモリセルアレイからデータを読み出す（Ｓ６１０）。

ＥＣＣ復号化方法は、読み出したデータを硬判定復号化して硬判定復号化データを生成する（Ｓ６２０）。

ＥＣＣ復号化方法は、硬判定復号化データまたは軟判定復号化データのエラー比率が目標のエラー比率よりも大きいか否かを判定する（Ｓ６３０）。

ＥＣＣ復号化方法は、エラー比率が目標のエラー比率よりも大きければ、メモリセルアレイの読み出し電圧を調整する（Ｓ６４０）。

ＥＣＣ復号化方法は、調整された読み出し電圧を用いてメモリセルアレイから追加的にデータを読み出す（Ｓ６５０）。

ＥＣＣ復号化方法は、追加的に読み出したデータを軟判定復号化して軟判定復号化データを生成する（Ｓ６６０）。

ＥＣＣ復号化方法は、エラー比率が目標のエラー比率よりも大きくなければ、硬判定復号化データまたは軟判定復号化データを内部出力データに生成する。ＥＣＣ復号化方法は、内部出力データを外部復号化して最終的に出力データを生成する（Ｓ６７０）。

本発明に係るＥＣＣ復号化方法は、コンピュータにより実現される多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。上述したハードウェア装置は、本発明の動作を行うため１つ以上のソフトウェアモジュールとして作動するよう構成され、その逆も同様である。

本発明に係るフラッシュメモリ装置および／またはメモリコントローラは、多様な形態のパッケージを用いて実現されてもよい。例えば、本発明に係るフラッシュメモリ装置および／またはメモリコントローラは、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを用いて実現されてもよい。

フラッシュメモリ装置とメモリコントローラは、メモリカードを構成してもよい。このような場合、メモリコントローラは、ＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、およびＩＤＥなどのような多様なインタフェースプロトコルのうちの１つによって外部（例えば、ホスト）と通信するよう構成されてもよい。

フラッシュメモリ装置は、電力が遮断されても格納されたデータを維持することのできる非揮発性メモリ装置である。セルラーフォン、ＰＤＡデジタルカメラ、ポータブルゲームコンソール、およびＭＰ３Ｐのようなモバイル装置の使用増加によって、フラッシュメモリ装置はデータストレージだけでなくコードストレージとしてより広く用いられてもよい。フラッシュメモリ装置は、さらにＨＤＴＶ、ＤＶＤ、ルータ、およびＧＰＳのようなホームアプリケーションに用いられてもよい。

本発明によるコンピュータシステムは、バスに電気的に接続されるマイクロプロセッサ、ユーザインタフェース、ベースバンドチップセッ（ｂａｓｅｂａｎｄ ｃｈｉｐｓｅｔ）のようなモデム、メモリコントローラ、およびフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された／処理されるＮ−ビットデータ（Ｎは１またはそれよりも大きい定数）がメモリコントローラによって格納されるであろう。本発明に係るコンピュータシステムがモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。

本発明に係るコンピュータシステムには応用チップセット、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤ−ＲＡＭなどがさらに提供されてもよいことは、この分野における通常の知識を有する者にとって自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するために非揮発性メモリを用いるＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ／Ｄｉｓｋ）を構成してもよい。

上述したように、本発明は、たとえ限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。

したがって、本発明の範囲は説明された実施形態に限定されて決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。

１００ メモリ装置
１１０ メモリセルアレイ
１２０ デコーダ
１３０ 制御部
３００ メモリ装置
３１０ メモリセルアレイ
３２０ 制御部
３３０ 内部デコーダ
３４０ 外部デコーダ

Claims (19)

1. メモリセルアレイと、
   前記メモリセルアレイから第１読み出し技法で読み出した第１データを硬判定復号化して出力データおよび前記出力データのエラー情報を生成する第１デコーダと、
   前記エラー情報に基づいて前記出力データのエラー比率を判定し、前記エラー比率に応じて軟判定復号化のための追加読み出し命令を前記メモリセルアレイに送信するか否かを決定する制御部と、
   を含むことを特徴とするメモリ装置。
2. 前記制御部は、前記エラー比率が目標のエラー比率よりも大きければ前記追加読み出し命令を前記メモリセルアレイに送信し、
   前記メモリセルアレイは、前記追加読み出し命令を受信すれば前記メモリセルアレイから第２読み出し技法で読み出した第２データを前記第１デコーダに送信し、
   前記第１デコーダは、前記第２データを軟判定復号化して前記出力データを更新することを特徴とする請求項１に記載のメモリ装置。
3. 前記制御部は、前記硬判定復号化または前記軟判定復号化のうちのいずれか１つを行うようにする制御信号を前記第１デコーダに送信することを特徴とする請求項２に記載のメモリ装置。
4. 前記第１デコーダは、
   前記第１データを硬判定復号化して硬判定出力データを生成する硬判定デコーダと、
   前記第２データを軟判定復号化して軟判定出力データを生成する軟判定デコーダと、
   制御信号によって前記硬判定出力データおよび前記軟判定出力データのうちのいずれか１つを出力データに出力するマルチプレクスと、を含み、
   前記制御部は、前記エラー比率に応じて前記制御信号を前記マルチプレクスに出力することを特徴とする請求項２に記載のメモリ装置。
5. 前記メモリセルアレイは、前記第１読み出し技法よりも前記第２読み出し技法で更に多い数の読み出し電圧レベルを設定し、
   前記メモリセルは、前記設定された読み出し電圧レベルを用いて前記第２読み出し技法で前記第２データを読み出すことを特徴とする請求項２に記載のメモリ装置。
6. 前記制御部は、前記エラー比率が目標のエラー比率よりも大きくなければ、出力命令を前記第１デコーダに送信し、
   前記第１デコーダは、前記出力命令を受信すれば、前記出力データを出力することを特徴とする請求項１に記載のメモリ装置。
7. 前記追加読み出し命令は、前記エラー情報に基づいて読み出し電圧レベルを調整する命令であることを特徴とする請求項１に記載のメモリ装置。
8. 前記エラー情報は、パリティチェック情報またはビット当たりエラー比率のうちの少なくとも１つであることを特徴とする請求項１に記載のメモリ装置。
9. 前記第１デコーダは内部デコーダおよび外部デコーダを含み、
   前記内部デコーダは、前記メモリセルアレイから読み出したデータを繰り返し内部復号化し、内部出力データおよび前記内部出力データのエラー情報を生成し、
   前記外部デコーダは、前記外部復号化制御信号を受信すれば、前記内部出力データを外部復号化して出力信号を生成し、
   前記制御部は、前記エラー情報に基づいて内部復号化制御信号および前記外部復号化制御信号を生成し、前記内部復号化制御信号を前記内部デコーダに送信し、
   前記内部復号化制御信号は、前記内部復号化の繰り返しを中断するか否かおよび前記内部デコーダが硬判定復号化を行うか軟判定復号化を行うかを制御し、
   前記外部復号化制御信号は、前記外部デコーダの外部復号化を開始するか否かを制御することを特徴とする請求項１に記載のメモリ装置。
10. 前記制御部は、前記エラー情報に基づいて前記メモリセルアレイの読み出し電圧レベルを制御する読み出し制御信号を前記メモリセルアレイに送信することを特徴とする請求項９に記載のメモリ装置。
11. 前記内部デコーダは、硬判定復号化を１回行い、繰り返された内部復号化の間に軟判定復号化を行うことを特徴とする請求項９に記載のメモリ装置。
12. 前記制御部は、前記エラー情報からエラー比率を生成し、前記エラー比率が目標のエラー比率よりも大きければ、前記内部復号化を繰り返すように前記内部復号化制御信号を生成することを特徴とする請求項９に記載のメモリ装置。
13. 前記制御部は、前記エラー情報からエラー比率を生成し、前記エラー比率が目標のエラー比率よりも大きくなければ、前記内部復号化の繰り返しを中断するように前記内部復号化制御信号を生成し、前記外部復号化を開始するように前記外部復号化制御信号を生成することを特徴とする請求項９に記載のメモリ装置。
14. 前記メモリセルアレイはマルチビットセルアレイを含み、
    前記第１デコーダは前記マルチビットセルアレイから読み出したデータを軟判定復号化し、
    前記第１デコーダは、前記読み出したデータの各ページを前記硬判定復号化される順に出力することを特徴とする請求項１に記載のメモリ装置。
15. 軟判定復号化を行う第２デコーダをさらに含み、
    前記制御部は、前記第１デコーダの出力および前記第２デコーダの出力の少なくとも１つのパリティをチェックし、ビットエラー比率をモニタリングした結果に基づいて前記第１デコーダの出力および前記第２デコーダの出力のうちのいずれか１つを選択することを特徴とする請求項１に記載のメモリ装置。
16. 第１入力データを硬判定復号化して硬判定復号化データを生成するステップと、
    前記硬判定復号化データのエラー比率および目標のエラー比率を比較するステップと、
    前記比較に応じて前記第１入力データを追加的に軟判定復号化をするか否かを決定するステップと、
    を含むことを特徴とするエラー制御コード復号化方法。
17. 前記メモリセルアレイから読み出したデータを前記第１入力データに生成するステップと、
    前記比較に応じて前記第１入力データを追加的に軟判定復号化するように決定されれば、前記メモリセルアレイの読み出し電圧を調整するステップと、
    前記調整された読み出し電圧を用いて前記メモリセルアレイから読み出したデータを軟判定復号化するステップと、
    をさらに含むことを特徴とする請求項１６に記載のエラー制御コード復号化方法。
18. 前記比較に応じて前記第１入力データを追加的に軟判定復号化するように決定されれば、追加的に第２入力データが入力されて前記入力データを更新するステップと、
    前記更新された第１入力データを軟判定復号化して軟判定復号化データを生成するステップと、
    前記軟判定復号化データのエラー比率と前記目標のエラー比率とを比較して軟判定比較の結果を生成するステップと、
    前記軟判定比較の結果に応じて前記更新された入力データに対する軟判定復号化を継続して行うか否かを決定するステップと、
    をさらに含むことを特徴とする請求項１６に記載のエラー制御コード復号化方法。
19. 前記比較に応じて前記第１入力データを追加的に軟判定復号化しないように決定されれば、前記硬判定復号化データを外部復号化して出力データを生成するステップをさらに含むことを特徴とする請求項１６に記載のエラー制御コード復号化方法。

Images