JP2011507276A - サーマルビアを有するセラミック基板 - Google Patents

サーマルビアを有するセラミック基板 Download PDF

Info

Publication number
JP2011507276A
JP2011507276A JP2010538144A JP2010538144A JP2011507276A JP 2011507276 A JP2011507276 A JP 2011507276A JP 2010538144 A JP2010538144 A JP 2010538144A JP 2010538144 A JP2010538144 A JP 2010538144A JP 2011507276 A JP2011507276 A JP 2011507276A
Authority
JP
Japan
Prior art keywords
thermal via
ceramic substrate
reinforcing structure
height
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010538144A
Other languages
English (en)
Other versions
JP2011507276A5 (ja
Inventor
季總 成田
明 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2011507276A publication Critical patent/JP2011507276A/ja
Publication of JP2011507276A5 publication Critical patent/JP2011507276A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明は、外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板であって、サーマルビアの開口を2つ以上の部分に分割する補強構造を有し、補強構造の高さがサーマルビアの高さよりも小さいセラミック基板に関する。

Description

本発明は、セラミック基板に提供されるサーマルビアの構造に関する。
近年、形成される回路がより複雑になるに伴い、基板からより良く放熱できる特性がますます求められている。
放熱特性を改善するために使用される一方法は、基板の成分材料などの熱伝導性を改善することである。例えば、国際公開第2002/045470号パンフレットは、窒化アルミニウム成形体を焼結する前に内部の余剰の炭素を減少させることによって、高い熱伝導性を有する窒化アルミニウムを得るための一方法を開示する。
放熱特性を改善するために知られている別の方法は、サーマルビアを使用することである。チップおよび他の発熱体で発生した熱は、サーマルビアを通って基板の外部に伝達される。特開2002−158318号公報が、サーマルビアの周縁部に高い熱伝導性の材料を配置することによって放熱を促進するための技法を開示する。
サーマルビアは、その放熱特性を改善するためにより大きくすることができるが、あまりに大きすぎると、サーマルビアの充填剤とサーマルビアの側面との接着性が不十分になり、外圧がかかった場合に充填剤が抜け落ちることがある。
大きな開口を有するサーマルビアにおいて、サーマルビアの充填剤とサーマルビアの側面との接着性を保証するための方法を提供することが望ましい。
本発明は、基板の外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板であって、サーマルビアの開口を2つ以上に分割する補強構造を有し、補強構造の高さがサーマルビアの高さよりも小さいセラミック基板である。
また、本発明は、このセラミック基板を製造するための方法、およびこのセラミック基板を備える電子コンポーネントを対象とする。
セラミック基板のサーマルビアホールの内部に、特定の条件を満たす補強構造を提供することによって、セラミック基板とサーマルビア内部の充填剤との接合強度を高め、それにより、外圧による充填剤の抜け落ちを防止することができる。
本発明の一実施形態によるセラミック基板の構造の上面図である。 本発明の一実施形態によるセラミック基板の構造の断面図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態の上面図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態の断面図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態の上面図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態の断面図である。 比較例を示す図である。 比較例を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態を示す図である。 本発明によるセラミック基板におけるサーマルビアと補強構造の関係を説明する、本発明の一実施形態を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 比較例を示す図である。 本発明によるセラミック基板製造法を説明する図である。 本発明によるセラミック基板製造法を説明する図である。 本発明によるセラミック基板製造法を説明する図である。 本発明によるセラミック基板製造法を説明する図である。 本発明による別のセラミック基板製造法を説明する図である。 本発明による別のセラミック基板製造法を説明する図である。 本発明による別のセラミック基板製造法を説明する図である。 本発明による別のセラミック基板製造法を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明によるセラミック基板のビアホールなどに充填剤組成物を充填するための処置を説明する図である。 本発明による電子コンポーネントの一例を示す図である。 本発明の実施例で提供されたセラミック基板の形状などを示す図である。
本発明は、外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板の構造に関する。特に、本発明のセラミック基板において、サーマルビアは、ビアの開口を2つ以上に分割する補強構造を有し、この補強構造の高さはサーマルビアの高さよりも小さい。
本発明のセラミック基板として、アルミナ、窒化アルミニウム、酸化ジルコニウム、または既知のシリカ、ガラス、または他の基板を使用することができる。
サーマルビア内に含まれる補強構造の材料は、サーマルビアを充填する充填剤の抜け落ちを防止することができる限り特に限定されないが、セラミック基板と同じ材料であることが好ましい。
本発明のサーマルビア内の補強構造は、サーマルビアの開口を2つ以上に分割する限り、かつ補強構造の高さがサーマルビアの高さよりも小さい限り、いかなる構造を有していてもよい。
補強構造を含むサーマルビアを有する本発明のセラミック基板の一実施形態は、例えば図1に示される構造を有する。図1Aは上面図を示し、図1Bはa−a’線断面図を示す。
この実施形態では、図1Aに示されるように、セラミック基板100が基板本体102とサーマルビア104とを有し、サーマルビア104は、補強構造106(本明細書では、補強構造106a(図では垂直)と補強構造106b(図では水平)をまとめて106と呼ぶ)によって均等に4つに分割されている。図1Bの断面図に示されるように、補強構造106は、サーマルビアの一端(底部)での開口110から他端(上部)での開口108に向けて垂直に形成され、その高さaは、サーマルビアの高さよりも小さい(補強構造の高さaおよびサーマルビアの高さhは、以下に定義する)。図1では、補強構造およびサーマルビアは、それぞれ、セラミック基板の厚さに垂直な長方形状(本発明で好ましい形状)として形成されて図示されているが、本発明はこの構造に限定されず、例えば、補強構造およびサーマルビアは、上部開口108が底部開口110よりも大きい台形断面を有していてもよい。
本明細書で使用するとき、用語「上部開口」および「底部開口」は、セラミック基板が電子コンポーネントとして使用されるときに、熱を放射しうるコンポーネント(LEDチップなど)を実装する側、およびそのようなコンポーネントを実装しない側をそれぞれ示す。本明細書での上面図は、上部開口の側から見た図である。
この実施形態に示されるように、本発明の補強構造106を有するサーマルビアは、補強構造によって2つ以上に分割される。上記の例ではサーマルビアが4つに分割されているが、例えば、図1での補強構造106a(図では垂直)または補強構造106b(図では水平)によって2つのみに分割することもでき、あるいはサーマルビアを3つ以上に分割するように補強構造を構成することもできる。サーマルビア内での補強構造の位置も、特に限定されない。すなわち、本発明の一実施形態では、図1に示されるようにサーマルビア104のスルーホールが均一に分割されたが、本発明において補強構造を必ずしもこのように設計する必要はない。セラミック基板の垂直方向(厚さ)におけるサーマルビア内での補強構造の位置も特に限定されず、ビアホールを充填する充填剤の抜け落ちを防止する範囲内で適切に位置を選択することができる。本発明では、図1Bに示されるように、補強構造が、サーマルビアの底部開口110から上部開口108に向けて垂直に延在する長方形として形成されることが好ましい。
上述したように、補強構造は、本発明の基板本体102のサーマルビア内に提供される。上記の仕様に加えて、この補強体が以下の条件(i)〜(iii)全てを満たすことが望ましい。
(i)補強構造の高さaとサーマルビアの高さhに関して、a/hが0.1〜0.8の範囲内である。
(ii)補強構造の上部面積bとサーマルビアの開口面積sに関して、b/sが0.10〜0.80の範囲内である。
(iii)サーマルビアの開口面積sとサーマルビアの側面積tに関して、t/sが4.0以下である。
上記の仕様(i)〜(iii)に関するパラメータを、図面を参照して以下に説明する。
(仕様(i))
仕様(i)において、「補強構造の高さa」は、セラミック基板の垂直方向(厚さ方向)でのサーマルビア内の補強構造の高さである。仕様(i)における「サーマルビアの高さh」は、垂直方向(厚さ方向)でのセラミック基板のサーマルビア(スルーホール)の高さである。「補強構造の高さa」および「サーマルビアの高さh」を、図2A〜図2Hを参照して具体的に説明する。しかし、図2は例にすぎず、本発明はそれに限定されない。図2Aおよび図2Bは、本発明で望ましい上述した図1におけるものと同じ補強構造を有するサーマルビアを示し、図2Cおよび図2Dは、補強構造を有さないサーマルビアを示し、図2Eおよび図2Fは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図2Gおよび図2Hは、補強構造を有する一例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである一例を示す。図2B、図2D、図2F、および図2Gで、断面は、それぞれ上面図でのa−a’線断面およびd−d’線断面である。
図2A〜図2Gに示されるように、「補強構造の高さa」は、セラミック基板の厚さ方向(垂直方向)でのサーマルビア104内の補強構造106の高さ(符号aで示す)を表す。「サーマルビアの高さh」は、補強構造106の有無に関係なく、一方の開口(上部開口)108から他方の開口(底部開口)110に延在するセラミック基板の厚さ方向(垂直方向)での高さ(符号hで示す)を表す。
(仕様(ii))
仕様(ii)における「補強構造の上部面積b」は、サーマルビアの上部開口の側を向いた補強構造の上部の面積を表す。仕様(ii)における「サーマルビアの開口面積s」は、セラミック基板のサーマルビアの上部開口の面積を表す。「補強構造の上部面積b」を、図3A〜図3Dを参照して具体的に説明し、「サーマルビアの開口面積s」を、図4A〜図4Hを参照して具体的に説明する。しかし、図3および図4は例にすぎず、本発明はそれらに限定されない。図3Aおよび図4Aは、本発明で望ましい上述した図1におけるものと同じ補強構造を有するサーマルビアを示し、図4Cは、補強構造を有さないサーマルビアの一例を示し、図4Eは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図3Cおよび図4Gは、補強構造を有する例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである例を示す。図3Aおよび図3Cでは、断面は、それぞれ上面図のa−a’線断面およびb−b’線断面であり、図4Aおよび図4Gでは、断面は、それぞれ上面図のa−a’線断面およびd−d’線断面である。
図3に示されるように、「補強構造の上部面積b」は、上部開口108の側を向いたサーマルビア104内の補強構造106の上側平面の面積を表す(図3Aおよび図3Cの上面図におけるドット模様の十字形部分であって、(以後同様に)全体をbで示される部分。また、図3Aおよび図3Cの断面においては太線で示される部分であって、(以後同様に)全体をbで示される部分)。「サーマルビアの上部面積s」は、補強構造106の有無に関係なく、上部開口108の面積を表す。より具体的には、図4Aに示されるように、補強構造の高さaがサーマルビアの高さhよりも小さいとき、上部開口の面積は、補強構造の上部面積(図3Aの上面図における部分b)を含めた全体としての上部開口の面積sである(図4Aの上面図におけるドット模様の部分であって、(以後同様に)全体をsで示される部分。また、図4Aの断面においては実線で示される部分((以後同様に)全体をsで示される部分))。図4Cに示されるように、補強構造がないとき、これは、サーマルビアの上部開口の面積sである。図4Eに示されるように、サーマルビアが、サーマルビアホールの縁部にステップを設けて形成されるとき、これは、ステップを含めた全体としての上部開口の面積sである。最後に、図4Gに示されるように、補強構造の高さaがサーマルビアの高さhと同じであるとき、これは、サーマルビアホールを2つ以上に分割することによって得られる穴の1つの上部開口の面積である(図4Gの上面図においてドット模様を付され、(以後同様に)全体をsで示される部分。また、図4Hの断面においては実線で示され、やはり図4Gにおいてsで示される部分(以後同様)である)。
(仕様(iii))
仕様(iii)における「サーマルビアの開口面積s」は、上の仕様(ii)について説明したのと同様である。仕様(iii)における「サーマルビアの側面積t」は、サーマルビアの全体の側面と、補強構造があればその側面とを含む面積である。「サーマルビアの側面積t」を、図5A〜図5Eを参照してより詳細に説明する。しかし、図5は一例にすぎず、本発明はそれに限定されない。図5Aは、図1におけるものと同様の本発明で望ましい補強構造を有するサーマルビアの一例を示し、図5Dは、補強構造を有さないサーマルビアの一例を示し、図5Fは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図5Hは、補強構造を有する一例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである一例を示す。図5Aでは、断面(5B)および(5C)は、それぞれ上面図でのa1−a1’線断面図およびa2−a2’線断面図であり、図5Hでは、断面は、上面図でのd−d’線断面図である。
図5Aに示されるように、補強構造の高さaがサーマルビアの高さhよりも小さいとき、「サーマルビアの側面積t」は、サーマルビア自体の側面502と、補強構造の側部領域504とを含む面積である。図5Dに示されるように補強構造がないとき、これは、垂直方向(厚さ方向)でのサーマルビアの面積502である。図5Fにおけるようにサーマルビアホールの側面がステップを有するとき、これは、垂直方向(厚さ方向)でのサーマルビアの面積502と、ステップ部分の面積502とを含めた側面積tである。図5Dに示されるように、補強構造の高さaがサーマルビアの高さhと同じであるとき、これは、サーマルビアホールの側面全体の面積502と、補強構造の側面全体の面積504との組合せである。
図面が複雑になりすぎないように、関連の符号は、図1〜図5において対応する全ての部分に付してあるわけではないことを指摘しておく。
次に、熱伝導性を高めるために、本発明のセラミック基板のサーマルビアに充填剤を充填することができる。この充填剤は、良好な熱伝導性を有する材料を含む充填剤組成物からなる。
本発明では、充填剤組成物は、金属およびビヒクルを含み、任意選択で金属以外の熱伝導性材料を含むこともある。
充填剤組成物の成分を以下に説明する。
1.金属
金属は、特に限定されないが、銀、パラジウム、金、白金、銅、アルミニウム、およびニッケルからなる群から選択される1つまたは複数の金属を含む材料であることが好ましい。これらの金属は、球やフレークなどを含めた様々な形状で使用されることがある。金属の平均粒径は、特に限定されないが、好ましくは0.5〜8μmであり、より好ましくは1〜6μmである。
2.熱伝導性材料
上述した金属に加えて、充填剤組成物は、熱伝導性材料を含むことがある。金属以外の熱伝導性材料は、特に限定されないが、炭化珪素(SiC)、窒化アルミニウム(AlN)、ダイヤモンド、およびグラファイトからなる群から選択されることが好ましい。
2.ビヒクル
ビヒクルのタイプは特に限定されない。例えば、バインダ樹脂(エチルセルロース樹脂、アクリル樹脂、ロジン変性樹脂、ポリビニルブチラール樹脂など)と有機溶媒(ブチルカルビトールアセテート(BCA)、テルピネオール、エステルアルコール、BC、TPOなど)との有機混合物をビヒクルとして使用することができる。
充填剤組成物中の金属、ビヒクル、および熱伝導性材料の含有率は、組成物の総重量に基づいて、金属70〜96wt%、好ましくは80〜94wt%、ビヒクル4〜40wt%、好ましくは6〜20wt%、および熱伝導性材料0〜10wt%、好ましくは0.2〜5wt%である。
また、本発明の充填剤組成物は、追加の成分として、ガラス粉末などを含むこともある。ガラス粉末は、焼成セラミックと焼結組成物との接着力を高めるために混入される。ガラス粉末の含有量は、組成物の総重量に基づいて、好ましくは0.1〜10wt%、より好ましくは0.2〜5wt%である。ガラス粉末の平均粒径は、好ましくは0.1μm〜5μm、またはより好ましくは0.3μm〜3μmである。
上記の成分を3本ロールミルなどを用いて混合して、本発明の充填剤組成物を適切に生成することができる。
次に、本発明のセラミック基板を製造するための方法を説明する。
第1の実施形態として、ビアホールがサンドブラストまたはレーザによって形成されるセラミック基板製造法を、図6を参照して説明する。
第1の実施形態のセラミック基板製造法は、外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するための方法である。具体的には、この方法は、(1)セラミック基板を提供するステップと、(2)サンドブラスタまたはレーザを用いて切断することによって、セラミック基板に、補強構造を有するサーマルビアを形成するステップとを含み、このステップは、サーマルビアを形成するステップであって、サーマルビアの補強構造がサーマルビアの開口を2つ以上に分割し、補強構造の高さがサーマルビアの高さよりも小さいステップである。
この実施形態の製造法のステップ1(図6参照)を説明する。ステップ1(図6A)で、セラミック基板本体602が準備される(この基板は、Tokuyama, Asahi TechnoglassのAlN基板、KyoceraのAl23基板など、市販のセラミック基板である)。また、必要に応じて、適切な材料からなる未加工シートを焼成することによって、目的のセラミック基板本体を準備することもできる。焼成は、未加工シートのタイプに応じて、適切な条件下で適切な処置によって行うことができる。
次に、ステップ2(図6B)で、補強構造106を有するビアホールがセラミック基板本体602に形成される。
補強構造106を有するビアホール104をセラミック基板本体602に形成するために、サンドブラスト・プロセス、レーザ・プロセス、電子ビーム・プロセスなどを採用することができる。これらの方法によって、補強構造106を有するスルーホールがセラミック基板本体に形成されて、サーマルビアを成す。具体的には、サンドブラスト・プロセスでは、微細な砂606が、補強構造106の形状を有するマスク604を通して吹き付けられ、それにより、サンドブラストによって特定の構造(例えば上述した図6Bにおけるような補強構造608)を形成する。また、電子コンポーネント用に使用されるセラミック基板は、サーマルビアに加えて、導電用の小さな直径の回路ビアホールを有する。図6の構成では、大きな直径のビアホール104が、実装されたコンポーネントの熱を放射するための(補強構造106を含む)サーマルビアを構成し、小さな直径のビアホール610が回路ビアホールである。
スルーホールが形成された後、補強構造606の高さをビアホールの高さよりも小さくするために、補強構造106が指定の高さに達するまで、マスク612(補強構造の形状を空けられている)を通してサンドブラスト・プロセスを施すことができる。レーザ処理または電子ビーム処理の場合、補強構造106が指定の高さに達するまで、レーザまたは電子ビームを走査してセラミック基板本体602を切り取ることができる。レーザまたは電子ビーム処理のための条件は、切り取られるセラミック基板本体に応じて異なる。セラミック基板本体を曝露するための条件は、従来技術から適切に選択することができる。
サーマルビア(スルーホール)のサイズは、特に限定されないが、基板の表面に平行な平面上でのスルーホールの面積が4mm2以上であることが好ましい。より具体的には、サーマルビアが円形である場合、2.5mm以上の比較的大きな直径を有することが好ましい。
次に、第2の実施形態として、未加工シートを使用してセラミック基板を製造するための方法を、図7を参照して説明する。
この方法は、外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するために未加工シートを使用する方法であって、また、サーマルビアが補強構造を有する方法である。具体的には、この方法は、(1)サーマルビアの開口を2つ以上に分割する補強構造を設けずに形成されたサーマルビアを有するセラミック未加工シート(7a)と、サーマルビアの開口を2つ以上に分割する補強構造を設けて形成されたセラミック未加工シート(7b)とを準備するステップ(図7A)と、(2)これらのセラミック未加工シートを一体に積層して、サーマルビアの開口を2つ以上に分割し、サーマルビアの高さよりも小さい高さの補強構造を有する積層未加工シートを形成するステップ(図7B)と、(3)この積層未加工シートを焼成するステップ(図7C)とを含む。
ステップ1は、上記の(a)および(b)の未加工シートを準備するステップである。
まず、スルーホールを有さない未加工シート702および704(図7A)が、これらの未加工シートのための原材料として準備される。
例えば低温焼成セラミックの場合、未加工シートは、50〜65wt%のCaO−SiO2−Al23−B23ガラスと50〜35wt%のアルミナの混合物からなることがある。さらに、例えば、MgO−SiO2−Al23−B23ガラスとアルミナの混合物、SiO2−B23ガラスとアルミナの混合物、PbO−SiO2−B23ガラスとアルミナの混合物、またはコージエライト結晶化ガラス、または800〜1000℃で焼成される別の低温焼成セラミック材料を使用することができる。
次に、ビアホールとしてのスルーホール706、708、および710が、(a)に対応する未加工シート702、および(b)に対応する未加工シート704の特定の位置に設けられる(図7B参照)。スルーホール708は、補強構造となる部分712を残して、(b)に対応する未加工シートに形成される。スルーホール706は、サーマルビア104内で補強構造106がない開口の部分を形成し、スルーホール708は、サーマルビア104内で補強構造106がある開口の部分を形成する。スルーホール710は、回路ビアホールである。全てのスルーホールを、打抜きプロセスによって形成することができる。
ビアホール用のスルーホールを形成する1つの手段は、上述したように、未加工シートを打ち抜きすることによって特定のサイズのスルーホールを形成する方法であるが、第1の実施形態で説明したように、他の方法は、サンドブラストまたはレーザもしくは電子ビーム処理によってスルーホールを形成するものである。
本発明では、所望の厚さの未加工シートを得るために、複数の未加工シート(a)および(b)を準備して、積層することができる。
次に、ステップ2を説明する。ステップ2は、(a)および(b)の未加工シートを積層して、補強構造を有する未加工シートを形成するステップである(図7C)。
まず、ステップ1の完了後、得られた未加工シートが積層されて、押し合わされて結合される(図7C)。複数の未加工シート(a)および未加工シート(b)があるとき、これらの未加工シートが積層されて、所望の補強構造を有する積層体を形成する。
具体的には、ステップ1によって得られた未加工シートは、例えば60〜150℃、0.1〜30MPa(好ましくは1〜10MPa)の条件下で加熱され、押し合わされて結合されて、ユニットを形成する。
ステップ3は、ステップ2で得られた未加工シート積層体を焼成するステップである(図7D)。
ステップ2で得られた積層体が焼成される。具体的には、未加工シート積層体は、例えば、800〜1000℃(好ましくは900℃)で20分間保つという条件下で焼成することができる。
第1の実施形態の製造法に関して説明したように、電子コンポーネント用に使用されるセラミック基板は、サーマルビアに加えて、導電用の小さな直径の回路ビアホールを有する。図7の構成では、大きな直径のビアホール104が、補強構造106を有し、実装されたコンポーネントから放熱するためのサーマルビアを構成するスルーホールであり、小さな直径のビアホール610が回路ビアホールである。
本発明のセラミック基板では、ビアホールに充填剤を充填することができる。この充填剤によって、より効率の良い熱拡散および回路に関する導電を実現することができる。
この充填剤で充填するための処置を、図8を参照して以下に説明する。本発明のセラミック基板製造法では、第1の実施形態ではステップ2の後に、第2の実施形態ではステップ2とステップ3の間に、ビアホールに充填剤組成物を充填することができる。具体的には、これは以下のように行われる。図8A〜図8Hは、第1の実施形態の充填処置を示し、図8A’〜図8H’は、第2の実施形態の充填処置を示す。
まず、セラミック基板本体102に形成されたスルーホール104および610、または未加工シート702および703の積層体のスルーホール104、610および708に充填剤組成物が充填される。充填剤組成物は、上述したものであってよい。通常、充填は、印刷プロセスによって実現される。第1の実施形態では、スルーホール104が補強構造106を含み、第2の実施形態では、スルーホール708が、補強構造となる部分712を含む。
製造コストを低減するために、セラミック基板102または未加工シート702および704のスルーホール104、610、および708は、配線パターンが印刷されるのと同時に充填することができる。そのような場合、上述した充填剤組成物を配線パターン用に使用することもできる。
同時印刷ステップでは、スルーホール104、610、および708を充填するため、および配線パターン802となる部分を印刷するための印刷パターンを施されたスクリーン・マスク804が、セラミック基板本体102または未加工シート702の上に置かれ、充填剤組成物806がこのスクリーン・マスクの上に供給され、スキージ808がこのスクリーン・マスクの上面に沿って摺動されて、スルーホールを充填すると同時に配線パターンを印刷する(図8Aおよび図8A’〜図8Bおよび図8B’)。また、同時に、コンポーネント実装ランド812などに対応する配線パターン以外の導体パターンを、サーマルビア104に対応する部分の開口の上面に印刷することによって形成することも望ましい。未加工シートを使用するときには、表面層配線パターン802やコンポーネント実装ランド812などに対応する部分は、未加工シートが焼成された後に印刷することもできる。
上述した印刷の後、裏面配線パターン810となる部分が、ビアホール開口の下面で、セラミック基板本体102および未加工シート704の上に印刷される(図8Eおよび図8F’〜図8Gおよび図8H’)。裏面配線パターン810に対応する部分を印刷するための印刷パターンを施されたスクリーン・マスク814がセラミック基板本体102または未加工シート704の底部に置かれ、充填剤組成物806がスクリーン・マスクの上に供給され、スキージ808がスクリーン・マスクの上面に沿って摺動される。
これらのステップによって、本発明の充填剤組成物を、表面層配線パターン802、裏面配線パターン810、および実装ランド812に対応する部分に塗布し、かつスルーホール104、610、および708内に充填することができる(図8Gおよび図8H’)。
次に、充填剤組成物、または充填剤組成物と未加工シートが焼成される(図8Iおよび図8J’)。本発明における充填剤組成物を乾燥および焼成するための条件は、必要に応じて公知のものを使用することによって、基板および用途に適したものとなるように決定することができる。例えば、セラミックまたはガラス基板を電子回路基板として使用するとき、まず、印刷プロセスによって組成物を充填および印刷し、70℃〜200℃の範囲の温度で5〜60分間乾燥させ、次いで、ベルトオーブンやボックスオーブンなどの中で総焼成時間20〜120分で焼成し、450℃〜900℃の範囲内の最高温度で5〜30分間維持することができる。
本発明の電子コンポーネントを以下に説明する。
本発明の電子コンポーネントの一例を図9に示す。図9は、本発明の一実施形態のセラミック基板を使用する一例のモデル図を示す垂直断面図である。しかし、本発明は、図9に示される実施形態に限定されず、ビアホールを有する様々なタイプの電子コンポーネントに適用することができる。
図9に示されるように、この電子コンポーネントは、特定の寸法を有する基板102と、基板102の特定の位置にあるビアホール104および610とを有する。抵抗器や様々な他の回路コンポーネント(図示せず)および配線パターン802、810などが基板の片面または両面に形成され、実装コンポーネント902(例えばLEDチップなど)が、実装ランド812に実装される。ビアホール104およびビアホール610に、上述した充填剤組成物から形成された充填剤904が充填される。図9の構成では、大きな直径のビアホール104が、実装コンポーネント902から放熱するためのサーマルビアであり、小さな直径のビアホール610が回路ビアホールである。
上述したセラミック基板製造法および充填剤組成物充填処置に加えて、従来の方法を使用して、図9に示されるものなど電子コンポーネントを製造して様々な回路コンポーネントを形成し、電子回路基板を得ることができ、次いで、その上に、必要に応じて実装コンポーネントを実装することができる。しかし、これらの仕様では、電子回路基板は、上述した処置によって形成された様々な回路および充填された充填剤を有するが、実装コンポーネントを有さないセラミック基板である。
本発明の電子コンポーネントおよび電子回路基板は、上述したものなど単層基板を備えることがあり、または、各基板上の特定の位置に様々な回路コンポーネントおよびビアホールを設けて一体に積層された特定の寸法の複数の基板を有することもある。そのような多層基板の場合、導電ビアホールは、各基板で同じ位置にある必要はなく、異なる位置に形成することができる。しかし、サーマルビアは、基板の裏面に熱を効率良く伝達するために、各基板の同じ位置に形成されることが好ましい。
本発明のセラミック基板を使用することによって、電子コンポーネントにおいて、大きな直径のサーマルビアを充填する充填剤の抜け落ちを防止し、それによりビアホールの良好な導電性および熱伝導性を維持することができる。
本発明のセラミック基板を使用して製造される電子コンポーネントは、様々な用途に使用することができる。例えば、これは、移動電話の高周波回路やLEDのヒートシンク回路などに使用することができる。
本発明を、いくつかの実施例を使用して以下に詳細に説明するが、これらの実施例は例にすぎず、本発明を限定しない。
これらの実施例では、基板材料、充填剤材料、基板、基板上への印刷、乾燥、および焼成、ならびに評価の条件は、以下の通りである。
(1)基板
2インチの正方形であり、厚さ0.635mmのAlN基板(Asahi Technoglass基板230W/m・K)を使用した。
(2)ビアホール形成
図10に示される形状および寸法の4つのビアホールを、各AlN基板上にサンドブラストによって形成した。
(3)ビアホールの充填
銀:パラジウム=95:5の組成比を有する金属92wt%と、ビヒクル(セルロースビヒクル)8wt%とを計量し、ミキサーで完全に撹拌し、次いで3本ロールミルを用いて分散させることによって充填剤組成物を調製した。この充填剤組成物を、印刷によってビアホール内に充填し、乾燥させ、焼成して、充填剤を提供した。
(4)印刷、乾燥、焼成
以下の条件下で、上述した充填剤組成物を基板のビアホール内に充填し、乾燥させ、焼成した。
印刷:厚さ150μmのステンレス鋼金属マスク、Newlong自動プリンタ、平坦ウレタンスキージ(硬度70)を使用した。
乾燥:ボックス型空気オーブン内で100℃で20分
焼成:10分、ピーク温度550℃、ベルトオーブン
(5)基板評価法
ビアホールが充填された得られた基板を表面研磨した。研磨プロセスは、4つのステップ、すなわち、基板表面の薄層を除去するための平面研削、ラップ仕上げ、研磨、および超音波洗浄からなるものであった。ラップ仕上げは、粗い自由研磨粉を使用する研磨プロセスである。研磨は、微細な自由研磨粉を使用する研磨プロセスである。超音波洗浄は、表面から余剰な微細粒子を除去するために行う。超音波洗浄後、表面研磨後に充填剤が残っていた場所の数を数えた。
Figure 2011507276
表に示されるように、本発明の補強構造を有するサーマルビアは、本発明の範囲外のサーマルビアよりもはるかに高い充填剤保持率を有していた。

Claims (8)

  1. 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板であって、
    前記セラミック基板が、前記サーマルビアの開口を2つ以上の区域に分割する補強構造を有し、前記補強構造の高さが前記サーマルビアの高さよりも小さい
    セラミック基板。
  2. 前記補強構造の高さを「a」、前記サーマルビアの高さを「h」として、a/hが0.1〜0.8であり、前記補強構造の上部面積を「b」、前記サーマルビアの開口面積を「s」として、b/sが0.10〜0.80であり、前記サーマルビアの開口面積を「s」、サーマルビアの側面積を「t」として、t/sが4.0以下である請求項1に記載のセラミック基板。
  3. 前記セラミック基板が、アルミナ、窒化アルミニウム、酸化ジルコニア、およびガラスからなる群から選択される無機化合物から形成される請求項1に記載のセラミック基板。
  4. 銀、パラジウム、金、白金、銅、アルミニウム、およびニッケルからなる群から選択される1つまたは複数の金属を含む材料が前記サーマルビアに充填される請求項1に記載のセラミック基板。
  5. 良好な熱伝導性を有し、炭化珪素(SiC)、窒化アルミニウム(AlN)、ダイヤモンド、およびグラファイトからなる群から選択される材料も前記サーマルビアに充填される請求項4に記載のセラミック基板。
  6. 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するための方法であって、
    (1)セラミック基板を提供するステップと、
    (2)サンドブラストまたはレーザもしくは電子ビーム切断によって、前記セラミック基板に、補強構造を有するサーマルビアを形成するステップとを含み、前記補強構造が、前記サーマルビアの開口を2つ以上に分割し、前記補強構造の高さが前記サーマルビアの高さよりも小さい
    方法。
  7. 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するための方法であって、前記サーマルビアが補強構造を有し、
    (1)サーマルビアの開口を2つ以上に分割する補強構造を設けずに形成されたサーマルビアを有するセラミック未加工シート(a)と、サーマルビアの開口を2つ以上に分割する補強構造を設けて形成されたセラミック未加工シート(b)とを準備するステップと、
    (2)前記セラミック未加工シートを一体に積層し、それにより、前記サーマルビアの開口を2つ以上に分割し、前記サーマルビアの高さよりも小さい高さの補強構造を有する積層未加工シートを形成するステップと、
    (3)前記積層未加工シートを焼成するステップと
    を含む方法。
  8. 請求項1に記載のセラミック基板を備える電子コンポーネント。
JP2010538144A 2007-12-11 2008-12-11 サーマルビアを有するセラミック基板 Pending JP2011507276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/001,267 US20090146295A1 (en) 2007-12-11 2007-12-11 Ceramic substrate having thermal via
PCT/US2008/086338 WO2009076494A2 (en) 2007-12-11 2008-12-11 Ceramic substrate having thermal via

Publications (2)

Publication Number Publication Date
JP2011507276A true JP2011507276A (ja) 2011-03-03
JP2011507276A5 JP2011507276A5 (ja) 2012-01-19

Family

ID=40637680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538144A Pending JP2011507276A (ja) 2007-12-11 2008-12-11 サーマルビアを有するセラミック基板

Country Status (5)

Country Link
US (1) US20090146295A1 (ja)
JP (1) JP2011507276A (ja)
CN (1) CN101874299B (ja)
TW (1) TW201023307A (ja)
WO (1) WO2009076494A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US8757874B2 (en) 2010-05-03 2014-06-24 National Instruments Corporation Temperature sensing system and method
WO2012055206A1 (zh) * 2010-10-26 2012-05-03 Yu Jianping 氧化铝/石墨复合陶瓷材料和采用该材料为基板的led光源
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9006770B2 (en) * 2011-05-18 2015-04-14 Tsmc Solid State Lighting Ltd. Light emitting diode carrier
US8908383B1 (en) * 2012-05-21 2014-12-09 Triquint Semiconductor, Inc. Thermal via structures with surface features
US9318466B2 (en) * 2014-08-28 2016-04-19 Globalfoundries Inc. Method for electronic circuit assembly on a paper substrate
EP3850319B1 (de) * 2018-11-09 2023-07-12 Siemens Energy Global GmbH & Co. KG Anordnung zum ermitteln der temperatur einer oberfläche
CN117769163B (zh) * 2023-12-26 2024-05-31 江苏富乐华半导体科技股份有限公司 一种铝薄膜电路基板制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335521A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 半導体装置
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置
JP2004165291A (ja) * 2002-11-11 2004-06-10 Tokuyama Corp ビアホール付きセラミック基板及びその製造方法
JP2007031229A (ja) * 2005-07-28 2007-02-08 Tdk Corp 窒化アルミニウム基板の製造方法及び窒化アルミニウム基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59230741A (ja) * 1983-06-15 1984-12-25 株式会社日立製作所 形状記憶複合材料
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH07221218A (ja) * 1994-02-03 1995-08-18 Toshiba Corp 半導体装置
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5558267A (en) * 1995-03-31 1996-09-24 Texas Instruments Incorporated Moat for die pad cavity in bond station heater block
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6247228B1 (en) * 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
US6395998B1 (en) * 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
DE10051547A1 (de) * 2000-10-18 2002-04-25 Bosch Gmbh Robert Baugruppenträger für elektrische/elektronische Bauelemente
US6750516B2 (en) * 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US7152312B2 (en) * 2002-02-11 2006-12-26 Adc Dsl Systems, Inc. Method for transmitting current through a substrate
US6977346B2 (en) * 2002-06-10 2005-12-20 Visteon Global Technologies, Inc. Vented circuit board for cooling power components
US6958542B2 (en) * 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
US7286359B2 (en) * 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US7786567B2 (en) * 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
TW200644757A (en) * 2005-04-19 2006-12-16 Tdk Corp Multilayer ceramic substrate and production method thereof
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Tdk株式会社 配線構造及びその形成方法並びにプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335521A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 半導体装置
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置
JP2004165291A (ja) * 2002-11-11 2004-06-10 Tokuyama Corp ビアホール付きセラミック基板及びその製造方法
JP2007031229A (ja) * 2005-07-28 2007-02-08 Tdk Corp 窒化アルミニウム基板の製造方法及び窒化アルミニウム基板

Also Published As

Publication number Publication date
TW201023307A (en) 2010-06-16
CN101874299A (zh) 2010-10-27
WO2009076494A3 (en) 2009-07-30
CN101874299B (zh) 2012-04-04
US20090146295A1 (en) 2009-06-11
WO2009076494A2 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
JP2011507276A (ja) サーマルビアを有するセラミック基板
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP4507012B2 (ja) 多層セラミック基板
KR20110103307A (ko) 발광 장치
JP6724481B2 (ja) セラミック基板及びその製造方法
WO2002043455A1 (en) Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
WO2006064793A1 (ja) メタライズドセラミック基板の製造方法
JP2001015869A (ja) 配線基板
JP4632116B2 (ja) セラミックス回路基板
JP2004160549A (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP3377928B2 (ja) 回路基板
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP2692332B2 (ja) 窒化アルミニウム基板の製造方法
JPH06143239A (ja) セラミックス基板の製造方法
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP5284227B2 (ja) 静電チャック及び静電チャックの製造方法
WO2022014411A1 (ja) 発光素子用基板
JPH0997862A (ja) 高強度回路基板およびその製造方法
JP2019178054A (ja) コア材及び放熱基板
JP2012186327A (ja) セラミック基板、及び、そのセラミック基板の製造方法
JP2014168053A (ja) 回路基板およびこれを備える電子装置
JP2001230350A (ja) 放熱用金属板の製造方法
JP3909182B2 (ja) ガラスセラミック基板の製造方法
JP3850243B2 (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130329