JP2011507276A - サーマルビアを有するセラミック基板 - Google Patents
サーマルビアを有するセラミック基板 Download PDFInfo
- Publication number
- JP2011507276A JP2011507276A JP2010538144A JP2010538144A JP2011507276A JP 2011507276 A JP2011507276 A JP 2011507276A JP 2010538144 A JP2010538144 A JP 2010538144A JP 2010538144 A JP2010538144 A JP 2010538144A JP 2011507276 A JP2011507276 A JP 2011507276A
- Authority
- JP
- Japan
- Prior art keywords
- thermal via
- ceramic substrate
- reinforcing structure
- height
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
(i)補強構造の高さaとサーマルビアの高さhに関して、a/hが0.1〜0.8の範囲内である。
(ii)補強構造の上部面積bとサーマルビアの開口面積sに関して、b/sが0.10〜0.80の範囲内である。
(iii)サーマルビアの開口面積sとサーマルビアの側面積tに関して、t/sが4.0以下である。
仕様(i)において、「補強構造の高さa」は、セラミック基板の垂直方向(厚さ方向)でのサーマルビア内の補強構造の高さである。仕様(i)における「サーマルビアの高さh」は、垂直方向(厚さ方向)でのセラミック基板のサーマルビア(スルーホール)の高さである。「補強構造の高さa」および「サーマルビアの高さh」を、図2A〜図2Hを参照して具体的に説明する。しかし、図2は例にすぎず、本発明はそれに限定されない。図2Aおよび図2Bは、本発明で望ましい上述した図1におけるものと同じ補強構造を有するサーマルビアを示し、図2Cおよび図2Dは、補強構造を有さないサーマルビアを示し、図2Eおよび図2Fは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図2Gおよび図2Hは、補強構造を有する一例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである一例を示す。図2B、図2D、図2F、および図2Gで、断面は、それぞれ上面図でのa−a’線断面およびd−d’線断面である。
仕様(ii)における「補強構造の上部面積b」は、サーマルビアの上部開口の側を向いた補強構造の上部の面積を表す。仕様(ii)における「サーマルビアの開口面積s」は、セラミック基板のサーマルビアの上部開口の面積を表す。「補強構造の上部面積b」を、図3A〜図3Dを参照して具体的に説明し、「サーマルビアの開口面積s」を、図4A〜図4Hを参照して具体的に説明する。しかし、図3および図4は例にすぎず、本発明はそれらに限定されない。図3Aおよび図4Aは、本発明で望ましい上述した図1におけるものと同じ補強構造を有するサーマルビアを示し、図4Cは、補強構造を有さないサーマルビアの一例を示し、図4Eは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図3Cおよび図4Gは、補強構造を有する例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである例を示す。図3Aおよび図3Cでは、断面は、それぞれ上面図のa−a’線断面およびb−b’線断面であり、図4Aおよび図4Gでは、断面は、それぞれ上面図のa−a’線断面およびd−d’線断面である。
仕様(iii)における「サーマルビアの開口面積s」は、上の仕様(ii)について説明したのと同様である。仕様(iii)における「サーマルビアの側面積t」は、サーマルビアの全体の側面と、補強構造があればその側面とを含む面積である。「サーマルビアの側面積t」を、図5A〜図5Eを参照してより詳細に説明する。しかし、図5は一例にすぎず、本発明はそれに限定されない。図5Aは、図1におけるものと同様の本発明で望ましい補強構造を有するサーマルビアの一例を示し、図5Dは、補強構造を有さないサーマルビアの一例を示し、図5Fは、サーマルビアの側面にステップ202(これは補強構造でない)を有する一例を示し、図5Hは、補強構造を有する一例であって、補強構造が、サーマルビアを複数の穴に分割し、サーマルビアの高さhと同じ高さである一例を示す。図5Aでは、断面(5B)および(5C)は、それぞれ上面図でのa1−a1’線断面図およびa2−a2’線断面図であり、図5Hでは、断面は、上面図でのd−d’線断面図である。
金属は、特に限定されないが、銀、パラジウム、金、白金、銅、アルミニウム、およびニッケルからなる群から選択される1つまたは複数の金属を含む材料であることが好ましい。これらの金属は、球やフレークなどを含めた様々な形状で使用されることがある。金属の平均粒径は、特に限定されないが、好ましくは0.5〜8μmであり、より好ましくは1〜6μmである。
上述した金属に加えて、充填剤組成物は、熱伝導性材料を含むことがある。金属以外の熱伝導性材料は、特に限定されないが、炭化珪素(SiC)、窒化アルミニウム(AlN)、ダイヤモンド、およびグラファイトからなる群から選択されることが好ましい。
ビヒクルのタイプは特に限定されない。例えば、バインダ樹脂(エチルセルロース樹脂、アクリル樹脂、ロジン変性樹脂、ポリビニルブチラール樹脂など)と有機溶媒(ブチルカルビトールアセテート(BCA)、テルピネオール、エステルアルコール、BC、TPOなど)との有機混合物をビヒクルとして使用することができる。
2インチの正方形であり、厚さ0.635mmのAlN基板(Asahi Technoglass基板230W/m・K)を使用した。
図10に示される形状および寸法の4つのビアホールを、各AlN基板上にサンドブラストによって形成した。
銀:パラジウム=95:5の組成比を有する金属92wt%と、ビヒクル(セルロースビヒクル)8wt%とを計量し、ミキサーで完全に撹拌し、次いで3本ロールミルを用いて分散させることによって充填剤組成物を調製した。この充填剤組成物を、印刷によってビアホール内に充填し、乾燥させ、焼成して、充填剤を提供した。
以下の条件下で、上述した充填剤組成物を基板のビアホール内に充填し、乾燥させ、焼成した。
印刷:厚さ150μmのステンレス鋼金属マスク、Newlong自動プリンタ、平坦ウレタンスキージ(硬度70)を使用した。
乾燥:ボックス型空気オーブン内で100℃で20分
焼成:10分、ピーク温度550℃、ベルトオーブン
ビアホールが充填された得られた基板を表面研磨した。研磨プロセスは、4つのステップ、すなわち、基板表面の薄層を除去するための平面研削、ラップ仕上げ、研磨、および超音波洗浄からなるものであった。ラップ仕上げは、粗い自由研磨粉を使用する研磨プロセスである。研磨は、微細な自由研磨粉を使用する研磨プロセスである。超音波洗浄は、表面から余剰な微細粒子を除去するために行う。超音波洗浄後、表面研磨後に充填剤が残っていた場所の数を数えた。
Claims (8)
- 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板であって、
前記セラミック基板が、前記サーマルビアの開口を2つ以上の区域に分割する補強構造を有し、前記補強構造の高さが前記サーマルビアの高さよりも小さい
セラミック基板。 - 前記補強構造の高さを「a」、前記サーマルビアの高さを「h」として、a/hが0.1〜0.8であり、前記補強構造の上部面積を「b」、前記サーマルビアの開口面積を「s」として、b/sが0.10〜0.80であり、前記サーマルビアの開口面積を「s」、サーマルビアの側面積を「t」として、t/sが4.0以下である請求項1に記載のセラミック基板。
- 前記セラミック基板が、アルミナ、窒化アルミニウム、酸化ジルコニア、およびガラスからなる群から選択される無機化合物から形成される請求項1に記載のセラミック基板。
- 銀、パラジウム、金、白金、銅、アルミニウム、およびニッケルからなる群から選択される1つまたは複数の金属を含む材料が前記サーマルビアに充填される請求項1に記載のセラミック基板。
- 良好な熱伝導性を有し、炭化珪素(SiC)、窒化アルミニウム(AlN)、ダイヤモンド、およびグラファイトからなる群から選択される材料も前記サーマルビアに充填される請求項4に記載のセラミック基板。
- 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するための方法であって、
(1)セラミック基板を提供するステップと、
(2)サンドブラストまたはレーザもしくは電子ビーム切断によって、前記セラミック基板に、補強構造を有するサーマルビアを形成するステップとを含み、前記補強構造が、前記サーマルビアの開口を2つ以上に分割し、前記補強構造の高さが前記サーマルビアの高さよりも小さい
方法。 - 外部に放熱するために基板を貫通するサーマルビアを有するセラミック基板を製造するための方法であって、前記サーマルビアが補強構造を有し、
(1)サーマルビアの開口を2つ以上に分割する補強構造を設けずに形成されたサーマルビアを有するセラミック未加工シート(a)と、サーマルビアの開口を2つ以上に分割する補強構造を設けて形成されたセラミック未加工シート(b)とを準備するステップと、
(2)前記セラミック未加工シートを一体に積層し、それにより、前記サーマルビアの開口を2つ以上に分割し、前記サーマルビアの高さよりも小さい高さの補強構造を有する積層未加工シートを形成するステップと、
(3)前記積層未加工シートを焼成するステップと
を含む方法。 - 請求項1に記載のセラミック基板を備える電子コンポーネント。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/001,267 US20090146295A1 (en) | 2007-12-11 | 2007-12-11 | Ceramic substrate having thermal via |
PCT/US2008/086338 WO2009076494A2 (en) | 2007-12-11 | 2008-12-11 | Ceramic substrate having thermal via |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011507276A true JP2011507276A (ja) | 2011-03-03 |
JP2011507276A5 JP2011507276A5 (ja) | 2012-01-19 |
Family
ID=40637680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010538144A Pending JP2011507276A (ja) | 2007-12-11 | 2008-12-11 | サーマルビアを有するセラミック基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090146295A1 (ja) |
JP (1) | JP2011507276A (ja) |
CN (1) | CN101874299B (ja) |
TW (1) | TW201023307A (ja) |
WO (1) | WO2009076494A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101491138B1 (ko) * | 2007-12-12 | 2015-02-09 | 엘지이노텍 주식회사 | 다층 기판 및 이를 구비한 발광 다이오드 모듈 |
US20100140790A1 (en) * | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Chip having thermal vias and spreaders of cvd diamond |
US8757874B2 (en) | 2010-05-03 | 2014-06-24 | National Instruments Corporation | Temperature sensing system and method |
WO2012055206A1 (zh) * | 2010-10-26 | 2012-05-03 | Yu Jianping | 氧化铝/石墨复合陶瓷材料和采用该材料为基板的led光源 |
KR101289186B1 (ko) * | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US9006770B2 (en) * | 2011-05-18 | 2015-04-14 | Tsmc Solid State Lighting Ltd. | Light emitting diode carrier |
US8908383B1 (en) * | 2012-05-21 | 2014-12-09 | Triquint Semiconductor, Inc. | Thermal via structures with surface features |
US9318466B2 (en) * | 2014-08-28 | 2016-04-19 | Globalfoundries Inc. | Method for electronic circuit assembly on a paper substrate |
EP3850319B1 (de) * | 2018-11-09 | 2023-07-12 | Siemens Energy Global GmbH & Co. KG | Anordnung zum ermitteln der temperatur einer oberfläche |
CN117769163B (zh) * | 2023-12-26 | 2024-05-31 | 江苏富乐华半导体科技股份有限公司 | 一种铝薄膜电路基板制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335521A (ja) * | 1997-05-28 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2003338577A (ja) * | 2002-05-21 | 2003-11-28 | Murata Mfg Co Ltd | 回路基板装置 |
JP2004165291A (ja) * | 2002-11-11 | 2004-06-10 | Tokuyama Corp | ビアホール付きセラミック基板及びその製造方法 |
JP2007031229A (ja) * | 2005-07-28 | 2007-02-08 | Tdk Corp | 窒化アルミニウム基板の製造方法及び窒化アルミニウム基板 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59230741A (ja) * | 1983-06-15 | 1984-12-25 | 株式会社日立製作所 | 形状記憶複合材料 |
US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
JPH07221218A (ja) * | 1994-02-03 | 1995-08-18 | Toshiba Corp | 半導体装置 |
US5802699A (en) * | 1994-06-07 | 1998-09-08 | Tessera, Inc. | Methods of assembling microelectronic assembly with socket for engaging bump leads |
US5558267A (en) * | 1995-03-31 | 1996-09-24 | Texas Instruments Incorporated | Moat for die pad cavity in bond station heater block |
JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
US6247228B1 (en) * | 1996-08-12 | 2001-06-19 | Tessera, Inc. | Electrical connection with inwardly deformable contacts |
US6395998B1 (en) * | 2000-09-13 | 2002-05-28 | International Business Machines Corporation | Electronic package having an adhesive retaining cavity |
DE10051547A1 (de) * | 2000-10-18 | 2002-04-25 | Bosch Gmbh Robert | Baugruppenträger für elektrische/elektronische Bauelemente |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
US7152312B2 (en) * | 2002-02-11 | 2006-12-26 | Adc Dsl Systems, Inc. | Method for transmitting current through a substrate |
US6977346B2 (en) * | 2002-06-10 | 2005-12-20 | Visteon Global Technologies, Inc. | Vented circuit board for cooling power components |
US6958542B2 (en) * | 2002-09-03 | 2005-10-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
US7286359B2 (en) * | 2004-05-11 | 2007-10-23 | The U.S. Government As Represented By The National Security Agency | Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing |
US7786567B2 (en) * | 2004-11-10 | 2010-08-31 | Chung-Cheng Wang | Substrate for electrical device and methods for making the same |
TW200644757A (en) * | 2005-04-19 | 2006-12-16 | Tdk Corp | Multilayer ceramic substrate and production method thereof |
US7554193B2 (en) * | 2005-08-16 | 2009-06-30 | Renesas Technology Corp. | Semiconductor device |
JP4331769B2 (ja) * | 2007-02-28 | 2009-09-16 | Tdk株式会社 | 配線構造及びその形成方法並びにプリント配線板 |
-
2007
- 2007-12-11 US US12/001,267 patent/US20090146295A1/en not_active Abandoned
-
2008
- 2008-12-11 JP JP2010538144A patent/JP2011507276A/ja active Pending
- 2008-12-11 CN CN2008801186744A patent/CN101874299B/zh not_active Expired - Fee Related
- 2008-12-11 WO PCT/US2008/086338 patent/WO2009076494A2/en active Application Filing
- 2008-12-12 TW TW097148703A patent/TW201023307A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335521A (ja) * | 1997-05-28 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2003338577A (ja) * | 2002-05-21 | 2003-11-28 | Murata Mfg Co Ltd | 回路基板装置 |
JP2004165291A (ja) * | 2002-11-11 | 2004-06-10 | Tokuyama Corp | ビアホール付きセラミック基板及びその製造方法 |
JP2007031229A (ja) * | 2005-07-28 | 2007-02-08 | Tdk Corp | 窒化アルミニウム基板の製造方法及び窒化アルミニウム基板 |
Also Published As
Publication number | Publication date |
---|---|
TW201023307A (en) | 2010-06-16 |
CN101874299A (zh) | 2010-10-27 |
WO2009076494A3 (en) | 2009-07-30 |
CN101874299B (zh) | 2012-04-04 |
US20090146295A1 (en) | 2009-06-11 |
WO2009076494A2 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011507276A (ja) | サーマルビアを有するセラミック基板 | |
JP5664625B2 (ja) | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 | |
JP4507012B2 (ja) | 多層セラミック基板 | |
KR20110103307A (ko) | 발광 장치 | |
JP6724481B2 (ja) | セラミック基板及びその製造方法 | |
WO2002043455A1 (en) | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body | |
JP4926789B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
WO2006064793A1 (ja) | メタライズドセラミック基板の製造方法 | |
JP2001015869A (ja) | 配線基板 | |
JP4632116B2 (ja) | セラミックス回路基板 | |
JP2004160549A (ja) | セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板 | |
JP3377928B2 (ja) | 回路基板 | |
JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
JP2692332B2 (ja) | 窒化アルミニウム基板の製造方法 | |
JPH06143239A (ja) | セラミックス基板の製造方法 | |
JP6160037B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 | |
JP5284227B2 (ja) | 静電チャック及び静電チャックの製造方法 | |
WO2022014411A1 (ja) | 発光素子用基板 | |
JPH0997862A (ja) | 高強度回路基板およびその製造方法 | |
JP2019178054A (ja) | コア材及び放熱基板 | |
JP2012186327A (ja) | セラミック基板、及び、そのセラミック基板の製造方法 | |
JP2014168053A (ja) | 回路基板およびこれを備える電子装置 | |
JP2001230350A (ja) | 放熱用金属板の製造方法 | |
JP3909182B2 (ja) | ガラスセラミック基板の製造方法 | |
JP3850243B2 (ja) | ガラスセラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121012 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130329 |