JP2011249432A5 - - Google Patents

Claims (8)

1. 熱処理することにより強誘電体材料となるゾルゲル溶液を準備する第１工程と、
   基材上に前記ゾルゲル溶液を塗布することにより、前記強誘電体材料の前駆体組成物層を形成する第２工程と、
   前記前駆体組成物層を１２０℃〜２５０℃の範囲内にある第１温度で乾燥させる第３工程と、
   前記前駆体組成物層を前記第１温度よりも高く、かつ、１５０℃〜３００℃の範囲内にある第２温度に加熱した状態で前記前駆体組成物層に対して型押し加工を施す第４工程と、
   前記前駆体組成物層を前記第２温度よりも高い第３温度で熱処理することにより、前記前駆体組成物層から強誘電体材料層を形成する第５工程とをこの順序で含むことを特徴とする強誘電体材料層の製造方法。
2. 請求項１に記載の強誘電体材料層の製造方法において、
   前記第１温度は、１２０℃〜２００℃の範囲内にあり、
   前記第２温度は、前記第１温度よりも高く、かつ、１７５℃〜３００℃の範囲内にあることを特徴とする強誘電体材料層の製造方法。
3. 請求項１又は２に記載の強誘電体材料層の製造方法において、
   前記第４工程においては、１ＭＰａ〜２０ＭＰａの範囲内にある圧力で型押し加工を施すことを特徴とする強誘電体材料層の製造方法。
4. ソース電極及びドレイン電極と、
   前記ソース電極と前記ドレイン電極との間に位置するチャネル層と、
   前記チャネル層の導通状態を制御するゲート電極と、
   前記ゲート電極と前記チャネル領域との間に形成され強誘電体材料からなるゲート絶縁層とを備える薄膜トランジスタであって、
   前記ゲート絶縁層は、請求項１〜３のいずれかに記載の強誘電体材料層の製造方法を用いて形成されたものであることを特徴とする薄膜トランジスタ。
5. ソース領域及びドレイン領域並びにチャネル領域を含む酸化物導電体層と、前記チャネル領域の導通状態を制御するゲート電極と、前記ゲート電極と前記チャネル領域との間に形成され強誘電体材料からなるゲート絶縁層とを備え、前記チャネル領域の層厚が、前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄い薄膜トランジスタであって、
   前記ゲート絶縁層は、請求項１〜３のいずれかに記載の強誘電体材料層の製造方法を用いて形成されたものであることを特徴とする薄膜トランジスタ。
6. 請求項５に記載の薄膜トランジスタにおいて、
   前記チャネル領域の層厚が前記ソース領域の層厚及び前記ドレイン領域の層厚よりも薄い前記酸化物導電体層は、型押し成形技術を用いて形成されたものであることを特徴とする薄膜トランジスタ。
7. 請求項５又は６に記載の薄膜トランジスタにおいて、
   前記チャネル領域のキャリア濃度及び層厚は、前記薄膜トランジスタがオフ状態のときに、前記チャネル領域全体が空乏化するような値に設定され、かつ
   前記チャネル領域のキャリア濃度は、１×１０ ^１５ ｃｍ ^−３ 〜１×１０ ^２１ ｃｍ ^−３ の範囲内にあり、
   前記チャネル領域の層厚は、５ｎｍ〜１００ｎｍの範囲内にあることを特徴とする薄膜トランジスタ。
8. キャビティ部材と、
   前記キャビティ部材の一方側に取り付けられ、圧電体層が形成された振動板と、
   前記キャビティ部材の他方側に取り付けられ、ノズル孔が形成されたノズルプレートと、
   前記キャビティ部材、前記振動板及び前記ノズルプレートによって画成されるインク室とを備える圧電式インクジェットヘッドであって、
   前記圧電体層は、請求項１〜３のいずれかに記載の強誘電体材料層の製造方法を用いて形成されたものであることを特徴とする圧電式インクジェットヘッド。