JP2011248302A - メモリ性液晶装置 - Google Patents

Abstract

【課題】メモリ性のある強誘電性液晶パネルにおいて、画像データの更新毎にリセット動作による画面のちらつきのない駆動方法を提供する。
【解決手段】２つのフィールド期間で１つの表示画面を構成し、第１のフィールド期間では強誘電性液晶の一方の安定状態を選択するようにセレクト電圧を印加し、第２のフィールド期間では強誘電性液晶の他方の安定状態を選択するようにセレクト電圧を印加する。
【選択図】図１

Description

本発明は、メモリ性液晶パネルに関するものであり、特に液晶の２つの安定状態によるメモリ性効果を利用することによって、低消費電力であり、さらに表示品質の高い液晶装置に関するものである。

近年注目されている電子書籍や電子新聞などにおいて、表示品質を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶として、強誘電性液晶、コレステリック液晶等が知られている。

ここで、液晶パネルを駆動する方法について、メモリ性液晶として強誘電性液晶を用いて説明する。図２は、一般的な液晶パネルの構成を示す断面図である。図２に示すように、液晶パネル２０は、約２μｍの厚さの液晶層２１を挟持した一対のガラス基板２４ａ、２４ｂと、これら２枚のガラス基板２４ａ、２４ｂを接着するシール剤２５とで構成されている。ガラス基板２４ａ、２４ｂのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極（ＩＴＯ）２３ａ、２３ｂが形成されており、その上に配向膜２２ａ、２２ｂが配置され、配向処理が成されている。

さらに、一方のガラス基板（以下、第１のガラス基板とする）２４ａの外側には、第１の偏光板２６ａが設置されている。他方のガラス基板（以下、第２のガラス基板とする）２４ｂの外側には、第１の偏光板２６ａと偏光軸が９０°異なるようにして第２の偏光板２６ｂが設置されている。この第１の偏光板２６ａの外側には、図示しない反射板を配置してもよい。また、第１の偏光板２６ａと反射板の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板を半透過反射板として第１の偏光板２６ａの内側に配置してもよい。

次に、強誘電性液晶の電気光学効果について説明する。図３は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は２つの安定状態（強誘電状態）を持ち、その２つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第１の強誘電状態（ＯＮ状態）あるいは第２の強誘電状態（ＯＦＦ状態）を選択することができる。すなわち初期（電圧無印加）時には、第１あるいは第２の強誘電状態で安定して存在するが、電圧がＶ１を超えてＶ２まで印加されると、第１の強誘電状態になる。その状態から印加電圧を徐々に下げても第１の強誘電状態を維持する。さらに電圧をＶ３からＶ４を超えて印加することで液晶分子は第２の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第２の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持（メモリ）できる。

図４は強誘電性液晶をマトリクス型の画素（例えば３×３）に形成したときの液晶パネルの平面図である。図４に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極群Ｘ１〜Ｘ３を１ライン毎に、例えばＸ１、Ｘ２、・・・と、走査電極駆動回路（図示せず）から走査電圧波形として電圧が順次印加され、それに同期して信号電極群Ｙ１〜Ｙ３へ信号電極駆動回路（図示せず）から信号電圧波形として電圧が並列に印加される。なお、信号電圧波形は画素に表示される内容に応じ変化する。

このとき、例えば、ＯＮ状態のときに白表示、ＯＦＦ状態のときに黒表示になるように、図２で図示した液晶パネルの外側に配置した一対の偏光板２６ａ、２６ｂをそれぞれの吸収軸がクロスニコルになるように配置する。

一般に強誘電性液晶を用いた液晶ディスプレイの駆動方法では、全ての画素を２つの安定状態のどちらかの状態、つまり、黒表示か白表示かに設定するリセット期間と、表示データに基づく黒表示または白表示を決定する選択期間と、この選択期間で決定した表示を維持する非選択期間より構成されている。リセット期間では、選択期間の前に配置され、表示を実施する前に表示データに関わらず、全ての画素を２つの安定状態のどちらかの状態、つまり、黒表示か白表示となるようにリセットパルスが印加される。このように、リセット期間では、全ての画素を一旦黒表示、または白表示とし、前の表示状態をキャンセルするので、選択期間の選択パルスを印加する際に、常に安定して、黒表示または白表示を行うことが可能となり、コントラストのよい表示を実施することができる。

リセット期間で印加されるリセットパルスは、液晶層へ印加される電圧の極性が偏るのを防ぐため、従来の駆動方法では、正負の両極性パルスが用いられていた。しかしながら、両極性パルスを印加すると、リセットパルスを波高値で制御した場合には、リセット期間内で、閾値以上の両極性パルスが必要となるため、電圧を出力するドライバＩＣの耐圧を大きくしなければならない、といった問題点があった。このような、問題点を解決するため、リセット期間を設けない駆動方法が提案されている（例えば、特許文献１参照。）。

この特許文献１に開示されている従来の駆動方法について、図５を用いて説明する。図５には、図４に示した強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白表示から黒表示、２行１列の画素Ｐｉｘ（２，１）を黒表示から白表示とする駆動波形を示している。

図５は、強誘電性液晶パネルを駆動するための走査電圧波形ＴＰ１、ＴＰ２と信号電圧波形ＳＧ１および画素Ｐｉｘ（１，１）、画素Ｐｉｘ（２，１）に印加する合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）と、それぞれの画素における透過率曲線ＴＶ（１，１）、ＴＶ（２，１）を示したものである。横軸は時間であり、縦軸は各電圧波形に関しては電圧、透過率曲線に関しては透過率を示したものである。なお、透過率曲線ＴＶ（１，１）、ＴＶ（２，１）は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。

第１の走査期間では、ＴＰ１の選択期間において、走査電極Ｘ１に選択電圧−Ｖｒ／＋Ｖｒの双極性パルスが印加され、ＳＧ１の同期間において信号電極Ｙ１には信号電圧０Ｖ／＋Ｖｃの片極性パルスが印加され、ＴＰ２の選択期間において、走査電極Ｘ２に選択電圧＋Ｖｒ／−Ｖｒの双極性パルスが印加され、ＳＧ１の同期間において信号電極Ｙ１には信号電圧０Ｖ／−Ｖｃの片極性パルスが印加される。

これにより、画素Ｐｉｘ（１，１）にはＴＰ１の選択期間の前半部はＴＰ１とＳＧ１の差分の電圧−Ｖｓｗとなり、図３の閾値電圧Ｖ４を超え、第２の強誘電状態すなわち黒表示となる。次にＴＰ１の選択期間の後半部はＴＰ１とＳＧ１の差分の電圧＋Ｖｍｅとなるが、図３の閾値電圧Ｖ１を超えないので、第２の強誘電状態すなわち黒表示のままである。同様に、画素Ｐｉｘ（２，１）にはＴＰ２の選択期間の前半部はＴＰ２とＳＧ１の差分の電圧＋Ｖｓｗとなり、図３の閾値電圧Ｖ２を超え、第１の強誘電状態すなわち白表示となる。次にＴＰ２の選択期間の後半部はＴＰ２とＳＧ１の差分の電圧−Ｖｍｅとなるが、図３の閾値電圧Ｖ３を超えないので、第１の強誘電状態すなわち白表示のままである。

非選択期間では、走査電圧波形ＴＰ１、ＴＰ２に図示するように、走査電極Ｘ１、Ｘ２に電圧０Ｖが印加され、信号電圧波形ＳＧ１に図示するように信号電極Ｙ１に表示内容に応じた信号電圧０Ｖ／＋Ｖｃあるいは０Ｖ／−Ｖｃの片極性パルスが印加される。合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）で示す通り、非選択期間では、信号電圧波形ＳＧ１、ＳＧ２がそのまま反映され、０Ｖ／−Ｖｃあるいは０Ｖ／＋Ｖｃのパルス列がＰｉｘ（１，１）、Ｐｉｘ（２，１）に印加される。ＴＳ（１，１）では、図３の閾値電圧Ｖ１を超えないので、ＴＰ１の選択期間で決定された第２の強誘電状態を維持し、黒表示が持続される。ＴＳ（２，１）では、図３の閾値電圧Ｖ３を超えないので、ＴＰ２の選択期間で決定された第１の強誘電状態を維持し、白表示が持続される。

同じ表示を繰り返す場合、第２の走査期間では、ＴＰ１の選択期間において、走査電極Ｘ１に選択電圧＋Ｖｒ／−Ｖｒの双極性パルスが印加され、信号電極Ｙ１には信号電圧−Ｖｃ／０Ｖの片極性パルスが印加され、ＴＰ２の選択期間において、走査電極Ｘ２に選択電圧−Ｖｒ／＋Ｖｒの双極性パルスが印加され、信号電極Ｙ１には信号電圧＋Ｖｃ／０Ｖの片極性パルスが印加される。

これにより、画素Ｐｉｘ（１，１）にはＴＰ１の選択期間の前半部はＴＰ１とＳＧ１の差分の電圧＋Ｖｒｃとなり、図３の閾値電圧Ｖ２を超え、第１の強誘電状態すなわち白表示となるが、ＴＰ１の選択期間の後半部でＴＰ１とＳＧ１の差分の電圧−Ｖｓｗとなり、図３の閾値電圧Ｖ４を超え、第２の強誘電状態すなわち黒表示になる。同様に、画素Ｐｉｘ（２，１）にはＴＰ２の選択期間の前半部はＴＰ２とＳＧ１の差分の電圧−Ｖｒｃとなり、図３の閾値電圧Ｖ４を超え、第２の強誘電状態すなわち黒表示となるが、ＴＰ２の選択期間の後半部はＴＰ２とＳＧ１の差分の電圧＋Ｖｓｗとなり、図３の閾値電圧Ｖ２を超え、第１の強誘電状態すなわち白表示になる。

非選択期間では、走査電極Ｘ１、Ｘ２に電圧０Ｖが印加され、信号電極Ｙ１に表示内容に応じた信号電圧−Ｖｃ／０Ｖあるいは＋Ｖｃ／０Ｖの片極性パルスが印加される。合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）で示す通り、非選択期間では、信号電圧波形ＳＧ１、ＳＧ２がそのまま反映され、＋Ｖｃ／０Ｖあるいは−Ｖｃ／０Ｖのパルス列がＰｉｘ（１，１）、Ｐｉｘ（２，１）に印加される。ＴＳ（１，１）では、図３の閾値電圧Ｖ１を超えないので、ＴＰ１の選択期間で決定された第２の強誘電状態を維持し、黒表示が持続される。ＴＳ（２，１）では、図３の閾値電圧Ｖ３を超えないので、ＴＰ２の選択期間で決定された第１の強誘電状態を維持し、白表示が持続される。

これにより、特許文献１の駆動方法は、選択期間においては、ヒステリシス領域内の電圧波高値を有する極性順序が同じ双極性パルスだけで白、黒の表示が可能となり、さらに、走査電極側の駆動用ドライバＩＣは、強誘電性液晶のスイッチング閾値の２倍の電圧で済むことから走査電極側の駆動用ドライバＩＣの負担が軽減されることが示されている。

特開２０００−５６２９３号公報（第７頁、第１図）

しかしながら、従来技術のリセットのない駆動波形は、連続的なフリッカは低減可能であるが、画面を更新するとき、つまり第の走査期間と第２の走査期間の中の２回の選択期間にて極性反転を実施しているため、２回目の選択期間では、白黒（あるいは黒白）の瞬間的なちらつきが生じていた。

また、走査電極側の駆動用ドライバＩＣの耐圧もスイッチング閾値の２倍の電圧が必要となっていた。さらに、正負の双極性のパルスで駆動するために、走査電極側の駆動用ドライバＩＣの回路が複雑になるなどの問題があった。本発明は、耐圧性が低く、簡易な駆動用ドライバＩＣの回路を用いても、ちらつきが生じない表示品質が良好なメモリ性液晶表示装置を提供することを目的とする。

上述した課題を解決し目的を達成するために本発明のメモリ性液晶表示装置は以下の構成を採用する。一対の基板間に、２つの安定状態を持つメモリ性液晶を挟持し、複数の画素を配置した液晶装置であって、画素へのデータの書き込みは、第１フィールド期間と第２フィールド期間との２つのフィールド期間において、駆動回路が画素へ電圧を印加することによって実行され、駆動回路は、画素へ書き込まれる前記データが、２つの安定状態のうち、一方の安定状態である場合には、第１フィールド期間にて、一方の安定状態へメモリ性液晶が転移するセレクト電圧を画素へ印加し、第２フィールド期間では、第１フィールド期間で転移した状態を維持し、書き込まれるデータが、２つの安定状態のうち、他方の安定状態である場合には、第１フィールド期間では、第１フィールド期間より前の状態をそのまま維持し、第２フィールド期間にて、メモリ性液晶が他方の安定状態へ転移するセレクト電圧を画素へ印加することを特徴とする。

また、２つのフィールド期間は、選択期間と非選択期間とからなり、第１フィールド期間の選択期間で、一方の安定状態を選択し、第２フィールド期間の選択期間で、他方の安定状態を選択することを特徴とする。また、これらの画素は、一対の基板の一方の基板に配置された複数の走査電極と、他方の基板に配置された複数の信号電極とが対向した部分よりなり、駆動回路によって、走査電極には電圧ゼロと正または負の単一極性の電圧で構成される電圧波形の走査電圧が印加され、かつ信号電極にも電圧ゼロと走査電圧と同極性の単一極性の電圧で構成される電圧波形の信号電圧が印加され、画素に印加される電圧は走査電圧と信号電圧の合成電圧波形で構成され、第１フィールド期間及び第２フィールド期間における合成電圧波形の極性は、各フィールド期間内で、極性反転していることを特徴とする。

本発明によれば、表示画面を更新するときに、双極性パルスを用いずに、データの書き込みが行われるため、その表示品質を著しく低下させる原因となるちらつきがなくすことができる。画面更新に費やす時間は２走査期間必要になるが、１／４デューティ駆動程度の低分割のセグメント表示では全く問題にならない。たとえ高分割のドットマトリクス表示であっても白から黒あるいは黒から白へ変化する画素のみが順次変わるため、液晶パネル全体が、表示変化するわけでないので、ちらつきとして認識されない。

また、駆動波形は正あるいは負の片極性のパルスのみで実現できるため、駆動用ドライバＩＣの回路の簡略化が実現できる。さらに、駆動電圧もメモリ性液晶の閾値程度の電圧で済むため低電力化が実現でき、ＩＣの耐圧が低くできるのでＩＣの低コスト化も実現できる。

また、走査電圧波形と信号電圧波形のパルス発生のタイミングが、従来の一般的な駆動波形と異なるだけで、アナログ回路の構成や使用する電源電圧は同一仕様で設計できるため、走査電極側と信号電極側の駆動用ドライバを１チップのＩＣ化するときは特に有効である。

本発明の第１の実施の形態のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。 本発明の液晶表示パネルの構成を示す断面図である。 強誘電性液晶における印加電圧と透過率との関係を示す特性図である。 マトリクス型の画素（例えば３×３）に形成したときの電極構成図と特定画素の表示切り替え状態を示す図である。 従来のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。 マトリクス型の画素に形成したときの電極構成図と特定画素の表示切り替え状態を示す図である。 本発明で駆動したときに液晶パネルに表示されるイメージ図である。 本発明の液晶ドライバＩＣのブロック構成図である。 本発明の第１の実施の形態のセグメントドライバとコモンドライバを説明する動作表である。 本発明の第２の実施の形態のセグメントドライバとコモンドライバを説明する動作表である。 本発明の第２の実施の形態のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。 本発明の第３の実施の形態のセグメントドライバとコモンドライバを説明する動作表である。 本発明の第３の実施の形態のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。

以下に添付図面を参照して、本発明にかかる第１のメモリ性液晶表示装置の実施の形態について詳細に説明する。本実施形態では、メモリ性液晶として、強誘電性液晶を用いる。強誘電性液晶パネルの構成としては、前述した従来の構成を採用することができるので、ここでは説明を省略する。

図６は、強誘電性液晶パネルの４行３列のマトリクス状に配置された画素が、白又は黒のデータが書き込まれる過程を示している。本実施形態では、一方の安定状態を黒データが書き込まれた表示状態としているが、本発明は、白データが書き込まれた状態に設定しても、いずれの場合でも実施できる。図６（ａ）では、画素Ｐｉｘ（１，１）及び画素Ｐｉｘ（３，１）は、白データが書き込まれている状態を示し、画素Ｐｉｘ（２，１）及び画素Ｐｉｘ（４，１）は、黒データが書き込まれている状態を示している。図６（ｂ）は、第１フィールド期間が終了した後の各画素における書き込み状態が示されており、図６（ｃ）は、各画素への書き込みが終了した状態を示している。

図１は、図６における強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白データの表示から、黒データの書き込みを行う場合、及び２行１列の画素Ｐｉｘ（２，１）を黒データの表示から白データの表示とする場合の走査電極駆動回路から出力する走査電圧波形ＴＰ１、ＴＰ２と信号電極駆動回路から出力する信号電圧波形ＳＧ１、及び画素に印加する合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）と強誘電性液晶の透過率曲線ＴＶ（１，１）、ＴＶ（２，１）を示したものである。横軸は全て時間であり、縦軸は各電圧波形に関しては電圧、透過率曲線に関しては強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。画素への書き込みは、２つのフィールド期間（Ｆ１，Ｆ２）で実施され、また、１つのフィールド期間は、表示データに基づく黒表示または白表示を決定する選択期間ＳＥと、この選択期間ＳＥで決定した表示を維持する非選択期間ＮＳＥより構成されている。

図６（ａ）及び（ｂ）に図示したように、１行１列の画素Ｐｉｘ（１，１）は、白データの書き込みモード（白表示）の状態から、第１フィールド期間Ｆ１において、黒データの書き込みモード（黒表示）が行われる。この際、画素Ｐｉｘ（１，１）に印加される電圧波形は、図１に示すように、走査電極波形ＴＰ１における第１フィールド期間Ｆ１の選択期間ＳＥでは、走査電極Ｘ１に電圧ＶＨと０Ｖから構成される４位相のパルスが印加され、同時期の信号電極Ｙ１には信号電極波形ＳＧ１で示すような０Ｖと電圧ＶＳから構成される４位相のパルスが印加される。これにより、画素Ｐｉｘ（１，１）には合成波形ＴＳ（１，１）で示すような電圧＋ＶＨと電圧−ＶＳから構成される４位相のパルスが選択期間ＳＥに印加されるが、最初の選択パルスは、電圧＋ＶＨであるので、図３の閾値電圧Ｖ３を超えず直前の表示状態を維持する。そして、その後のセレクト電圧−ＶＳが液晶層に印加されることで、図３の閾値電圧Ｖ４を超え、第２の強誘電状態となり、透過率曲線ＴＶ（１，１）に図示されるように透過率は下がり、白表示から黒表示に変化する。

次に、第２のフィールド期間Ｆ２において画素Ｐｉｘ（１，１）へ印加される駆動電圧波形を説明する。図６（ｂ）及び（ｃ）に図示したように、１行１列の画素Ｐｉｘ（１，１）は、第２フィールド期間Ｆ２において、第１フィールド期間Ｆ１で書き込まれた黒データの書き込みモード（黒表示）が維持される。

図１の第２フィールド期間Ｆ２における走査電圧波形ＴＰ１及び信号電圧波形ＳＧ１に示すように、基準電位を第１のフィールド期間Ｆ１の０Ｖから、第２のフィールド期間Ｆ２では電圧ＶＳへ変更する。そして、第２のフィールド期間Ｆ２における走査電極波形ＴＰ１の選択期間ＳＥでは、走査電極Ｘ１に電圧ＶＤと電圧ＶＳから構成される４位相のパルスが印加され、同時期の信号電極Ｙ１には信号電極波形ＳＧ１で示すような電圧ＶＳと電圧ＶＨと電圧ＶＤから構成される４位相のパルスが印加される。

これにより、画素Ｐｉｘ（１，１）には合成波形ＴＳ（１，１）で示すような電圧−ＶＨと電圧＋ＶＨから構成される４位相のパルスが印加される。このように、選択期間ＳＥに電圧−ＶＨと電圧＋ＶＨが液晶に印加されても図３の閾値電圧Ｖ１を超えないので、第１フィールド期間Ｆ１で決定した表示状態の第２の強誘電状態（黒表示）が維持され、透過率曲線ＴＶ（１，１）に図示されるように、透過率は下がったまま黒表示を持続する。

このように、画素Ｐｉｘ（１，１）では、画素へ書き込まれるデータが、一方の安定状態である黒表示であったので、第１フィールド期間Ｆ１の期間で、黒表示となる閾値を超える電圧が選択期間ＳＥで印加され、第２フィールド期間Ｆ２の期間では、第１フィールド期間Ｆ１の期間の状態を維持している。

次に、図６に図示した２行１列の画素Ｐｉｘ（２，１）の電圧波形と表示状態について図１と図６を用いて説明する。図６（ａ）及び（ｂ）に図示したように、２行１列の画素Ｐｉｘ（２，１）は、黒データの書き込みモード（黒表示）の状態から、第１フィールド期間Ｆ１においては、そのまま維持され、第２フィールド期間Ｆ２において、白データの書き込みモード（白表示）が行われる。ここで、図１における電圧値ＶＳは、図３における閾値電圧Ｖ１およびＶ３に対応し、電圧値ＶＤ及び電圧値ＶＨは、Ｖ３＜ＶＤ＜Ｖ１、Ｖ３＜ＶＨ＜Ｖ１の範囲である。また、本実施形態では、電圧値ＶＤ＝２×電圧値ＶＨに設定している。

この際、画素Ｐｉｘ（２，１）に印加される電圧波形は、図１に示すように、走査電極波形ＴＰ２における第１フィールド期間Ｆ１の選択期間ＳＥでは、走査電極Ｘ２に電圧ＶＨと０Ｖから構成される４位相のパルスが印加され、同時期の信号電極Ｙ１には信号電極波形ＳＧ１で示すような０Ｖと電圧ＶＤと電圧ＶＨから構成される４位相のパルスが印加される。これにより、画素Ｐｉｘ（２，１）には合成波形ＴＳ（２，１）で示すように、選択期間では０Ｖと電圧＋ＶＨと電圧−ＶＨから構成される４位相のパルスが印加される。電圧＋ＶＨと電圧−ＶＨが液晶層に印加されても、図３の閾値電圧Ｖ１を超えないので、第１フィールド期間Ｆ１の期間前の表示状態である第２の強誘電状態を維持し、透過率曲線ＴＶ（２，１）に図示されるように透過率は下がったまま、黒表示を持続する。

次に、第２のフィールド期間Ｆ２において画素Ｐｉｘ（２，１）へ印加される駆動電圧波形を説明する。図６（ｂ）及び（ｃ）に図示したように、２行１列の画素Ｐｉｘ（２，１）は、第２フィールド期間Ｆ２において、第１フィールド期間Ｆ１で書き込まれた黒データの書き込みモード（黒表示）から、白データの書き込みモード（白表示）が行われる。

図１の第２フィールド期間Ｆ２における走査電圧波形ＴＰ２及び信号電圧波形ＳＧ１に示すように、基準電位を第１のフィールド期間Ｆ１の０Ｖから、第２のフィールド期間Ｆ２では電圧ＶＳへ変更する。そして、図１に示すように、第２フィールド期間Ｆ２の選択期間ＳＥでは、走査電極波形ＴＰ２に示すように、走査電極Ｘ２に電圧ＶＤと電圧ＶＳから構成される４位相のパルスが印加され、同時期の信号電極Ｙ１には信号電極波形ＳＧ１で示すような、電圧ＶＳと０Ｖから構成される４位相のパルスが印加される。

これにより、画素Ｐｉｘ（２，１）には合成波形ＴＳ（２，１）で示すように、選択期間ＳＥに電圧−ＶＨとセレクト電圧＋ＶＳから構成される４位相の選択パルスが印加され、電圧＋ＶＳが液晶層に印加されることで、図３の閾値電圧Ｖ２を超え、透過率曲線ＴＶ（２，１）に図示されるように透過率は上がり、第１の強誘電状態へ、すなわち黒表示から白表示へと変化する。

このように、画素Ｐｉｘ（２，１）では、画素へ書き込まれるデータが、他方の安定状態である白表示であったので、第１フィールド期間Ｆ１の期間で、第１フィールド期間Ｆ１の期間の状態を維持し、第２フィールド期間Ｆ２の期間では、白表示となる閾値を超える電圧が、選択期間ＳＥで画素Ｐｉｘ（２，１）へ印加される。

このように、画素に印加される電圧は走査電圧と信号電圧の合成電圧波形で構成され、第１フィールド期間及び第２フィールド期間における合成電圧波形の極性に注目すると、各フィールド期間内で、極性反転している。この極性反転について、以下詳細に説明する。各フィールド期間内に設定された選択期間（ＳＥ）は、複数のパルス列により構成されているが、表示の状態が転移するのは、閾値を超えたセレクト電圧（＋ＶＳ、−ＶＳ）を印加することによって実施される。図１にも図示したように、選択期間（ＳＥ）において、セレクト電圧（＋ＶＳ、−ＶＳ）の前に、複数のパルス±ＶＨが印加される。このとき、これらのパルス±ＶＨの電圧値を電圧値Ｐａｖ、時間幅Ｐａｔとし、セレクト電圧±ＶＳの電圧値を電圧値Ｐｓｖ、時間幅Ｐｓｔとすると、以下の式を満足するように、それぞれのパルスのパルス幅、パルス高さ設定する。ただし、ｎはパルスの数である。
ｎ×｜Ｐａｖ｜＝｜Ｐｓｖ｜かつ｜Ｐａｔ｜＝ｎ×｜Ｐｓｔ｜

このように、それぞれのパルスを設定することによって、各フィールド期間内で、合成電圧波形の極性反転を行うことができる。各フィールド期間内で、極性反転が行われるため、液晶層に印加される電圧の極性に偏りがないため、良好な表示を維持することができる。

次に本実施の形態における表示内容が切り替わる瞬間について、図７に複数の画素を用いて数字を表したイメージ図を示す。初期状態が図７（ａ）、第１フィールド期間Ｆ１が終了した状態が図７（ｂ）、データが書き込まれた後を図７（ｃ）に図示している。

ここで、一方の安定状態を黒表示と設定すると、書き込まれるデータが黒表示となる画素、つまり、図７（ｃ）の時点で黒表示となる画素は、第１のフィールド期間Ｆ１で、一旦全て黒表示になるように電圧を印加し、書き込まれるデータが白表示となる画素、つまり、図７（ｃ）の時点で白表示となる画素は、第１のフィールド期間Ｆ１で、図７（a）の状態をそのまま維持する（図７（ｂ））。

そして、書き込まれるデータが黒表示となる画素は、第２フィールド期間Ｆ２で、図７（ｂ）の状態をそのまま維持し、書き込まれるデータが白表示となる画素、つまり、図７（ｃ）の時点で白表示となる画素は、第２フィールド期間Ｆ２で、白のデータを画素へ書き込む。（図７（ｃ））

図８に本実施の形態における走査電圧波形と信号電圧波形を発生する液晶ドライバＩＣのブロック構成図を示す。液晶ドライバＩＣ７０の表示制御回路７１は、ＣＰＵ（図示しない）からの表示制御コードＣＳを内部バス７８から入力し、フィールド制御信号Ｍ、電源制御信号Ｐ１、シフトクロックＰ２、メモリ制御信号Ｐ３、ラッチクロックＰ４、選択制御信号Ｐ５を出力する。

また、電源回路７７は、電源制御信号Ｐ１によって動作を開始し、強誘電性液晶パネル（図示しない）を駆動するために電圧ＶＳ、電圧ＶＤ、電圧ＶＨ、０Ｖをセグメントドライバ７４とコモンドライバ７６に出力する。

次に表示メモリ７２は、メモリ制御信号Ｐ３によって内部バス７８から表示情報である表示データＤを入力し、内部に一時記憶する。そして、表示メモリ７２は、記憶した表示データＤをメモリ制御信号Ｐ３のタイミングで記憶表示データＤ´としてシフトレジスタ
７３に順次出力する。また、シフトレジスタ７３は、シフトクロックＰ２のタイミングに同期して記憶表示データＤ´をシリアル入力して記憶し、記憶された記憶表示データＤ´とフィールド制御信号Ｍを論理合成してセグメント表示データＤｓとしてパラレル出力する。また、セグメントドライバ７４は、シフトレジスタ７３からのセグメント表示データＤｓを入力し、その論理に基づいて電源回路７７からの電圧ＶＳと電圧ＶＤと電圧ＶＨと０Ｖを切り替えて信号電圧波形を出力する。なお、セグメントドライバ７４の動作の詳細は後述する。

次にコモンデータラッチ７５は、フィールド制御信号Ｍと選択制御信号Ｐ５を入力し、ラッチクロックＰ４のタイミングで記憶して、コモンデータＤｃとして順次出力する。また、コモンドライバ７６は、コモンデータラッチ７５からのコモンデータＤｃを入力し、その論理に基づいて電源回路７７からの電圧ＶＳと電圧ＶＤと電圧ＶＨと０Ｖを切り替えて走査電圧波形を出力する。なお、コモンドライバ７７の動作の詳細は後述する。

次にセグメントドライバ７４とコモンドライバ７６の動作を図９の動作表によって説明する。セグメントドライバ７４は、入力するセグメントデータＤｓの論理によって電源回路７７から入力する電圧ＶＳと電圧ＶＤと電圧ＶＨと０Ｖを切り替えて信号電圧波形を生成する。ここで、セグメントデータＤｓは、前述したように記憶表示データＤ´とフィールド制御信号Ｍとに基づいた信号であり、また、記憶表示データＤ´は、表示データＤが表示メモリ７２で記憶された情報である。したがって、セグメントドライバ７４の動作は表示データＤとフィールド制御信号Ｍの論理によって決定される。図９（ａ）は、セグメントドライバ７４が表示データＤとフィールド制御信号Ｍの論理によってどのような電圧のパルス列を生成するかを示している。

図９（ａ）において、表示データＤとフィールド制御信号Ｍの組み合わせ（Ｄ，Ｍ）が（Ｌ，Ｌ）のときセグメントドライバから出力するパルス列の各電圧は０Ｖ／０Ｖ／０Ｖ／ＶＳとなり、（Ｈ，Ｌ）のときパルス列の各電圧は０Ｖ／０Ｖ／ＶＤ／ＶＨとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＳ／ＶＨ／ＶＤとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＳ／ＶＳ／０Ｖとなる。なお、図９（ａ）で示すセグメント出力電圧は、図８のセグメントドライバ７４のセグメント出力端子ＳＥ１〜ＳＥｎから出力される駆動電圧を示している。

コモンドライバ７６は、入力するコモンデータＤｃの論理によって電源回路７７から入力する電圧ＶＳと電圧ＶＤと電圧ＶＨと０Ｖを切り替えて走査電圧波形を生成する。ここで、コモンデータＤｃは、前述したように選択制御信号Ｐ５とフィールド制御信号Ｍに基づいた信号であり、選択制御信号Ｐ５は表示制御回路７１で生成される信号である。したがって、コモンドライバ７６の動作は選択制御信号Ｐ５とフィールド制御信号Ｍの論理によって決定される。図９（ｂ）は、コモンドライバ８６が選択制御信号Ｐ５とフィールド制御信号Ｍの論理によってどのような電圧のパルス列を生成するかを示している。

図９（ｂ）において、選択制御信号Ｐ５とフィールド制御信号Ｍの組み合わせ（Ｐ５，Ｍ）が（Ｌ，Ｌ）のときコモンドライバから出力するパルス列の各電圧は０Ｖ／０Ｖ／ＶＨ／ＶＤとなり、（Ｈ，Ｌ）のときパルス列の各電圧はＶＨ／ＶＨ／ＶＨ／０Ｖとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＳ／ＶＤ／ＶＨとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＤ／ＶＤ／ＶＤ／ＶＳとなる。なお、図９（ｂ）で示すコモン出力電圧は、図８のコモンドライバ７６のコモン出力端子ＣＭ１〜ＣＭｎから出力される駆動電圧を示している。

このようにセグメントドライバ７４とコモンドライバ７６は入力する電源を正側（あるいは負側）の単一極性の電位で構成できるので、ドライバの小型化が可能になり、消費す
る電力も低減できる。さらに、セグメントドライバ７４とコモンドライバ７６の回路構成も論理回路以外のアナログ部分は共通化できるので、駆動用ドライバＩＣを１チップ化したときに特に効率よく設計することが可能である。

本実施形態では、図６のように走査電極４本、信号電極３本を備えた電極配置例で説明したが、当然ながら、それぞれの電極本数はもっと多くても構わない。また、このように走査電極と信号電極を設けるのではなく、任意のセグメント電極とその周りに設けた周囲の電極などのような、別形状の電極形状であっても構わない。

次に、本発明にかかる別の実施の形態について詳細に説明する。本実施形態では、強誘電性液晶パネルの構成としては前述した従来の構成を採用し、液晶ドライバＩＣのブロック図は先の実施の形態と同様であるため、重複する説明は省略する。

図１０は、先に示した図９とは異なる出力組み合わせを設定したセグメントドライバ動作表とコモンドライバ動作表を示している。図１０（ａ）は、図８のセグメントドライバ７４のセグメント出力端子ＳＥ１〜ＳＥｎから出力される駆動電圧を示しており、図１０（ａ）において、図８の表示データＤとフィールド制御信号Ｍの組み合わせ（Ｄ，Ｍ）が（Ｌ，Ｌ）のときセグメントドライバ７４から出力するパルス列の各電圧は０Ｖ／０Ｖ／０Ｖ／ＶＳとなり、（Ｈ，Ｌ）のときパルス列の各電圧は０Ｖ／ＶＤ／０Ｖ／ＶＨとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＨ／ＶＳ／ＶＤとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＳ／ＶＳ／０Ｖとなる。

図１０（ｂ）は、図８のコモンドライバ７６のコモン出力端子ＣＭ１〜ＣＭｎから出力される駆動電圧を示しており、図１０（ｂ）において、図７の選択制御信号Ｐ５とフィールド制御信号Ｍの組み合わせ（Ｐ５，Ｍ）が（Ｌ，Ｌ）のときコモンドライバ７６から出力するパルス列の各電圧は０Ｖ／ＶＨ／０Ｖ／ＶＤとなり、（Ｈ，Ｌ）のときパルス列の各電圧はＶＨ／ＶＨ／ＶＨ／０Ｖとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＤ／ＶＳ／ＶＨとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＤ／ＶＤ／ＶＤ／ＶＳとなる。

図１０（ａ）及び（ｂ）の組み合わせを用いて、図１と同様に、図６における１行１列の画素Ｐｉｘ（１，１）を白表示から黒表示、２行１列の画素Ｐｉｘ（２，１）を黒表示から白表示とする電圧波形を示したのが図１１である。図１１には、コモンドライバ７６から出力する走査電圧波形ＴＰ１、ＴＰ２とセグメントドライバ７４から出力する信号電圧波形ＳＧ１および画素に印加する合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）と強誘電性液晶の透過率曲線ＴＶ（１，１）、ＴＶ（２，１）を示した。

例えば、液晶パネルの製造過程で、特性ばらつき等に起因するパネル内の閾値ムラが生じた場合には、非選択期間に閾値電圧より低い電圧が続けて液晶に印加されることで、書き込まれたデータが転移してしまう、つまり表示状態から変化してしまうという問題が発生する。本実施形態で示した図１１の駆動波形は、画素Ｐｉｘ（２，１）の第１フィールド期間Ｆ１の選択期間において、図１においては、電圧＋ＶＨと−ＶＨが２パルス続けて画素へ電圧が印加されていたが、図１１においては、正負の電圧±ＶＨが交互に画素へ印加されている。よって、パネル内に閾値ムラが発生していても、書き込まれたデータが転移するといったことがなくなる。

なお、画素Ｐｉｘ（１，１）の第１フィールド期間Ｆ１における選択期間では、電圧＋ＶＨが３パルスほど続けて印加されるが、仮に、液晶パネルの閾値ムラで、このときに白の表示に転移したとしても、次の−ＶＳで確実に黒に表示が変化するので、液晶パネルの表示品質に問題は生じない。

次に、本発明にかかる別の実施の形態について詳細に説明する。本実施形態では、強誘電性液晶パネルの構成としては前述した従来の構成を採用し、液晶ドライバＩＣのブロック図は先の実施の形態と同様であるため、重複する説明は省略する。

図１２は、先に示した図９及び図１０とは異なる出力組み合わせを設定したセグメントドライバ動作表とコモンドライバ動作表を示している。図１２（ａ）は、図８のセグメントドライバ７４のセグメント出力端子ＳＥ１〜ＳＥｎから出力される駆動電圧を示しており、図１２（ａ）において、図８の表示データＤとフィールド制御信号Ｍの組み合わせ（Ｄ，Ｍ）が（Ｌ，Ｌ）のときセグメントドライバ７４から出力するパルス列の各電圧は０Ｖ／０Ｖ／０Ｖ／０Ｖ／ＶＲとなり、（Ｈ，Ｌ）のときパルス列の各電圧は０Ｖ／０Ｖ／ＶＤ／０Ｖ／ＶＤとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＲ／ＶＲ／ＶＤ／ＶＲ／ＶＤとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＲ／ＶＲ／ＶＲ／ＶＲ／０Ｖとなる。

図１２（ｂ）は、図８のコモンドライバ７６のコモン出力端子ＣＭ１〜ＣＭｎから出力される駆動電圧を示しており、図１２（ｂ）において、図８の選択制御信号Ｐ５とフィールド制御信号Ｍの組み合わせ（Ｐ５，Ｍ）が（Ｌ，Ｌ）のときコモンドライバから出力するパルス列の各電圧は０Ｖ／０Ｖ／ＶＨ／０Ｖ／ＶＳとなり、（Ｈ，Ｌ）のときパルス列の各電圧はＶＨ／ＶＨ／ＶＨ／ＶＨ／０Ｖとなり、（Ｌ，Ｈ）のときパルス列の各電圧はＶＲ／ＶＲ／ＶＳ／ＶＲ／ＶＨとなり、（Ｈ，Ｈ）のときパルス列の各電圧はＶＳ／ＶＳ／ＶＳ／ＶＳ／ＶＲとなる。

図１２（ａ）、（ｂ）の組み合わせを用いて、図１と同様に、図６における１行１列の画素Ｐｉｘ（１，１）を白表示から黒表示、２行１列の画素Ｐｉｘ（２，１）を黒表示から白表示とする電圧波形を示したのが図１３である。図１３では、図１と同様に、図６における画素Ｐｉｘ（１，１）を白表示から黒表示、画素Ｐｉｘ（２，１）を黒表示から白表示とするために、コモンドライバ７６から出力する走査電圧波形ＴＰ１、ＴＰ２とセグメントドライバ７４から出力する信号電圧波形ＳＧ１および画素に印加する合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）と強誘電性液晶の透過率曲線ＴＶ（１，１）、ＴＶ（２，１）を示した。

図１３で明らかなように、例えば２行１列の画素Ｐｉｘ（２，１）の選択期間において、図１では選択期間が４位相、電圧レベルが４つで構成されていたが、図１３では５位相、電圧レベルが５つで構成されている。これにより、液晶パネルの特性ばらつき等により、非選択期間に印加される電圧がより低くなるので、非選択期間で所望の表示状態から変化してしまうといったことがなくなる。なお、２行１列の画素Ｐｉｘ（２，１）の選択期間において、電圧−ＶＤが液晶に印加されたとしても１パルスであるため、所望の表示から反転するまでには至らず、液晶パネルの表示品質に問題は生じない。

本実施形態で示した図１、図１１および図１３の駆動波形において、電圧の切り替わり時に０Ｖを挿入しているが、この長さは有限でも０でもよい。また、説明上、第１のフィールド期間Ｆ１で黒表示を書き込み、第２のフィールド期間Ｆ２で白表示を書き込むこととしているが、これは説明のための便宜上用いただけで、第１のフィールド期間Ｆ１で白表示を書き込み、第２のフィールド期間Ｆ２で黒表示を書き込むこととしても全く問題はない。また、同様に基準電位についても、本実施形態では、第１のフィールド期間Ｆ１で０Ｖ、第２のフィールド期間Ｆ２で電圧ＶＳとなっているが、第１のフィールド期間Ｆ１が電圧ＶＳ、第２のフィールド期間Ｆ２が０Ｖでも全く問題ない。

また、いずれの実施形態においても、画素に印加される電圧は走査電圧と信号電圧の合
成電圧波形で構成され、第１フィールド期間及び第２フィールド期間における合成電圧波形の極性に注目すると、各フィールド期間内で、極性反転している。また、先に説明したように、選択期間（ＳＥ）において、セレクト電圧（＋ＶＳ、−ＶＳ）の前に、複数のパルス±ＶＨが印加されるが、これらのパルス幅、パルス高さは、以下のように設定する。
ｎ×｜Ｐａｖ｜＝｜Ｐｓｖ｜かつ｜Ｐａｔ｜＝ｎ×｜Ｐｓｔ｜
ただし、パルス±ＶＨの電圧値を電圧値Ｐａｖ、時間幅Ｐａｔとし、セレクト電圧±ＶＳの電圧値を電圧値Ｐｓｖ、時間幅Ｐｓｔとする。

このように、それぞれのパルスを設定することによって、各フィールド期間内で、合成電圧波形の極性反転を行うことができ、液晶層に印加される電圧の極性に偏りがないため、良好な表示を維持することができる。

以上、各実施形態で説明したように、複数のフィールド期間により画素の書き込みが行われ、１枚の表示画像を得るように、例えば、第１のフィールド期間では一方の安定状態を選択し、第２のフィールド期間では他方の安定状態を選択するようにする。これにより、表示内容の変更時に生じるちらつきがなくなり、表示品質が向上する。

以上のように、本発明にかかる液晶表示装置は、携帯情報端末の表示媒体に有用であり、電力電子棚札などの低消費電力でかつ高い視認性が必要である端末に適している。また、表示内容を書き換えて表示する際においては、必要な画素のみが黒から白あるいは白から黒へと変化するだけなので、ちらつき等の違和感がなくなる。特に走査電極数が少ない場合、その書き換え時間が短期間になるので、特にセグメント型などの分割数の少ない表示端末の用途などには非常に適している。

ＴＰ１ １行目の走査電極波形
ＴＰ２ ２行目の走査電極波形
ＳＧ１ １列目の信号電極波形
ＴＳ（１，１） １行１列の画素に印加する合成波形
ＴＳ（２，１） ２行１列の画素に印加する合成波形
ＴＶ（１，１） １行１列の画素の透過率特性波形
ＴＶ（２，１） ２行１列の画素に透過率特性波形
２０ 液晶パネル
２１ 液晶層
２２ａ、２２ｂ 配向膜
２３ａ、２３ｂ 透明電極
２４ａ、２４ｂ ガラス基板
２５ シール材
２６ａ、２６ｂ 偏光板
Ｘ１、Ｘ２、Ｘ３ 走査電極
Ｙ１、Ｙ２、Ｙ３ 信号電極
７０ 液晶ドライバ
７１ 表示制御回路
７２ 表示メモリ
７３ シフトレジスタ
７４ セグメントドライバ
７５ コモンデータラッチ
７６ コモンドライバ
７７ 電源回路
７８ 内部バス
ＳＥ１〜ＳＥｎ セグメント出力端子
ＣＭ１〜ＣＭｎ コモン出力端子
Ｄ 表示データ
Ｄ´ 記憶表示データ
Ｄｃ コモンデータ
Ｄｓ セグメント表示データ
ＣＳ 表示制御コード
Ｍ フィールド制御信号
Ｐ１ 電源制御信号
Ｐ２ シフトクロック
Ｐ３ メモリ制御信号
Ｐ４ ラッチクロック
Ｐ５ 選択制御信号

Claims (4)

1. 一対の基板間に、２つの安定状態を持つメモリ性液晶を挟持し、複数の画素を配置した液晶装置であって、
   前記画素へのデータの書き込みは、第１フィールド期間と第２フィールド期間との２つのフィールド期間において、駆動回路が前記画素へ電圧を印加することによって実行され、前記駆動回路は、
   前記画素へ書き込まれる前記データが、前記２つの安定状態のうち、一方の安定状態である場合には、前記第１フィールド期間にて、前記一方の安定状態へ前記メモリ性液晶が転移するセレクト電圧を前記画素へ印加し、前記第２フィールド期間では、前記第１フィールド期間で転移した状態を維持し、
   書き込まれる前記データが、前記２つの安定状態のうち、他方の安定状態である場合には、前記第１フィールド期間では、前記第１フィールド期間より前の状態をそのまま維持し、前記第２フィールドにて、前記メモリ性液晶が前記他方の安定状態へ転移するセレクト電圧を前記画素へ印加することを特徴としたメモリ性液晶装置。
2. 前記２つのフィールド期間は、選択期間と非選択期間とからなり、前記第１フィールド期間の選択期間で、前記一方の安定状態を選択し、前記第２フィールド期間の選択期間で、前記他方の安定状態を選択することを特徴とする請求項１に記載のメモリ性液晶装置。
3. 前記画素は、前記一対の基板の一方の基板に配置された複数の走査電極と、他方の基板に配置された複数の信号電極とが対向した部分よりなり、
   前記駆動回路によって、前記走査電極には電圧ゼロと正または負の単一極性の電圧で構成される電圧波形の走査電圧が印加され、かつ前記信号電極にも電圧ゼロと前記走査電圧と同極性の単一極性の電圧で構成される電圧波形の信号電圧が印加され、
   前記画素に印加される電圧は前記走査電圧と前記信号電圧の合成電圧波形で構成され、前記第１フィールド期間及び前記第２フィールド期間における前記合成電圧波形の極性は、各フィールド期間内で、極性反転していることを特徴とする請求項１又は２に記載のメモリ性液晶装置。
4. 前記セレクト電圧は、前記メモリ性液晶が、前記２つの安定状態のいずれかの安定状態へ転移する閾値電圧よりも絶対値が大きい電圧であることを特徴とする請求項１から３のいずれか１項に記載のメモリ性液晶装置。

Images