JP2011244459A - Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器 - Google Patents

Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器 Download PDF

Info

Publication number
JP2011244459A
JP2011244459A JP2011113609A JP2011113609A JP2011244459A JP 2011244459 A JP2011244459 A JP 2011244459A JP 2011113609 A JP2011113609 A JP 2011113609A JP 2011113609 A JP2011113609 A JP 2011113609A JP 2011244459 A JP2011244459 A JP 2011244459A
Authority
JP
Japan
Prior art keywords
noise amplifier
transistor
low noise
iii
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011113609A
Other languages
English (en)
Other versions
JP2011244459A5 (ja
JP5325930B2 (ja
Inventor
Fisher Jeremy
フィッシャー ジェレミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2011244459A publication Critical patent/JP2011244459A/ja
Publication of JP2011244459A5 publication Critical patent/JP2011244459A5/ja
Application granted granted Critical
Publication of JP5325930B2 publication Critical patent/JP5325930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。
【選択図】図１

Description

（関連出願への相互参照）
本出願は、２０１０年５月２０日出願の米国仮特許出願第６１／３４６，７５７号、発明の名称「窒化ガリウムの高電子移動度トランジスタを含む低雑音増幅器」の利益とそれに基づく優先権を主張し、その開示の全体は参照により本明細書に援用される。
（米国政府の権利）
本発明は、米国国防省により与えられた契約番号１１３８ ０５−Ｄ−６０００の契約に基づき、米国政府の支援によりなされた。米国政府は、本発明に対して一定の権利を有する。
本発明は、増幅器に関し、特に、低雑音増幅器に関する。
低雑音増幅器（ＬＮＡ）は、様々な応用に用いられる。特に、ＬＮＡは、受信ＲＦ信号を増幅するために、通信、レーダ、その他のＲＦシステムの受信機のフロント・エンド等の無線通信デバイスの受信機のフロント・エンドに用いられる。
例えば、ＬＮＡは、ＳバンドＲＦモジュール又は受信機や、派生的応用（例えば、３Ｇ、４Ｇ、ＷｉＦｉ、ＷｉＭａｘ、デジタル放送受信機）を含むセルラー通信の基地局や、レーダ応用の受信機及びモジュールに用いてもよい。
一般的には、ＬＮＡは、高い線形性と入力電力耐性を伴って動作することが望ましい。さらに、ＬＮＡは、高電圧システムに組み込むことができることが望ましい。
いくつかの実施例によるモノリシック・マイクロ波集積回路の低雑音増幅器は、基板と、増幅すべき入力信号を受信する基板上の入力ポートとを含んでいる。基板上の第一のIII族窒化物系トランジスタは、入力ポートに結合される。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成される。基板上の第二のIII族窒化物系トランジスタは、第一のIII族窒化物系トランジスタに結合される。第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。本増幅器は、さらに、第二のIII族窒化物系トランジスタに結合された基板上の出力ポートを含んでいる。
第一及び第二のIII族窒化物系トランジスタは、III族窒化物系高電子移動度トランジスタを含んでよい。
第一及び第二のIII族窒化物系トランジスタの少なくとも一つは、フィールド・プレートを含んでよい。フィールド・プレートは、少なくとも一つのトランジスタのソース端子に電気的に接続される。いくつかの実施例において、前記フィールド・プレートは、前記少なくとも一つのトランジスタのゲート端子に電気的に接続されてよい。
トランジスタは、さらに、第一のフィールド・プレートから電気的に絶縁された第二のフィールド・プレートを含んでよい。第二のフィールド・プレートは、前記少なくとも一つのトランジスタのソース端子に電気的に接続されてよい。
モノリシック・マイクロ波集積回路の低雑音増幅器は、さらに、入力ポートと第一のIII族窒化物系トランジスタとの間に結合された入力ネットワークと、第一のIII族窒化物系トランジスタと第二のIII族窒化物系トランジスタとの間に結合された段間ネットワークと、第二のIII族窒化物系トランジスタと出力ポートとの間に結合された出力ネットワークとを含んでよい。
モノリシック・マイクロ波集積回路の低雑音増幅器は、さらに、第一のIII族窒化物系トランジスタのゲートに結合された第一のゲート・バイアス・ポートと、第一のIII族窒化物系トランジスタのドレインに結合された第一のドレイン・バイアス・ポートと、第二のIII族窒化物系トランジスタのゲートに結合された第二のゲート・バイアス・ポートと、第二のIII族窒化物系トランジスタのドレインに結合された第二のドレイン・バイアス・ポートとを含んでよい。
第一のIII族窒化物系トランジスタは、約１ｍｍ未満のゲート・ペリフェリ（ｐｅｒｉｐｈｅｒｙ）を有し、第二のIII族窒化物系トランジスタは、約１ｍｍより大きなゲート・ペリフェリを有してよい。
第一のIII族窒化物系トランジスタは、約０．７２ｍｍのゲート・ペリフェリを有し、第二のIII族窒化物系トランジスタは、約１．２ｍｍのゲート・ペリフェリを有してよい。
増幅器は、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で２５ｄＢｍより大きな３次インターセプト（ｉｎｔｅｒｃｅｐｔ）を有してよい。さらに、増幅器は、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で３．０ｄＢ未満の雑音指数を有してよい。
いくつかの実施例による低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。
いくつかの実施例は、本明細書で説明するようにモノリシック・マイクロ波集積回路の低雑音増幅器を含むパッケージを提供する。本パッケージは、０．５平方インチ（３．２３平方センチメートル）以下の設置面積を有してよい。
本発明のより良い理解のために本出願に含まれ、本出願の一部を構成する添付図面は、本発明のいくつかの実施例を示す。
いくつかの実施例によるＧａＮ系ＨＥＭＴモノリシック・マイクロ波集積回路の低雑音増幅器のブロック図。 Ａはいくつかの実施例に従って製造したＧａＮ系ＨＥＭＴ低雑音増幅器のレイアウト図。Ｂはいくつかの実施例に従って製造したＧａＮ系ＨＥＭＴ低雑音増幅器の回路図。 いくつかの実施例による低雑音増幅器に用いることができるフィールド・プレートを含むＧａＮ系ＨＥＭＴの構造図。 いくつかの実施例による低雑音増幅器に用いることができるフィールド・プレートを含むＧａＮ系ＨＥＭＴの構造図。 いくつかの実施例による低雑音増幅器に用いることができるフィールド・プレートを含むＧａＮ系ＨＥＭＴの構造図。 いくつかの実施例による低雑音増幅器に用いることができるフィールド・プレートを含むＧａＮ系ＨＥＭＴの構造図。 いくつかの実施例に従って製造した低雑音増幅器の雑音指数を図示するグラフ。 いくつかの実施例に従って製造した低雑音増幅器の出力３次インターセプトを図示するグラフ。 いくつかの実施例に従ってパッケージ化したデバイスの図。
以下に、本発明の実施例を、本発明の実施例が示されている添付図面を参照してさらに十分に説明する。しかし、本発明は、多くの様々な形態で実施してよいので、本明細書に説明する実施例だけに限定されると考えるべきではない。むしろ、この開示事項が完全かつ完璧になり、本発明の範囲を当業者に十分に伝達するように、これらの実施例が提供されている。全体を通して同じ番号は同じ要素を指す。
「第１の」、「第２の」等の用語はここでは様々な要素を説明するために用いられるが、これらの要素はこれらの用語によって限定されるべきではない、ということは理解されよう。これらの用語は１つの要素を他の要素から区別するためだけに用いられる。例えば、本発明の範囲から逸脱することなしに、第１の要素は、第２の要素ということもでき、同様に、第２の要素は、第１の要素ということもできる。本明細書では、「及び／又は」という用語は、関連して列挙されたものの一つ以上の任意及び全ての組み合わせを含んでいる。
本明細書に使用される専門用語は、特定の実施形態を説明するためのみのものであり、本発明を限定することを意図していない。本明細書では、単数形は、文脈により明示されない限りは、複数形も含むことを意図する。さらには、用語「含む」は、本明細書で使用される場合には、記載されている特徴、数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、他の特徴、数、ステップ、動作、要素、構成要素、及び／又はそのグループのうち一つ以上の存在又は付加を除外しない。
別段の定義がない限り、本明細書で使用するすべての用語（技術用語及び科学用語を含む）は、本発明が属する当業者が一般的に理解するのと同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術の文脈におけるそれらの意味と整合する意味に解釈すべきで、本明細書で明確に定義されない限り、非現実的な又は過度に形式的な意味に解釈すべきでない。
いくつかの実施例は、III族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）を用いたモノリシック・マイクロ波集積回路（ＭＭＩＣ）として形成した２段低雑音増幅器（ＬＮＡ）を提供する。III族窒化物系ＨＥＭＴを組み込むことにより、いくつかの実施例による回路／デバイスは、２．３ＧＨｚから４．５ＧＨｚの周波数範囲で、３．０ｄＢ未満の雑音指数及び／又は２５ｄＢより大きな出力ＴＯＩ（３次インターセプト）を達成できる。いくつかの実施例において、いくつかの実施例による回路／デバイスは、２．６ＧＨｚから３．９５Ｈｚの周波数範囲で、２．０ｄＢ未満の雑音指数及び／又は３５ｄＢより大きな出力ＴＯＩ（３次インターセプト）を達成できる。さらに、いくつかの実施例において、いくつかの実施例による回路／デバイスは、３．０ＧＨｚから３．５ＧＨｚの周波数範囲で、２．０ｄＢ未満の雑音指数及び／又は３５ｄＢより大きな出力ＴＯＩ（３次インターセプト）を達成できる。いくつかの実施例において、いくつかの実施例による回路／デバイスは、２．５ＧＨｚより高い周波数で、１．７５ｄＢ未満の雑音指数を達成できる。さらに、いくつかの実施例において、いくつかの実施例による回路／デバイスは、２．５ＧＨｚから３．７５ＧＨｚの周波数範囲で３８ｄＢより大きな出力ＴＯＩ（３次インターセプト）を達成できる。
III族窒化物とは、窒素と、周期律表のIII族の元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）とで形成された半導体化合物をいう。また、この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮ等の三元及び四元化合物も指す。簡単化のため、III族窒化物系の構造を、以下、「ＧａＮ系」構造という。
従来、ＧａＮトランジスタは、一般的に、良好な雑音特性を有していないため、ＧａＮ系ＨＥＭＴを、低雑音増幅器のトランジスタとして用いることは、良い選択であるとは考えられていなかった。例えば、従来、ＧａＮは、高周波低雑音増幅器で用いられるＧａＡｓ及び／又はＩｎＰ等の他の半導体材料に比べて雑音特性が劣っている。しかし、これらの材料を用いて形成したトランジスタは、ＧａＮ系トランジスタほどの高い入力電力耐性を有していない。従って、ＧａＮ系低雑音増幅器の雑音指数を、許容しうる大きさに抑えることができるならば、ＧａＮ系トランジスタを用いて低雑音増幅器を作製することが望ましい。
いくつかの実施例において、ＧａＮ系ＨＥＭＴを含む低雑音増幅器は、高い３次インターセプト（ＴＯＩ）特性、高いＰ１ｄＢ特性、及び／又は高い入力電力耐性を同時に達成しながら、低い雑音指数を達成することができる。実際に、本発明の実施例による回路／デバイスは、より高いＴＯＩを達成する、あるいは、他の周波数帯域に対応するよう調整できる。
いくつかの実施例によるＬＮＡにＧａＮ系ＨＥＭＴを用いることにより、他の材料技術で利用可能なものに比べて、より優れたＴＯＩ及び飽和電力をも提供しながら、良好な雑音指数特性を提供する。これはより大きなダイナミックレンジをもたらし、システム・インテグレーションを容易にするかもしれない。また、ＧａＮ系ＨＥＭＴは、より良好な入力電力耐性も有しているため、入力保護回路を組み込む必要性がより低く、その結果、システム全体の性能を向上できる。ＧａＮ系ＨＥＭＴは、より高い降伏電圧を有しており、通常は、他の材料技術を用いて形成したトランジスタより高い電圧バイアスがかけられるため、より高い電圧の電源を用いることができ、その結果、いくつかのシステムにおいては、システム化がより容易であり、システム全体の電力効率を向上することもできる。
いくつかの実施例において、２段ＭＭＩＣ増幅器は、約１ｍｍ未満のゲート・ペリフェリを有する第一段トランジスタと、約１ｍｍより大きなゲート・ペリフェリを有する第二段トランジスタとを含んでいる。特に、このＭＭＩＣ増幅器は、フィールド・プレートを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴトランジスタを含む０．７２ｍｍの第一段と１．２ｍｍの第二段とを含んでいる。通常、フィールド・プレートを用いるトランジスタ・デバイスは、フィールド・プレートの存在により、（ゲート・ソース間の）入力キャパシタンスが大きくなるため、低雑音増幅器としては良い選択といえず、増幅器の雑音指数が大きくなるかもしれない。しかし、トランジスタ内の一つ以上のフィールド・プレートは、増幅器内の他のパラサイト（ｐａｒａｓｉｔｅｓ）を抑制することができ、その結果、増幅器の雑音指数を向上させることができることが見出された。
いくつかの実施例によるＧａＮ系ＭＭＩＣは、入力及び出力を、５０オームのインピーダンスに一致させ、各段で、分離したＤＣバイアス入力を有してよい。
図１は、いくつかの実施例によるデバイスのブロック図である。図１に示すように、モノリシック・マイクロ波集積回路（ＭＭＩＣ）１００は、入力ネットワーク１１２と、第一段のＧａＮ系ＨＥＭＴＱ１と、段間ネットワーク１１４と、第二段のＧａＮ系ＨＥＭＴＱ２と、出力ネットワーク１１６とを含んでいる。
図２Ａは、いくつかの実施例に従って製造したＧａＮ系ＨＥＭＴ低雑音増幅器１００のレイアウト図であり、図２Ｂは、いくつかの実施例に従って製造したＧａＮ系ＨＥＭＴ低雑音増幅器１００の回路図である。
図２Ａ及び図２Ｂにおいて、いくつかの実施例によるＧａＮ系ＭＭＩＣ１００は、ＡｌＮ等の基板１２０、金属コアＰＣＢ、又は同様のものを含み、この上には、第一及び第二のＧａＮ系トランジスタＱ１、Ｑ２が設けられる。第一のＧａＮ系トランジスタＱ１は、０．７２ｍｍのゲート・ペリフェリを有し、一方、第二のＧａＮ系トランジスタＱ２は、１．２ｍｍのゲート・ペリフェリを有してよい。第一及び第二のＧａＮ系トランジスタＱ１、Ｑ２は、共に、フィールド・プレートを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴトランジスタでよい。特に、第一のＧａＮ系トランジスタＱ１は、型式Ｇ２８Ｖ３のトランジスタであり、第二のＧａＮ系トランジスタＱ２は、型式Ｇ２８Ｖ３のトランジスタでよく、両方とも、本発明の出願人である、ノースカロライナ州ダーハム（Ｄｕｒｈａｍ）のクリー（Ｃｒｅｅ）社製である。
分離したＤＣバイアス・パッドＶＧ１、ＶＧ２、ＶＤ１、ＶＤ２が、２つのトランジスタのために基板１２０上に設けられている。ＤＣ阻止キャパシタＣＧ１、ＣＤ１、ＣＧ２、ＣＤ２は、ＤＣバイアス・パッドＶＧ１、ＶＧ２、ＶＤ１、ＶＤ２を、接地から分離するとともに、ＲＦチョーク・インダクタＬＧ１、ＬＤ１、ＬＧ２、ＬＤ２が、ＤＣ入力からのＲＦ雑音を除去する。
ＲＦ信号入力パッドＲＦ＿ＩＮは、増幅すべき入力ＲＦ信号を受ける。入力信号は、入力キャパシタＣＩＮ及び入力インダクタＬＩＮにより濾波され、第一トランジスタＱ１のゲートに印加される。ドレインＤＣパッドＶＤ１から、第一トランジスタＱ１のドレインにドレイン・バイアスが印加される一方、ゲートＤＣパッドＶＧ１から、第一トランジスタのゲートにゲート・バイアスが印加される。第一トランジスタＱ１のソースは、ソース・インダクタＬＳ１を介して、接地に結合される。段間ネットワーク１１４は、キャパシタを含むものであってよく、第一トランジスタＱ１のドレインを、第二トランジスタＱ２のゲートに接続する。
ドレインＤＣパッドＶＤ２から、第二トランジスタＱ２のドレインにドレイン・バイアスが印加される一方、ゲートＤＣパッドＶＧ２から、第二トランジスタのゲートにゲート・バイアスが印加される。第二トランジスタＱ２のソースは、ソース・インダクタＬＳ２を介して、接地に結合される。第二トランジスタＱ２の出力は、出力インダクタＬＯＵＴ及び出力キャパシタＣＯＵＴにより濾波され、出力端子ＲＦ＿ＯＵＴに出力される。
本発明の実施例に用いられてよいＧａＮ系ＨＥＭＴ構造は、以下の文献に開示されており、各々の内容は、本明細書に全てが記載されているものとして参照により本明細書に援用される。
米国特許第６，８４９，８８２号公報、発明の名称「障壁／スペーサ層を有するIII族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）」、２００５年２月１日。
米国特許第７，２３０，２８４号、発明の名称「絶縁ゲートＡｌＧａＮ／ＧａＮ・ＨＥＭＴ」、２００７年６月１２日。
米国公開第２００７／００５９８７３号公報、発明の名称「単一又は複数ゲートフィールド・プレートの製造」、２００７年３月１５日。
米国特許第７，５５０，７８３号公報、発明の名称「ソースに接続されたフィールド・プレートを有するワイド・バンドギャップＨＥＭＴ」、２００９年６月２３日。
米国公開第２００６／０２０２２７２号公報、発明の名称「ゲート−ソース・フィールド・プレートを有するワイド・バンドギャップ・トランジスタ」、２００６年９月１４日。
米国特許第７，５０１，６６９号公報、発明の名称「フィールド・プレートを有するワイド・バンドギャップ・トランジスタ・デバイス」、２００９年３月１０日。
米国特許第７，１２６，４２６号公報、発明の名称「フィールド・プレートを有するワイド・バンドギャップ電界効果トランジスタを含むカスケード増幅器の構造」、２００６年１０月２４日。
米国特許第７，５７３，０７８号公報、発明の名称「複数のフィールド・プレートを有するワイド・バンドギャップ・トランジスタ」、２００９年８月１１日。
米国特許第６，３１６，７９３号公報、発明の名称「半絶縁炭化珪素基板上の窒化物系トランジスタ」、２００１年１１月１３日。
米国特許第６，５８６，７８１号公報、発明の名称「トラッピング（ｔｒａｐｐｉｎｇ）の少ないIII族窒化物系ＦＥＴ及びＨＥＭＴとその製造方法」、２００３年７月１日。
米国特許第６，５４８，３３３号公報、発明の名称「窒化ガリウム系キャップ・セグメント上にゲート・コンタクトを有する窒化アルミニウム・ガリウム／窒化ガリウムの高電子移動度トランジスタ」、２００３年４月１５日。
米国公開第２００２／０１６７０２３号公報、発明の名称「障壁／スペーサ層を有するIII族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）」、２００２年１１月１４日。
米国公開第２００３／０００２００９２号公報、発明の名称「絶縁ゲートＡｌＧａＮ／ＧａＮ・ＨＥＭＴ」、２００３年１月３０日。
図３Ａ乃至３Ｄは、いくつかの実施例による低雑音増幅器に用いることができるフィールド・プレートを含むIII族窒化物系ＨＥＭＴ構造を図示している。
図３Ａにおいて、ＨＥＭＴ１０は、炭化珪素、サファイア、スピネル、酸化亜鉛、珪素、窒化ガリウム、窒化アルミニウム、若しくは任意の他の材料、又はIII族窒化物材料の成長を促進する材料の組合わせから作製することができる基板１２を含んでいる。ＨＥＭＴ１０の基板１２と次の層との間の格子不整合を抑制するために、基板１２上に核形成層１４を形成することができる。核形成層１４は、概ね１０００オングストロームの厚さでよいが、その他の厚さでも可能である。核形成層１４は、好適な材料としてＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）等の多くの様々な材料を含むことができ、有機金属化学蒸着法（ＭＯＣＶＤ）、水素化物気相エピタキシー法（ＨＶＰＥ）、分子線エピタキシー法（ＭＢＥ）等の既知の半導体成長技術を用いて基板１２上に形成することができる。
基板１２は、好適な基板として炭化珪素の４Ｈポリタイプ等の多くの様々な材料から作製することができるが、３Ｃ、６Ｈ及び１５Ｒポリタイプを含むその他の炭化珪素ポリタイプを用いることもできる。炭化珪素は、サファイヤに比べて、III族窒化物により近い結晶格子整合を有しており、結果として、より高品質のIII族窒化物膜を形成できる。また、炭化珪素は、極めて高い熱伝導率を有するため、炭化珪素上のIII族窒化物デバイスの全出力電力は、基板の（サファイア上に形成したいくつかのデバイスでの場合に見られるような）熱散逸の制約を受けない。また、炭化珪素基板が利用できることにより、デバイスの分離と寄生キャパシタンスの抑制の能力が提供され、市販デバイスが実現可能となる。好適なＳｉＣ基板は、ノースカロライナ州ダーハム（Ｄｕｒｈａｍ）のクリー（Ｃｒｅｅ）社から市販されている。
核形成層１４の形成は、基板１２に用いる材料に依存する。例えば、様々な基板に核形成層１４を形成する方法は、米国特許第５，２９０，３９３号公報及び第５，６８６，７３８号公報に開示されており、各々は、本明細書に全てが記載されているものとして参照により本明細書に援用される。炭化珪素基板上に核形成層を形成する方法は、米国特許第５，３９３，９９３号公報、第５，５２３，５８９号公報及び第５，７３９，５５４号公報に開示されており、各々は、本明細書に全てが記載されているものとして参照により本明細書に援用される。
さらに、ＨＥＭＴ１０は、核形成層１４上に形成された高抵抗バッファ層１６を含んでいる。バッファ層１６は、ドープされたあるいはドープされていないIII族窒化物材料の層を含むことができ、好適なバッファ層１６としては、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）等のIII族窒化物から作製される。また、バッファ層１６としては、概ね２ミクロン（μｍ）の厚さで、バッファ層の一部に、Ｆｅ等の遷移元素を多量に添加したＧａＮ等の他の材料を用いることもできる。
バッファ層１６上には、障壁層１８が形成され、障壁層１８と核形成層１４との間にバッファ層１６がサンドイッチされる。バッファ層１６と同様に、障壁層１８は、ドープされたあるいはドープされていないIII族窒化物材料の層を含むことができる。障壁層は、ＡｌｘＧａ１−ｘＮからなる一つ以上の層から作製することができ、ここで、ｘは、０から１の範囲であり、障壁層１８が傾斜層となるように、ｘは深さの関数とすることができる。２次元電子ガス（２ＤＥＧ）チャネル層２６が、バッファ層１６と障壁層１８との間のヘテロ界面に誘発され、バッファ層１６、２ＤＥＧチャネル層２６及び障壁層１８は、一般的に、ＨＥＭＴの活性領域を形成する。
バッファ層１６及び障壁層１８は、核形成層１４を成長させるのに用いるものと同一の方法を用いて作製することができる。デバイス間の電気的分離は、メサ・エッチ又はＨＥＭＴの活性領域外へのイオン注入により実現することができる。
金属のソース電極２０及びドレイン電極２２は、障壁層１８と接触して形成され、ゲート２４は、ソース電極２０とドレイン電極２２との間の障壁層１８の上に形成される。ゲート２４が適当なレベルにバイアスされた際に、電流が、バッファ層１６と障壁層１８との間の２ＤＥＧチャネル層２６を通り、ソース電極２０とドレイン電極２２との間に流れることができる。ソース電極２０及びドレイン電極２２の形成方法については、上記特許公報と公開公報において詳細に説明されている。
ソース電極２０及びドレイン電極２２は、チタン、アルミニウム、金又はニッケルの合金を含む様々な材料で作製することができるが、それに限定されない。また、ゲート２４は、金、ニッケル、プラチナ、チタン、クロム、チタン及びタングステンの合金、又は珪化プラチナを含む様々な材料で作製することができるが、それに限定されない。ゲート２４は、多くの様々な長さ（Ｌｇ）を有することができ、その好適なゲート長さは、０．１ミクロン（μｍ）から２．０ミクロン（μｍ）の範囲であるが、その他のゲート長さを用いることもできる。いくつかの実施例において、ゲート長さ（Ｌｇ）は、概ね０．５ミクロン（μｍ）でよい。
第一の非導電性スペーサ層２８が、ゲート２４、ならびに、ゲート２４とソース電極２０及びドレイン電極２２との間の障壁層１８の表面の少なくとも一部を覆うように形成される。図３Ａに示すように、スペーサ層２８は、ゲート２４とソース電極２０及びドレイン電極２２との間の障壁層１８の全部を覆う。スペーサ層２８は、誘電体層、又は複数の誘電体層の組合わせを含むことができる。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ、ＳｉＮｘ、ＳｉＯｘ、又はそれらの合金若しくは層構造等の様々な誘電体材料を用いることができる。スペーサ層は、多くの様々な厚さにでき、その厚さの好適な範囲は、概ね０．０３ミクロン（μｍ）から０．５ミクロン（μｍ）である。
第一のフィールド・プレート３２が、ゲート２４を覆うスペーサ層２８上に形成され、第一のフィールド・プレートは、スペーサ層２８上で、ドレイン電極２２の方向に、長さＬｆｄだけ伸びており、また、ソース電極２０の方向に、長さＬｆｓだけ伸びている。スペーサ層２８は、第一のフィールド・プレート３２と、障壁層１８及びゲート２４との間の絶縁を提供するように配置されており、そのため、スペーサ層２８は、第一のフィールド・プレート３２の下の、ゲート２４及び障壁層１８を覆うだけでよい。しかし、製造を容易とするために、通常、スペーサ層は、障壁層１８全体を覆う。長さＬｆｄは、０．１ミクロン（μｍ）から５ミクロン（μｍ）の好適な範囲にある様々な長さにできる。同様に、長さＬｆｓは、０．１ミクロン（μｍ）から２ミクロン（μｍ）の好適な範囲にある様々な長さにできる。他の実施例において、フィールド・プレートは、連続していなくてもよく、必要に応じて、孔や途切れを有することができる。
フィールド・プレート３２は、多くの様々な導電性材料を含んでいてもよく、その好適な材料としては、標準的なメタライゼーション方法を用いて沈着した金属がある。本発明による一実施例において、フィールド・プレート３２は、以下に説明するように、それが電気的に接続されるものと同一の金属を含んでいる。
第一のフィールド・プレート３２は、ソース電極２０又はゲート２４のいずれかに電気的に接続することができる。例えば、第一のフィールド・プレート３２は、ＨＥＭＴ１０の活性領域外を通りソース電極２０に接続された導電性の経路（不図示）を介して、ソース電極２０に電気的に接続することができる。
図３Ｂは、図３ＡのＨＥＭＴ１０に類似のものではあるが、第一のフィールド・プレート３２の少なくとも一部を覆って形成された第二の非導電性スペーサ層４２を含むＨＥＭＴ４０を示し、この第二のスペーサ層４２は、図示したように、第一のフィールド・プレートと、第一のスペーサ層２８の露出した表面とを覆う。第二のスペーサ層４２は、第一のスペーサ層２８と同一の材料又は同一の材料層で形成することができ、合計で０．０５ミクロン（μｍ）から２ミクロン（μｍ）の範囲の厚さを有することができる。
さらに、第二のフィールド・プレート４４は、第二のスペーサ層４２上に沈着することができる。本発明による様々な第二のフィールド・プレートにより、様々な範囲を覆うことができ、図示するように、第二のフィールド・プレート４４はゲート２４に重なり合っている。本発明による他の第二のフィールド・プレートは、ゲート２４の端と、第二のフィールド・プレートの開始端との間に空隙を有することができる。第二のフィールド・プレート４４の他の部分は、ゲート２４の端から、ドレイン・コンタクト２２に向けて、長さＬｆｄ２だけ伸びており、この長さは、０．２ミクロン（μｍ）から５ミクロン（μｍ）の範囲にできる。第二のスペーサ層４２が、第一のフィールド・プレート３２とスペーサ層２８の全体より狭い範囲を覆う実施例では、第二のスペーサ層４２は、第一のフィールド・プレート３２を十分に覆うことにより、第一のフィールド・プレート３２と第二のフィールド・プレート４４との間の電気的分離を確保する必要がある。
第二のフィールド・プレート４４は、ソース電極２０又はゲート２４に接続され、また、多くの様々な接続構造を用いることができるが、その詳細は、上記米国特許第２００６／０２０２２７２号公報に説明されている。
第二のフィールド・プレート４４を沈着し、それとソース電極２０とを接続後、窒化シリコン等の誘電体パッシベーション層（不図示）により、活性構造を覆うことができる。誘電体パッシベーション層を形成する方法は、上記特許公報及び公開公報に詳細に説明されている。また、図３ＡのＨＥＭＴ１０は、スペーサ層及びフィールド・プレートの形成後に、誘電体パッシベーション層により覆うこともできる。
図３Ｃは、本発明によるＨＥＭＴ６０の別の実施例を示すものであり、ＨＥＭＴ１０に類似の多くの特徴を有しており、類似の特徴に関しては同一の参照番号を用いている。ＨＥＭＴ６０は、基板１２、核形成層１４、バッファ層１６、障壁層１８、ソース電極２０、ドレイン電極２２、ゲート２４、及び２ＤＥＧチャネル層２６を含んでいる。上述した様に、ゲート２４は、０．１ミクロン（μｍ）から５ミクロン（μｍ）の範囲の幅Ｌｇを有している。
しかし、ＨＥＭＴ６０は、ゲート２４を覆わずに、その代わり、ゲート２４と、ソース・コンタクト２０及びドレイン・コンタクト２２との間の障壁層１８を覆うスペーサ層６２を含んでいる。他の実施例において、スペーサ層は、上述したように、障壁層１８の全表面より狭い範囲を覆うことができる。この覆う範囲は、第一のフィールド・プレート６４と障壁層１８との間の電気的分離を確保するのに十分なものである必要がある。第一のフィールド・プレート６４は、ゲート２４と一体となって形成され、スペーサ層６２上で、ドレイン・コンタクト２２の方向に、０．２ミクロン（μｍ）から５ミクロン（μｍ）の範囲にある長さＬｆｄだけ伸びており、また、ソース・コンタクト２０の方向に、０．１ミクロン（μｍ）から２ミクロン（μｍ）の範囲にある長さＬｆｓだけ伸びている。ＨＥＭＴ６０では、第一のフィールド・プレートは、ゲート２４と一体形成されることにより、ゲート２４に電気的に接続される。フィールド・プレート６４は、その全体がゲートと一体化できるか、あるいは、ゲート２４とフィールド・プレート６４との間に効果的に電流を流すために十分な導電性の経路が利用可能となっている限り、コンタクトのソース側とドレイン側のいずれか、あるいは両方の一体化した結合に孔の破れを有してよい。
ＨＥＭＴ６０には、デバイス・メタライゼーション前に、第一のスペーサ層６２を形成することができ、その場合、スペーサ層は、Ａｌ、Ｇａ又はＩｎの合金等の様々なIII族元素を有するIII族窒化物材料等のエピタキシャル材料を含むことができ、スペーサ層の好適な材料としては、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）がある。障壁層１８のエピタキシャル成長後に、それと同一のエピタキシャル成長法を用いて、第一のスペーサ層６２を成長させることができる。次に、第一のスペーサ層６２をエッチング処理し、ゲート２４、ソース電極２０及びドレイン電極２２のための開口を形成する。メタライゼーションの間に、障壁層１８と電気的にコンタクトするようにゲート２４が形成され、第一のフィールド・プレート６４が、ゲートと一体形成され、スペーサ層６２の上を伸びる。ソース電極２０及びドレイン電極２２は、この同じメタライゼーション・ステップで形成される。
他の実施例において、活性領域上に金属として先ず最初にゲート２４を形成し、ゲート２４と、ソース・コンタクト２０及びドレイン・コンタクト２２との間の活性領域上に誘電体材料でスペーサ層を形成することができる。次に、フィールド・プレート６４をゲート２４と一体形成することができる。フィールド・プレート６４を、ソース電極２０とゲート電極２２の両方に伸ばすことにより、ＨＥＭＴ６０は、図３ＡのＨＥＭＴ１０と同じ動作上の利点を得ることができる。
図３Ｄは、図３Ｃに示したＨＥＭＴ６０と類似のＨＥＭＴ７０の別の実施例を示し、ＨＥＭＴ７０は、基板１２、核形成層１４、バッファ層１６、障壁層１８、ソース電極２０、ドレイン電極２２、ゲート２４、２ＤＥＧチャネル層２６、第一のスペーサ層６２、及び第一のフィールド・プレート６４を有している。しかし、ＨＥＭＴ７０は、第二の誘電体スペーサ層７２と第二のフィールド・プレート７４も有しており、第二のスペーサ層は、第一のフィールド・プレート６４を十分に覆い、第一のフィールド・プレート６４と第二のフィールド・プレート７４との間の電気的分離を提供する。図示したように、スペーサ層は、第一のフィールド・プレート６４と、第一のスペーサ層６２の露出表面とを覆う。ＨＥＭＴの活性領域外を通る上述した導電性の経路を含む様々な方法を用いて、第二のフィールド・プレート７４を、ソース・コンタクト２０又はゲートに電気的に接続することができる。
また、ＨＥＭＴ４０及び７０は、第二のフィールド・プレート７４と第二のスペーサ層７２を覆う追加のスペーサ層とフィールド・プレートのペアを含んでいる。図３Ｄは、ＨＥＭＴ７０上に、第三のスペーサ層７６（点線で示す）と第三のフィールド・プレート７８（点線で示す）とを含む追加のペアを示し、スペーサ層７６は、第二のフィールド・プレート７４を十分に覆い、第二のフィールド・プレート７４と第三のフィールド・プレート７８との間の電気的分離を提供する。また、第三のフィールド・プレート７８（及び、後に形成されるどのフィールド・プレート）も、ソース電極又はゲートに電気的に接続することができる。
いくつかの実施例において、トップ・フィールド・プレートは、ソース電極に接続され、一方、その下の中間フィールド・プレートは、ソース電極又はゲートに接続することができる。例えば、本発明によるトランジスタは、３つのフィールド・プレートを有し、トップ・フィールド・プレートは、ソース電極に接続し、下のフィールド・プレートは、ソース電極又はゲートのいずれかに接続される。
複数のフィールド・プレートを配置することにより、デバイス内のピークの電界強度をさらに減少させることができ、その結果、降伏電圧が増加し、トラッピングも減らせる。これにより、ゲートに接続したフィールド・プレートにより悪影響が及ぶ可能性があった利得と安定性を向上することができる。ここで示すような配置は、ソースに接続したフィールド・プレートの遮蔽効果により、ゲート・ドレイン間キャパシタンスＣｇｄを減少させ、入力と出力の間の分離を高めることができる。
図４は、いくつかの実施例に従って製造した低雑音増幅器の雑音指数を図示したグラフである。図４は、いくつかの実施例によるＧａＮ系低雑音増幅器が、２．６ＧＨｚから３．９５ＧＨｚの広い周波数範囲で、２．０ｄＢ未満の低い雑音指数を有することを図示している。
図５は、いくつかの実施例に従って製造した低雑音増幅器の出力３次インターセプト（ＴＯＩ）を図示したグラフである。３次インターセプトとは、デバイスの線形性を示す尺度である。一般的に、ＴＯＩが高いほど、デバイスの線形動作の範囲は広くなる。図５は、いくつかの実施例によるＧａＮ系ＭＭＩＣが、２．６ＧＨｚから３．９５ＧＨｚの広い周波数範囲で、３７．５ｄＢｍより大きなＴＯＩを有することを図示している。
ＧａＮ系でないトランジスタを用いた従来の低雑音増幅器は、許容しがたいほどの、高い雑音指数、及び／又は低い３次インターセプト（ＴＯＩ）を有するかもしれない。それに対し、いくつかの実施例によるＭＭＩＣは、高いＴＯＩ（例えば、３７．５ｄＢｍより大きな）特性と合わせて、低い雑音指数（例えば、２．０ｄＢ未満）を達成できる。
いくつかの実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、２．０ｄＢ未満の雑音指数を有してよい。他の実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、２．５ｄＢ未満の雑音指数を有してよい。さらに、他の実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、３．０ｄＢ未満の雑音指数を有してよい。
いくつかの実施例によるデバイスのＴＯＩは、ＧａＡｓ系トランジスタを用いて製造した比較対象となるデバイスのＴＯＩより、１０ｄＢｍから１５ｄＢｍほど大きい。従って、いくつかの実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、少なくとも３７．５ｄＢｍの３次インターセプトを有してよい。他の実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、少なくとも３０ｄＢｍの３次インターセプトを有してよい。さらに他の実施例において、いくつかの実施例によるＭＭＩＣは、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、少なくとも２５ｄＢｍの３次インターセプトを有してよい。
本発明の他の実施例は、他のヘテロ・エピタキシャル・チャネル及び／又は窒化アルミニウム障壁等の障壁層、窒化インジウム・ガリウム・チャネル、又は上記特許公報及び公開公報に示す構造等の他のエピタキシ／デバイス構造等を用いたＧａＮ系ワイド・バンドギャップ・トランジスタを含んでいるが、それに限定されない。
ＧａＮ系フィールド・プレートを有するＨＥＭＴに加えて、あるいは、それに代えて、いくつかの実施例は、フィールド・プレートを有しないＧａＮ系ＨＥＭＴ、又はＧａＮ系ＭＥＳＦＥＴ（フィールド・プレートを有するもの、若しくは有しないもの）を能動デバイスとして用いてよいが、それに限定されない。
いくつかの実施例は、１０ＭＨｚから６ＧＨｚの動作周波数範囲を有し、２５ワット連続波（ＣＷ）より大きな飽和出力電力と少なくとも１２ｄＢの電力利得を有する低雑音増幅器を提供する。この増幅器は、少なくとも４０％のドレイン効率を有する。この増幅器は、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、２５ｄＢｍより大きな３次インターセプトを有してよい。さらに、この増幅器は、２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、３．０ｄＢ未満の雑音指数を有してよい。
いくつかの実施例による回路／デバイスの応用には、任意のＳバンドＲＦモジュール又は受信機が含まれる。ＧａＮ系ＨＥＭＴのＬＮＡを用いる主なシステムは、派生的応用（例えば、３Ｇ、４Ｇ、ＷｉＦｉ、ＷｉＭａｘ、デジタル放送受信機）を含むセルラー通信の基地局や、レーダ応用の受信機及びモジュールである。いくつかの実施例によるデバイスのダイナミック・レンジの改良により、これらのシステムの性能を著しく向上させることができる。
いくつかの実施例によるＬＮＡは、２．５ＧＨｚから４ＧＨｚのバンドのＲＦ信号の低雑音増幅を、高い線形性、高い入力電力耐性、及び／又は高電圧システムへの組込み性と共に必要とするような、例えば、通信、レーダ、その他のＲＦシステムの受信機のフロント・エンドに用いると有利である。
図面と明細書において、本発明の典型的な実施例を開示し、そこでは特有の用語を用いたが、それらは一般的な説明のためのみに用いたものであり、本発明の限定を目的としたものではなく、本発明の範囲は、請求項に記述されている。
１０、４０、６０、７０ ＨＥＭＴ
１２、１２０ 基板
１４ 核形成層
１６ バッファ層
１８ 障壁層
２０ ソース電極
２２ ドレイン電極
２４ ゲート
２６ ２ＤＥＧチャネル層
２８、４２、６２、７２、７６ スペーサ層
３２、４４、６４、７４、７８ フィールド・プレート
１００ モノリシック・マイクロ波集積回路
１１２ 入力ネットワーク
１１４ 段間ネットワーク
１１６ 出力ネットワーク

Claims (18)

  1. 基板と、
    増幅すべき入力信号を受信する基板上の入力ポートと
    入力ポートに結合された基板上の第一のIII族窒化物系トランジスタであって、入力信号に対する第一増幅段を提供するように構成される第一のIII族窒化物系トランジスタと、
    第一のIII族窒化物系トランジスタに結合された基板上の第二のIII族窒化物系トランジスタであって、入力信号に対する第二増幅段を提供するように構成される第二のIII族窒化物系トランジスタと、
    第二のIII族窒化物系トランジスタに結合された基板上の出力ポートを含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  2. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、第一及び第二のIII族窒化物系トランジスタは、III族窒化物系高電子移動度トランジスタを含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  3. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、第一及び第二のIII族窒化物系トランジスタの少なくとも一つは、フィールド・プレートを含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  4. 請求項３記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、前記フィールド・プレートは、前記少なくとも一つのトランジスタのソース端子に電気的に接続されるモノリシック・マイクロ波集積回路の低雑音増幅器。
  5. 請求項３記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、前記フィールド・プレートは、前記少なくとも一つのトランジスタのゲート端子に電気的に接続されるモノリシック・マイクロ波集積回路の低雑音増幅器。
  6. 請求項３記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、前記フィールド・プレートは、第一のフィールド・プレートを含み、前記少なくとも一つのトランジスタは、さらに、第一のフィールド・プレートから電気的に分離された第二のフィールド・プレートを含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  7. 請求項６記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、第二のフィールド・プレートは、前記少なくとも一つのトランジスタのソース端子に電気的に接続されるモノリシック・マイクロ波集積回路の低雑音増幅器。
  8. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、さらに、
    入力ポートと第一のIII族窒化物系トランジスタとの間に結合された入力ネットワークと、
    第一のIII族窒化物系トランジスタと第二のIII族窒化物系トランジスタとの間に結合された段間ネットワークと、
    第二のIII族窒化物系トランジスタと出力ポートとの間に結合された出力ネットワークと、
    を含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  9. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、さらに、
    第一のIII族窒化物系トランジスタのゲートに結合された第一のゲート・バイアス・ポートと、
    第一のIII族窒化物系トランジスタのドレインに結合された第一のドレイン・バイアス・ポートと、
    第二のIII族窒化物系トランジスタのゲートに結合された第二のゲート・バイアス・ポートと、
    第二のIII族窒化物系トランジスタのドレインに結合された第二のドレイン・バイアス・ポートと、
    を含むモノリシック・マイクロ波集積回路の低雑音増幅器。
  10. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、
    第一のIII族窒化物系トランジスタは、約１ｍｍ未満のゲート・ペリフェリを有し、第二のIII族窒化物系トランジスタは、約１ｍｍより大きなゲート・ペリフェリを有するモノリシック・マイクロ波集積回路の低雑音増幅器。
  11. 請求項１０記載のモノリシック・マイクロ波集積回路の低雑音増幅器であって、
    第一のIII族窒化物系トランジスタは、約０．７２ｍｍのゲート・ペリフェリを有し、第二のIII族窒化物系トランジスタは、約１．２ｍｍのゲート・ペリフェリを有するモノリシック・マイクロ波集積回路の低雑音増幅器。
  12. 請求項１記載のモノリシック・マイクロ波集積回路の低雑音増幅器を含むパッケージであって、パッケージは０．５平方インチ（３．２３平方センチメートル）以下の設置面積を有するパッケージ。
  13. ２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、２５ｄＢｍより大きい３次インターセプトを有するモノリシック・マイクロ波集積回路の低雑音増幅器。
  14. ２．６ＧＨｚから３．９５ＧＨｚの範囲の周波数で、３．０ｄＢ未満の雑音指数を有するモノリシック・マイクロ波集積回路の低雑音増幅器。
  15. 入力信号に対する第一増幅段を提供するように構成された第一のIII族窒化物系トランジスタと、
    第一のIII族窒化物系トランジスタに結合され、入力信号に対する第二増幅段を提供するように構成された第二のIII族窒化物系トランジスタと、
    を含む低雑音増幅器。
  16. 請求項１５記載の低雑音増幅器であって、第一及び第二のIII族窒化物系トランジスタは、III族窒化物系高電子移動度トランジスタを含む低雑音増幅器。
  17. 請求項１５記載の低雑音増幅器であって、第一及び第二のIII族窒化物系トランジスタの少なくとも一つは、フィールド・プレートを含む低雑音増幅器。
  18. 請求項１７記載の低雑音増幅器であって、前記フィールド・プレートは、第一のフィールド・プレートを含み、前記少なくとも一つのトランジスタは、さらに、第一のフィールド・プレートから電気的に分離された第二のフィールド・プレートを含む低雑音増幅器。
JP2011113609A 2010-05-20 2011-05-20 Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器 Active JP5325930B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US34675710P 2010-05-20 2010-05-20
US61/346,757 2010-05-20
US13/110,584 2011-05-18
US13/110,584 US8829999B2 (en) 2010-05-20 2011-05-18 Low noise amplifiers including group III nitride based high electron mobility transistors

Publications (3)

Publication Number Publication Date
JP2011244459A true JP2011244459A (ja) 2011-12-01
JP2011244459A5 JP2011244459A5 (ja) 2012-07-05
JP5325930B2 JP5325930B2 (ja) 2013-10-23

Family

ID=44234190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011113609A Active JP5325930B2 (ja) 2010-05-20 2011-05-20 Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器

Country Status (3)

Country Link
US (1) US8829999B2 (ja)
EP (1) EP2388819B1 (ja)
JP (1) JP5325930B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022304A (ko) * 2015-08-20 2017-03-02 한국전자통신연구원 증폭기 집적 회로 및 그 설계 방법
JP6222402B1 (ja) * 2016-10-24 2017-11-01 三菱電機株式会社 化合物半導体デバイス
WO2018078893A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 化合物半導体デバイス
CN109756200A (zh) * 2017-11-06 2019-05-14 恩智浦美国有限公司 以多种半导体技术实施的多级功率放大器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056753A1 (en) * 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US9590674B2 (en) * 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9093394B1 (en) * 2013-12-16 2015-07-28 Hrl Laboratories, Llc Method and structure for encapsulation and interconnection of transistors
US9219450B1 (en) 2014-01-07 2015-12-22 Lockheed Martin Corporation High linearity low noise amplifier
JP6265415B2 (ja) * 2014-01-24 2018-01-24 住友電工デバイス・イノベーション株式会社 増幅装置
US9565642B2 (en) 2014-04-11 2017-02-07 Cree, Inc. GaN amplifier for WiFi applications
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
US11101380B2 (en) 2017-02-02 2021-08-24 Intel Corporation Group III-nitride integrated front-end circuit
US10069464B1 (en) * 2017-02-21 2018-09-04 The Boeing Company 3D low flux, high-powered MMIC amplifiers
US10069462B1 (en) * 2017-02-27 2018-09-04 Nxp Usa, Inc. Multiple-stage RF amplifier devices
US9960737B1 (en) 2017-03-06 2018-05-01 Psemi Corporation Stacked PA power control
US10778156B2 (en) * 2017-06-20 2020-09-15 Infineon Technologies Ag Interstage matching network
EP3480945A1 (en) 2017-11-06 2019-05-08 NXP USA, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US10855235B2 (en) * 2017-12-27 2020-12-01 Murata Manufacturing Co., Ltd. Power amplifier circuit
US10404313B1 (en) 2018-02-21 2019-09-03 Analog Devices, Inc. Low noise amplifiers with output limiting
US10510694B2 (en) 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems
US11522506B2 (en) * 2020-01-31 2022-12-06 Nxp B.V. Compact RFIC with stacked inductor and capacitor
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
US11621672B2 (en) 2021-08-05 2023-04-04 Wolfspeed, Inc. Compensation of trapping in field effect transistors
JP2024503763A (ja) * 2021-12-31 2024-01-29 イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド 窒化物系双方向スイッチング装置とその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297924A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 高周波フィルタ及び高周波集積回路
JP2004248252A (ja) * 2003-02-12 2004-09-02 Northrop Grumman Corp デュアルゲート低雑音増幅器
JP2006114795A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2008533717A (ja) * 2005-03-11 2008-08-21 クリー インコーポレイテッド ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
WO2009035767A1 (en) * 2007-09-07 2009-03-19 Raytheon Company Input circuitry for transistor power amplifier and method for designing such circuitry
JP2009514267A (ja) * 2005-07-21 2009-04-02 クリー インコーポレイテッド フィールドプレート延長部分を備えたｆｅｔを使用するスイッチモード電力増幅器及び電界効果トランジスタ
JP2010057025A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 高周波低雑音増幅器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20092A (en) 1858-04-27 Bedstead-bail
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
WO1992016966A1 (en) 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
EP1410444B1 (en) 2001-07-24 2012-08-22 Cree, Inc. Insulating Gate AlGaN/GaN HEMT
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
CN100541745C (zh) 2003-09-09 2009-09-16 加利福尼亚大学董事会 单个或多个栅极场板的制造
US7126426B2 (en) 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP2008519441A (ja) 2004-10-28 2008-06-05 ニトロネックス コーポレイション 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路
US7477102B1 (en) * 2006-03-17 2009-01-13 Hrl Laboratories, Llc High efficiency linear microwave power amplifier
US7795672B2 (en) * 2006-12-26 2010-09-14 Sensor Electronic Technology, Inc. Profiled gate field effect transistor with enhanced high harmonic gain

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297924A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 高周波フィルタ及び高周波集積回路
JP2004248252A (ja) * 2003-02-12 2004-09-02 Northrop Grumman Corp デュアルゲート低雑音増幅器
JP2006114795A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2008533717A (ja) * 2005-03-11 2008-08-21 クリー インコーポレイテッド ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
JP2009514267A (ja) * 2005-07-21 2009-04-02 クリー インコーポレイテッド フィールドプレート延長部分を備えたｆｅｔを使用するスイッチモード電力増幅器及び電界効果トランジスタ
WO2009035767A1 (en) * 2007-09-07 2009-03-19 Raytheon Company Input circuitry for transistor power amplifier and method for designing such circuitry
JP2010057025A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 高周波低雑音増幅器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022304A (ko) * 2015-08-20 2017-03-02 한국전자통신연구원 증폭기 집적 회로 및 그 설계 방법
KR102282920B1 (ko) 2015-08-20 2021-07-29 한국전자통신연구원 증폭기 집적 회로 및 그 설계 방법
JP6222402B1 (ja) * 2016-10-24 2017-11-01 三菱電機株式会社 化合物半導体デバイス
WO2018078893A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 化合物半導体デバイス
US11283021B2 (en) 2016-10-24 2022-03-22 Mitsubishi Electric Corporation Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles
CN109756200A (zh) * 2017-11-06 2019-05-14 恩智浦美国有限公司 以多种半导体技术实施的多级功率放大器
JP2019087992A (ja) * 2017-11-06 2019-06-06 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 複数半導体技術で実装された多段電力増幅器
CN109756200B (zh) * 2017-11-06 2023-11-17 恩智浦美国有限公司 以多种半导体技术实施的多级功率放大器

Also Published As

Publication number Publication date
EP2388819B1 (en) 2020-11-18
US8829999B2 (en) 2014-09-09
EP2388819A3 (en) 2014-01-22
US20120194276A1 (en) 2012-08-02
EP2388819A2 (en) 2011-11-23
JP5325930B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5325930B2 (ja) Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
US7126426B2 (en) Cascode amplifier structures including wide bandgap field effect transistor with field plates
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
JP6124511B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US20060163594A1 (en) High electron mobility devices
US9112010B2 (en) Nitride-based semiconductor device
JP2022537686A (ja) 改善された性能及び信頼性を有する高電子移動度トランジスタ及びそのトランジスタを含む電力増幅器
US8106503B2 (en) High frequency semiconductor device
KR20070103747A (ko) 고효율의 스위치 모드 전력 증폭기
JP2013089970A (ja) 第ｉｉｉ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
JP6279294B2 (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
US11658234B2 (en) Field effect transistor with enhanced reliability
US20220376098A1 (en) Field effect transistor with selective modified access regions
Masuda et al. GaN MMIC amplifiers for W-band transceivers
Shealy et al. Gallium nitride (GaN) HEMT's: progress and potential for commercial applications
Smorchkova et al. AlGaN/GaN HEMTs-operation in the K-band and above
US20230197841A1 (en) Group iii-nitride high-electron mobility transistors with a buried conductive material layer and process for making the same
US20220367695A1 (en) Circuits and group iii-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
US11869964B2 (en) Field effect transistors with modified access regions
WO2022163196A1 (ja) 半導体装置、半導体モジュールおよび電子機器
US20240162304A1 (en) Field effect transistor including field plates
WO2024047783A1 (ja) 高電子移動度トランジスタ
US20220181236A1 (en) Semiconductor device, semiconductor device manufacturing method, and electronic apparatus
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
Harrouche et al. GaN-based HEMTs for mm-wave applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5325930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533