CN109756200B - 以多种半导体技术实施的多级功率放大器 - Google Patents

以多种半导体技术实施的多级功率放大器 Download PDF

Info

Publication number
CN109756200B
CN109756200B CN201811312983.7A CN201811312983A CN109756200B CN 109756200 B CN109756200 B CN 109756200B CN 201811312983 A CN201811312983 A CN 201811312983A CN 109756200 B CN109756200 B CN 109756200B
Authority
CN
China
Prior art keywords
die
electrically coupled
gan
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811312983.7A
Other languages
English (en)
Other versions
CN109756200A (zh
Inventor
J·斯科鲁兹
E·克拉瓦克
吴宇庭
杨志宏
J·琼斯
M·博卡蒂斯
R·尤斯科拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN109756200A publication Critical patent/CN109756200A/zh
Application granted granted Critical
Publication of CN109756200B publication Critical patent/CN109756200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/189—Indexing scheme relating to amplifiers the ground, reference or shield potential difference between different chips being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

一种多级放大器包括驱动级管芯和末级管芯。所述末级管芯包括III‑V半导体基板(例如，GaN基板)和第一晶体管。所述驱动级管芯包括另一类型的半导体基板(例如，硅基板)、第二晶体管，和电耦合到所述第一晶体管的控制端的一个或多个次级电路。连接(例如，焊线阵列或其它DC‑耦合式连接)电耦合于所述驱动级管芯的RF信号输出端和所述末级管芯的RF信号输入端之间。所述驱动级管芯的所述次级电路包括经由各种连接电连接到所述末级管芯的末级偏压电路和/或末级谐波控制电路。

Description

以多种半导体技术实施的多级功率放大器
技术领域
本文中描述的主题的实施例大体上涉及多级功率放大器。
背景技术
氮化镓(GaN)功率晶体管越来越多地用于蜂窝式基站和其它系统的高功率放大器电路以提高效率和工作带宽。GaN晶体管已证明为在与其硅基对应物中的一些比较时由于其相对高的功率密度和相对高的单位电流增益频率而提供高的放大器性能。较高的功率密度允许给定电平的输出功率的情况下较小的管芯外围。当与硅装置比较时，这可产生较低的漏极-源极电容CDS和具有较宽输出带宽的较高输出阻抗。
然而，当与硅基晶体管比较时，GaN晶体管还具有若干缺点。举例来说，GaN的电流成本显著高于硅的电流成本，从而使GaN管芯面积和集成非常珍贵。另外，GaN晶体管压缩特性对数字预失真线性化电路构成挑战。GaN晶体管往往具有相对慢的逐渐振幅压缩，且传输相位在向上驱动期间展现出膨胀。
更进一步，GaN输入特性会显著地限制性能。更具体地说，GaN输入阻抗在高Q因数的情况下往往极低，且栅极-源极电容CGS在过驱动时显著地变化。在具有GaN主放大器和GaN峰值放大器的多尔蒂功率放大器中，取决于射频(radio frequency，RF)驱动电平和信号包络，GaN峰值放大器在断开状态与接通状态之间转变。当发生这些转变时，输入阻抗展现出大的变化并会与先前50欧姆增益级很大程度上失配。此失配可能产生相当大的反射和较差输入回程损耗(IRL)。此外，输入上的所得受限带宽可能限制总体放大器带宽。GaN晶体管的这些和其它特性使其在许多常规放大器拓扑中不可行或不适用。
发明内容
根据本发明的第一方面，提供一种多级放大器，包括：
第一管芯，其包括III-V半导体基板、第一射频(RF)信号输入端、第一RF信号输出端和第一晶体管，其中所述第一晶体管具有电耦合到所述第一RF信号输入端的控制端，和电耦合到所述第一RF信号输出端的电流承载端；
第二管芯，其包括第二类型的半导体基板、第二RF信号输入端、第二RF信号输出端、第一次级电路，以及所述第二RF信号输入端和所述第二RF信号输出端之间的放大路径，其中所述放大路径包括具有控制端和电流承载端的第二晶体管，所述第二晶体管的所述控制端电耦合到所述第二RF信号输入端，且所述第二晶体管的所述电流承载端电耦合到所述第二RF信号输出端，且其中所述第一次级电路电耦合到所述第一晶体管的所述控制端，且所述第一次级电路是选自末级偏压电路和末级谐波控制电路；以及
第一连接，其电耦合于所述第二RF信号输出端和所述第一RF信号输入端之间。
在一个或多个实施例中，所述第二管芯进一步包括被配置成电耦合到外部偏压电压源的第一次级电路端，且
所述第一次级电路是所述末级偏压电路，其电耦合于所述第一次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述末级偏压电路包括：
直流电到直流电(DC-DC)电压转换器，其电耦合于所述第一次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述DC-DC电压转换器被配置成将被提供给所述第一次级电路端的第一DC电压转换为所述第二RF信号输出端处的负DC电压。
在一个或多个实施例中，所述末级偏压电路包括：
电感器，其集成在所述第二管芯中且电耦合于所述第一次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述放大器进一步包括：
驱动级偏压控制电路，其电耦合到所述第二晶体管的所述电流承载端；以及
去耦电容器，其具有电耦合到所述第二晶体管的所述电流承载端的第一端，和电耦合到所述末级偏压电路并电耦合到所述第二RF信号输出端的第二端。
在一个或多个实施例中，所述第二管芯进一步包括：
第二次级电路端；
第二次级电路，其呈所述末级谐波控制电路的形式，其电耦合于所述第二次级电路端和接地节点之间；以及
第二连接，其电耦合于所述第二次级电路端和所述第一晶体管之间。
在一个或多个实施例中，所述末级谐波控制电路包括：
电容器，其具有第一端和第二端，其中所述第一端电耦合到所述第二次级电路端，且所述第二端电耦合到所述接地节点，且其中所述第二连接和所述电容器的组合形成串联电感器-电容器(LC)谐波终端电路，所述串联电感器-电容器(LC)谐波终端电路提供到所述接地节点的用于所述放大器的中心工作频率f0的第二谐波2f0下的信号能量的低阻抗路径。
在一个或多个实施例中，所述第二管芯进一步包括第一次级电路端，
所述放大器进一步包括电耦合于所述第一次级电路端和所述第一晶体管之间的第二连接，且
所述第一次级电路是所述末级谐波控制电路，其电耦合于所述第一次级电路端和接地节点之间。
在一个或多个实施例中，所述末级谐波控制电路包括：
电容器，其具有第一端和第二端，其中所述第一端电耦合到所述第一次级电路端，且所述第二端电耦合到所述接地节点，且其中所述第二连接和所述电容器的组合形成串联电感器-电容器(LC)谐波终端电路，所述串联电感器-电容器(LC)谐波终端电路提供到所述接地节点的用于所述放大器的中心工作频率f0的第二谐波2f0下的信号能量的低阻抗路径。
在一个或多个实施例中，所述第二管芯进一步包括：
第二次级电路端，其被配置成电耦合到外部偏压电压源；以及
第二次级电路，其呈所述末级偏压电路的形式，其电耦合于所述第二次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述末级偏压电路包括：
直流电到直流电(DC-DC)电压转换器，其电耦合于所述第一次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述DC-DC电压转换器被配置成将被提供给所述第一次级电路端的第一DC电压转换为所述第二RF信号输出端处的负DC电压。
在一个或多个实施例中，所述末级偏压电路包括：
电感器，其集成在所述第二管芯中且电耦合于所述第二次级电路端和所述第二RF信号输出端之间。
在一个或多个实施例中，所述放大器进一步包括：
驱动级偏压控制电路，其电耦合到所述第二晶体管的所述电流承载端；以及
去耦电容器，其具有电耦合到所述第二晶体管的所述电流承载端的第一端，和电耦合到所述末级偏压电路并电耦合到所述第二RF信号输出端的第二端。
在一个或多个实施例中，所述第二管芯进一步包括：
级间阻抗匹配电路的集成部分，其电耦合于所述第二晶体管的所述电流承载端和所述第二RF信号输出端之间，其中所述第一连接是所述级间阻抗匹配电路的非集成部分。
在一个或多个实施例中，所述III-V基板是选自氮化镓(GaN)基板、硅上GaN基板和碳化硅上GaN基板。
在一个或多个实施例中，所述第二类型的半导体基板是选自硅基板和绝缘体上硅基板。
在一个或多个实施例中，所述第一管芯包括GaN场效应晶体管(FET)，且所述第二晶体管包括硅横向扩散金属氧化物半导体(LDMOS)场效应晶体管(FET)。
在一个或多个实施例中，所述第一管芯包括GaN场效应晶体管(FET)，且所述第二晶体管包括硅互补金属氧化物半导体(CMOS)级联堆叠。
在一个或多个实施例中，所述放大器进一步包括：
无引线半导体装置封装，其包括导电基板、第一焊盘和第二焊盘，其中所述第一和第二管芯连接到所述导电基板；
第二连接，其电耦合于所述第一焊盘和所述第二RF输入端之间；以及
第三连接，其电耦合于所述第一RF输出端和所述第二焊盘之间。
在一个或多个实施例中，所述放大器进一步包括：
印刷电路板，所述第一和第二管芯耦合到所述印刷电路板，其中所述印刷电路板包括第一端和第二端；
第二连接，其电耦合于所述第一端和所述第二RF输入端之间；以及
第三连接，其电耦合于所述第一RF输出端和所述第二端之间。
在一个或多个实施例中，所述放大器是包括主放大器和峰值放大器的多尔蒂功率放大器，且
所述主放大器包括所述第一和第二管芯，其中所述第二管芯的所述第二RF信号输入端对应于主放大器输入，且所述第一管芯的所述第一RF信号输出端对应于主放大器输出。
在一个或多个实施例中，所述放大器进一步包括：
所述峰值放大器，其包括峰值放大器输入和峰值放大器输出；
基板，所述主放大器和峰值放大器耦合到所述基板；以及
相移元件，其电耦合于所述第一管芯的所述第一RF信号输出端和所述峰值放大器输出之间。
在一个或多个实施例中，所述相移元件包括具有90度电气长度的传输线。
在一个或多个实施例中，所述放大器进一步包括：
具有输入端以及第一和第二输出端的功率分离器，其中所述第一输出端电耦合到所述主放大器输入，所述第二输出端电耦合到所述峰值放大器输入，且所述功率分离器被配置成在所述功率分离器的所述输入端处接收输入RF信号，且将所述输入RF信号的功率分离为在所述功率分离器的所述第一和第二输出端处产生的第一和第二RF信号
在一个或多个实施例中，所述连接是DC-耦合式连接。
在一个或多个实施例中，所述连接包括选自焊线阵列、微带线、印刷线圈和并联耦合式电阻器/电容器电路的连接。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
可以结合以下图式考虑，通过参考具体实施方式和权利要求书得到对主题的更完整理解，图式中类似的附图标记在各图中指代相似元件。
图1是根据实例实施例具有硅驱动级和GaN末级的两级放大器的简化框图；
图2是根据实例实施例具有硅驱动级和GaN末级的两级级联放大器的电路图；
图3是根据实例实施例具有硅级联驱动级和GaN末级的两级级联放大器的电路图；
图4是根据实例实施例具有电耦合到GaN末级IC管芯的硅驱动级集成电路(IC)管芯的放大器的一部分的俯视图；
图5是根据实例实施例沿着线5-5的图4的放大器部分的横截面侧视图；
图6是根据实例实施例包括封装于高功率封装中的两级放大器的RF放大器装置的实例的俯视图；
图7是根据实例实施例包括封装于方形扁平无引线封装中的两级放大器的RF放大器装置的实例的俯视图；
图8是根据实例实施例包括两路径放大器模块中的两个两级放大器的RF放大器装置的实例的俯视图；以及
图9是根据实例实施例包括多尔蒂功率放大器模块中的两级主放大器的RF放大器装置的实例的俯视图。
具体实施方式
本发明主题的各种实施例包括具有硅驱动级集成电路(integrated circuit，IC)管芯和III-V(例如，GaN、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、锑化铟(InSb))末级IC管芯的多级(例如，级联)放大器。多级放大器的更具体实施例包括在级联放大器布置中电耦合到GaN末级IC管芯的硅驱动级IC管芯。硅驱动级IC管芯充当用于GaN末级IC管芯的预匹配阻抗调节器和增益增强器。
本文中所提供的放大器实施例可克服GaN晶体管的前述问题中的一些或全部，同时潜在地比例如GaN驱动器-GaN最终级联放大器布置显著地更便宜。举例来说，虽然孤立地看典型的GaN晶体管具有缓慢逐渐振幅压缩且传输相位在向上驱动期间展现出膨胀，但是在级联布置中包括具有GaN末级IC管芯的硅驱动级IC管芯可改进响应，这又可产生改进的线性特性。在各种实施例中，硅驱动级IC管芯用以将输入RF波形终止或成型到GaN末级IC管芯，这可产生更佳的输出波形。举例来说，硅驱动级IC管芯可有助于调节并控制栅极短路，栅极短路通常在GaN晶体管栅极-源极电容Cgs展现出高非线性时应用于F类GaN放大器。具体地说，硅驱动级IC管芯可用以补充(或补偿)GaN增益和相位压缩特性。当与常规装置比较时，利用本文所描述的各种实施例的装置可展现出相对平坦的增益和相位响应(AM/AM和AM/PM响应)。因此，在传输链中的放大器实施例之前实施的数字预失真(digital pre-distortion，DPD)电路复杂度和/或成本可更低。基本上，当与常规单级和其它两级放大器比较时，本文中论述的复合放大器实施例可具有改进的增益、更广的带宽和改进的向上驱动特性。
根据实施例，通过放大器电路中的低阻抗点处的串联焊线阵列制成硅驱动级IC管芯与GaN末级IC管芯之间的电连接。此焊线阵列可提供良好地匹配GaN末级IC管芯的在特征上低的栅极-源极电容CGS的串联电感。在实施例中，焊线阵列是DC-耦合式连接，其促进将来自硅驱动级IC管芯的DC偏压和RF信号两者提供到GaN末级IC管芯。在其它实施例中，可实施硅驱动级IC管芯与GaN末级IC管芯之间的其它类型的DC-耦合式电连接。另外，根据实施例，由无源组件(例如，电感器、电容器和电阻器)组成的输入和级间匹配电路集成到相对低成本的硅硅驱动级IC管芯中以向GaN末级IC管芯传送功率。换句话说，硅驱动级IC管芯向装置链提供集成阻抗匹配。
GaN晶体管通常是耗尽型常开装置，其利用特定偏压电压控制电路以产生负栅极电压以夹断所述装置。根据包括耗尽型GaN末级IC管芯的一些实施例，硅驱动级IC管芯包括集成GaN偏压电压控制电路，所述集成GaN偏压电压控制电路电耦合到GaN末级IC管芯并被配置成提供负栅极电压以夹断所述装置。更具体地说，在此类实施例中，GaN偏压电压控制电路可被视为GaN负DC偏压电路(例如，被配置成将第一(正或负)DC电压转换成待用作GaN偏压电压的负DC电压的直流到直流(direct current-to-direct current，DC-DC)电压转换器)。在GaN末级IC管芯是增强型常关装置的其它实施例中，硅驱动级IC管芯可包括被配置成向GaN末级IC管芯提供正栅极电压的GaN偏压电压控制电路。更具体地说，在此类实施例中，GaN偏压电压控制电路可被视为GaN正DC偏压电路(例如，被配置成将第一(正或负)DC电压转换成待用作GaN偏压电压的正DC电压的DC-DC电压转换器)。在任一实施例中，用于GaN末级IC管芯的栅极偏压电压由硅驱动级IC管芯提供。相对于GaN管芯，考虑到硅管芯区域相比于GaN管芯区域的更低成本，将GaN偏压电压控制电路集成到硅管芯中可产生显著的成本降低。
GaN晶体管的特征在于高频增益，连同很大程度非线性漏极-源极电容CDS和栅极-源极电容CGS。根据一些实施例，硅驱动器IC管芯包括电耦合到GaN最终IC管芯的集成栅极和/或漏极谐波控制电路系统。同样，相对于GaN管芯，鉴于硅管芯区域相比于GaN管芯区域的更低成本，在硅管芯上集成栅极和漏极谐波控制电路系统可产生显著的成本降低。
根据具体实施例，GaN场效应晶体管(field effect transistor，FET)末级IC管芯连接到硅横向扩散金属氧化物半导体(laterally-diffused，metal oxidesemiconductor，LDMOS)驱动级IC管芯。根据另一具体实施例，GaN FET末级IC管芯连接到硅互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)驱动级IC管芯。
以下详细描述本质上仅为说明性的，且并不意图限制主题的实施例或此类实施例的应用和使用。如本文中所使用，词语“示例性”和“例子”意味着“充当例子、实例或说明”。本文中描述为示例性或例子的任何实施方案未必应被解释为比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术或以下详细描述中呈现的任何所表达或暗示的理论的限制。
如本文所使用，术语“晶体管”意味着场效应晶体管(FET)、双极结晶体管(bipolarjunction transistor，BJT)或另一类型的晶体管。举例来说，“FET”可以是金属氧化物半导体FET(metal-oxide-semiconductor FET，MOSFET)、横向扩散MOSFET(laterally-diffusedMOSFET，LDMOS FET)、增强型或耗尽型高电子迁移率晶体管(high electron mobilitytransistor，HEMT)或另一种类型的FET。下文的描述将晶体管参考为包括控制端和两个导电端。举例来说，使用与FET相关联的术语，“控制端”是指晶体管的栅极端，且第一和第二导电端是指晶体管的漏极和源极端(或反之亦然)。虽然以下描述可使用通常结合FET装置使用的术语，但是各种实施例不限于利用FET装置的实施方案，而是意图还适用于利用BJT装置或其它类型的晶体管的实施方案。
术语“集成电路管芯”和“IC管芯”意味着单一独特管芯，一个或多个电路组件(例如，晶体管、无源装置等等)在其内集成和/或直接物理连接。术语“硅……IC管芯”(例如，“硅驱动级IC管芯”中)意味着包括硅功率晶体管的集成电路管芯。举例来说，“硅…IC管芯”是包括形成于硅基板、绝缘体上硅基板或另一适合的硅基基板中和/或上的硅功率晶体管(例如，FET、MOSFET、LDMOS FET或其它类型的硅晶体管)的管芯。“硅功率晶体管”或“硅晶体管”意味着其中初级导电通道主要由硅半导体材料形成的晶体管。术语“GaN……IC管芯”(例如，如“GaN末级IC管芯”中)意味着包括GaN功率晶体管的集成电路管芯。举例来说，“GaN……IC管芯”是形成于GaN基板、硅上GaN基板、碳化硅(SiC)上GaN基板、氮化铝(AlN)上GaN基板、蓝宝石上GaN基板、金刚石上GaN基板或另一适合的GaN基异质外延和基板布置中和/或上的GaN功率晶体管的管芯。“GaN功率晶体管”或“GaN晶体管”意味着其中初级导电通道主要由GaN半导体材料形成的晶体管。
图1是根据实例实施例具有在RF信号输入端102与RF信号输出端104之间的级联布置中电耦合在一起的硅驱动级IC管芯110和GaN末级IC管芯180的两级放大器100的简化框图。在实施例中，硅驱动级IC管芯110包括硅IC管芯输入端120、硅IC管芯输出端122、输入阻抗匹配电路130、硅晶体管140、级间阻抗匹配电路150的集成部分、偏压电压控制电路160(“末级偏压电路”)和谐波控制电路170(“末级谐波控制电路”)。末级偏压电路160和末级谐波控制电路170可在本文中被称作硅驱动级IC管芯110的“次级电路”，原因在于它们与硅驱动级IC管芯110集成，但其功能性分别与影响GaN晶体管182的偏压电压或谐波控制相关联，如将稍后更详细地描述。当硅驱动级IC管芯110包括有源装置(即，硅晶体管140)以及与输入阻抗匹配电路130和级间阻抗匹配电路150相关联的多个集成无源组件时，硅驱动级IC管芯110可替代地被视为“集成有源装置”(Integrated Active Device，IAD)。
沿着前向放大路径，RF信号输入端102经由连接103(例如，焊线、焊线阵列或其它电连接)电耦合到硅IC管芯输入端120，硅IC管芯输入端120耦合到到输入阻抗匹配电路130的输入，输入阻抗匹配电路130的输出耦合到硅晶体管140的输入144(控制端)，硅晶体管140的输出146(导电端)耦合到级间阻抗匹配电路150的输入，且级间阻抗匹配电路150的输出耦合到硅IC管芯输出端122。
硅IC管芯输出端122经由连接174(例如，焊线阵列或其它DC-耦合式导电连接)电耦合到GaN末级IC管芯180的GaN IC管芯输入端190。连接174表示硅晶体管140的输出(例如，漏极)与GaN晶体管182的输入(例如，栅极)之间的级间匹配电路的非集成部分。更具体地说，连接174定位于电路中的低输入阻抗点处，以匹配硅晶体管140与具有低栅极-源极电容Cgs的GaN晶体管182最终阻抗。在一个实施例中，连接174是电感性连接，例如焊线阵列。在其它实施例中，可实施其它类型的DC-耦合式连接。举例来说，在替代实施例中，管芯110、180可以是倒装芯片管芯，或可配置或封装以使得DC偏压和RF信号可经由管芯110、180耦合到的基板传送，而非经由不同于基板的焊线或其它电连接传送。
在实施例中，GaN末级IC管芯180包括GaN IC管芯输入端190、GaN IC管芯输出端192和GaN晶体管182。沿着前向放大路径继续，GaN IC管芯输入端190耦合到GaN晶体管182的输入184(控制端)，且GaN晶体管182的输出186(导电端)耦合到GaN IC管芯输出端192。GaN IC管芯输出端192经由连接179(例如，焊线阵列或其它电连接)电耦合到RF信号输出端104。
在操作期间，经由RF信号输入端102和硅IC管芯输入端120接收的RF信号经由输入阻抗匹配电路130传送，所述输入阻抗匹配电路130被配置成将放大器100的阻抗升高到较高阻抗电平(例如，50欧姆或另一阻抗电平)以增强跨越频带的增益平坦度和功率传送。所得RF信号接着由硅晶体管140放大(即，硅晶体管140充当将第一增益应用于RF信号或“预放大”RF信号的驱动器放大器)。举例来说，硅晶体管140可将约10分贝(dB)到约25dB范围内的增益应用到RF信号(例如，约20dB，在一些实施例中)，但由硅晶体管140应用的增益也可更低或更高。接着经由级间阻抗匹配电路150的集成部分传送在硅晶体管140的输出146处产生的经放大RF信号。接着经由连接174将在输出端122处产生的所得RF信号传送到GaN末级IC管芯180的GaN IC管芯输入端190。级间阻抗匹配电路150的集成部分和管芯110、180之间的连接174一起被配置成匹配硅晶体管140的输出阻抗(或漏极阻抗)与GaN晶体管182的输入阻抗，以增强增益平坦度和跨越频带的功率传送。在一些实施例中，连接174是硅放大器140的输出与GaN放大器182的输入184之间的级间匹配电路中的非集成串联感应组件。
在GaN IC管芯输入端190处接收到的经预放大RF信号由GaN晶体管182放大(即，GaN晶体管182充当将第二增益应用于RF信号的最终放大器)。举例来说，GaN晶体管182可将介于约10dB到约15dB的范围内的增益应用于RF信号(例如，在一些实施例中，约14dB)，从而通过装置100得到介于约20dB到约40dB的范围内的总增益(例如，在一些实施例中，约35dB)，而由GaN晶体管182应用的增益和/或总装置增益还可更低或更高。接着经由GaN IC管芯输出端192和连接179将在GaN晶体管182的输出186处产生的经放大RF信号传送到RF信号输出端104。
根据实施例，硅驱动级IC管芯110进一步包括集成偏压电压控制电路160(或“末级栅极偏压电路”)，其被配置成将偏压电压传送到GaN末级IC管芯180的GaN晶体管182的输入184(例如，栅极端)。更具体地说，硅驱动级IC管芯110包括偏压电压控制电路输入端158(简称为“偏压输入端”)，以及电耦合于偏压输入端158和输出端122之间的集成偏压电压控制电路160。在一实施例中，集成偏压电压控制电路160是DC-DC转换器电路。在各种实施例中，集成偏压电压控制电路160可被配置成：1)将正DC偏压电压转换成不同电压电平下的另一正DC偏压电压；2)将正DC偏压电压转换成负DC偏压电压；3)将负DC偏压电压转换成正DC偏压电压；或4)将负DC偏压电压转换成不同电压电平下的另一负DC偏压电压。偏压输入端158被配置成经由偏压输入端158从外部偏压电路(例如，产生DC偏压电压+VDD或-VDD的外部电压源164)接收偏压电压，且集成偏压电压控制电路160执行所接收偏压电压的DC-DC转换以产生末级栅极偏压电压，所述末级栅极偏压电压被提供给GaN末级IC管芯180的GaN晶体管182。因为偏压输入端158电耦合到硅驱动级IC管芯110的“次级电路”(或更具体地说，集成偏压电压控制电路160)，所以输入端158替代地可被称作“次级电路端”。
根据实施例，GaN晶体管182是耗尽型常开装置，且所接收和传送的偏压电压是用来夹断GaN晶体管182的负DC偏压电压。在另一实施例中，GaN晶体管182是增强型常关装置，且所接收和传送的偏压电压是正DC偏压电压。如先前陈述，输出端122经由连接174(例如，一个或多个焊线或其它导电连接)电耦合到GaN末级IC管芯180的输入端190。集成偏压电压控制电路160和连接174一起被配置成过滤DC偏压电压，并在输入端190处产生所得偏压电压信号。输入端190又电耦合到GaN晶体管182的输入184(例如，栅极端)。在操作期间，由电路160调节(例如，过滤)由集成偏压电压控制电路160经由偏压输入端158从外部偏压电压源164接收到的偏压电压，并经由硅驱动级IC管芯110的输出端122、连接174和GaN末级IC管芯180的输入端190将所述偏压电压传送到GaN晶体管182的输入184。
如以上描述中指示，经由相同输出端122、连接174和输入端190传送末级栅极偏压电压和由硅晶体管140产生的经预放大RF信号两者。另外，如将结合图2更详细地描述，末级栅极偏压电路160与级间阻抗匹配电路150的集成部分可共享一些电气组件(例如，电阻器254和电感器255，图2)。在替代实施例中，末级栅极偏压电路160可不与级间阻抗匹配电路150的集成部分共享任何组件，而是可包括不是级间阻抗匹配电路150的一部分的组件。另外，在其它实施例中，可经由不同导电路径在管芯110、180之间传送末级栅极偏压电压和由硅晶体管140产生的经预放大RF信号。换句话说，虽然可经由输出端122、连接174和输入端190传送经预放大RF信号，但是可经由硅驱动级IC管芯110的单独输出端、单独DC-耦合式连接(例如，焊线或其它电连接)和GaN末级IC管芯180的单独输入端传送末级栅极偏压电压。
根据另一实施例，硅驱动级IC管芯110进一步包括集成谐波控制电路170(或“末级谐波控制电路”)，其被配置成提供到外部接地参考128的用于放大器100被配置成操作的基频(f0)的一个或多个谐波频率(例如，第二谐波频率(2f0)、第三谐波频率(3f0)等等)下的信号的低阻抗路径。更具体地说，硅驱动级IC管芯110包括谐波控制电路输入端171和电耦合于谐波控制电路输入端171与外部接地参考128之间的集成谐波控制电路170。谐波控制电路输入端171经由连接178(例如，一个或多个焊线或其它导电连接)电耦合到GaN末级IC管芯180的谐波信号输出端194。谐波信号输出端194又电耦合到GaN晶体管182的输入端184(例如，栅极端)。在操作期间，经由连接178将在一个或多个谐波频率下在GaN晶体管182的输入端184处产生的信号能量从谐波信号输出端194传送到谐波控制电路输入端171，且末级谐波控制电路170用来将谐波频率信号能量分流到外部接地参考128。因为谐波控制电路输入端171电耦合到硅驱动级IC管芯110的“次级电路”(或更具体地说，谐波控制电路170)，所以输入端171替代地可被称作“次级电路端”。
图1的装置100可相较于常规装置具有若干优点。在概念上，硅驱动级IC管芯110用来缓冲到GaN末级IC管芯180的输入。更具体地说，利用硅驱动级IC管芯110会隔离GaN末级IC管芯180的动态输入，这可使装置100更好地适合于宽带应用。另外，硅驱动级IC管芯110与GaN末级IC管芯180之间的交互可使得能够更好地对AM/PM和AM/AM响应进行成形。另外，硅驱动级IC管芯110可为GaN波成形提供恰当的输入谐波负载。更进一步，硅驱动级IC管芯110的各种实施例可提供为可灵活地与多种高性能GaN末级IC管芯180配对的标准选项，因此使得能够更快速地将两级装置引入到市场中。
现将结合图2和3更详细地描述包括放大器100的更具体实施例的绘图的电路图。更具体地说，图2是两级级联放大器的实施例的电路图，且图3是其中硅驱动级IC管芯110具体地包括级联堆叠功率放大器的两级级联放大器的实施例的电路图。
首先转到图2，示出了根据实例实施例具有硅驱动级和GaN末级的两级级联放大器200的电路图。放大器200包括硅驱动级IC管芯210(例如，硅IC管芯110，图1)和GaN末级IC管芯280(例如，GaN IC管芯180，图1)，前述各项在RF信号输入端202(例如，输入端102，图1)与RF信号输出端204(例如，输出端104，图1)之间的级联布置中电耦合在一起。各自包括无源和/或有源电气组件的布置的多个电路集成于硅驱动级IC管芯210和GaN末级IC管芯280内。
更具体地说，硅驱动级IC管芯210包括集成于硅IC管芯内的多个电路。在一实施例中，管芯210的集成电路包括输入端220(例如，输入端120，图1)、输出端222(例如，输出端122，图1)、第一DC阻挡/AC去耦电容器224、第二DC阻挡/AC去耦电容器226、输入阻抗匹配电路230(例如，电路130，图1)、功率晶体管240(例如，晶体管140，图1)、级间阻抗匹配电路250的集成部分(例如，电路150，图1)、偏压电压控制电路260(例如，电路160，图1)，和谐波控制电路270的集成部分(例如，电路170，图1)(在一实施例中)。
功率晶体管240是硅驱动级IC管芯210的初级放大组件。在一实施例中，功率晶体管240包括具有栅极端244(控制端)、漏极端246(第一导电端)和源极端248(第二导电端)的FET。源极端248电耦合到接地节点228(例如，源极端248经由一个或多个穿基板通孔(TSV)电耦合到硅IC管芯210的底部表面上的导电层)。
RF信号输入端202利用连接203(例如，多个焊线或另一电连接)电耦合到硅驱动级IC管芯210的输入端220。第一DC阻挡/AC去耦电容器224具有电耦合到输入端220的第一端和电耦合到输入阻抗匹配电路230的第二端。第一DC阻挡/AC去耦电容器224可提供某一阻抗变换，但具有从输入端220阻挡驱动级栅极偏压电压Vg1(例如，达约3.2伏或更大)的主要功能性。
输入阻抗匹配电路230电耦合于DC阻挡/AC去耦电容器224的第二端与功率晶体管240的栅极端244之间。在图2中，输入阻抗匹配电路230描绘为具有并联对称的子电路，其表示硅驱动级IC管芯210的实际实例布局(例如，如图4中所描绘的实例布局)。在其它实施例中，对应并联子电路可一起组合成具有与并联子电路实施例基本上等效的电特性的组件值的单个子电路。在图2中，并联子电路的对应组件具有相同附图标记。
输入阻抗匹配电路230包括第一DC阻挡/AC去耦电容器224、第二电容器231、第一电感器232、第一电阻器233，以及包括第二电阻器234、第二电感器235和第三电容器236的串联组合的分流电路。第二电容器231包括耦合到DC阻挡/AC去耦电容器224的第二端的第一端和耦合到接地节点228的第二端。第一电感器232包括耦合到DC阻挡/AC去耦电容器224的第二端(且耦合到电容器231的第一端)的第一端，以及经由第一电阻器233耦合到功率晶体管240的栅极端244的第二端。分流电路包括电耦合于功率晶体管240的栅极端244和接地节点228之间的第二电阻器234、第二电感器235和第三电容器236(例如，DC阻挡电容器)。在替代实施例中，第二电阻器234、第二电感器235和第三电容器236的次序可不同于图2中所描绘的次序。
输入阻抗匹配电路230用来提升放大器100的阻抗，如先前所提及，并且还对RF信号赋予与由GaN末级IC管芯180的GaN晶体管182赋予的振幅和相位失真相逆的振幅和相位失真。如将在下文更详细地阐释，输入阻抗匹配电路230(单独地或结合级间阻抗匹配电路250)的特征可在于补充晶体管140、182的负增益斜率以产生平坦RF增益响应的正损失斜率。在各种实施例中，输入阻抗匹配电路230可包括低通电路、高通电路、带通电路或其组合。在各种实施例中：
DC阻挡/AC去耦电容器224可具有介于约4.1皮法(pF)到约5.1pF的范围内的电容值(例如，对于约3.5吉兆赫(GHz)的中心工作频率f0是约4.6pF)；
第二电容器231可具有介于约0.2pF到约0.3pF的范围内的电容值(例如，对于约3.5GHz的中心工作频率f0是约0.25pF)；
第一电感器232可具有介于约2.0纳亨利(nH)到约3.0nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约2.54nH)；
第一电阻器233可具有可忽略的电阻值；
第二电阻器234可具有可忽略的电阻值；
第二电感器235可具有介于约3.3nH到约4.3nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约3.85nH)；以及
第三电容器236可具有介于约15pF到约25pF的范围内的电容值(例如，对于约3.5GHz的中心工作频率f0是约20pF)。
在各种实施例中，电感、电容和电阻值可低于或高于以上给定范围。一般来说，将根据放大器200的中心工作频率而将电感、电容和电阻值按比例缩放。另外，虽然输入阻抗匹配电路230在图2中示出为具有特定配置，但是在其它实施例中，输入阻抗匹配电路230可以不同方式配置，同时仍执行大体上相同的功能。
在实施例中，经由输入阻抗匹配电路230的分流电路将功率晶体管240的栅极偏压电压Vg1提供给功率晶体管240的栅极端244。更具体地说，可经由电耦合到分流电路的节点(例如，第二电感器235和第三电容器236之间的节点)的输入端237提供栅极偏压电压。举例来说，栅极偏压电压可由外部电压源提供，并可具有达约3.2伏或更大的值，但是栅极偏压电压还可以更低或更高。
级间阻抗匹配电路250的集成部分电耦合于功率晶体管240的漏极端246与输出端222之间。再次在图2中，级间阻抗匹配电路250的集成部分描绘为具有并联、对称子电路，所述子电路表示硅驱动级IC管芯210的实际实例布局(例如，如图4中所描绘的实例布局)。在其它实施例中，对应并联子电路可一起组合成具有与并联子电路实施例基本上等效的电特性的组件值的单个子电路。
级间阻抗匹配电路250的集成部分包括第一电感器251、第一分流电路、第二DC阻挡/AC去耦电容器226和第二分流电路。第一电感器251包括耦合到功率晶体管240的漏极端246的第一端和耦合到第二DC阻挡/AC去耦电容器226的第一端的第二端。第一分流电路包括电耦合于第一电感器251的第二端(和第二DC阻挡/AC去耦电容器226的第一端)和接地节点228之间的第二电感器252和第一电容器253(例如，DC阻挡电容器)的串联组合。第二分流电路包括电耦合于输出端222(和第二DC阻挡/AC去耦电容器226的第二端)和接地节点228之间的第一电阻器254、第三电感器255和第二电容器256(例如，DC阻挡电容器)的串联组合。在替代实施例中，电阻器254、电感器255和电容器256的次序可不同于图2中所描绘的次序。
与连接274耦合的级间阻抗匹配电路250用以匹配功率晶体管240的漏极端246的阻抗与晶体管282的栅极端284以跨越频带恰当地进行功率传送。另外，级间阻抗匹配电路250用来将输入RF波形成形到GaN末级IC管芯280。如上文所指示，级间阻抗匹配电路240(单独地或结合输入阻抗匹配电路230)的特征可在于补充晶体管140、182的负增益斜率以产生平坦RF增益响应的正损失斜率。举例来说，当晶体管140、182的特征在于每八元组X dB(例如，每八元组6dB或某一其它值)的滚降时，输入阻抗匹配电路230和/或级间阻抗匹配电路250可被设计成具有每八元组X dB(例如，每八元组6dB或某一其它值)的正斜率。这会产生互补增益响应并可呈现总体上较平的增益。
在各种实施例中，级间阻抗匹配电路250(加连接274)可包括低通电路、高通电路、带通电路或其组合。在各种实施例中：
第一电感器251可具有介于约3nH到约5nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约4nH)；
第二电感器252可具有介于约1.3nH到约2.3nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约1.86nH)；
第一电容器253可具有介于约15pF到约25pF的范围内的电容值(例如，对于约3.5GHz的中心工作频率f0是约20pF)；
DC阻挡/AC去耦电容器226可具有介于约3.4pF到约4.4pF的范围内的电容值(例如，对于约3.5GHz的中心工作频率f0是约3.9pF)；
第一电阻器254可具有介于约4.7欧姆到约5.7欧姆的范围内的电阻值(例如，对于约3.5GHz的中心工作频率f0是约5.2欧姆)；
第三电感器255可具有介于约0.3nH到约1.3nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约0.81nH)；
且第二电容器256可具有介于约15pF到约25pF的范围内的电容值(例如，对于约3.5GHz的中心工作频率f0是约20pF)。
在各种实施例中，电感、电容和电阻值可更低或更高。一般来说，将根据放大器200的中心工作频率而将电感、电容和电阻值按比例缩放。另外，虽然级间阻抗匹配电路250在图2中示出为具有特定配置，但是在其它实施例中，级间阻抗匹配电路250可以不同方式配置，同时仍执行大体上相同的功能。
第二DC阻挡/AC去耦电容器226可为GaN末级IC管芯280的功率晶体管282提供某一阻抗变换，但具有从栅极偏压电压Vg2阻挡漏极偏压电压Vd1的主要功能性。在实施例中，经由级间阻抗匹配电路250的第一分流电路将功率晶体管240的漏极偏压电压Vd1提供给功率晶体管244的漏极端246。更具体地说，可经由电耦合到分流电路的节点(例如，第二电感器252和第一电容器253之间的节点)的输入端257提供漏极偏压电压。举例来说，漏极偏压电压可由外部电压源提供，并可具有介于约28伏到约48伏的范围内的值，但是漏极偏压电压还可以更低或更高。因此，第一分流电路的至少一部分充当驱动级偏压控制电路，或更具体地说，充当驱动级漏极偏压电压控制电路。
根据实施例，经由级间阻抗匹配电路250的第二分流电路的一部分提供GaN末级IC管芯280的功率晶体管282的栅极偏压电压Vg2。更具体地说，在实施例中，集成栅极偏压电压电路260(或“末级偏压电路”)包括输入端258、电感器255和电阻器254。在操作期间，可经由电耦合到分流电路的节点(例如，电感器255和电容器256之间的节点)的输入端258(例如，由外部电压源，例如源164，图1)提供DC电压。集成栅极偏压电压电路260接着将接收到的电压转换成用于GaN晶体管282的DC栅极偏压电压Vg2。举例来说，栅极偏压电压可具有约-5伏的值，但是栅极偏压电压还可以是更低或更高的和/或正的。
值得注意的是，GaN末级IC管芯280的功率晶体管282的用于栅极偏压电压Vg2的栅极偏压电压控制电路260(或“末级”偏压电路)集成到硅驱动级IC管芯210中。归因于硅管芯区域相对于GaN管芯区域的显著更低的成本，在硅驱动级IC管芯210中而非在GaN末级IC管芯280中包括栅极偏压电压控制电路260可得到显著的成本节约。另外，硅中实施的离散组件(例如，MIM电容器)可比GaN中实施的类似组件具有更好的控制。
在实施例中，可经由RF输出端292将GaN功率晶体管282的漏极偏压电压Vg2提供给功率晶体管282的漏极端286。举例来说，漏极偏压电压可由外部电压源提供，并可具有介于约28伏到约48伏的范围内的值，但是漏极偏压电压还可以更低或更高。在一些实施例中，晶体管240、282的漏极偏压电压可不相等(例如，Vg1＝28伏且Vg2＝48伏)，而在其它实施例中，晶体管240、282的漏极偏压电压可相等(例如，Vg1＝Vg2＝28伏，或Vg1＝Vg2＝48伏)。
如上文所指示，硅驱动级IC管芯210还可包括谐波控制电路270的集成部分(或“末级谐波控制电路”)，其电耦合到GaN末级IC管芯280的功率晶体管282的栅极端284。更具体地说，在实施例中，谐波控制电路270的集成部分包括输入端271和电容器272，所述电容器272电耦合于输入端271与接地节点228之间。输入端271经由连接278电耦合到GaN末级IC管芯280的端294。端294又电耦合到GaN末级IC管芯280的功率晶体管282的栅极端284。在一些实施例中，连接278是电感连接(例如，焊线、焊线阵列或其它电感连接)，且电连接278与电容器272的串联组合一起提供到接地节点228的用于放大器200的中心工作频率f0的第二谐波2f0下的信号能量的低阻抗路径。根据实施例，电容器272具有约0.4pF到约0.8pF的电容值(例如，对于约3.5GHz的中心工作频率f0是约0.6pF)，且连接278具有约0.5nH到约1.1nH的电感值(例如，对于约3.5GHz的中心工作频率f0是约0.8nH)，但电感值也可更小或更大。再次，归因于硅管芯区域相对于GaN管芯区域的显著更低的成本，在硅驱动级IC管芯210中而非在GaN末级IC管芯280中包括谐波控制电路270的一部分可得到显著的成本节约。
如上文所陈述，硅驱动级IC管芯210(例如，硅IC管芯110，图1)电耦合到GaN末级IC管芯280(例如，GaN IC管芯180，图1)。在实施例中，硅IC管芯210经由硅IC管芯210的输出端222与GaN IC管芯280的输入端290之间的连接274电耦合到GaN IC管芯280。举例来说，连接274可包括例如焊线阵列(例如，焊线阵列474，图4)等电感连接，或可包括另一类型的DC-耦合式连接(例如，包括微带线、印刷线圈、并联耦合式电阻器/电容器电路等等)。连接274可具有双重功能。第一功能是将GaN末级IC管芯280的功率晶体管282的栅极偏压电压Vg2从栅极偏压电压控制电路260传送到功率晶体管282的栅极端284。第二功能是提供级间阻抗匹配电路250的非集成部分。根据实施例，连接274具有介于0.2nH到约0.3nH的范围内的电感值(例如，约0.25nH)，但电感值也可更小或更大。
GaN末级IC管芯280包括集成于GaN IC管芯内的多个电路。在一实施例中，管芯280的集成电路包括输入端290(例如，输入端190，图1)、输出端292(例如，输出端192，图1)，和功率晶体管282(例如，晶体管182，图1)(在一实施例中)。
功率晶体管282是GaN末级IC管芯280的初级放大组件。在实施例中，功率晶体管282包括具有栅极端284(例如，控制端)、漏极端286(例如，第一导电端)和源极端288(例如，第二导电端)的FET。输入端290耦合到GaN晶体管282的栅极端284。GaN晶体管282的漏极端286耦合到输出端292，且GaN晶体管282的源极端288电耦合到接地节点296(例如，源极端288经由一个或多个TSV电耦合到GaN IC管芯280的底部表面上的导电层)。输出端292经由连接279(例如，焊线阵列或其它电连接)电耦合到放大器200的RF信号输出端204。
在图3中描绘了多级放大器的替代实施例，图3是根据实例实施例具有硅级联堆叠驱动级和GaN末级的两级级联放大器300的电路图。更具体地说，放大器300包括在级联布置中电耦合在一起的硅驱动级IC管芯310(例如，硅IC管芯110，图1)和GaN末级IC管芯280(例如，GaN IC管芯180，图1)。各自包括无源和/或有源电气组件的布置的多个电路集成于硅驱动级IC管芯310和GaN末级IC管芯280内。
在图3的实施例中，集成电路组件的数目可与图2的实施例的对应组件类似或相同。举例来说，在图3中，图3的GaN末级IC管芯280可大体类似于图2的GaN末级IC管芯280。另外，在硅驱动级IC管芯310中，输入阻抗匹配电路330和级间阻抗匹配电路350可大体类似于图2的放大器200的输入阻抗匹配电路230和级间阻抗匹配电路250。出于简洁的目的，在下文不详细论述图3的具有图2的实施例中的类似对应物的许多组件和电路。上文结合图2所论述的对应组件的细节意图还适用于下文结合图3所论述的对应组件。应注意，图2与3之间的对应组件具有相同附图标记，或具有相同的最后两个数字(例如，组件220与320是对应组件)。
现参看图3，硅驱动级IC管芯310包括集成于硅IC管芯内的多个电路。在一实施例中，管芯310的集成电路包括输入端320(例如，输入端120，图1)、输出端322(例如，输出端122，图1)、第一DC阻挡/AC去耦电容器324、第二DC阻挡/AC去耦电容器326、输入阻抗匹配电路330(例如，电路130，图1)、在级联堆叠布置中耦合在一起的多个功率晶体管340、341、342、343、344、级间阻抗匹配电路350的集成部分(例如，电路150，图1)、偏压电压控制电路360(例如，电路160，图1)，和谐波控制电路370的集成部分(例如，电路170，图1)(在一实施例中)。
RF信号输入端302利用连接303(例如，多个焊线或另一电连接)电耦合到硅驱动级IC管芯310的输入端320。第一DC阻挡/AC去耦电容器324具有电耦合到输入端320的第一端和电耦合到输入阻抗匹配电路330的第二端。第一DC阻挡/AC去耦电容器324可提供某一阻抗变换，但具有从输入端320阻挡栅极偏压电压Vg1的主要功能性。
输入阻抗匹配电路330电耦合于DC阻挡/AC去耦电容器324的第二端与功率晶体管340的栅极端345之间。在图3中，输入阻抗匹配电路330描绘为框。在各种实施例中，输入阻抗匹配电路330可具有与上文详细描述的输入阻抗匹配电路230的实施例的结构(图2)类似或相同的结构。出于简洁的目的，在图3中未描绘或详细地描述输入阻抗匹配电路330的细节。上文结合图2所论述的输入阻抗匹配电路230的细节意图也适用于图3的输入阻抗匹配电路330。
功率晶体管340-344的级联堆叠是硅驱动级IC管芯310的初级放大组件。虽然在图3中示出由五个晶体管组成的级联堆叠，但是其它实施例可包括在级联堆叠布置中连接的更少或更多晶体管(例如，介于2个到10个或更多个晶体管)。另外，其它实施例可包括与图3中所描绘的拓扑不同的级联拓扑。
在实施例中，功率晶体管340-344中的每一个包括具有栅极端(例如，栅极端345)、漏极端(例如，漏极端346)和源极端(例如，源极端348)的CMOS FET。堆叠中的最低晶体管340的栅极端345电耦合到输入阻抗匹配电路330。堆叠中的最低晶体管340的源极端348电耦合到接地节点328(例如，源极端348经由一个或多个TSV电耦合到硅IC管芯310的底部表面上的导电层)。从堆叠中的最低晶体管340继续到堆叠中的最高晶体管344，每个较低晶体管340-343的漏极端电耦合到每个邻近较高晶体管341-344的源极端，如图3中所示出。堆叠中的最高晶体管344的漏极端346电耦合到输出端322，如下文更详细地描述。基本上，在实施例中，硅驱动级IC管芯310的晶体管340-344作为CMOS级联堆叠连接在一起。在一些实施例中，使用绝缘体上硅(silicon-on-insulator，SOI)基板来实施硅驱动级IC管芯310，但是在其它实施例中可使用其它类型的基板来实施管芯310。
在实施例中，经由电压阶梯网络332将用于功率晶体管340-344栅极偏压电压Vg1提供给功率晶体管340-344的栅极端。更具体地说，可经由输入端337提供栅极偏压电压，所述输入端337电耦合到电压阶梯网络332。经由电压阶梯网络332，可将连续地更高的栅极偏压电压从最低晶体管340提供向上穿过最高晶体管344。举例来说，栅极偏压电压可由外部电压源提供给端337，并可具有介于约3伏到约10伏的范围内的值，但是栅极偏压电压还可以更低或更高。根据实施例，栅极偏压电压的AC组件可经由电容器网络334旁通接地节点328。在替代实施例中，可从电路排除电容器网络334。
级间阻抗匹配电路350的集成部分电耦合于最高功率晶体管344的漏极端346与输出端322之间。级间阻抗匹配电路350的集成部分包括第一电感器351、第一分流电路、第二DC阻挡/AC去耦电容器326和第二分流电路。第一电感器351包括耦合到功率晶体管344的漏极端346的第一端和耦合到第二DC阻挡/AC去耦电容器326的第一端的第二端。第一分流电路包括电耦合于第一电感器351的第二端(和第二DC阻挡/AC去耦电容器326的第一端)和接地节点328之间的第二电感器352和第一电容器353的串联组合。第二分流电路包括电耦合于输出端322(和第二DC阻挡/AC去耦电容器326的第二端)和接地节点328之间的第一电阻器354、第三电感器355和第二电容器356的串联组合。在替代实施例中，电阻器354、电感器355和电容器356的次序可不同于图3中所描绘的次序。
第二DC阻挡/AC去耦电容器326可为GaN末级IC管芯280的功率晶体管282提供某一阻抗变换，但具有从栅极偏压电压Vg2阻挡漏极偏压电压Vd1的主要功能性。在实施例中，经由级间阻抗匹配电路350的第一分流电路将功率晶体管344的漏极偏压电压Vd1提供给功率晶体管344的漏极端346。更具体地说，可经由电耦合到分流电路的节点(例如，第二电感器352和第一电容器353之间的节点)的输入端357提供漏极偏压电压。举例来说，漏极偏压电压可由外部电压源提供，并可具有约3伏的值，但是漏极偏压电压还可以更低或更高。
根据实施例，经由级间阻抗匹配电路350的第二分流电路的一部分提供用于GaN末级IC管芯280的功率晶体管282的栅极偏压电压Vg2。更具体地说，在实施例中，集成栅极偏压电压电路360(或“末级偏压电路”)包括输入端358、电感器355和电阻器354。在操作期间，可经由电耦合到分流电路的节点(例如，电感器355和电容器356之间的节点)的输入端358(例如，由外部电压源，例如源164，图1)提供DC电压。集成栅极偏压电压电路360接着将接收到的电压转换成用于GaN晶体管282的DC栅极偏压电压Vg2。举例来说，栅极偏压电压可具有约-5伏的值，但是栅极偏压电压还可以是更低或更高的和/或正的。再次，应注意，用于GaN末级IC管芯280的功率晶体管282的栅极偏压电压Vg2的栅极偏压电压控制电路360集成到硅驱动级IC管芯310中，这可产生显著的成本节约。
如上文所指示，硅驱动级IC管芯310还可包括谐波控制电路370的集成部分(或“末级谐波控制电路”)，其电耦合到GaN末级IC管芯210的功率晶体管282的栅极端284。更具体地说，在实施例中，谐波控制电路370的集成部分包括输入端371和电容器372，所述电容器372电耦合于输入端371与接地节点328之间。输入端371经由连接378电耦合到GaN末级IC管芯280的端294。端294又电耦合到GaN末级IC管芯280的功率晶体管282的栅极端284。在一些实施例中，连接378是电感连接(例如，焊线、焊线阵列或其它电感连接)，且电连接378与电容器372的串联组合一起提供到接地节点328的用于放大器300的中心工作频率f0的第二谐波2f0下的信号能量的低阻抗路径。再次，在硅驱动级IC管芯310中而非在GaN末级IC管芯280中包括谐波控制电路370的一部分可得到显著的成本节约。
如同图2的放大器实施例，硅驱动级IC管芯310(例如，硅IC管芯110，图1)电耦合到GaN末级IC管芯280(例如，GaN IC管芯180，图1)。在实施例中，硅IC管芯310经由硅IC管芯310的输出端322与GaN IC管芯280的输入端290之间的连接374电耦合到GaN IC管芯280。举例来说，连接374可包括例如焊线阵列(例如，焊线阵列474，图4)等电感连接，或可包括另一类型的DC-耦合式连接(例如，包括微带线、分布式电感器、并联耦合式电阻器/电容器电路等等)。如同先前所描述的实施例，连接374可具有双重功能。第一功能是将GaN末级IC管芯280的功率晶体管282的栅极偏压电压Vg2从栅极偏压电压控制电路360传送到功率晶体管282的栅极端284。第二功能是提供级间阻抗匹配电路350的非集成部分。根据实施例，连接374具有介于约0.2nH到约0.3nH的范围内的电感值(例如，对于约3.5GHz的中心工作频率f0是约0.25nH)，但电感值也可更小或更大。
图3的GaN末级IC管芯280可与图2的GaN末级IC管芯280相同或大体类似。为了简洁起见，此处不重复图3的GaN末级IC管芯280的细节。上文结合图2所论述的GaN末级IC管芯280的细节意图还适用于图3的GaN末级IC管芯280。
现将结合图4-9论述对应于先前所述的放大器的多级放大器电路和装置的实际物理实施例。首先以图4开始，根据实例实施例，示出放大器400的一部分的俯视图，所述放大器400包括电耦合到GaN末级IC管芯480的硅驱动级IC管芯410。应与图5并行地查看图4，图5是沿着线5-5的图4的放大器400的横截面侧视图。放大器400的各种组件与图2的电路图中所描绘的组件对应。更具体地说，图2与图4和5之间的对应组件具有相同的最后两个数字(例如，组件220与420是对应组件，且组件228与528是对应组件)。
在硅驱动级IC管芯410的布局中，以并联且对称的方式复制输入阻抗匹配电路430、级间阻抗匹配电路450、偏压电压控制电路460和谐波控制电路470中的某些组件，如上文结合图2所论述。为了避免混淆图4，附图标记并不附属于每一组对应并联组件中的两个组件。应基于组件的对称放置和相同描绘而理解哪些组件彼此对应。另外，虽然描绘了对称布局，但是在其它实施例中，对应并联子电路和组件可一起组合成单个子电路或组件，具有拥有与并联子电路或组件实施例基本上等效的电特性的组件值。
放大器400包括硅驱动级IC管芯410(例如，硅IC管芯210，图2)和GaN末级IC管芯480(例如，GaN IC管芯280，图2)，前述各项在管芯210的RF信号输入端420(例如，输入端220，图2)与管芯480的RF信号输出端492(例如，输出端292，图2)之间的级联布置中电耦合在一起。在各种实施例中，硅驱动级IC管芯410和GaN末级IC管芯480可物理耦合到和电耦合到基板406。举例来说，基板406可以是印刷电路板(PCB)、导电凸缘(例如，引线框架或个别导电组件的一部分)或另一合适的基板。在各种实施例中，管芯410、480附接到的凸缘406的表面的至少那些部分是导电的。在一些实施例中，基板406的此类导电部分可电耦合到系统接地。另外，基板406的此类导电部分还可充当用于在操作期间耗散由管芯410、480产生的热的散热器。举例来说，导电币550、552或热通孔(未示出)可嵌入于基板406中，且管芯410、480可物理耦合到导电币或热通孔。在操作期间，这些币、通孔或其它导电特征因此可充当到系统接地的连接和用于管芯410、480的散热器。
参看图5，硅驱动级IC管芯410包括硅基板510和硅基板510的顶表面上方的多个内建层512。所述多个内建层512可包括(例如)多个交错的电介质层和图案化导电层。不同图案化导电层的部分通过导电通孔(例如，通孔532)电耦合。另外，导电穿基板通孔(TSV)(例如，通孔548)可提供硅基板510的顶表面与底表面之间的导电路径。根据实施例，硅基板510的底表面上的导电层528充当管芯410的接地节点(例如，对应于接地节点228，图2)。虽然在图5中未示出，但是导电层528可物理耦合到和电耦合到管芯410附接到的基板406的接地节点，如上文所描述。
在硅驱动级IC管芯410的以下描述中，将参考包括电容器、电感器和/或电阻器的各种电路。在各种实施例中，电容器424、426、431、436、453、456、472可以是例如形成于内建层512内的集成金属-绝缘体-金属(metal-insulator-metal，MIM)电容器，和/或耦合到管芯410的顶表面的小型片状电容器(离散电容器)。电阻器233、234、254可以是(例如)集成电阻器(例如，由多晶硅形成)，或耦合到管芯410的顶表面的小离散电阻器。电感器432、435、451、452、455可以是如所示的集成螺旋电感器，或可以是由焊线或其它电感组件形成的离散电感器或电感。
参看图4和图5两者，硅驱动级IC管芯410包括集成于硅IC管芯410内的多个电路。在一实施例中，管芯410的集成电路包括输入端420(例如，输入端220，图2)、输出端422(例如，输出端222，图2)、第一DC阻挡/AC去耦电容器424(例如，电容器224，图2)、第二DC阻挡/AC去耦电容器426(例如，电容器226，图2)、输入阻抗匹配电路430(例如，电路230，图2)、功率晶体管440(例如，晶体管240，图2)、级间阻抗匹配电路450的集成部分(例如，电路250，图2)、偏压电压控制电路460(例如，电路260，图2)，和谐波控制电路470的集成部分(例如，电路270，图2)(在一实施例中)。
功率晶体管440是硅驱动级IC管芯410的初级放大组件。在实施例中，功率晶体管440包括具有栅极端444(控制端)、漏极端446(第一导电端)和源极端(第二导电端，未编号)的FET(例如，LDMOS FET)。在替代实施例中，功率晶体管440可包括CMOS功率放大器配置(例如，如结合图3所描述的实施例中)。在图4的实施例中，源极端电耦合到接地节点(例如，源极端经由一个或多个TSV 548或经掺杂沉降区电耦合到硅IC管芯410的底表面上的导电层528)。
输入端420可以是导电接合垫，所述导电接合垫例如在管芯410的顶表面处暴露并被配置成用于附接焊线(例如，对应于连接103、203，图1、2)。替代地，如先前所提到，管芯410和/或480可以是倒装芯片管芯，或以其它方式被配置成经由基板406接收并传送DC偏压和RF信号，在此状况下输入端420(和端422、471、490、492、494)可由导电焊盘或其它类型的连接组成。第一DC阻挡/AC去耦电容器424具有电耦合到输入端420的第一端和电耦合到输入阻抗匹配电路430的第二端。在各种实施例中，第一DC阻挡/AC去耦电容器424可以是例如形成于内建层512内的金属-绝缘体-金属(MIM)电容器或耦合到管芯410的顶表面的微小片状电容器。
输入阻抗匹配电路430电耦合于DC阻挡/AC去耦电容器424的第二端与功率晶体管440的栅极端444之间。输入阻抗匹配电路430包括第一DC阻挡/AC去耦电容器424、第二电容器431(例如，电容器231，图2)、第一电感器432(例如，电感器232，图2)、第一电阻器433(例如，电阻器233，图2)，和分流电路，所述分流电路包括第二电阻器434(例如，电阻器234，图2)、第二电感器435(例如，电感器235，图2)和第三电容器436(例如，电容器236，图2)的串联组合。第二电容器431包括耦合到DC阻挡/AC去耦电容器424的第二端的第一端和在管芯410的底表面上耦合到导电层528(例如，耦合到接地节点228，图2)的第二端。第一电感器432包括耦合到DC阻挡/AC去耦电容器424的第二端(且耦合到电容器431的第一端)的第一端，以及经由第一电阻器433耦合到功率晶体管440的栅极端444的第二端。分流电路包括电耦合于功率晶体管440的栅极端444和接地节点(例如，管芯410的底表面上的导电层528)之间的第二电阻器434、第二电感器435和第三电容器436。在替代实施例中，第二电阻器434、第二电感器435和第三电容器436的次序可不同于图4中所描绘的次序。
经由输入阻抗匹配电路430的分流电路将功率晶体管440的栅极偏压电压Vg1提供给功率晶体管440的栅极端444。更具体地说，可经由电耦合到分流电路的节点(例如，连接到第三电容器436的节点)的输入端437提供栅极偏压电压。
级间阻抗匹配电路450的集成部分电耦合于功率晶体管440的漏极端446与输出端422之间。级间阻抗匹配电路450的集成部分包括第一电感器451(例如，电感器251，图2)、第一分流电路、第二DC阻挡/AC去耦电容器426和第二分流电路。第一电感器451包括耦合到功率晶体管440的漏极端446的第一端和耦合到第二DC阻挡/AC去耦电容器426的第一端的第二端。第一分流电路包括电耦合于第一电感器451的第二端(和第二DC阻挡/AC去耦电容器426的第一端)和接地节点(例如，管芯410的底表面上的导电层528)之间的第二电感器452(例如，电感器252，图2)和第一电容器453(例如，电容器253，图2)的串联组合。第二分流电路包括电耦合于输出端422(和第二DC阻挡/AC去耦电容器426的第二端)和接地节点(例如，管芯410的底表面上的导电层528)之间的第一电阻器454(例如，电阻器254，图2)、第三电感器455(例如，电感器255，图2)和第二电容器456(例如，电容器256，图2)的串联组合。在替代实施例中，电阻器454、电感器455和电容器456的次序可不同于图4中所描绘的次序。
在实施例中，经由级间阻抗匹配电路450的第一分流电路将功率晶体管440的漏极偏压电压Vd1提供给功率晶体管444的漏极端446。更具体地说，可经由电耦合到分流电路的节点(例如，电耦合到第一电容器453)的输入端457提供漏极偏压电压。
如先前所论述，在实施例中，经由级间阻抗匹配电路450的第二分流电路的一部分提供GaN末级IC管芯480的功率晶体管482的栅极偏压电压Vg2。更具体地说，在一实施例中，集成栅极偏压电压电路460包括输入端458(例如，输入端258，图2)、电感器455和电阻器454。在操作期间，可经由电耦合到分流电路的节点(例如，电耦合到电容器456)的输入端458(例如，由外部电压源，例如源164，图1)提供DC电压。集成栅极偏压电压电路460接着将接收到的电压转换成用于GaN晶体管482的DC栅极偏压电压Vg2。
在实施例中，硅驱动级IC管芯410还包括谐波控制电路470的集成部分，其电耦合到GaN末级IC管芯480的功率晶体管482的栅极端484。在一实施例中，谐波控制电路470的集成部分包括输入端471(例如，输入端271，图2)以及电容器472(例如，电容器272，图2)，所述电容器472电耦合于输入端471和接地节点(例如，管芯410的底表面上的导电层528)之间。输入端471经由一个或多个焊线478或其它电连接(例如，对应于连接278，图2)电耦合到GaN末级IC管芯480的端494(例如，端294，图2)。端471和494可以是导电接合垫，所述导电接合垫例如分别在管芯410、480的顶表面处暴露并被配置成用于附接焊线(例如，焊线478)。端494电耦合到GaN末级IC管芯480的功率晶体管482的栅极端484。电连接478与电容器472的串联组合一起对应于串联电感器-电容器(inductor-capacitor，LC)谐波终端电路，所述谐波终端电路提供到接地节点的用于放大器400的中心工作频率f0的第二谐波2f0下的信号能量的低阻抗路径。
如上文所陈述，硅驱动级IC管芯410(例如，硅IC管芯210，图2)电耦合到GaN末级IC管芯480(例如，GaN IC管芯280，图2)。在实施例中，硅IC管芯410经由硅IC管芯410的输出端422与GaN IC管芯480的输入端490之间的焊线阵列474(例如，对应于连接274，图2)电耦合到GaN IC管芯480。在此类实施例中，硅IC管芯410的输出端422和GaN IC管芯480的输入端490各自可以是导电接合垫，所述导电接合垫例如分别暴露于管芯410或480的顶表面处并被配置成用于附接焊线(例如，焊线474)。如图4中所示出，焊线阵列274包括多个焊线，其中每一焊线具有连接到硅IC管芯410的输出端422的第一端，和连接到GaN IC管芯480的输入端490的第二端。虽然四个焊线示出为构成阵列474，但是可在其它实施例中使用更多或更少焊线。替代地，如先前所提到，以焊线阵列474实施的电感连接可改为包括以不同方式配置的类型的DC-耦合式连接。
如先前所指示，焊线阵列474(或其它电连接)可具有双重功能。第一功能是将GaN末级IC管芯480的功率晶体管482的栅极偏压电压Vg2从栅极偏压电压控制电路460传送到功率晶体管482的栅极端484。第二功能是提供级间阻抗匹配电路450的非集成部分。在实施例中，如在图5中更明确地示出的焊线阵列474的特征(例如，阵列474中的焊线高度、长度、形状)被设计成补偿GaN晶体管482的栅极-源极电容Cgs。虽然在图5中示出特定特征，但是在其它实施例中特征可不同。
仍参看图5，GaN末级IC管芯480包括GaN基板580和GaN基板580的顶表面上方的多个内建层582。所述多个内建层582可包括(例如)多个交错的电介质层和图案化导电层。不同图案化导电层的部分通过导电通孔(例如，通孔592)电耦合。另外，导电TSV(例如，通孔588)可提供GaN基板580的顶表面与底表面之间的导电路径。根据实施例，GaN基板580的底表面上的导电层596充当用于管芯480的接地节点(例如，对应于接地节点296，图2)。虽然在图5中未示出，但是导电层596可物理耦合到和电耦合到管芯480附接到的基板406的接地节点，如上文所描述。
参看图4和图5两者，GaN末级IC管芯480包括集成于GaN IC管芯内的多个电路。在实施例中，管芯480的集成电路包括输入端490(例如，输入端290，图2)、输出端492(例如，输出端292，图2)和功率晶体管482(例如，晶体管282，图2)。
功率晶体管482是GaN末级IC管芯480的初级放大组件。在一实施例中，功率晶体管482包括具有栅极端484(控制端)、漏极端486(第一导电端)和源极端488(第二导电端)的FET(例如，高电子迁移率晶体管(HEMT))。输入端490电耦合到GaN晶体管482的栅极端484。GaN晶体管482的漏极端486耦合到输出端492，且GaN晶体管482的源极端488电耦合到接地节点(例如，源极端经由一个或多个TSV 588或经掺杂沉降区电耦合到GaN IC管芯410的底表面上导电层596)。输入端492可以是导电接合垫，所述导电接合垫例如在管芯480的顶表面处暴露并被配置成用于附接焊线或其它电连接件(例如，对应于连接279，图2)。
接下来参看图6，示出根据实例实施例的经封装RF放大器装置600的实例的俯视图，所述经封装RF放大器装置600包括封装于高功率半导体装置封装中的两级放大器。更具体地说，装置600包括容纳于高功率半导体装置封装中的两个并联放大路径。出于简洁的目的，在下文不详细论述图6的具有图1-5的实施例中的类似对应物的许多组件和电路。上文结合图1-5所论述的对应组件的细节意图还适用于下文结合图6所论述的对应组件。再次，放大器600的各种组件与图1-5中所描绘的组件对应。更具体地说，图6与图1-5之间的对应组件具有相同的最后两个数字(例如，组件220与620是对应组件，且组件406与606是对应组件)。
根据实例实施例，每个放大路径包括硅驱动级IC管芯610(例如，硅驱动级IC管芯110、210、310、410)、GaN末级IC管芯680(例如，GaN末级IC管芯180、280、380、480)、和物理上连接到基板606的顶表面的输出“集成无源装置”(Integrated Passive Device，IPD)698。此外，放大路径中的每一个电耦合于输入引线602和输出引线604(例如，分别对应于输入102、202、302和输出104、204、304)之间。偏压引线637、657、658可耦合到外部偏压电路(例如，外部偏压电压源164)以接收栅极和漏极偏压电压并将偏压电压传送到装置600内部的电路。
根据实施例，装置600可并入于空气腔封装中，其中管芯610、680和IPD 698定位于封闭的空气腔内。基本上，空气腔受到基板606、附接到基板606的顶表面的隔离结构608，以及上伏于隔离结构608和引线602、604、637、657、658并与其接触的顶盖(未图示)限界。输入、输出和偏压引线602、604、637、657、658在中心开口的相对侧上安装于隔离结构606的顶表面上。在其它实施例中，装置可并入到包覆模制封装(即，其中有源装置区域内的电气组件用非导电模制化合物囊封，且其中引线602、604、637、657、658的部分还可以由模制化合物包围的封装)中。
无论如何，基板606具有顶表面和底表面(在图6中仅顶表面可见)，和对应于装置600的周边的大体上矩形的周边。在实施例中，基板606包括凸缘，所述凸缘是由固体导电材料形成的刚性导电基板并具有足以为装置600的电气组件和元件提供结构支撑的厚度。另外，凸缘可充当用于放大器管芯610、680和安装于凸缘上的其它装置的散热器。替代地，基板606可在其顶表面下方具有一层或多层非导电材料。无论如何，基板606具有导电顶表面。
以下将更详细地描述放大路径中的第一个。应理解，第二放大路径可与第一放大路径相同或大体类似。然而，在其它实施例中，第二放大路径可以与第一放大路径不同的方式配置。另外，在其它实施例中，两个以上放大路径可一起容纳于高功率半导体装置封装中。
第一放大器路径包括硅驱动级IC管芯610、GaN末级IC管芯680和IPD 698，其在RF信号输入引线602(例如，输入102、202、302)和RF信号输出引线604(例如，输出102、202、302)之间的级联布置中电耦合在一起。
硅驱动级IC管芯610包括多个集成电路。在一实施例中，管芯610的集成电路包括输入端620(例如，输入端120、220、320、420)、输出端622(例如，输出端122、222、322、422)、输入阻抗匹配电路630(例如，电路130、230、330、430)、硅功率晶体管640(例如，晶体管140、240、340-344、440)、级间阻抗匹配电路650的集成部分(例如，电路150、250、350、450)、偏压电压控制电路660(例如，电路160、260、360、460)，和谐波控制电路670的集成部分(例如，电路170、270、370、470)(在一实施例中)。硅驱动级IC管芯610内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。在图6中所说明的实施例中，在两个并联区段中实施硅功率晶体管640。在其它实施例中，硅功率晶体管640可实施于单个区段中或两个以上区段中。
RF信号输入引线602经由一个或多个焊线或其它电连接(例如，对应于连接103、203、303、403)电耦合到硅驱动级IC管芯610的输入端620。偏压引线637、657、658(例如，经由端158，237，257，258，337，357，358或437，457，458)分别电耦合到连接到硅晶体管栅极的对应偏压电压控制电路、连接到硅晶体管漏极的偏压电压控制电路和用于GaN晶体管的偏压电压控制电路660。
GaN末级IC管芯680包括多个集成电路。在一实施例中，管芯680的集成电路包括输入端690(例如，输入端190、290、390、490)、输出端692(例如，输出端192、292、392、492)，和GaN功率晶体管682(例如，晶体管182、282、382、482)。GaN末级IC管芯680内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
硅驱动级IC管芯610的输出端622经由焊线阵列674(例如，对应于连接174、274、374、474)电耦合到GaN末级IC管芯680的输入端690。输入端690电耦合到GaN功率晶体管682的栅极。GaN功率晶体管682的栅极还经由一个或多个焊线678(例如，对应于连接178、278、378、478)电耦合到硅驱动级IC管芯610中的谐波控制电路670的集成部分。
GaN末级IC管芯680的输出端692经由焊线阵列679(例如，对应于连接179、279)电耦合到输出引线604。根据实施例，焊线阵列679可形成输出阻抗匹配电路的串联电路，所述输出阻抗匹配电路还可包括分流电路。举例来说，输出匹配电路的分流电路可包括实施于IPD 698中的一个或多个无源组件(例如，电容器、电感器和电阻器)。更具体地说，分流电路可包括具有电耦合到GaN末级IC管芯680的输出端692的第一端和电耦合到接地节点的第二端的分流电容器。
根据实施例，IPD 698可包括集成于硅管芯中和/或连接到硅管芯的顶表面的多个无源组件。举例来说，IPD 698可包括一个或多个电容器(例如，MIM电容器、离散片状电容器等等)、一个或多个电感器(例如，集成螺旋电感器、集成导电迹线、焊线阵列、离散电感器等等)和/或一个或多个电阻器(例如，集成多晶硅电阻器、集成导电迹线、离散电阻器等等)，前述各项电耦合在一起以形成输出阻抗匹配电路的一个或多个部分。在各种实施例中，输出阻抗匹配电路可包括低通电路、高通电路、带通电路或其组合。在其它实施例中，IPD 698可实施于利用不同半导体基板(例如，砷化镓(GaAs)基板、GaN基板或另一类型的基板)的管芯中，或IPD 698可实施为离散陶瓷组合件(例如，低温共烧陶瓷(Low Temperature Co-fired Ceramic，LTCC)结构)。
输出端692与IPD 698之间的焊线699可充当输出匹配电路的分流感应组件。IPD698内的以各种方式连接的电容器、电感器和/或电阻器电耦合到焊线699，并可充当输出阻抗匹配电路的分流电路中的额外分流组件。在替代实施例中，可从装置600排除输出匹配电路的分流电路(以及因此IPD 698和焊线699)。
除了上文关于先前论述的装置(例如，装置100、200、300、400，图1-4)所论述的潜在优点以外，图6的装置600可相较于常规装置具有额外优点。举例来说，利用IPD 698可实现装置600的增大的输出阻抗，因此减小需要在装置600耦合到的PCB上实施的输出阻抗匹配的量以匹配负载阻抗(例如，50欧姆)。
接下来参看图7，示出根据实例实施例的经封装RF放大器装置700的实例的俯视图，所述经封装RF放大器装置700包括封装于方形扁平无引线(quad flat no-leads，QFN)半导体装置封装中的两级放大器。更具体地说，装置700包括容纳于QFN半导体装置封装中的两个并联放大路径。出于简洁的目的，在下文不详细论述图7的具有图1-5的实施例中的类似对应物的许多组件和电路。上文结合图1-5所论述的对应组件的细节意图还适用于下文结合图7所论述的对应组件。再次，放大器700的各种组件与图1-5中所描绘的组件对应。更具体地说，图7与图1-5之间的对应组件具有相同的最后两个数字(例如，组件220与720是对应组件，且组件406与706是对应组件)。
QFN封装包括通过非导电囊封708物理上耦合在一起的导电基板706与多个周边焊盘(例如，焊盘702、704、737、757、758)。根据实例实施例，每个放大路径包括物理上连接到基板706的顶表面的硅驱动级IC管芯710(例如，硅驱动级IC管芯110、210、310、410)和GaN末级IC管芯780(例如，GaN末级IC管芯180、280、380、480)。另外，放大路径中的每一个电耦合于输入焊盘702与输出焊盘704(例如，分别对应于输入102、202、302与输出104、204、304)之间。偏压焊盘737、757、758可耦合到外部偏压电路(例如，外部偏压电压源164)以接收栅极和漏极偏压电压并将偏压电压传送到装置700内部的电路。
在实施例中，基板706包括凸缘，所述凸缘是由固体导电材料形成的刚性导电基板并具有足以为装置700的电气组件和元件提供结构支撑的厚度。另外，凸缘可充当用于放大器管芯710、780和安装于凸缘上的其它装置的散热器。
以下将更详细地描述放大路径中的第一个。应理解，第二放大路径可与第一放大路径相同或大体类似。然而，在其它实施例中，第二放大路径可以与第一放大路径不同的方式配置。另外，在其它实施例中，两个以上放大路径可一起容纳于QFN半导体装置封装中。
第一放大器路径包括在RF信号输入焊盘702(例如，输入102、202、302)和RF信号输出焊盘704(例如，输出102、202、302)之间的级联布置中电耦合在一起的硅驱动级IC管芯710和GaN末级IC管芯780。
硅驱动级IC管芯710包括多个集成电路。在一实施例中，管芯710的集成电路包括输入端720(例如，输入端120、220、320、420)、输出端722(例如，输出端122、222、322、422)、输入阻抗匹配电路730(例如，电路130、230、330、430)、硅功率晶体管740(例如，晶体管140、240、340-344、440)、级间阻抗匹配电路750的集成部分(例如，电路150、250、350、450)、偏压电压控制电路760(例如，电路160、260、360、460)，和谐波控制电路770的集成部分(例如，电路170、270、370、470)(在一实施例中)。硅驱动级IC管芯710内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
RF信号输入焊盘702经由一个或多个焊线或其它电连接(例如，对应于连接103、203、303、403)电耦合到硅驱动级IC管芯710的输入端720。偏压焊盘737、757、758(例如，经由端158，237，257，258，337，357，358或437，457，458)分别电耦合到连接到硅晶体管栅极的对应偏压电压控制电路、连接到硅晶体管漏极的偏压电压控制电路和用于GaN晶体管的偏压电压控制电路760。
GaN末级IC管芯780包括多个集成电路。在一实施例中，管芯780的集成电路包括输入端790(例如，输入端190、290、390、490)、输出端792(例如，输出端192、292、392、492)和GaN功率晶体管782(例如，晶体管182、282、382、482)。GaN末级IC管芯780内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
硅驱动级IC管芯710的输出端722经由焊线阵列774或其它类型的电连接(例如，对应于连接174、274、374、474)电耦合到GaN末级IC管芯780的输入端790。输入端790电耦合到GaN功率晶体管782的栅极。GaN功率晶体管782的栅极还经由一个或多个焊线778或其它类型的电连接(例如，对应于连接178、278、378、478)电耦合到硅驱动级IC管芯710中的谐波控制电路770的集成部分。
GaN末级IC管芯780的输出端792经由焊线阵列779或其它类型的电连接(例如，对应于连接179、279)电耦合到输出焊盘704。根据实施例，额外偏压焊盘705可经由额外焊线阵列707或其它类型的电连接电耦合到GaN末级IC管芯780的输出端792。漏极偏压电压可由连接到偏压焊盘705的外部偏压电压源提供给GaN晶体管782的漏极端。
接下来参看图8，示出根据实例实施例的RF放大器装置800的实例的俯视图，所述RF放大器装置800包括封装于无引线印刷电路板(printed circuit board，PCB)模块中的两级放大器。更具体地说，装置800包括容纳于PCB模块中的两个并联放大路径。出于简洁的目的，在下文不详细论述图8的具有图1-5的实施例中的类似对应物的许多组件和电路。上文结合图1-5所论述的对应组件的细节意图还适用于下文结合图8所论述的对应组件。再次，放大器800的各种组件与图1-5中所描绘的组件对应。更具体地说，图8与图1-5之间的对应组件具有相同的最后两个数字(例如，组件220与820是对应组件，且组件406与806是对应组件)。
PCB模块包括多层PCB 806，其包括至少一个电介质层(例如，由FR-4、陶瓷或其它PCB电介质材料形成)，和两个或两个以上导电层。在实施例中，PCB 806的顶表面上的导电层是图案化导电层。由顶部图案化导电层的部分形成的各种导电特征(例如，导电衬垫和迹线)可充当用于管芯810、880和其它离散组件的附接点，并还可提供管芯810、880与其它离散组件之间的电连接性。另一导电层可充当接地参考平面。在一些实施例中，一个或多个额外图案化导电层可提供管芯810、880、离散组件与接地参考平面之间的导电连接。
根据实例实施例，每个放大路径包括物理上连接到PCB 806的顶表面的硅驱动级IC管芯810(例如，硅驱动级IC管芯110、210、310、410)和GaN末级IC管芯880(例如，GaN末级IC管芯180、280、380、480)。此外，放大路径中的每一个电耦合于输入端和输出端802、804(例如，分别对应于输入102、202、302和输出104、204、304)之间。偏压端805、837、857、858可耦合到外部偏压电路(例如，外部偏压电压源164)以接收栅极和漏极偏压电压并将偏压电压传送到装置800的电路。在其中装置800是表面安装式装置的实施例中，端802、804、805、837、857、858可包括PCB 806的顶表面上的导电特征、PCB 806的底表面上的导电特征，和延伸穿过顶部与底部导电特征之间的PCB 806的导电通孔(如以虚线圆指示)。
以下描述将更详细地描述放大路径中的第一个。应理解，第二放大路径可与第一放大路径相同或大体类似。然而，在其它实施例中，第二放大路径可以与第一放大路径不同的方式配置。另外，在其它实施例中，两个以上放大路径可一起容纳于PCB模块中。
第一放大器路径包括在RF信号输入端802(例如，输入102、202、302)和RF信号输出端804(例如，输出102、202、302)之间的级联布置中电耦合在一起的硅驱动级IC管芯810和GaN末级IC管芯880。
硅驱动级IC管芯810包括多个集成电路。在一实施例中，管芯810的集成电路包括输入端820(例如，输入端120、220、320、420)、输出端822(例如，输出端122、222、322、422)、输入阻抗匹配电路830(例如，电路130、230、330、430)、硅功率晶体管840(例如，晶体管140、240、340-344、440)、级间阻抗匹配电路850的集成部分(例如，电路150、250、350、450)、偏压电压控制电路860(例如，电路160、260、360、460)，以及谐波控制电路870的集成部分(例如，电路170、270、370、470)(在一实施例中)。硅驱动级IC管芯810内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
RF信号输入端802经由导电迹线和一个或多个焊线或其它类型的电连接(例如，对应于连接103、203、303、403)电耦合到硅驱动级IC管芯810的输入端820。偏压端805、837、857、858经由额外导电迹线、焊线和端(例如，端158、237、257、258或337、357、358或437、457、458)分别电耦合到连接到硅晶体管栅极的对应偏压电压控制电路、连接到硅晶体管漏极的偏压电压控制电路和用于GaN晶体管的偏压电压控制电路860。在一些实施例中，额外偏压电压控制电路可实施于偏压端805、837、857、858与管芯810、880之间的PCB 806上，如以偏压端805、837、857、858与管芯810、880之间的PCB安装式离散组件(例如，离散电容器、电感器和/或电阻器)(例如，离散组件808)指示。
GaN末级IC管芯880包括多个集成电路。在一实施例中，管芯880的集成电路包括输入端890(例如，输入端190、290、390、490)、输出端892(例如，输出端192、292、392、492)，和GaN功率晶体管882(例如，晶体管182、282、382、482)。GaN末级IC管芯880内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
硅驱动级IC管芯810的输出端822经由焊线阵列874或另一类型的电连接(例如，对应于连接174、274、374、474)电耦合到GaN末级IC管芯880的输入端890。输入端890电耦合到GaN功率晶体管882的栅极。GaN功率晶体管882的栅极还经由一个或多个焊线878或另一类型的电连接(例如，对应于连接178、278、378、478)电耦合到硅驱动级IC管芯810中的谐波控制电路870的集成部分。GaN末级IC管芯880的输出端892经由焊线阵列879或另一类型的电连接(例如，对应于连接179、279)和额外迹线电耦合到输出衬垫804。
图6-8中所描绘的装置600、700、800各自包括独立地放大RF输入信号以产生单独的经放大RF输出信号的两个并联放大路径。其它实施例可包括两个以上放大路径(例如，三个、四个或某一其它数目个路径)。在一些实施例中，多个放大路径可作为多路径放大器系统的部分电耦合在一起。举例来说，结合图1-5所描述的装置实施例可实施于多尔蒂功率放大器中。双向多尔蒂功率放大器包括被配置成接收RF信号的RF输入、被配置成将输入RF信号划分成第一和第二输入RF信号的信号分离器、被配置成放大第一RF信号的主放大路径、被配置成放大第二输入RF信号的峰值放大路径、被配置成组合来自主和峰值放大路径的经放大输出信号的信号组合器，以及被配置成输出经组合并放大的RF输出信号的RF输出。另外，双向多尔蒂功率放大器包括实现多尔蒂功率放大器的正确操作的各种相位时延和阻抗变换元件。一些多尔蒂功率放大器配置可包括一个以上峰值放大器路径，且此类多尔蒂功率放大器被称作N向多尔蒂功率放大器，其中峰值放大器路径的数目等于N-1。
在各种实施例中，具有硅驱动级IC管芯和GaN末级IC管芯的两级放大器并入到多尔蒂功率放大器模块的一个或多个放大路径中。举例来说，此两级放大器可并入到主放大路径、峰值放大路径、多个峰值放大路径，或主放大路径与峰值放大路径的任何组合中。在图9中示出其中各自具有硅驱动级IC管芯和GaN末级IC管芯的两级放大器并入到主放大路径和峰值放大路径中的实例实施例。本领域的技术人员将基于本文中的描述而理解，其它实施例可包括具有主放大器路径和多个峰值放大器路径中的硅驱动级IC管芯和GaN末级IC管芯的两级放大器。
更具体地说，图9是根据实例实施例包括具有主放大路径和峰值放大路径的多尔蒂功率放大器的RF放大器装置900的实例的俯视图，其中主放大路径包括硅驱动级IC管芯910和GaN末级IC管芯980，且峰值放大路径还包括硅驱动级IC管芯911和GaN末级IC管芯981。RF放大器装置900将替代地在下文被称作“多尔蒂功率放大器模块”。出于简洁的目的，在下文不详细论述图9的具有图1-5的实施例中的类似对应物的许多组件和电路。上文结合图1-5所论述的对应组件的细节意图还适用于下文结合图9所论述的对应组件。再次，放大器900的各种组件与图1-5中所描绘的组件对应。更具体地说，图9与图1-5之间的对应组件具有相同的最后两个数字(例如，组件220与920是对应组件，且组件406与906是对应组件)。
多尔蒂功率放大器模块900包括呈多层PCB 906形式的基板，所述多层PCB包括至少一个电介质层(例如，由FR-4、陶瓷或其它PCB电介质材料形成)，和两个或两个以上导电层。在实施例中，PCB 906的顶表面上的导电层是图案化导电层。由顶部图案化导电层的部分形成的各种导电特征(例如，导电衬垫和迹线)可充当管芯910、911、980、981和其它离散组件的附接点，并且还可提供管芯910、911、980、981与其它离散组件之间的电连接性。另一导电层可充当接地参考平面。在一些实施例中，一个或多个额外经图案化导电层可提供管芯910、911、980、981、离散组件和接地参考平面之间的导电连接。根据实施例，利用底导电层以提供外部可访问的导电着陆衬垫，其中一些实例着陆衬垫901、909、958、959的位置在图9中以虚线框指示。这些着陆衬垫(等等，未示出)使得能够将多尔蒂功率放大器模块900表面安装到提供到RF系统的其它部分的电连接性的单独基板(未示出)上。虽然模块900被描绘为焊盘网格阵列(land grid array，LGA)模块，但是模块900可替代性地被封装为引脚网格阵列模块、QFN模块或另一类型的封装。
多尔蒂功率放大器模块900进一步包括RF信号输入端、功率分离器902、包括级联耦合的硅驱动级IC管芯910与GaN末级IC管芯980的两级主放大器、包括级联耦合的硅驱动级IC管芯911与GaN末级IC管芯981的两级峰值放大器、各种相移和阻抗匹配元件，以及组合器。在PCB 906的底部表面处暴露的导电着陆衬垫901充当用于模块900的RF信号输入端。经由一个或多个导电结构(例如，通孔、迹线和/或焊线)，着陆衬垫901电耦合到到功率分离器902的输入。
耦合到PCB 906的安装表面的功率分离器902可包括一个或多个离散管芯和/或组件，但其在图9中表示为单一元件。功率分离器902包括输入端和两个输出端。输入端经由一个或多个导电结构(例如，通孔、迹线和/或焊线)电耦合到着陆衬垫901以接收输入RF信号。功率分离器902的输出端经由一个或多个导电结构(例如，通孔、迹线和/或焊线)电耦合到分别用于主放大器和峰值放大器的输入920、921。
功率分离器902被配置成将经由着陆衬垫901接收到的输入RF信号的功率分离成第一和第二RF信号，在功率分离器902的输出端处产生所述RF信号。另外，功率分离器902可包括被配置成赋予在输出端处提供的RF信号之间的约90度相位差的一个或多个相移元件。功率分离器902的输出处产生的第一RF信号与第二RF信号可具有相等或不相等的功率。
功率分离器的第一输出电耦合到主放大器路径(即，到主放大器)，且功率分离器的第二输出电耦合到峰值放大器路径(即，到峰值放大器)。在所示出的实施例中，在第二功率分离器输出处产生的RF信号相对于在第一功率分离器输出处产生的RF信号延迟约90度。换句话说，被提供给峰值放大器路径的RF信号相对于被提供给主放大器路径的RF信号延迟约90度。
经由主放大器路径放大由功率分离器902产生的第一RF信号，所述主放大器路径包括硅驱动级IC管芯910、GaN末级IC管芯980和相移元件903。经由峰值放大器路径放大由功率分离器902产生的第二RF信号，所述峰值放大器路径包括硅驱动级IC管芯911、GaN末级IC管芯981。
硅驱动级IC管芯910与主放大器路径的GaN末级IC管芯980在硅驱动级IC管芯910的输入端920(对应于主放大器输入)与GaN末级IC管芯980的输出端992(对应于主放大器输出)之间的级联布置中电耦合在一起。硅驱动级IC管芯910包括多个集成电路。在一实施例中，管芯910的集成电路包括输入端920(例如，输入端120、220、902、420)、输出端922(例如，输出端122、222、322、422)、输入阻抗匹配电路930(例如，电路130、230、330、430)、硅功率晶体管940(例如，晶体管140、240、340-344、440)、级间阻抗匹配电路950的集成部分(例如，电路150、250、350、450)、偏压电压控制电路960(例如，电路160、260、360、460)，和谐波控制电路970的集成部分(例如，电路170、270、370、470)(在一实施例中)。硅驱动级IC管芯910内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
功率分配器902的第一输出经由各种导电迹线、电路和焊线或其它类型的电连接(例如，对应于连接203、303、403)电耦合到硅驱动级IC管芯910的输入端920。偏压焊盘958经由额外导电结构、焊线(或其它类型的电连接)和端(例如，端158、258、358或458)电耦合到用于GaN晶体管982的对应偏压电压控制电路960。虽然在图9中未图示，但是额外偏压焊盘可电耦合到用于硅晶体管栅极和漏极的偏压电压控制电路系统。
GaN末级IC管芯980包括多个集成电路。在一实施例中，管芯980的集成电路包括输入端990(例如，输入端190、290、390、490)、输出端992(例如，输出端192、292、392、492)，和GaN功率晶体管982(例如，晶体管182、282、382、482)。GaN末级IC管芯980内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
硅驱动级IC管芯910的输出端922经由焊线阵列974或另一类型的电连接(例如，对应于连接174、274、374、474)电耦合到GaN末级IC管芯980的输入端990。输入端990电耦合到GaN功率晶体管982的栅极。GaN功率晶体管982的栅极还经由一个或多个焊线978或另一类型的电连接(例如，对应于连接178、278、378、478)电耦合到硅驱动级IC管芯910中的谐波控制电路970的集成部分。
在GaN末级IC管芯980的输出端992处产生经放大第一RF信号。根据实施例，输出端992(例如，经由焊线979或另一类型的电连接)电耦合到相移元件903。根据实施例，相移元件903具有接近于GaN末级IC管芯980的输出端992的第一端和接近于GaN末级IC管芯981的输出端993的第二端。举例来说，相移元件903可以在其第一端与第二端之间延伸的拉姆达/4(λ/4)传输线(例如，具有90度电气长度的微带传输线)予以实施。相移元件903可在信号从相移元件的第一端行进到其第二端时向经放大第一RF信号赋予约90度的相对相移。
如上文提到，通过峰值放大器路径放大由功率分离器902产生的第二RF信号，所述峰值放大器路径包括硅驱动级IC管芯911、GaN末级IC管芯981。硅驱动级IC管芯911与峰值放大器路径的GaN末级IC管芯981在硅驱动级IC管芯911的输入端921(对应于峰值放大器输入)与GaN末级IC管芯981的输出端993(对应于峰值放大器输出)之间的级联布置中电耦合在一起。硅驱动级IC管芯911包括多个集成电路。在一实施例中，管芯911的集成电路包括输入端921(例如，输入端120、220、902、420)、输出端923(例如，输出端122、222、322、422)、输入阻抗匹配电路931(例如，电路130、230、330、430)、硅功率晶体管941(例如，晶体管140、240、340-344、440)、级间阻抗匹配电路951的集成部分(例如，电路150、250、350、450)、偏压电压控制电路961(例如，电路160、260、360、460)，和谐波控制电路971的集成部分(例如，电路170、270、370、470)(在一实施例中)。硅驱动级IC管芯911内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
功率分配器902的第二输出经由各种导电迹线、电路和焊线或另一类型的电连接(例如，对应于连接203、303、403)电耦合到硅驱动级IC管芯911的输入端921。偏压焊盘959经由额外导电结构、焊线(或另一类型的电连接)和端(例如，端158、258、358或458)电耦合到用于GaN晶体管983的对应偏压电压控制电路961。
虽然在图9中未图示，但是额外偏压焊盘可电耦合到用于硅晶体管栅极和漏极的偏压电压控制电路系统。
GaN末级IC管芯981包括多个集成电路。在一实施例中，管芯981的集成电路包括输入端991(例如，输入端190、290、390、490)、输出端993(例如，输出端192、292、392、492)和GaN功率晶体管983(例如，晶体管182、282、382、482)。GaN末级IC管芯981内的各种电路和组件可如先前结合图1-5所描述而配置并电耦合在一起。
硅驱动级IC管芯911的输出端923经由焊线阵列975或另一类型的电连接(例如，对应于连接174、274、374、474)电耦合到GaN末级IC管芯981的输入端991。输入端991电耦合到GaN功率晶体管983的栅极。GaN功率晶体管983的栅极还经由一个或多个焊线977或另一类型的电连接(例如，对应于连接178、278、378、478)电耦合到硅驱动级IC管芯911中的谐波控制电路971的集成部分。
穿过级联耦合的峰值放大器管芯911、981的信号路径处于从RF输入端921延伸到RF输出端993的方向上，所述方向由箭头913指示。相反地，穿过级联耦合的主放大器管芯910、980的信号路径处于从硅驱动级IC管芯输入端920延伸到GaN末级IC管芯输出端992的方向上，所述方向由箭头911指示。如图9中可见，穿过级联耦合的峰值放大器管芯911、981的信号路径与穿过级联耦合的主放大器管芯910、980的信号路径在显著不同的方向上延伸，并且更具体地说所述信号路径在图9的实施例中正交。换句话说，穿过管芯911、981的RF信号路径与穿过管芯910、980的RF信号路径正交。即使管芯910、911、980、981可相对紧密地定位在一起，但其正交朝向可显著地减少由主和峰值放大器路径承载并由其放大的信号之间的耦合。
在任何情况下，在RF输出端993处由GaN末级IC管芯981产生经放大第二RF信号。根据实施例，RF输出端993电耦合(例如，经由焊线904或另一类型的电连接)到相移元件903的第二端。因此，由GaN末级IC管芯980产生的经放大第一RF信号传送到RF输出端993，且输出端993充当用于经放大第一和第二RF信号的求和节点905。当第一与第二RF信号上单独地赋予的各种相移基本上相等时，经放大第一与第二RF信号在求和节点905处基本上同相地组合。
RF输出端993(和因此求和节点905)电耦合(例如，经由焊线907或另一类型的电连接)到输出网络908，所述输出网络用以呈现到主放大器管芯和峰值放大器管芯980、981中的每一个的恰当负载阻抗。另外，输出网络908可包括去耦电容器，如所示。尽管图9中未示出细节，但输出网络908可包括各种导电迹线、额外离散组件和/或集成组件(例如，电容器、电感器和/或电阻器)以提供所要阻抗匹配。输出网络908经由PCB 906电耦合到在PCB 906的底表面处暴露的导电着陆衬垫909。着陆衬垫909充当用于多尔蒂功率放大器模块900的RF输出节点。
多级放大器的实施例包括第一管芯、第二管芯和所述管芯之间的连接。第一管芯包括III-V半导体基板、第一RF信号输入端、第一RF信号输出端和第一晶体管。第一晶体管具有电耦合到第一RF信号输入端的控制端和电耦合到第一RF信号输出端的电流承载端。第二管芯包括第二类型的半导体基板、第二RF信号输入端、第二RF信号输出端、第一次级电路，和第二RF信号输入端与第二RF信号输出端之间的放大路径。放大路径包括具有控制端和电流承载端的第二晶体管。第二晶体管的控制端电耦合到第二RF信号输入端，且第二晶体管的电流承载端电耦合到第二RF信号输出端。第一次级电路电耦合到第一晶体管的控制端，且第一次级电路是选自末级偏压电路和末级谐波控制电路。连接电耦合于第二RF信号输出端与第一RF信号输入端之间。
先前详细描述本质上仅仅是说明性的，且并不打算限制主题的实施例或此类实施例的应用和使用。举例来说，虽然在各种实施例中，以上描述论述GaN末级IC管芯的使用，但是在其它实施例中，其它类型的III-V晶体管(例如，GaAs晶体管、InP晶体管等等)可用作末级IC管芯。
如本文所使用，词语“示例性”意味着“充当例子、实例或说明”。本文中描述为“示例性”的任何实施方案未必解释为比其它实施方案优选或有利。此外，不希望受到前述技术领域、背景技术或前文详细描述中呈现的任何所表达或暗示的理论的束缚。
本文中包括的各图中示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦合。应注意，主题的实施例中可以存在许多替代或额外的功能关系或物理连接。此外，本文中还可以仅出于参考的目的使用某些术语，且因此这些术语并不意图具有限制性，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文所用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或两个以上节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或两个以上信号进行多路复用、调制或以其它方式区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不必以机械方式。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元件通信)，且不必以机械方式。因此，虽然图中示出的示意图描绘元件的一个示例性布置，但是另外的介入元件、装置、特征或组件可存在于所描绘主题的实施例中。
尽管先前详细描述中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的示例性实施例并不意图以任何方式限制所要求的主题的范围、适用性或配置。实际上，以上详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (7)

1.一种多级放大器，其特征在于，包括：
第一管芯，其包括III-V半导体基板、第一射频(RF)信号输入端、第一RF信号输出端和第一晶体管，其中所述第一晶体管具有电耦合到所述第一RF信号输入端的控制端，和电耦合到所述第一RF信号输出端的电流承载端；
第二管芯，其包括第二类型的半导体基板、第二RF信号输入端、第二RF信号输出端、第一次级电路、第二次级电路、第一次级电路端、被配置成电耦合到外部偏压电压源的第二次级电路端，以及所述第二RF信号输入端和所述第二RF信号输出端之间的放大路径，其中所述放大路径包括具有控制端和电流承载端的第二晶体管，所述第二晶体管的所述控制端电耦合到所述第二RF信号输入端，且所述第二晶体管的所述电流承载端电耦合到所述第二RF信号输出端，且其中所述第一次级电路与所述第二次级电路皆电耦合到所述第一晶体管的所述控制端，其中，所述第一次级电路是末级谐波控制电路，其电耦合于所述第一次级电路端和接地节点之间，其中，所述第二次级电路是末级偏压电路，其电耦合于所述第二次级电路端和所述第二RF信号输出端之间，其中，所述第一次级电路与所述第二次级电路皆集成于第二管芯中；
第一连接，其电耦合于所述第二RF信号输出端和所述第一RF信号输入端之间，以及
第二连接，其电耦合于所述第一次级电路端和所述第一晶体管之间，
其中，所述第二管芯进一步包括级间阻抗匹配电路的集成部分，其电耦合于所述第二晶体管的所述电流承载端和所述第二RF信号输出端之间，其中所述第一连接是所述级间阻抗匹配电路的非集成部分，
并且其中，所述第一连接定位于所述多级放大器的电路中的低输入阻抗点处。
2.根据权利要求1所述的放大器，其特征在于，所述第一管芯包括GaN场效应晶体管(FET)，且所述第二晶体管包括硅横向扩散金属氧化物半导体(LDMOS)场效应晶体管(FET)。
3.根据权利要求1所述的放大器，其特征在于，所述第一管芯包括GaN场效应晶体管(FET)，且所述第二晶体管包括硅互补金属氧化物半导体(CMOS)级联堆叠。
4.根据权利要求1所述的放大器，其特征在于，进一步包括：
无引线半导体装置封装，其包括导电基板、第一焊盘和第二焊盘，其中所述第一和第二管芯连接到所述导电基板，其中，所述第二连接电耦合于所述第一焊盘和所述第二RF输入端之间；以及
第三连接，其电耦合于所述第一RF输出端和所述第二焊盘之间。
5.根据权利要求1所述的放大器，其特征在于，进一步包括：
印刷电路板，所述第一和第二管芯耦合到所述印刷电路板，其中所述印刷电路板包括第一端和第二端，其中，所述第二连接电耦合于所述第一端和所述第二RF输入端之间；以及
第三连接，其电耦合于所述第一RF输出端和所述第二端之间。
6.根据权利要求1所述的放大器，其特征在于：
所述放大器是包括主放大器和峰值放大器的多尔蒂功率放大器，且
所述主放大器包括所述第一和第二管芯，其中所述第二管芯的所述第二RF信号输入端对应于主放大器输入，且所述第一管芯的所述第一RF信号输出端对应于主放大器输出。
7.根据权利要求6所述的放大器，其特征在于，进一步包括：
所述峰值放大器，其包括峰值放大器输入和峰值放大器输出；
基板，所述主放大器和峰值放大器耦合到所述基板；以及
相移元件，其电耦合于所述第一管芯的所述第一RF信号输出端和所述峰值放大器输出之间。
CN201811312983.7A 2017-11-06 2018-11-06 以多种半导体技术实施的多级功率放大器 Active CN109756200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/804,268 US10250197B1 (en) 2017-11-06 2017-11-06 Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US15/804,268 2017-11-06

Publications (2)

Publication Number Publication Date
CN109756200A CN109756200A (zh) 2019-05-14
CN109756200B true CN109756200B (zh) 2023-11-17

Family

ID=63965309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811312983.7A Active CN109756200B (zh) 2017-11-06 2018-11-06 以多种半导体技术实施的多级功率放大器

Country Status (5)

Country Link
US (1) US10250197B1 (zh)
EP (1) EP3480946A1 (zh)
JP (1) JP2019087992A (zh)
CN (1) CN109756200B (zh)
TW (1) TW201931764A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
JP7434319B2 (ja) * 2019-01-10 2024-02-20 スカイワークス ソリューションズ，インコーポレイテッド 携帯デバイス、電力増幅器システム、及び電力増幅器にバイアスをかける方法
US11309233B2 (en) * 2019-09-18 2022-04-19 Alpha And Omega Semiconductor (Cayman), Ltd. Power semiconductor package having integrated inductor, resistor and capacitor
US11145609B2 (en) * 2019-12-05 2021-10-12 Nxp Usa, Inc. Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
US11128269B2 (en) 2019-12-18 2021-09-21 Nxp Usa, Inc. Multiple-stage power amplifiers and devices with low-voltage driver stages
US11159134B2 (en) 2019-12-19 2021-10-26 Nxp Usa, Inc. Multiple-stage power amplifiers and amplifier arrays configured to operate using the same output bias voltage
EP4089731A4 (en) * 2020-01-10 2024-01-10 Sumitomo Electric Industries, Ltd. HIGH FREQUENCY AMPLIFIER
CN112332788B (zh) * 2020-10-22 2024-07-02 浙江三维利普维网络有限公司 一种射频功放模块
US11695375B2 (en) 2020-12-03 2023-07-04 Nxp Usa, Inc. Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
US20220416725A1 (en) * 2021-06-28 2022-12-29 Nxp Usa, Inc. Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies
CN115913142B (zh) * 2021-09-30 2024-09-10 锐石创芯(深圳)科技股份有限公司 射频推挽功率放大器芯片及射频前端模组

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131923A (ja) * 1997-07-10 1999-02-02 Nec Corp マイクロ波周波数逓倍増幅器
US6424224B1 (en) * 2001-07-02 2002-07-23 Raytheon Company Auxiliary circuitry for monolithic microwave integrated circuit
CN1702959A (zh) * 2000-05-04 2005-11-30 特洛皮安公司 具有高功率附加效率的射频功率放大器
TWI248253B (en) * 2004-10-01 2006-01-21 Sheng-Fuh Chang Dual-band power amplifier
JP2006180151A (ja) * 2004-12-22 2006-07-06 Renesas Technology Corp 電力増幅モジュールおよびその製造方法
JP2007060616A (ja) * 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2009135608A (ja) * 2007-11-28 2009-06-18 Panasonic Corp 半導体装置
JP2010098402A (ja) * 2008-10-15 2010-04-30 Japan Radio Co Ltd 多段増幅回路
WO2011039871A1 (ja) * 2009-09-30 2011-04-07 ルネサスエレクトロニクス株式会社 バイアス生成回路、パワーアンプモジュール及び半導体装置
CN102187570A (zh) * 2008-08-19 2011-09-14 克里公司 包括具有不同开启功率水平的并联晶体管放大器组的集成电路
JP2011244459A (ja) * 2010-05-20 2011-12-01 Cree Inc Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
JP2012023583A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 差動増幅回路、レギュレータモジュール及びハイパワーアンプ
WO2013061679A1 (ja) * 2011-10-27 2013-05-02 三菱電機株式会社 高周波増幅器モジュール及び高周波増幅器モジュールユニット
CN104426489A (zh) * 2013-09-11 2015-03-18 三菱电机株式会社 功率放大器
CN105471397A (zh) * 2015-12-11 2016-04-06 锐迪科创微电子（北京）有限公司 一种双频射频功率放大模块
WO2016113905A1 (ja) * 2015-01-16 2016-07-21 株式会社日立国際電気 ドハティ方式増幅器および電力増幅器
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法
CN106067771A (zh) * 2016-07-05 2016-11-02 成都泰格微电子研究所有限责任公司 4.0‑5.0 GHz 8W GaN单片功率放大器及设计方法
US9621115B1 (en) * 2015-12-11 2017-04-11 Nxp Usa, Inc. Amplifier devices with in-package transmission line combiner

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617928B2 (en) * 2000-10-06 2003-09-09 Skyworks Solutions, Inc. Configurable power amplifier and bias control
US6864742B2 (en) 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
US7193473B2 (en) 2005-03-24 2007-03-20 Cree, Inc. High power Doherty amplifier using multi-stage modules
JP4750463B2 (ja) * 2005-05-11 2011-08-17 ルネサスエレクトロニクス株式会社 高周波電力増幅器およびそれを用いた送信器および移動体通信端末
US7362170B2 (en) 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US20080122542A1 (en) 2006-11-27 2008-05-29 Gregory Bowles Enhanced amplifier with auxiliary path bias modulation
US20120032738A1 (en) * 2009-04-28 2012-02-09 Panasonic Corporation Power amplifier
CN102185563B (zh) 2011-04-29 2016-03-02 中兴通讯股份有限公司 一种Doherty功放装置
CN102761310B (zh) 2011-04-29 2015-06-10 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
EP2618481A1 (en) * 2012-01-19 2013-07-24 Nxp B.V. Power amplifier circuit and control method
KR20190058711A (ko) 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
US8952758B2 (en) 2013-04-23 2015-02-10 Freescale Semiconductor, Inc. Amplifier using nonlinear drivers
US9306514B2 (en) * 2014-05-28 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9531328B2 (en) 2014-12-16 2016-12-27 Nxp Usa, Inc. Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US9614517B2 (en) * 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US9997476B2 (en) * 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10084448B2 (en) * 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131923A (ja) * 1997-07-10 1999-02-02 Nec Corp マイクロ波周波数逓倍増幅器
CN1702959A (zh) * 2000-05-04 2005-11-30 特洛皮安公司 具有高功率附加效率的射频功率放大器
US6424224B1 (en) * 2001-07-02 2002-07-23 Raytheon Company Auxiliary circuitry for monolithic microwave integrated circuit
TWI248253B (en) * 2004-10-01 2006-01-21 Sheng-Fuh Chang Dual-band power amplifier
JP2006180151A (ja) * 2004-12-22 2006-07-06 Renesas Technology Corp 電力増幅モジュールおよびその製造方法
JP2007060616A (ja) * 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2009135608A (ja) * 2007-11-28 2009-06-18 Panasonic Corp 半導体装置
CN102187570A (zh) * 2008-08-19 2011-09-14 克里公司 包括具有不同开启功率水平的并联晶体管放大器组的集成电路
JP2010098402A (ja) * 2008-10-15 2010-04-30 Japan Radio Co Ltd 多段増幅回路
WO2011039871A1 (ja) * 2009-09-30 2011-04-07 ルネサスエレクトロニクス株式会社 バイアス生成回路、パワーアンプモジュール及び半導体装置
JP2011244459A (ja) * 2010-05-20 2011-12-01 Cree Inc Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
JP2012023583A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 差動増幅回路、レギュレータモジュール及びハイパワーアンプ
WO2013061679A1 (ja) * 2011-10-27 2013-05-02 三菱電機株式会社 高周波増幅器モジュール及び高周波増幅器モジュールユニット
CN104426489A (zh) * 2013-09-11 2015-03-18 三菱电机株式会社 功率放大器
WO2016113905A1 (ja) * 2015-01-16 2016-07-21 株式会社日立国際電気 ドハティ方式増幅器および電力増幅器
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法
CN105471397A (zh) * 2015-12-11 2016-04-06 锐迪科创微电子（北京）有限公司 一种双频射频功率放大模块
US9621115B1 (en) * 2015-12-11 2017-04-11 Nxp Usa, Inc. Amplifier devices with in-package transmission line combiner
CN106067771A (zh) * 2016-07-05 2016-11-02 成都泰格微电子研究所有限责任公司 4.0‑5.0 GHz 8W GaN单片功率放大器及设计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 25W X-band GaN PA in SMT package;J. G. Leckey;《2014 9th European Microwave Integrated Circuit Conference》;20141229;397-399 *
A 3-V monolithic SiGe HBT power amplifier for dual-mode (CDMA/AMPS) cellular handset applications;Pei-Der Tseng;《IEEE Journal of Solid-State Circuits》;20000930;1338-1344 *
GaAs微波单片集成功率放大电路的研究设计;张姗;《中国优秀硕士学位论文全文数据库信息科技辑》;20160315;I135-1202 *

Also Published As

Publication number Publication date
EP3480946A1 (en) 2019-05-08
JP2019087992A (ja) 2019-06-06
TW201931764A (zh) 2019-08-01
US10250197B1 (en) 2019-04-02
CN109756200A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
CN109756200B (zh) 以多种半导体技术实施的多级功率放大器
US11277100B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
EP3758220A1 (en) Integrated multiple-path power amplifier
US11277098B2 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
CN112953401A (zh) 集成多路径功率放大器
US11705870B2 (en) Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof
CN111355455A (zh) 功率晶体管和具有谐波终端电路的放大器以及制造方法
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
CN112928999A (zh) 一种放大器及其制造方法
CN112953415A (zh) 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法
US11223336B2 (en) Power amplifier integrated circuit with integrated shunt-l circuit at amplifier output
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
EP4009519A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
CN115603680A (zh) 以多种半导体技术实现的多级多尔蒂功率放大器
US11190145B2 (en) Power amplifier with integrated bias circuit having multi-point input
US20220182023A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant