KR102282920B1

KR102282920B1 - 증폭기 집적 회로 및 그 설계 방법

Info

Publication number: KR102282920B1
Application number: KR1020150117090A
Authority: KR
Inventors: 노윤섭
Original assignee: 한국전자통신연구원
Priority date: 2015-08-20
Filing date: 2015-08-20
Publication date: 2021-07-29
Also published as: KR20170022304A

Abstract

고선형 동작을 제공하는 증폭기 집적 회로가 제공된다. 상기 증폭기 집적 회로는 입력 신호를 증폭하여 증폭 전력을 출력하는 출력 트랜지스터 및 상기 출력 트랜지스터와 기설정된 면적 비율을 갖는 구동 트랜지스터를 포함하고, 상기 면적 비율에 따라 상기 출력 트랜지스터의 입력 구동 전력을 제어하여 상기 출력 트랜지스터가 선형성 영역에서 동작하도록 하는 제어부를 포함할 수 있다.

Description

증폭기 집적 회로 및 그 설계 방법{MONOLITHIC MICROWAVE INTEGRATED CIRCUIT AMPLIFIER AND DESIGN METHOD THEREOF}

증폭기 집적 회로 및 그 설계 분야에 연관되며, 보다 특정하게는 질화갈륨 증폭기(GaN amplifier)의 선형성을 유지하는 집적 회로 기술에 연관된다.

오늘날 질화갈륨 증폭기 집적 회로의 우수한 출력 전력 및 효율 특성을 이유로, L 밴드 대역에서 Ka 밴드 대역까지를 중심으로 하여 관련된 많은 연구 개발이 진행되고 있다. 질화갈륨 트랜지스터는 다른 트랜지스터들과 비교할 때 높은 직류 전압을 사용할 수 있어 전력 밀도가 높고 그 효율이 우수하기 때문이다. 다만, 질화갈륨 증폭기 집적 회로는 갈륨비소(GaAs) 증폭기 집적 회로와 비교할 때 선형성이 우수하지 못하다는 문제점이 존재한다.

따라서, 증폭기의 선형성을 향상 시키기 위한 종래의 방법으로서 일반적으로 전치왜곡(prodistortion), 피드포워드(feed forward), 백오프(backoff) 및 피드백(feedback) 기법 등이 존재한다. 이중에서 전치왜곡형 선형화 장치는 증폭기의 효율 저하를 최소로 하면서 소형화, 비용 절감 등을 함께 실현할 수 있다는 특성 때문에 오늘날 기술 분야에서 널리 사용되고 있는 기술 중 하나이다.

다만, 질화갈륨 증폭기 집적 회로의 경우에, 2단 또는 3단으로 설계가 되기 때문에 집적 회로 내의 출력단의 선형성을 확보하기 위한 설계 방법이 필요하다.

일측에 따르면, 선형성 영역에서 동작하는 증폭기 집적 회로가 제공된다. 상기 증폭기 집적 회로는 입력 신호를 증폭하여 증폭 전력을 출력하는 출력 트랜지스터 및 상기 출력 트랜지스터와 기설정된 면적 비율을 갖는 구동 트랜지스터를 포함하고, 상기 면적 비율에 따라 상기 출력 트랜지스터의 입력 구동 전력을 제어하여 상기 출력 트랜지스터가 선형성 영역에서 동작하도록 하는 제어부를 포함할 수 있다. 더하여, 상기 제어부는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 상기 입력 구동 전력을 제어할 수 있다. 보다 구체적으로, 상기 제어부는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 상기 3차 상호변조왜곡 성분의 크기가 -25dBc 이내가 되도록 상기 입력 구동 전력을 제어할 수 있다.

일실시예에 따르면, 상기 출력 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 질화갈륨 증폭기일 수 있다. 다른 일실시예에 따르면, 상기 구동 트랜지스터와 상기 출력 트랜지스터의 상기 면적 비율은 1 이하일 수 있다.

다른 일측에 따르면, 증폭기 집적회로의 동작 방법이 제공된다. 상기 동작 방법은 출력 트랜지스터와 기설정된 면적 비율을 가지며, 상기 출력 트랜지스터와 캐스코드 방식으로 연결되는 구동 트랜지스터의 입력 구동 전력을 상기 면적 비율에 따라 제어하는 단계 및 상기 출력 트랜지스터가 선형성 영역에서 입력 신호를 증폭하여 증폭 전력을 출력하는 단계를 포함할 수 있다. 더하여, 상기 입력 구동 전력을 제어하는 단계는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 상기 입력 구동 전력을 제어할 수 있다. 보다 구체적으로, 상기 입력 구동 전력을 제어하는 단계는 상기 증폭 전력의 상기 3차 상호변조왜곡 성분의 크기가 -25dBc 이내가 되도록 상기 입력 구동 전력을 제어할 수 있다.

또 다른 일측에 따르면, 증폭기 집적 회로의 생산 방법이 제공된다. 상기 생산 방법은 기설정된 소스풀 임피던스 및 로드풀 임피던스에 따라 결정되는 트랜지스터의 선형성 영역의 스펙을 계산하는 단계 및 상기 스펙에 따라 고정된 면적 비율을 갖는 적어도 두 개 이상의 상기 트랜지스터를 캐스코드 방식으로 연결하는 단계를 포함할 수 있다. 또한, 상기 트랜지스터를 캐스코드 방식으로 연결하는 단계는 상기 면적 비율을 이용하여 상기 트랜지스터에 입력되는 입력 구동 전력을 제어하는 단계를 포함할 수 있다.

일실시예로서, 상기 트랜지스터를 캐스코드 방식으로 연결하는 단계는 구동단 트랜지스터와 출력단 트랜지스터의 비율이 1:1.5, 1:2, 1:2.5, 1:3 및 1:4 중 어느 하나로서 연결하는 단계를 포함할 수 있다. 다른 일실시예로서, 상기 트랜지스터를 캐스코드 방식으로 연결하는 단계는 상기 선형성 영역의 스펙에 상응하는 상기 입력 구동 전력이 상기 트랜지스터에 입력되도록 상기 트랜지스터를 연결하는 단계를 포함할 수 있다.

일실시예에 따르면, 상기 증폭기 집적 회로의 생산 방법은 상기 증폭기 집적 회로의 출력 전력에 상응하는 상기 소스풀 임피던스 및 상기 로드풀 임피던스를 설정하는 단계를 더 포함할 수 있다.

도 1은 일실시예에 따른 질화갈륨 트랜지스터의 예시도이다.
도 2는 일실시예에 따른 질화갈륨 트랜지스터의 특성 그래프이다.
도 3은 일실시예에 따른 증폭기 집적 회로의 블록도이다.
도 4a 및 도 4b는 서로 다른 일실시예에 따른 고선형 증폭기 집적 회로의 예시도이다.
도 5는 일실시예에 따른 1:2 구조를 갖는 3단 캐스코드 증폭기 집적 회로의 측정된 특성 그래프이다.
도 6은 일실시예에 따른 증폭기 집적 회로의 생산 방법을 도시하는 흐름도이다.

이하에서, 일부 실시예들을, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 본 발명의 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.

또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.

도 1은 일실시예에 따른 질화갈륨 트랜지스터의 예시도이다. 도 1을 참조하면, 질화갈륨 트랜지스터(110)가 도시된다. 예시적으로, 질화갈륨 트랜지스터(110)는 8개의 핑거와 50μm의 게이트 길이 및 400μm의 전체 게이트 길이를 갖는 질화갈륨 8F50 트랜지스터일 수 있다. 질화갈륨 트랜지스터(110)를 포함하는 초고주파 집적회로(MMIC: Mononolithic Microwave Integrated Circuit)는 능동 소자인 트랜지스터 및 수동 소자인 저항, 인덕터, 커패시터, 마이크로스트립 선로 등이 하나의 회로에 집적된 회로이다. 이러한 질화갈륨 전력 증폭기 또는 증폭기 집적 회로는 일반적으로 통신 및 레이더 시스템의 종단에 위치하여 고출력, 고효율 및 고선형 특징이 요구되고 있다. 다만, 집적 회로의 특성 상 설계 및 제작 이후에는 내부 회로의 수정이 불가능하기 때문에 설계 단계의 경우에 발생할 수 있는 모든 케이스를 고려하여 설계를 할 필요성이 존재한다.

질화갈륨 트랜지스터(110)의 출력 전력 및 효율에 상응하는 소스 임피던스 및 로드 임피던스를 설정하도록 소스풀 임피던스 시뮬레이션(120) 및 로드풀 임피던스 시뮬레이션(130)이 이용될 수 있다. 보다 구체적으로, 소스풀 임피던스 시뮬레이션(120) 및 로드풀 임피던스 시뮬레이션(130)을 위해 각각 소스 임피던스 매칭 회로(140) 및 부하 임피던스 매칭 회로(150)가 이용될 수 있다. 일실시예로서, 소스 임피던스 매칭 회로(140) 및 부하 임피던스 매칭 회로(150) 각각은 임피던스 튜너를 포함할 수 있다. 이 경우에, 사용자는 소스 임피던스 및 부하 임피던스 각각의 변화에 따른 질화갈륨 트랜지스터(110)의 효율과 출력 전력을 확인할 수 있다. 그에 따라, 질화갈륨 트랜지스터(110)가 갖는 고출력, 고효율에 대응하는 최적의 소스 임피던스 및 부하 임피던스를 검출할 수 있다.

예시적으로, 질화갈륨 트랜지스터(110)를 포함하는 증폭기 집적회로의 생산을 위해 질화갈륨 0.15μm 공정을 이용하는 경우를 가정하자. 위와 같은 질화갈륨 0.15μm 공정을 이용하여, 40GHz 대역의 증폭기까지 설계 및 생산이 가능할 수 있다. 다만, 8F50 트랜지스터에서 출력 전력 및 효율이 가장 높은 각각의 임피던스 조건은 서로 동일하지 않다. 따라서, 사용자는 필요에 따라 두 값의 적절한 트레이트-오프를 통하여 해당 스펙을 결정할 수 있다. 따라서, 앞서 기재된 소스풀 임피던스 시뮬레이션(120) 및 로드풀 임피던스 시뮬레이션(130)을 이용하여 출력 전력 또는 효율에 상응하는 트랜지스터의 임피던스 스펙을 결정하고, 상기 임피던스 스펙에 상응하는 선형화 영역 스펙을 결정할 수 있다.

도 2는 일실시예에 따른 질화갈륨 트랜지스터의 특성 그래프이다. 도 2를 참조하면, 예시적으로 드레인 전압 20V 조건에서 입력 전력에 따른 질화갈륨 8F50 트랜지스터의 출력 전력(210) 및 3차 상호변조왜곡(IMD: Inter Modulation Distortion)(220)의 그래프가 도시된다. X축은 질화갈륨 8F50 트랜지스터의 입력 전력(dBm: decibels above 1 milliwatt)를 나타내고, Y1축은 질화갈륨 8F50 트랜지스터의 출력 전력(dBm)을 나타내고, Y2축은 3차 상호변조왜곡(dBc: decibels relative to carrier)을 나타낸다. 도 2에 도시된 것과 같이, 상기 질산갈륨 8F50 트랜지스터는 포화 출력 전력으로서 31.5dBm을 갖고, 3dB 이득 압축에 대응하는 출력 전력은 약 31dBm을 갖는다.

다만, 일반적인 통신 시스템에서 시스템의 선형성에 중대한 영향을 주는 왜곡요인은 3차 상호변조왜곡에 따라 발생하게 된다. 따라서, 선형성을 판단하기 위한 주요 파라미터로서는 3차 상호변조왜곡이 -25dBc 이내를 만족하는 범위로 계산될 수 있다. 따라서, 3차 상호변조왜곡이 -25dBc 이내를 만족하는 범위에서 획득할 수 있는 증폭기 집적 회로의 출력 전력과 그 효율 값이 집적 회로의 설계에 있어서 고려될 수 있는 요인이다. 본 발명의 일실시예에 따를 때, 이러한 선형성 스펙(spec: specification)과 상기 선형성 스펙에 대응하는 입력 구동 전력을 제어하여 선형성을 보장할 수 있는 증폭기 집적 회로가 제공될 수 있다.

도 2를 참조하면, 3차 상호변조왜곡이 -25dBc 이내를 만족하는 29.3dBm으로 앞서 기재한 포화 출력 전력 보다 약 2.2dB 낮은 값을 갖는다. 더하여, 이와 같은 경우에 입력 구동 전력이 19.75dBm 이내로 제어되는 경우에, 증폭기 집적회로의 선형성 동작을 보장할 수 있을 것이다.

도 2에 도시된 실시예는 마이크로파 주파수 대역에서 드레인 전압 20V 조건에서 시뮬레이팅된 측정값이다. 다만, 이는 본 발명의 권리범위를 한정하거나 제한하는 것이 아니고 하나의 실시예이다. 소스풀 임피던스 및 로드풀 임피던스를 이용하여 다른 임피던스가 배치된 경우 또는 다른 주파수 대역 또는 다른 드레인 전압이 입력된 경우에, 도 2와 상이한 특성 그래프를 얻고 그에 대응하는 선형성 스펙을 획득할 수 있다는 것은 기술분야에 속하는 전문가 에게는 자명한 사실일 것이다.

도 3은 일실시예에 따른 증폭기 집적 회로의 블록도이다. 증폭기 집적 회로(300)는 출력 트랜지스터(310)와 구동 트랜지스터의 면적 비율을 제어하여 증폭기의 선형성 동작을 제어할 수 있다. 증폭기 집적 회로(300)는 출력 트랜지스터(310) 및 제어부(320)를 포함할 수 있다.

출력 트랜지스터(310)는 입력 신호를 증폭하여 증폭 전력을 출력할 수 있다. 일실시예로서, 출력 트랜지스터(310)는 마이트로파(μm) 주파수 대역에서 동작하는 트랜지스터일 수 있다. 다른 일실시예로서, 출력 트랜지스터(310)는 질화갈륨 증폭기일 수 있다. 보다 구체적으로, 출력 트랜지스터(310)는 8 개의 핑거, 50μm의 게이트 길이 및 400μm의 전체 게이트 길이를 갖는 질화갈륨 8F50 트랜지스터일 수 있다.

제어부(320)는 출력 트랜지스터(310)와 기설정된 면적 비율을 갖는 구동 트랜지스터를 포함할 수 있다. 예시적으로, 구동 트랜지스터와 출력 트랜지스터(310)의 면적 비율은 출력 트랜지스터(310)에 더 큰 면적이 할당되는 1 이하일 수 있다. 제어부(320)는 상기 면적 비율에 따라 출력 트랜지스터(310)의 입력 구동 전력을 제어하여 출력 트랜지스터가 선형성 영역에서 동작하도록 할 수 있다. 보다 구체적으로, 제어부(320)는 출력 트랜지스터(310)가 출력하는 증폭 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 출력 트랜지스터(310)의 입력 구동 전력을 제어할 수 있다.

다른 일실시예에 따르면, 출력 트랜지스터(310)가 적어도 하나 이상인 경우에, 제어부(320)는 출력 트랜지스터(310)와 일정한 비율을 갖는 개수의 구동 트랜지스터를 포함할 수 있다. 예시적으로, 출력 트랜지스터(310) 및 구동 트랜지스터는 캐스코드 방식으로 연결될 수 있다. 이와 같은 경우에, 구동 트랜지스터와 출력 트랜지스터의 비율이 1:1.5, 1:2, 1:2.5, 1:3 및 1:4 중 어느 하나로서 연결될 수 있다.

앞서 도 3에서 설명한 증폭기 집적 회로에 대한 설명은 증폭기 직접 회로의 동작 방법에 대한 경우에도 적용될 수 있을 것이다. 증폭기 집적회로의 동작 방법은 출력 트랜지스터와 기설정된 면적 비율을 가지며, 상기 출력 트랜지스터와 캐스코드 방식으로 연결되는 구동 트랜지스터의 입력 구동 전력을 상기 면적 비율에 따라 제어하는 단계 및 상기 출력 트랜지스터가 선형성 영역에서 입력 신호를 증폭하여 증폭 전력을 출력하는 단계를 포함할 수 있다.

도 4a 및 도 4b는 서로 다른 일실시예에 따른 고선형 증폭기 집적 회로의 예시도이다. 도 4a를 참조하면, 입력 임피던스 정합 회로(411), 구동단 증폭기(421), 중간단 임피던스 정합 회로(431), 출력단 증폭기(441) 및 출력단 임피던스 정합 회로(451)가 도시된다. 도 4a의 실시예에 따르면, 2개의 구동단 증폭기(421)가 8개의 출력단 증폭기(441)를 구동하는 1:4 구조로 연결된 집적 회로가 도시된다. 이 경우에, 출력단 증폭기(441) 각각의 선형 입력 전력이 17.2dBm이 되고, 출력단 증폭기(441) 각각의 선형 출력 전력은 27.4dBm이 될 것이다. 따라서, 총 8개 출력단 증폭기(441)의 출력 전력은 26.4dBm으로 계산될 수 있다.

반면, 도 4b를 참조하면, 입력 임피던스 정합 회로(412), 구동단 증폭기(422), 중간단 임피던스 정합 회로(432), 출력단 증폭기(442) 및 출력단 임피던스 정합 회로(452)가 도시된다. 도 4b의 실시예에서는 4 개의 구동단 증폭기(422)를 이용하여 8 개의 출력단 증폭기(442)가 구동 되는 1:2 구조로 연결된 집적 회로가 도시된다. 이 경우에, 출력단 증폭기(442) 각각의 선형 입력 전력은 20.2dBm이 되고 따라서 3차 상호변조왜곡이 -25dBc를 만족하는 입력 전력 19.75dBm의 범위 내에서 동작할 수 있다. 다시 말하면, 앞서 설명한 질화갈륨 8F50 트랜지스터의 선형성 영역에서 각각의 출력단 증폭기(442)가 동작될 수 있을 것이다. 1:2 구조로 연결된 도 4b의 실시예의 경우에는, 각각의 출력단 증폭기(442)에서 선형 출력 전력으로서 29.3dBm을 획득할 수 있고 총 8개의 8F50의 선형 출력 전력은 38.3dBm으로 도 4a에서 설명된 1:4 구조와 비교할 때 선형 출력 전력은 1.9dB만큼 상승하게 된다.

결과적으로 출력단 임피던스 정합 회로(451, 452)가 갖는 손실의 최대 값이 1dB이라고 가정하더라고, 1:2 구조의 면적 비율 또는 개수 비율로 구현된 증폭기 집적 회로는 -25dBc을 만족하는 선형 출력 전력은 37.3dBm 이상이 가능할 것이다. 따라서 선형성 스펙에 상응하는 3차 상호변조왜곡 성분이 -25dBc를 만족하는 범위에서 계산된 효율은 1:2 구조가 1:4 구조에 비해서 더 높을 것이다. 도 4a 및 도 4b에서 설명된 질화갈륨 증폭기 집적 회로의 주요 특성을 비교하면 아래의 표 1과 같다.

파라미터	1:4 구조(도 4a)	1:2 구조(도 4b)
구동단 선형 출력 전력 (중간단 임피던스 정합 회로 손실 2dB 가정)	26.2 dBm	28.7 dBm
구동단 직류 전력 소모	2.12 W	4.08 W
출력단 선형 출력 전력	36.4 dBm	38.3 dBm
출력단 직류 전력 소모	10.72 W	13.28 W
최종 집적 회로 증폭기 출력 전력 (출력단 임피던스 정합 회로 손실 1dB 가정)	35.4 dBm	37.3 dBm
효율	26.6 %	30.3%

마찬가지로, 도 4b에서 설명된 실시예는 예시적 기재일 뿐 본 발명의 권리범위를 제한하거나 한정하는 것은 아니다. 다른 일실시예로서, 마이크로파 주파수 대역에서 1:2 구조를 유지하면서 질화갈륨 8F50 트랜지스터 배치를 초단 2개, 중간단 4개, 출력단 8개로 구현된 3단 캐스코드(cascade) 증폭기 역시도 설계될 수 있다. 앞서 기재한 것과 같이, 소스풀 임피던스 및 로드풀 임피던스 시뮬레이션을 이용하여 설정 값에 상응하는 출력 전력 및 효율을 계산하고, 더하여 구동 트랜지스터 및 출력 트랜지스터의 개수 또는 면적 비율이 1:2 구조가 되도록 하여 트랜지스터의 선형성이 열화되지 않도록 구현할 수 있다.

도 5는 일실시예에 따른 1:2 구조를 갖는 3단 캐스코드 증폭기 집적 회로의 측정된 특성 그래프이다. 도 5를 참조하면, 예시적으로 1:2 구조를 이용하여 구현된 3단 캐스코드 질화갈륨 증폭기 집적 회로의 측정된 특성 그래프가 도시된다. 보다 구체적으로, 질화갈륨 증폭기 집적 회로의 출력 전력(510) 및 출력 효율(520)이 도시된다. X축은 질화갈륨 증폭기 집적 회로의 입력 전력(dBm)을 나타내고, Y1축은 질화갈륨 증폭기 집적 회로의 출력 전력(dBm)을 나타낸고, Y2축은 질화갈륨 증폭기 집적 회로의 출력 효율(%)을 나타낸다.

도 5에 도시된 것과 같이, 상기 질화갈륨 증폭기 집적 회로는 포화 출력 전력(510)으로서 약 40.0dBm을 갖고, 3dB 이득 압축에 대응하는 출력 전력(510)은 약 39.5dBm을 갖는다. 기설정된 3차 상호변조왜곡이 -25dBc를 갖도록 하는 선형성 스펙에 있어서는 출력 전력(510)이 37.3dBm을 갖고 이 때의 출력 효율(520)은 29.5%로 측정될 수 있다. 즉 3dB 이득 압축에 대응하는 출력 전력 값이 39.5dBm이라는 점을 고려하면, 도 5에서 구현된 실시예에 따른 증폭기 집적 회로에는 선형성 스펙을 만족하면서도 약 2.2dB 정도의 출력 전력(510) 손실만이 존재한다.

결과적으로, 도 5에서 구현된 3단 질화갈륨 증폭기 집적 회로를 이용하는 경우 37.3dBm의 선형 출력 전력 값을 획득할 수 있다. 다만, 앞서 설명한 바와 같이 1:2 구조는 소스풀 임피던스 및 로드풀 임피던스를 이용한 시뮬레이팅 결과 및 사용된 트랜지스터의 특성에 따라 결정된 면적 비율 또는 개수 비율이다. 1:2 구조는 하나의 실시예 일 뿐, 본 발명의 권리범위를 제한하거나 한정하는 것은 아니다. 또한, 1:1.5, 1:2.5 및 1:3 등과 같이 다양한 실시예로 확장 가능하다는 것은 당업자에게 자명한 사실일 것이다.

도 6은 일실시예에 따른 증폭기 집적 회로의 생산 방법을 도시하는 흐름도이다. 도 6을 참조하면, 기설정된 출력 전력 및 효율에 상응하고, 고선형 특성을 갖는 증폭기 집적 회로를 생산하는 방법(600)이 도시된다. 증폭기 집적 회로를 생산하는 방법(600)은 트랜지스터의 선형성 영역의 스펙을 계산하는 단계(610) 및 상기 스펙에 따라 고정된 면적 비율을 갖는 적어도 두 개 이상의 상기 트랜지스터를 연결하는 단계(620)를 포함할 수 있다.

단계(610)는 기설정된 소스풀 임피던스 및 로드풀 임피던스에 따라 결정되는 트랜지스터의 선형성 영역의 스펙을 계산하는 단계이다. 단계(610)은 트랜지스터의 물리적 특성을 반영한 컴퓨터 프로그램 또는 그러한 컴퓨터 프로그램을 실행시키는 프로세서에 의해 실행될 수 있다. 보다 구체적으로, 상기 선형성 영역의 스펙을 계산하는 단계(610)는 트랜지스터의 출력 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 선형성 영역의 스펙을 계산하는 단계를 포함할 수 있다. 일실시예로서, 트랜지스터의 상기 선형성 영역의 스펙을 계산하는 단계(610)는 상기 출력 전력의 상기 3차 상호변조왜곡 성분의 크기가 -25dBc 이내가 되는 상기 트랜지스터의 입력 구동 전력을 상기 스펙으로 계산하는 단계를 포함할 수 있다.

다른 일실시예로서, 트랜지스터의 상기 선형성 영역의 스펙을 계산하는 단계(610)는 상기 출력 전력의 상기 3차 상호변조왜곡 성분의 크기가 -37dBc 이내가 되는 상기 트랜지스터의 입력 구동 전력을 상기 스펙으로 계산하는 단계를 포함할 수 있다. 구동 트랜지스터와 출력 트랜지스터 사이를 연결하는 중간단 임피던스 정합 회로에 의해 손실을 -12dBc 정도로서 반영하여, 선형성 영역의 스펙으로 상기 출력 전력의 상기 3차 상호변조왜곡 성분의 크기가 -37dBc 이내가 되는 영역을 설정할 수 있다.

단계(620)는 상기 스펙에 따라 고정된 면적 비율을 갖는 적어도 두 개 이상의 상기 트랜지스터를 연결하는 단계이다. 단계(620)는 상기 면적 비율을 이용하여 상기 트랜지스터에 입력되는 입력 구동 전력을 제어하는 단계를 포함할 수 있다. 보다 구체적으로, 단계(620)는 구동 트랜지스터와 출력 트랜지스터의 비율이 1:1.5, 1:2, 1:2.5, 1:3 및 1:4 중 어느 하나로서 연결하는 단계를 포함할 수 있다. 또한, 단계(620)는 상기 선형성 영역의 스펙에 상응하는 상기 입력 구동 전력이 상기 트랜지스터에 입력되도록 상기 트랜지스터를 연결하는 단계를 포함할 수 있다.

더하여, 증폭기 집적 회로의 생산 방법(600)은 상기 증폭기 집적 회로의 출력 전력에 상응하는 상기 소스풀 임피던스 및 상기 로드풀 임피던스를 설정하는 단계를 포함할 수 있다.

이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

입력 신호를 증폭하여 증폭 전력을 출력하는 출력 트랜지스터; 및
상기 출력 트랜지스터와 기설정된 면적 비율을 갖는 구동 트랜지스터를 포함하고, 상기 면적 비율에 따라 상기 출력 트랜지스터의 입력 구동 전력을 제어하여 상기 출력 트랜지스터가 선형성 영역에서 동작하도록 하는 제어부
를 포함하는 증폭기 집적 회로.
제1항에 있어서,
상기 제어부는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 상기 입력 구동 전력을 제어하는 증폭기 집적 회로.
제2항에 있어서,
상기 제어부는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 상기 3차 상호변조왜곡 성분의 크기가 -25dBc 이내가 되도록 상기 입력 구동 전력을 제어하는 증폭기 집적 회로.
제1항에 있어서,
상기 출력 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 질화갈륨 증폭기인 것을 특징으로 하는 증폭기 집적 회로.
제1항에 있어서,
상기 구동 트랜지스터와 상기 출력 트랜지스터의 상기 면적 비율은 1 이하인 것을 특징으로 하는 증폭기 집적 회로.
출력 트랜지스터와 기설정된 면적 비율을 가지며, 상기 출력 트랜지스터와 캐스코드 방식으로 연결되는 구동 트랜지스터의 입력 구동 전력을 상기 면적 비율에 따라 제어하는 단계; 및
상기 출력 트랜지스터가 선형성 영역에서 입력 신호를 증폭하여 증폭 전력을 출력하는 단계
를 포함하는 증폭기 집적회로의 동작 방법.
제6항에 있어서,
상기 입력 구동 전력을 제어하는 단계는 상기 출력 트랜지스터가 출력하는 상기 증폭 전력의 3차 상호변조왜곡 성분의 크기에 기초하여 상기 입력 구동 전력을 제어하는 증폭기 집적회로의 동작 방법.
제7항에 있어서,
상기 입력 구동 전력을 제어하는 단계는 상기 증폭 전력의 상기 3차 상호변조왜곡 성분의 크기가 -25dBc 이내가 되도록 상기 입력 구동 전력을 제어하는 증폭기 집적회로의 동작 방법.
제6항에 있어서,
상기 출력 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 질화갈륨 증폭기인 것을 특징으로 하는 증폭기 집적회로의 동작 방법.
기설정된 소스풀 임피던스 및 로드풀 임피던스에 따라 결정되는 트랜지스터의 선형성 영역의 스펙을 계산하는 단계; 및
상기 스펙에 따라 고정된 면적 비율을 갖는 적어도 두 개 이상의 상기 트랜지스터를 연결하는 단계
를 포함하는 증폭기 집적 회로의 생산 방법.
삭제
삭제
삭제
삭제
삭제
삭제