JP2011238344A - 不揮発性メモリー装置及びそのプログラム方法 - Google Patents
不揮発性メモリー装置及びそのプログラム方法 Download PDFInfo
- Publication number
- JP2011238344A JP2011238344A JP2011105041A JP2011105041A JP2011238344A JP 2011238344 A JP2011238344 A JP 2011238344A JP 2011105041 A JP2011105041 A JP 2011105041A JP 2011105041 A JP2011105041 A JP 2011105041A JP 2011238344 A JP2011238344 A JP 2011238344A
- Authority
- JP
- Japan
- Prior art keywords
- program
- verification operation
- memory cell
- verification
- sequential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Abstract
【解決手段】本発明の実施形態による不揮発性メモリー装置は、選択検証動作と順次検証動作で構成されたプログラム検証動作を実行する。選択検証動作において、データ入出力回路は、格納されたデータの臨時プログラム状態にしたがって、該当ビットラインを選択的にプリチャージする。順次検証動作において、データ入出力回路は先に実行された選択検証動作、又は先に実行された順次検証動作結果によって、各々のビットラインを選択的にプリチャージする。本発明の実施形態による不揮発性メモリー装置のプログラム検証方法によれば、プログラム検証を必要としないメモリーセルは、プログラム検証動作の時プリチャージできないためにオンセル電流が流れない。したがって、共通ソースラインに流れる電流を減少させることができる。
【選択図】図7
Description
実施形態において、前記選択検証動作を実行する段階で、前記一部の目標プログラム状態にプログラムされるメモリーセルのビットラインは、選択的にプリチャージされる。
図1は本発明の実施形態による不揮発性メモリー装置を例示的に示すブロック図である。
図2を参照すれば、メモリーセルアレイ110に含まれる1つのメモリーブロックを例示的に示している。メモリーセルアレイ110は複数のメモリーブロックを含み、各々のメモリーブロックは複数のビットラインBL0〜BLmに連結された複数のセルストリングを含む。各々のセルストリングは、ビットラインBLと共通ソースラインCSLとの間に連結されている複数のメモリーセルM0〜Mnを含む。各々のセルストリングは、ストリング選択ラインSSに連結されるストリング選択トランジスターSSTと、複数のワードラインWL0〜WLnに連結される複数のメモリーセルと、接地選択ラインGSLに連結される接地選択トランジスターGSTとを含む。
図3を参照すれば、メモリーセルアレイ(図1の110参照)に含まれる1つのメモリーセルが例示的に示している。共通ソースラインCSLに電流が流れる時、寄生抵抗等によって、共通ソースラインCSLの電圧変化が発生できる。このような共通ソースラインの電圧変化は共通ソースラインCSLのノイズ電圧、即ち、共通ソースライン電圧VCSLになる。
110 メモリーセルアレイ
120 行デコーダー
130 制御ロジックユニット
135 電圧発生器
140 データ入出力回路
Claims (10)
- 複数のメモリーセルを複数の目標プログラム状態にプログラムする不揮発性メモリー装置のプログラム方法において、
プログラム電圧を印加する段階と、
前記複数の目標プログラム状態の中で一部の目標プログラム状態にプログラムされるメモリーセルを選択するための選択検証動作を実行する段階と、
前記選択されたメモリーセルのビットラインをプリチャージしてプログラム可否を判断するための順次検証動作を実行する段階とを含むことを特徴とするプログラム方法。 - 前記選択検証動作は、前記順次検証動作より先に実行されることを特徴とする請求項1に記載のプログラム方法。
- 前記選択検証動作を実行する段階で、前記一部の目標プログラム状態にプログラムされるメモリーセルのビットラインは、選択的にプリチャージされることを特徴とする請求項1に記載のプログラム方法。
- 前記プリチャージされたメモリーセルは、各々のプログラム状態にしたがってプログラム検証結果を判断されることを特徴とする請求項3に記載のプログラム方法。
- プリチャージできないメモリーセルは、プログラムフェイルになったと判断されることを特徴とする請求項3に記載のプログラム方法。
- 前記順次検証動作は、前記一部の目標プログラム状態各々に対して実行されることを特徴とする請求項1に記載のプログラム方法。
- 前記順次検証動作は、前記選択検証動作又は先に実行された順次検証動作のプログラム検証結果によって、前記メモリーセルを選択的にプリチャージすることを特徴とする請求項6に記載のプログラム方法。
- 前記順次検証動作において、プログラムパスになったと判断されたメモリーセルを選択的にプリチャージすることを特徴とする請求項6に記載のプログラム方法。
- 前記順次検証動作を実行する段階で印加される順次検証電圧は、前記選択検証動作を実行する段階で印加される選択検証電圧より高いことを特徴とする請求項1に記載のプログラム方法。
- ワードラインとビットライン各々に連結され、複数の目標プログラム状態にプログラムされるメモリーセルと、
前記ビットライン各々に連結され、前記ビットラインをプリチャージし、前記メモリーセルに格納されたデータを読出すデータ入出力回路と、
前記ワードラインにプログラム電圧を印加し、前記メモリーセルのプログラム可否を判断するためのプログラム検証動作を実行するように前記データ入出力回路を制御する制御ロジックユニットとを含み、
前記プログラム検証動作は、前記複数の目標プログラム状態の中に一部の目標プログラム状態にプログラムされる前記メモリーセルを選択するための選択検証動作と、前記選択検証動作により選択されたメモリーセルのビットラインをプリチャージしてプログラム可否を判断する順次検証動作とを含むことを特徴とする不揮発性メモリー装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0044556 | 2010-05-12 | ||
KR1020100044556A KR101662277B1 (ko) | 2010-05-12 | 2010-05-12 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238344A true JP2011238344A (ja) | 2011-11-24 |
JP5780824B2 JP5780824B2 (ja) | 2015-09-16 |
Family
ID=44911658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011105041A Active JP5780824B2 (ja) | 2010-05-12 | 2011-05-10 | 不揮発性メモリー装置及びそのプログラム方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8422292B2 (ja) |
JP (1) | JP5780824B2 (ja) |
KR (1) | KR101662277B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5553950B1 (ja) * | 2013-11-01 | 2014-07-23 | エヌ・ティ・ティレゾナント・テクノロジー株式会社 | 画像送信システム |
JP2018513516A (ja) * | 2015-05-28 | 2018-05-24 | サンディスク テクノロジーズ エルエルシー | 不揮発性メモリのための多状態プログラミング |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8880778B2 (en) * | 2010-05-13 | 2014-11-04 | Micron Technology, Inc. | Memory buffer having accessible information after a program-fail |
US9236136B2 (en) * | 2012-12-14 | 2016-01-12 | Intel Corporation | Lower page read for multi-level cell memory |
US8902668B1 (en) | 2013-10-15 | 2014-12-02 | Sandisk Technologies Inc. | Double verify method with soft programming to suppress read noise |
US8908441B1 (en) | 2013-10-15 | 2014-12-09 | Sandisk Technologies Inc. | Double verify method in multi-pass programming to suppress read noise |
US9343141B2 (en) | 2014-07-15 | 2016-05-17 | Sandisk Technologies Inc. | Reprogramming memory with single program pulse per data state |
US9324419B2 (en) | 2014-07-15 | 2016-04-26 | Sandisk Technologies Inc. | Multiple pass programming for memory with different program pulse widths |
KR102179270B1 (ko) * | 2014-07-23 | 2020-11-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US9535786B2 (en) * | 2015-02-09 | 2017-01-03 | HGST Netherlands B.V. | Adaptive targeting of read levels in storage devices |
KR102456426B1 (ko) * | 2015-12-28 | 2022-10-20 | 엘지이노텍 주식회사 | Led 전압 구동 회로 |
US10535412B2 (en) | 2018-02-09 | 2020-01-14 | Sandisk Technologies Llc | Single pulse verification of memory cells |
KR20220023263A (ko) | 2020-08-20 | 2022-03-02 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
KR20220023264A (ko) * | 2020-08-20 | 2022-03-02 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
US20230410923A1 (en) * | 2022-06-21 | 2023-12-21 | Sandisk Technologies Llc | Hybrid precharge select scheme to save program icc |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260076A (ja) * | 1997-07-29 | 1999-09-24 | Toshiba Corp | 半導体記憶装置 |
JP2000276887A (ja) * | 1998-09-16 | 2000-10-06 | Sony Corp | 不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法 |
JP2006508483A (ja) * | 2002-09-24 | 2006-03-09 | サンディスク コーポレイション | 感知動作が改善された不揮発性メモリおよび方法 |
JP2006172523A (ja) * | 2004-12-10 | 2006-06-29 | Toshiba Corp | 半導体記憶装置 |
US20090016104A1 (en) * | 2007-07-09 | 2009-01-15 | Kim Moo-Sung | Nonvolatile semiconductor memory device and programming method thereof |
JP2009301681A (ja) * | 2008-06-17 | 2009-12-24 | Vantel Corp | 不揮発性半導体記憶装置とその制御方法 |
JP2010170645A (ja) * | 2009-01-21 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置及びその動作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6128229A (en) * | 1998-09-16 | 2000-10-03 | Sony Corporation | Non-volatile semiconductor memory and method of verifying after writing and reading the same |
DE602004007886T2 (de) * | 2004-03-30 | 2008-04-24 | Stmicroelectronics S.R.L., Agrate Brianza | Sequenzielles Schreib-Prüfverfahren mit Ergebnisspeicherung |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
KR100719368B1 (ko) * | 2005-06-27 | 2007-05-17 | 삼성전자주식회사 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7564718B2 (en) * | 2006-04-12 | 2009-07-21 | Infineon Technologies Flash Gmbh & Co. Kg | Method for programming a block of memory cells, non-volatile memory device and memory card device |
US7525838B2 (en) * | 2006-08-30 | 2009-04-28 | Samsung Electronics Co., Ltd. | Flash memory device and method for programming multi-level cells in the same |
KR100764747B1 (ko) * | 2006-09-15 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR101263818B1 (ko) | 2007-06-19 | 2013-05-14 | 삼성전자주식회사 | 플래시 메모리 소자의 프로그램 방법 |
US8000150B2 (en) * | 2007-06-19 | 2011-08-16 | Samsung Electronics Co., Ltd. | Method of programming memory device |
KR101296289B1 (ko) | 2007-08-20 | 2013-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그래밍 방법 |
KR100938044B1 (ko) | 2007-09-10 | 2010-01-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법 |
US7813188B2 (en) | 2007-09-10 | 2010-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
KR100960448B1 (ko) * | 2008-05-13 | 2010-05-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 검증 방법 |
KR101468100B1 (ko) * | 2008-09-23 | 2014-12-04 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 페이지 버퍼 |
-
2010
- 2010-05-12 KR KR1020100044556A patent/KR101662277B1/ko active IP Right Grant
-
2011
- 2011-05-03 US US13/100,134 patent/US8422292B2/en active Active
- 2011-05-10 JP JP2011105041A patent/JP5780824B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260076A (ja) * | 1997-07-29 | 1999-09-24 | Toshiba Corp | 半導体記憶装置 |
JP2000276887A (ja) * | 1998-09-16 | 2000-10-06 | Sony Corp | 不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法 |
JP2006508483A (ja) * | 2002-09-24 | 2006-03-09 | サンディスク コーポレイション | 感知動作が改善された不揮発性メモリおよび方法 |
JP2006172523A (ja) * | 2004-12-10 | 2006-06-29 | Toshiba Corp | 半導体記憶装置 |
US20090016104A1 (en) * | 2007-07-09 | 2009-01-15 | Kim Moo-Sung | Nonvolatile semiconductor memory device and programming method thereof |
JP2009301681A (ja) * | 2008-06-17 | 2009-12-24 | Vantel Corp | 不揮発性半導体記憶装置とその制御方法 |
JP2010170645A (ja) * | 2009-01-21 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置及びその動作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5553950B1 (ja) * | 2013-11-01 | 2014-07-23 | エヌ・ティ・ティレゾナント・テクノロジー株式会社 | 画像送信システム |
JP2018513516A (ja) * | 2015-05-28 | 2018-05-24 | サンディスク テクノロジーズ エルエルシー | 不揮発性メモリのための多状態プログラミング |
Also Published As
Publication number | Publication date |
---|---|
US8422292B2 (en) | 2013-04-16 |
KR20110125029A (ko) | 2011-11-18 |
KR101662277B1 (ko) | 2016-10-05 |
JP5780824B2 (ja) | 2015-09-16 |
US20110280083A1 (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780824B2 (ja) | 不揮発性メモリー装置及びそのプログラム方法 | |
KR101669550B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 | |
US9087608B2 (en) | Method of programming non-volatile memory device and non-volatile memory device using the same | |
JP5829837B2 (ja) | ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー | |
KR101427896B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템 | |
KR101517597B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법 | |
KR101434399B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
US10573378B2 (en) | Methods of programming memory devices | |
US8902666B2 (en) | Programming method for nonvolatile memory device | |
US9627070B2 (en) | Program method of nonvolatile memory device for having dense threshold voltage distribution by controlling voltage of bit line according to threshold voltage of memory cell | |
KR101468096B1 (ko) | 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템 | |
KR20140013383A (ko) | 불휘발성 메모리 장치 및 그것의 동작 방법 | |
US9418747B2 (en) | Nonvolatile memory device maintaining a bitline precharge during program verification periods for multi-level memory cells and related programming method | |
CN108597553B (zh) | 非易失性存储器件、其操作方法以及具有其的电子设备 | |
US9251901B2 (en) | Semiconductor memory device with high threshold voltage distribution reliability method | |
KR101644979B1 (ko) | 불휘발성 메모리 장치 및 그것의 읽기 방법 | |
KR101999764B1 (ko) | 반도체 메모리 장치 | |
US9424942B2 (en) | Reduced timing and read verifying operation for non-volatile memory device | |
US8848450B2 (en) | Method and apparatus for adjusting maximum verify time in nonvolatile memory device | |
KR101435889B1 (ko) | 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
KR20140021909A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
KR20170092959A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
US20150194220A1 (en) | Semiconductor device and memory system including the same | |
KR20140079912A (ko) | 반도체 메모리 장치 및 이의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5780824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |