JP2011214873A - 半導体回路装置、半導体回路装置の測定方法 - Google Patents

Abstract

【課題】マイクロバンプに対応した測定用のパッドを有する半導体回路装置のアクセス時間ｔＡＣの測定がより高精度に行えるようにする。
【解決手段】測定クロック生成回路２００はメモリ部１４０の動作クロックＣＬＫ２のタイミングを変化させることで測定クロックＣＬＫ３を生成する。フリップフロップ１５４と排他的論理和ゲート１５５から成る部位は、比較結果信号ＸＯＲ１として、出力データＤｏｕｔの位相が測定クロックＣＬＫに対して進んでいるときと遅れているときとで異なる値の信号を出力するように動作する。そこで、測定クロックＣＬＫ３のタイミングを変化させながら出力データＤｏｕｔと測定クロックＣＬＫの位相が一致するタイミングを特定し、アクセス時間ｔＡＣを求める。
【選択図】図２

Description

本発明は半導体回路装置に関し、特に、アクセス時間の測定に対応した回路構成を有する半導体回路装置とその測定方法に関する。

例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）などの半導体メモリに代表される半導体回路装置では、各種の特性について規定した規格値を満足している必要がある。そこで、半導体回路装置の製造段階において所定の特性について実測を行って、その規格値を満足しているか否かについて試験、検査することが行われる。

上記の特性は、大きくはＡＣ（交流）特性とＤＣ（直流）特性（性的特性）とに分けることができる。また、ＡＣ特性の１つに、半導体メモリ装置のデータ書き込みに対応する特性であるセットアップ・ホールド時間が知られている。

例えば、上記のセットアップ・ホールド時間を測定するために次のような構成を採ることが知られている。すなわち、半導体回路装置の機能マクロに対してセレクタ回路とフリップフロップ回路とを設ける。そのうえでまず、フリップフロップ回路の信号入力端子に対してはセレクタにより機能マクロのための外部クロック信号を入力し、クロック入力端子には測定用クロック信号を入力する。この状態で測定用クロック信号の位相をずらしていき、フリップフロップ回路の出力が遷移するタイミングを検出し、この検出したタイミングに応じた測定用クロック信号のタイミングＴｂを観測する。次に、フリップフロップ回路の信号入力端子に対してセレクタにより機能マクロへの入力信号を分岐して入力させる。この状態で測定用クロック信号の位相をずらしていき、フリップフロップ回路の出力が遷移したタイミングに応じた測定用クロック信号のタイミングＴａを観測する。そしてタイミングＴａ、Ｔｂの時間差を算出するというものである（例えば特許文献１参照。）。

特開２００３−２１８２１６号公報（図１）

上記のような試験が行われる半導体回路装置においては、マイクロバンプといわれる微細な電極を有し、この電極により他のチップなどと接続するための配線が行われるようにされたものが知られている。例えばウェハの状態で試験を行う場合には、通常、プローブカードを用いて半導体回路装置の端子電極とプローブとを接続する。しかし、通常のプローブカードのプローブ間のピッチに対してマイクロバンプ間のピッチは非常に狭く、そのままプローブカードを使用することが難しい。そこで、プローブカードの使用を可能とするために、マイクロバンプとは個別に、パッドといわれるプローブ用の電極を半導体回路装置に設けることが行われている。

また、半導体回路装置のＡＣ特性には、セットアップ・ホールド時間のほかに例えばデータ書き込みに対応した特性であるアクセス時間が知られている。このアクセス時間に関しては、例えばデータ出力用のマイクロバンプにおけるデータを観測することで正確な測定結果を得ることができる。

しかし、上記のようにしてプローブカード対応のパッドを設けた場合、測定のために半導体回路装置に入出力される各信号は、マイクロバンプではなくパッドを経由する。従って、データ出力用のマイクロバンプにおける信号の動作を測定することはできない。現状において、このマイクロバンプにおける信号の動作を観測しようとする場合には、例えば別のチップと半導体回路装置とをマイクロバンプで接続してパッケージ化してから測定するという手法が採られる。しかし、この手法では、例えば測定により不良であるとの検査結果となった場合にはパッケージごと廃棄することになるために不良コストが増加してしまう。

先に述べた従来技術は、パッドなどによる信号の遅延をできるだけ排除してより正確なセットアップ・ホールド時間を求めようとするものである。しかし、ここで測定対象となっている特性はセットアップ・ホールド時間であるために、機能マクロに入力される段階の信号を監視すればよい。これに対して、データ出力に関係する特性であるアクセス時間は、例えばメモリアレイなどの機能マクロから出力される信号を監視する必要がある。しかし、上記の従来技術は、機能マクロからの出力信号を監視する必要はなく、そのための構成も採られていない。従ってアクセス時間の測定のためにこの従来技術の構成を適用することはできない。

本発明はこのような状況に鑑みてなされたものであり、アクセス時間の測定が正確に行える半導体回路装置を提供することを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、動作クロックが入力される動作クロック入力パッドと、入力される信号を遅延させて測定クロックを生成し、遅延時間を変更することによって上記測定クロックのタイミングを変化させる測定クロック生成部と、上記動作クロックに応じたタイミングで動作する機能回路部から出力されてデータ出力マイクロバンプにて得られる出力データと、上記測定クロック生成部によって生成されたタイミング可変の測定クロックとを比較して、上記出力データに対して上記測定クロックの位相が進んでいるのか遅れているのかを示す位相判定信号を生成する位相判定信号生成部と、上記位相判定信号生成部からの上記位相判定信号を出力する位相判定信号出力パッドとを具備する半導体回路装置である。これにより、位相判定信号生成部が、データ出力マイクロバンプにて得られる出力データと測定クロックとの位相が一致するタイミングを示すことのできる位相判定信号を生成するという作用をもたらす。

また、この第１の側面において、上記測定クロック生成部は、上記動作クロックを入力して上記測定クロックを生成してもよい。これにより、半導体回路装置内部における測定クロック生成部が測定クロックを生成するという作用をもたらす。

また、この第１の側面において、上記測定クロック生成部は、上記動作クロックが反転するごとにそのレベルが可変の定電流の出力開始または停止を行う定電流出力部と、上記定電流出力部からの出力が時定数を有する信号線の配線を経由して得られる鋸歯状波の信号を入力し、この入力された信号を所定の閾値でクランプすることによって矩形波に整形した信号を上記測定クロックとして出力する信号整形部とを備える構成としてもよい。これにより、定電流源から出力させる電流を基として上記測定クロックを生成するという作用をもたらす。

また、この第１の側面において、上記測定クロック生成部から出力された測定クロックの信号を入力し、この入力された信号に対して、上記動作クロックが上記測定クロック生成部に入力されて上記測定クロックとして出力されるまでの時間と同じ遅延時間により遅延させることで、上記測定クロック生成部から出力される測定クロックをさらに上記遅延時間により遅延させたタイミングとなるリターン信号を生成するリターンパス回路部と、当該リターンパス回路部から出力される上記リターン信号の信号経路と接続されるリターン信号出力パッドとをさらに具備することとしてよい。これにより、リターン信号出力パッドから測定クロックに対応するタイミングのリターン信号を外部に出力させるという作用をもたらす。

また、この第１の側面において、上記リターンパス回路部は、上記測定クロック生成部において備えられる所定部位と共有して構成されてもよい。これにより、測定クロック生成部とリターンパス回路部とを形成する総合的な回路規模を縮小化させるという作用をもたらす。

また、この第１の側面において、上記リターンパス回路部は、上記測定クロック生成部が上記測定クロックを生成して出力しているときにはリターン信号を出力する動作を停止し、上記測定クロック生成部が上記測定クロックを生成して出力していないときに、上記データ出力マイクロバンプからの出力データの信号を入力し、この入力された信号を遅延させて上記リターン信号として出力するようにしてもよい。これにより、所定部位を共有する測定クロック生成部とリターンパス回路部のそれぞれから、正常な測定クロックとリターン信号とを生成して出力させるという作用をもたらす。

また、この第１の側面において、上記測定クロック生成部は、入力されるトリガ信号が反転するごとに定電流の出力開始または停止を行う定電流出力部と、上記定電流出力部からの出力が時定数を有する信号線の配線を経由して得られる鋸歯状波の信号を入力し、当該入力された信号を所定の閾値でクランプすることによって矩形波に整形して上記測定クロックの生成タイミングを示すタイミング信号を生成する信号整形部とを含み、上記定電流出力部の出力する上記定電流のレベルがそれぞれの間では同じとなるようにして変更される複数のタイミング信号生成部と、上記動作クロックを入力して、上記複数のタイミング信号生成部ごとに応じて異なるタイミングの上記トリガ信号を生成するトリガ信号生成部と、上記複数のタイミング信号生成部から出力される上記タイミング信号に基づいて上記測定クロックを生成する最終測定クロック生成部とを備えるようにしてもよい。これにより、複数のタイミング信号のそれぞれが示すタイミングに従って測定クロックの波形を生成するという作用をもたらす。

また、この第１の側面において、入力された上記動作クロックが上記測定クロック生成部に入力されるまでの信号経路における所定位置にて得られる信号を入力して、この入力された信号について、上記所定位置にて得られる信号が上記測定クロック生成部に入力されて上記測定クロックとして出力されるまでの時間と同じ遅延時間により遅延させることで、上記測定クロック生成部から出力される上記測定クロックと同じタイミングとなるリターン信号として出力するリターンパス回路部と、当該リターンパス回路部から出力される上記リターン信号の信号経路と接続されるリターン信号出力パッドとをさらに具備するようにしてもよい。これにより、リターン信号出力パッドから測定クロックと同じタイミングのリターン信号を外部に出力させるという作用をもたらす。

また、この第１の側面において、上記測定クロック生成部から出力される上記測定クロックが入力されるための測定クロック入力パッドをさらに具備し、上記位相判定信号生成部は、上記測定クロック入力パッドに入力された上記測定クロックを入力するようにしてもよい。これにより、外部から入力させた測定クロックを利用して位相判定信号を出力させるという作用をもたらす。

また、この第１の側面において、上記動作クロック入力パッドからの上記動作クロックと、上記測定クロック入力パッドからの上記測定クロックとの位相が一致しているか否かを示す位相比較信号を出力する位相比較部をさらに具備することとしてもよい。これにより、外部から入力させた測定クロックのタイミングを変更して得られる位相比較信号により、動作クロックが動作クロック入力パッドから機能回路部に入力されるまでの伝搬時間を特定するという作用をもたらす。

また、本発明の第２の側面は、動作クロック入力パッドから動作クロックを入力させる動作クロック入力手順と、入力される信号を遅延させて測定クロックを生成する測定クロック生成部に設定する遅延時間を変更することによって上記測定クロックのタイミングを変化させる測定クロックタイミング変更手順と、上記動作クロックに応じたタイミングで動作する機能回路部から出力されてデータ出力マイクロバンプにて得られる出力データに対して上記測定クロックの位相が進んでいるかの遅れているのかを示すものとして上記位相判定信号生成部により生成される位相判定信号に基づいて、上記データ出力マイクロバンプにて得られる出力データと上記測定クロックとの位相一致タイミングを特定する位相一致タイミング特定手順と、上記動作クロックのタイミングと特定された上記位相一致タイミングとに基づいてアクセス時間を測定するアクセス時間測定手順とを具備する半導体回路装置の測定方法である。これにより、位相判定信号生成部が生成する位相判定信号に基づいて、データ出力マイクロバンプにて得られる出力データと測定クロックとの位相が一致するタイミングを特定するという作用をもたらす。

本発明によれば、マイクロバンプを有する半導体回路装置単体で、そのアクセス時間をより正確に測定することが可能になるという優れた効果を奏し得る。

本発明の実施の形態における半導体回路装置の全体構成例を示す図である。 本発明の第１の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第２の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第２の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第３の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第３の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第４の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第４の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第４の実施の形態の半導体回路装置における、動作クロックの伝搬時間測定を含むアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第５の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第５の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第６の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第６の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第７の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第７の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の第８の実施の形態の半導体回路装置の構成例を示す回路図である。 本発明の第８の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定に対応する動作例を示すタイミングチャートである。 本発明の実施の形態における第１の変形例としての半導体回路装置の構成例を示す回路図である。 本発明の実施の形態における第２の変形例としての半導体回路装置の構成例を示す回路図である。

以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（実施の形態の基本構成：動作クロックから生成した測定クロックとマイクロバンプから出力されるデータを比較してアクセス時間を測定する例）
２．第２の実施の形態（遅延回路に動作クロックを経由させることで測定クロックを生成し、かつ、測定クロックに対応するリターンパス回路を設ける例）
３．第３の実施の形態（動作クロックを入力する定電流源回路により測定クロックを生成する例）
４．第４の実施の形態（定電流源回路により測定クロックを生成し、かつ、測定クロックに対応するリターンパス回路を設ける例）
５．第５の実施の形態（定電流源回路による測定クロック生成回路と、測定クロックに対応するリターンパス回路とを共有する例）
６．第６の実施の形態（定電流源回路による複数の測定クロック生成回路を並列に設ける例）
７．第７の実施の形態（外部入力パッドから測定クロックを入力する例）
８．第８の実施の形態（外部入力パッドから測定クロックを入力し、かつ、パッドからマイクロバンプまでの動作クロックの伝搬時間を判定する機能を備える例）
９．第１の変形例（データ入力とデータ出力のマイクロバンプが共通である場合の例）
１０．第２の変形例（データ同期用のフリップフロップに対するデータと測定クロックの入力を逆とした場合の例）

＜１．第１の実施の形態＞
［半導体回路装置の全体構成］
図１は、本発明の実施の形態における半導体回路装置の全体についての構成例を示している。本発明の実施の形態の半導体回路装置としては、ＤＲＡＭ、ＳＤＲＡＭなどに代表される半導体メモリを例に挙げる。

この図においては、半導体メモリとしての半導体回路装置におけるメモリ部１４０と、このメモリ部１４０に対応する各種信号の入出力部とが示されている。メモリ部１４０は、入力データを書き込んで保持し、保持したデータを読み出して出力するものである。このメモリ部１４０は、例えばメモリ素子がマトリクス状に配列されて形成されるメモリアレイと、このメモリアレイの駆動系やメモリアレイの信号入出力に対応するデータバス、アンプなどの周辺回路から成る。

また、メモリ部１４０に対する信号入出力部としては、まず、所定数のマイクロバンプが設けられる。すなわち、本発明の実施の形態の半導体回路装置は、他のチップと接続して信号を入出力させるための端子電極として、マイクロバンプを採用する。ここでは、これらのマイクロバンプのうち、クロック入力バンプ１１１、データ入力バンプ１１２、データ出力バンプ１５１、アドレス入力バンプ１１３およびコマンド入力バンプ１１４を抜き出して示している。

クロック入力バンプ１１１は、メモリ部１４０の動作タイミングを決定するための動作クロックが入力される端子電極である。データ入力バンプ１１２は、メモリ部１４０のメモリアレイに書き込むべきデータが入力される端子電極である。データ出力バンプ１５１は、メモリアレイから読み出されたデータが出力される端子電極である。なお、本発明の実施の形態の場合には、データ出力バンプ１５１は、アクセス時間測定のために形成されるバンプ対応回路部１５０に含まれるものとなる。メモリ部１４０内のメモリアレイから読み出されたデータは、信号線１８２を介してバンプ対応回路部１５０に入力される。バンプ対応回路部１５０においては、例えば信号線１８２から入力されたデータの信号を、後述の図２などに示すようにフリップフロップ、バッファなどの回路を介して、出力データＤｏｕｔとしてデータ出力バンプ１５１に供給する。アドレス入力バンプ１１３は、メモリ部１４０のメモリアレイにおけるアドレスを指定する信号を入力するための端子電極である。コマンド入力バンプ１１４は、メモリ部１４０に対して送信すべきコマンドの信号が入力される端子電極である。

上記のマイクロバンプのサイズおよびバンプ間ピッチは、例えば数乃至十数μｍと非常に微細なものとなっている。例えば半導体回路装置の製造段階におけるウェハ状態での試験などの際にはプローブカードを用いる。しかし、このプローブカードのプローブのサイズでは、マイクロバンプの極小のサイズ、ピッチに対応したものを得ることが非常に難しい。すなわち、マイクロバンプを採用する半導体回路装置の試験においてプローブカードをそのまま使用することは難しい。そこで、本発明の実施の形態の半導体回路装置は、例えばウェハ試験などに対応して、所定のマイクロバンプに対応したパッドといわれる端子電極をさらに設ける。例えばこれらのパッドは、半導体回路装置のチップ表面において、プローブカードのプローブと接触できるようにして設けられる。

図においては、これらのパッドのうち、クロック入力バンプ１１１、データ入力バンプ１１２、データ出力バンプ１５１、アドレス入力バンプ１１３およびコマンド入力バンプ１１４のそれぞれに対応するパッドを抜き出して示している。すなわち、クロック入力パッド１０１、データ入出力パッド１０２、アドレス入力パッド１０３、コマンド入力パッド１０４が示されている。さらに、本発明の実施の形態のアクセス時間測定に対応するものとして、モニタパッド１０５、外部入力パッド１０６も示されている。

クロック入力パッド１０１は、例えばウェハ試験時において、動作クロックが入力される端子電極である。このクロック入力パッド１０１は、例えばパッド入出力回路１３０における動作クロックに対応する信号経路を経由してセレクタ１２１の一方の入力端子と接続される。なお、パッド入出力回路１３０は、例えばパッドごとに対応して設けられるバッファなどを一括して示したものである。また、クロック入力パッド１０１は、特許請求の範囲に記載の動作クロック入力パッドの一例である。

セレクタ１２１の他方の入力端子はクロック入力バンプ１１１と接続される。セレクタ１２１は、試験時にクロック入力パッド１０１側を選択し、通常動作時にはクロック入力バンプ１１１側を選択し、選択した側から入力される動作クロックを、信号線１８５を介してメモリ部１４０と測定クロック生成回路２００に対して出力する。メモリ部１４０は、入力される動作クロックに従ったタイミングで、例えば内部のメモリアレイに対するデータの書き込み、読み出しを実行する。また、測定クロック生成回路２００は後述するようにして動作クロックを利用して測定クロックを生成して出力する。

データ入出力パッド１０２は、試験時においてメモリ部１４０に対して書き込むべきデータが入力されるとともに、メモリ部１４０からの読み出されたデータが出力される端子電極である。このデータ入出力パッド１０２は、パッド入出力回路１３０を経由してセレクタ１２２の一方の入力端子と接続される。また、バンプ対応回路部１５０の所定の回路を介してデータ出力バンプ１５１と接続される。

セレクタ１２２は、試験時のデータ書き込み時にはデータ入出力パッド１０２側を選択し、通常動作時には他方の入力端子に接続されるデータ入力バンプ１１２側を選択する。そして、選択した側から入力されるデータを信号線１８１経由でメモリ部１４０に出力する。メモリ部１４０は、このようにして入力されるデータを内部のメモリアレイに書き込んで保持させることができる。

また、メモリ部１４０から出力されたデータは、信号線１８２を経由してバンプ対応回路部１５０に入力される。バンプ対応回路部１５０においては、この信号線１８２経由で入力されたデータの信号が、データ出力バンプ１５１にて出力データＤｏｕｔとして得られる。また、バンプ対応回路部１５０は、データ出力バンプ１５１にて得られる出力データＤｏｕｔと同等の信号と、アクセス時間ｔＡＣの測定に利用すべきものとして生成した比較結果信号ＸＯＲ１をセレクタ１６０に出力する。セレクタ１６０は、試験時において、制御に応じて上記出力データＤｏｕｔと同等の信号と比較結果信号ＸＯＲ１の何れか一方を選択して、信号線１８３経由で出力する。この図では、例えば実際との配線構造などに対応させて、信号線１８３経由で出力された信号がメモリ部１４０におけるメモリアレイ以外の所定の周辺回路を経由したうえで信号線１８４に出力される態様を示している。そして、この信号線１８４からパッド入出力回路１３０を経由してデータ入出力パッド１０２に入力される。

なお、データ書き込み時においては、例えばパッド入出力回路１３０内の信号線１８４をデータ入出力パッド１０２に接続する信号経路はハイインピーダンスに設定される。これにより、データ入出力パッド１０２からの入力データがデータ出力のための信号経路にて伝達されることはない。また、データ読み出し時においても、パッド入出力回路１３０は、データ入出力パッド１０２からの信号線経由での信号入力を遮断状態に設定する。これにより、信号線１８４を経由した信号がセレクタ１２２側に伝達されることはない。

アドレス入力パッド１０３は、試験時においてアドレスが入力される電極端子であり、パッド入出力回路１３０を経由してセレクタ１２３の一方の端子と接続される。セレクタ１２３は、試験時にはアドレス入力パッド１０３側を選択し、通常動作時には他方の入力端子と接続されるアドレス入力バンプ１１３側を選択する。そして、選択した側から入力されるアドレスを信号線１８７経由でメモリ部１４０に出力する。

コマンド入力パッド１０４は、試験時においてコマンドの信号が入力される電極である。このコマンド入力パッド１０４は、例えばパッド入出力回路１３０を経由してセレクタ１２４の一方の入力端子と接続される。セレクタ１２４は、試験時にはコマンド入力パッド１０４側を選択し、通常動作時には他方の入力端子と接続されるアドレス入力バンプ１１３側を選択する。そして、選択した側から入力されるアドレスを信号線１８８経由でメモリ部１４０に出力する。

このようにして、本発明の実施の形態においては、通常動作時においてマイクロバンプ経由で入出力される信号について、試験時においてはパッドを経由して入出力されるようにしている。

また、モニタパッド１０５は、後述するようにして、本発明の実施の形態アクセス時間ｔＡＣの測定にあたって、バンプ対応回路部１５０においてモニタ信号を生成する場合に対応して設けられる端子電極である。すなわち、モニタパッド１０５においては、バンプ対応回路部１５０からパッド入出力回路１３０を経由したモニタ信号が得られる。

また、外部入力パッド１０６は、後述するようにして半導体回路装置の外部から測定クロックを入力させる場合に対応して設けられる端子電極である。外部入力パッド１０６から入力した測定クロックとしての信号は、例えばパッド入出力回路１３０を経由してバンプ対応回路に対して入力される。

また、測定クロック生成回路２００は、例えばセレクタ１２１から入力される動作クロックを基にして、後述するアクセス時間測定のための測定クロックを生成して出力するものである。測定クロック生成回路２００は、例えば測定装置などによる外部からの制御に応じて測定クロックのタイミングを変更させるようにして生成できるようになっている。なお、以降説明する各実施形態において、測定クロック生成回路２００に相当する部位は、バンプ対応回路部１５０内にあるものとして形成される場合もある。いずれにせよ、測定クロック生成回路２００は、本発明の実施の形態の半導体回路装置内部に設けられる。また、測定クロック生成回路２００は、特許請求の範囲に記載の測定クロック生成部の一例となる。また、例えば測定装置からの測定クロックのタイミングを制御する信号は、例えば、この信号に対応して設けられたパッドを経由して、測定クロック生成回路２００に対して入力されるようになっている。

また、この図は、以降説明する発明の実施の形態としての半導体回路装置に共通となる一構成例を示したものである。従って、以降説明する各実施の形態によっては、図１に示される部位における一部を使用しなくともよい場合がある。また、実施の形態に応じては、図１に示す構成から、適宜、回路部や信号線などが追加または省略される場合がある。

［第１の実施の形態における半導体回路装置の構成］
本発明の実施の形態では、上記図１に示した半導体回路装置の構成のもとで、例えばウェハ試験に際してＡＣ特性の１つであるアクセス時間ｔＡＣを測定する。ここでのアクセス時間ｔＡＣは、半導体回路装置の機能回路部であるメモリ部１４０に動作クロックが入力されてから、この動作クロックに対応してメモリ部１４０のメモリアレイから読み出されたデータがデータ出力バンプ１５１にて得られるまでの時間となる。

図２は、このアクセス時間ｔＡＣの測定に対応する本発明の第１の実施の形態としての半導体回路装置の構成例を示している。この図に示す構成が、例えば本発明の実施の形態としての基本的な構成となる。なお、この図において図１と同一部分には同一符号を付して説明を省略する。また、先の図１には、アドレス入力とコマンド入力とに対応した信号経路の構成（アドレス入力パッド１０３、アドレス入力バンプ１１３、セレクタ１２３、コマンド入力パッド１０４、コマンド入力バンプ１１４、セレクタ１２４）を示していた。しかし、以降説明する各本発明の実施の形態においては、動作の説明を簡単で分かりやすいものとすることの便宜上、これらのアドレス入力とコマンド入力とに対応した信号経路は省略する。また、第１の実施の形態においては、モニタパッド１０５と外部入力パッド１０６も使用されない。

この図においては、バンプ対応回路部１５０の内部構成例が示される。なお、バンプ対応回路部１５０を形成する各部位は、データ出力バンプ１５１に対して物理的に近傍に位置するようにして設けられている。また、バンプ対応回路部１５０およびセレクタ１６０から成る部位は、例えば実際においては、メモリ部１４０におけるメモリアレイを形成するメモリ素子のうち、所定の複数のメモリ素子に対して共通に接続されるものとなる。

図２に示されるバンプ対応回路部１５０は、データ出力バンプ１５１とともに、フリップフロップ１５２、バッファ１５３、フリップフロップ１５４および排他的論理和ゲート１５５を備えて成る。

フリップフロップ１５２は、例えばメモリ部１４０から読み出されたデータがデータ出力バンプ１５１から出力されるまでの信号経路において最終段に位置するフリップフロップである。このフリップフロップ１５２は、メモリ部１４０内のメモリアレイから出力された信号を信号線１８２から入力し、この入力した信号をセレクタ１２１から出力される動作クロックに同期して出力する。なお、この図においてフリップフロップ１５２のクロック入力端子に入力されるクロックは、セレクタ１２１から信号線１８５を介してメモリ部１４０に入力される動作クロックとなる。この動作クロックＣＬＫ２がさらにメモリ部１４０におけるメモリ部以外の周辺回路を経由して信号線１８６に出力され、フリップフロップ１５２のクロック入力端子に入力される。

上記フリップフロップ１５２から出力された信号は、分岐してバッファ１５３を介してデータ出力バンプ１５１に伝達されるとともに、セレクタ１６０の一方の端子に入力される。

フリップフロップ１５４は、データ出力バンプ１５１にて得られる出力データＤｏｕｔの信号を入力し、この入力した信号を、測定クロック生成回路２００から出力される測定クロックＣＬＫ３に同期させて出力するものである。

ここで、アクセス時間ｔＡＣ測定時においては、クロック入力パッド１０１から動作クロックＣＬＫ１が入力される。この動作クロックＣＬＫ１は、パッド入出力回路１３０からさらにセレクタ１２１を介して出力される。

なお、ここでは、例えばセレクタ１２１の出力端子において得られる動作クロックをＣＬＫ２として表している。セレクタ１２１の一方の入力端子にはクロック入力バンプ１１１が接続されている。従って、例えばセレクタ１２１の入力端子と出力端子とで得られる信号のタイミングを同じとして扱って良いことを前提とすれば、この動作クロックＣＬＫ２は、例えばクロック入力バンプ１１１にて観測される動作クロックであるとしてみることができる。そのうえで、例えばクロック入力パッド１０１とクロック入力バンプ１１１との間の物理的距離、回路の段数などによる伝搬時間が一定以下である場合には、動作クロックＣＬＫ１と動作クロックＣＬＫ２のタイミングは同じとして扱ってよい。すなわち、クロック入力パッド１０１から入力された動作クロックＣＬＫ１が動作クロックＣＬＫ２として伝搬されるまでの遅延時間は測定結果には影響しない程度に小さいものであるとして無視してよい。以降の各実施の形態の説明においては、特に言及する場合を除き、動作クロックＣＬＫ１と動作クロックＣＬＫ２のタイミングが同じであるとして扱われる場合を前提とする。

セレクタ１２１から出力された動作クロックＣＬＫ２は、この図との対応では、信号線１８５からメモリ部１４０に対して入力される。そして測定クロック生成回路２００は、信号線１８５にて得られている信号、すなわち、セレクタ１２１からメモリ部１４０に入力される段階の動作クロックＣＬＫ２を分岐して入力して測定クロックＣＬＫ３を生成して出力する。

例えばセレクタ１２１を信号が通過する時間は、アクセス時間ｔＡＣの測定には影響をおよぼすことがないものとして無視できる。従って、この場合の測定クロック生成回路２００は、例えばクロック入力バンプ１１１にて得られるのと同等とみてよいタイミングの動作クロックＣＬＫ２を入力していることになる。例えば、測定クロック生成回路２００を半導体回路装置の外部に設けた場合にはこのような構成を採ることは難しい。本実施の形態のようにして測定クロック生成回路２００を半導体回路装置の内部に形成して設けることとすれば、製造のプロセスにより、測定クロック生成部２００に動作クロックＣＬＫ２を入力させるように配線を形成することは容易に可能となる。そして、このように測定クロック生成部２００が動作クロックＣＬＫ２を入力する構成とすることで、測定クロック生成部２００は、クロック入力バンプ１１１にて得られるのと同じタイミングの動作クロックから測定クロックＣＬＫ３を生成することができる。これにより本実施の形態では、より正確なアクセス時間ｔＡＣを測定することが可能になる。

排他的論理和ゲート１５５は、フリップフロップ１５４から出力される信号とデータ出力バンプ１５１からの出力データＤｏｕｔの信号とを比較するものである。すなわち、データ比較結果に応じた比較結果信号ＸＯＲ１として、両者が一致していれば「Ｌ」、一致していなければ「Ｈ」を出力する。

セレクタ１６０は、例えば外部からの設定に応じて、一方の入力端子に対して入力される比較結果信号ＸＯＲ１と他方の入力端子に入力されるフリップフロップ１５２から出力される信号の何れかを選択して出力するものである。アクセス時間ｔＡＣを測定するときには、セレクタ１６０は比較結果信号ＸＯＲ１を選択する状態に制御される。ウェハ試験においては、アクセス時間ｔＡＣの測定とは別に、入力データに応じた正確なデータが出力されているか否かについての検査を行う。すなわち、書き込みデータに忠実な読み出しデータが得られているか否かの検査を行う。このときに、セレクタ１６０についてフリップフロップ１５２から出力される信号を選択する状態とする。フリップフロップ１５２から出力される信号は、バッファ１５３を介してデータ出力バンプ１５１に供給されていることからも分かるように、出力データＤｏｕｔと同等の信号であるとみてよい。

セレクタ１６０から出力された信号は、例えばこの図の場合には、信号線１８３、メモリ部１４０、信号線１８４、パッド入出力回路１３０の順で経由してデータ入出力パッド１０２に対して出力される。なお、セレクタ１６０から出力された信号は、例えば図１にて述べたように、メモリ部１４０においてはメモリアレイに対する書き込み、読み出しは行われることなく、他の所定の回路または配線などを経由する。これにより、アクセス時間ｔＡＣの測定時においては、データ入出力パッド１０２にて得られる比較結果信号ＸＯＲ１を監視することができる。データ入出力パッド１０２は、特許請求の範囲に記載の位相判定信号出力パッドの一例となる。

なお、上記図２に示した第１の実施の形態の構成は、先にも述べたように、以降の本発明の各実施の形態に対して基本の構成となる。そこで、この第１の実施の形態においては、アクセス時間ｔＡＣ測定時の具体的動作についての説明は省略し、続く第２の実施の形態以降の各実施の形態においてそれぞれ個別に説明を行っていくこととする。

＜２．第２の実施の形態＞
［半導体回路装置の構成］
図３は、本発明の第２の実施の形態に対応する半導体回路装置の構成例を示している。なお、この図において、図２と同一部分には同一符号を付して説明を省略する。この図においては、バンプ対応回路部１５０において遅延回路２１０が設けられる。この遅延回路２１０は、入力される信号を遅延させて、フリップフロップ１５４に対して測定クロックとして出力するものである。この遅延回路２１０における遅延時間τ２は、測定装置などの外部からの制御や指定に応じて変更することができるようになっている。半導体回路装置が半導体メモリである場合の一例としては、測定装置から半導体回路装置のＭＲＳ（Mode Register Set）に対して設定すべき遅延時間τ２を指定するコマンドの書込みを行う。測定に応じた動作時には、上記のようにして書き込まれたＭＲＳコマンドが発行され、これに応じて遅延回路２１０はＭＲＳコマンドにより指定された値を内部のレジスタに設定する。これにより、遅延回路２１０において遅延時間τ２が設定されることになる。

そして、この遅延回路２１０は、機能的には図２に示した測定クロック生成回路２００に相当する。すなわち、遅延回路２１０は、次に説明する第１論理回路２２０と第２論理回路２３０を介して入力される動作クロックを遅延させることによって測定クロックＣＬＫ３を生成する。なお、遅延回路２１０は、例えばバッファ、インバータなどを直列に多段接続して形成することができる。

また、この場合には、セレクタ１２１から出力される動作クロックＣＬＫ２のための信号線１８５は、メモリ部１４０に接続されるのではなく、第１論理回路２２０の入力端子に接続される。そして、動作クロックＣＬＫ２は、この第１論理回路２２０と次段の第２論理回路２３０との直列接続を介して、バンプ対応回路部１５０内のフリップフロップ１５２のクロック入力端子と、遅延回路２１０とに入力される。これら第１論理回路２２０および第２論理回路２３０は、セレクタ１２１以降の動作クロックの信号経路において必要となるバッファリングなどの回路となる。また、ここでは、第１論理回路２２０と第２論理回路２３０のそれぞれを通過することによる遅延時間をτ１としている。なお、ここでは説明を簡単にするために、第１論理回路２２０と第２論理回路２３０の遅延時間をともにτ１で同じとしているが、両者については互いに異なる遅延時間であってもよい。

また、この第２の実施の形態においては、モニタパッド１０５が使用されるとともに、これに応じてリターンパス回路２４０が設けられる。リターンパス回路２４０は、モニタパッド１０５にて得られるモニタ信号ＭＯＮとして、フリップフロップ１５４のクロック入力端子に入力される測定クロックと同じタイミングのリターン信号を出力するための信号経路である。リターンパス回路２４０は特許請求の範囲に記載のリターンパス回路部の一例である。

このリターンパス回路２４０は、第３論理回路２４１と遅延回路２４２から成る。第３論理回路２４１は、例えば第２論理回路と同じ回路構成により形成することで、通過する信号に対して第２論理回路と同じ遅延時間τ１を与えるものである。遅延回路２４２は、遅延回路２１０と同じ構成を有するようにして形成され、入力される信号を遅延させて出力する。また、この遅延回路２４２は、例えば外部からの制御により遅延時間を変更するのにあたり、遅延回路２１０と同じ遅延時間τ２が設定されるようになっている。第３論理回路２４１は、第１論理回路２２０から出力される動作クロックの信号を入力して遅延回路２４２に出力する。遅延回路２４２は、第３論理回路２４１から入力される信号を遅延させて得られるリターン信号をモニタパッド１０５に出力する。モニタパッド１０５においては、このリターン信号がモニタ信号ＭＯＮとして得られる。このリターン信号が出力されるモニタパッド１０５は、特許請求の範囲に記載のリターン信号出力パッドの一例となる。

この場合、リターンパス回路２４０における第３論理回路２４１、遅延回路２４２を信号が通過することによる遅延時間と、第２論理回路２３０、遅延回路２１０を信号が通過することによる遅延時間とは互いにτ１＋τ２で同じであることになる。従って、モニタパッド１０５にて観測されるモニタ信号ＭＯＮは、フリップフロップ１５４に入力される測定クロックＣＬＫ３と同じタイミングとなる。

なお、第２の実施の形態においては、リターンパス回路２４０を省略しても実用上十分な精度でアクセス時間ｔＡＣを測定することが可能である。しかし、リターンパス回路２４０を経由してモニタパッド１０５に得られる信号を観測することで、後述するようにしてより高い精度でアクセス時間ｔＡＣを測定することが可能になる。

［アクセス時間ｔＡＣ測定時の動作例］
図４のタイミングチャートは、上記図３に示した第２の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。なお、先にも述べたように、ここではクロック入力パッド１０１における動作クロックＣＬＫ１とクロック入力バンプ１１１における動作クロックＣＬＫ２のタイミングは同じものとして扱っている。

また、セレクタ１２１から出力される動作クロックＣＬＫ２が測定クロックＣＬＫ３として出力されるまでの遅延時間は、第１論理回路２２０の遅延時間τ１と、第２論理回路２３０の遅延時間τ１と、遅延回路２１０の遅延時間τ２とを加算したものとなる。図４の説明にあたっては、この加算した総合の遅延時間をτ０とする。すなわち、τ０＝τ１＋τ１＋τ２として表される。また、ここではまず、モニタパッド１０５のモニタ信号ＭＯＮを利用しない測定について説明する。

アクセス時間ｔＡＣを測定するのに際しては、まず、例えばプローブカードなどを用いてクロック入力パッド１０１に対して動作クロックＣＬＫ１を入力させる。また、メモリ部１４０は、セレクタ１２１を介した動作クロックＣＬＫ１である、動作クロックＣＬＫ２の入力に応じてデータが出力されるようにして動作させる。

例えば動作クロックＣＬＫ２が図４に示す波形によるものであるとすると、測定クロックＣＬＫ３は、動作クロックＣＬＫ２を遅延時間τ０だけ遅延させたタイミングによる波形となる。具体的には、例えば時刻Ｔ１における動作クロックＣＬＫ２の立ち上がりエッジに対応する動作クロックＣＬＫ２の立ち上がりエッジは、時刻Ｔ１から遅延時間τ０を経過した時刻Ｔ２において得られる。なお、遅延時間τ０には、遅延回路２１０による可変の遅延時間τ２が含まれるため、遅延時間τ０も遅延時間τ２に応じて変化するものとなる。

そして、アクセス時間ｔＡＣの測定にあっては、遅延回路２１０の遅延時間τ２を変化させながら動作クロックＣＬＫ２に対する測定クロックＣＬＫ３のタイミング、すなわち遅延時間τ０を変化させていくようにする。このようにして測定クロックＣＬＫ３のタイミングを変化させながら、排他的論理和ゲート１５５の比較結果信号ＸＯＲ１を監視する。

排他的論理和ゲート１５５は、フリップフロップ１５４により出力データＤｏｕｔを測定クロックＣＬＫ３に同期させた信号と、出力データＤｏｕｔの信号とを入力する。これにより、排他的論理和ゲート１５５の比較結果信号ＸＯＲ１は、例えば出力データＤｏｕｔの立ち上がりエッジに対して測定クロックＣＬＫ３の立ち上がりエッジの位相が進んでいるときには「Ｌ」で、遅れているときには「Ｈ」となる。従って、比較結果信号ＸＯＲ１が「Ｌ」と「Ｈ」との間でちょうど切り替わる状態が、出力データＤｏｕｔと測定クロックＣＬＫ３との位相が一致しているタイミング、すなわち位相一致タイミングとなる。なお、フリップフロップ１５４と排他的論理和ゲート１５５から成る部位が、特許請求の範囲に記載の位相判定信号生成部の一例となる。

従って、位相一致タイミングの状態が得られているときに設定されている遅延時間τ０は、アクセス時間ｔＡＣであることになる。図４との対応では、動作クロックＣＬＫ２の立ち上がりエッジがメモリ部１４０に入力されたタイミングであるとみてよい時刻Ｔ３から、データ出力バンプ１５１に出力データＤｏｕｔが出力される時刻Ｔ４までがアクセス時間ｔＡＣとなる。また、その時間長は、そのときに設定されている遅延時間τ０である。

この場合、前提として動作クロックＣＬＫ１、ＣＬＫ２のタイミングは同じである。従って、動作クロックＣＬＫ２の立ち上がりエッジが得られる時刻Ｔ３の実時間は、クロック入力パッド１０１に対して入力する動作クロックＣＬＫ１を観測することで特定することができる。また、位相一致タイミングとなる時刻Ｔ４の実時間は、データ入出力パッド１０２に出力される比較結果信号ＸＯＲ１を観測することで特定できる。そこで、実時間が特定された時刻Ｔ３から時刻Ｔ４までの時間長を求める。こうして求められた時間長がアクセス時間ｔＡＣとなる。

なお、このアクセス時間ｔＡＣとしての時間長は、クロック入力パッド１０１およびデータ入出力パッド１０２を介して接続された測定装置により得ることができる。すなわち、測定装置は、例えば自身から出力する上記動作クロックＣＬＫ２を観測して時刻Ｔ３の実時間を得る。また、データ入出力パッド１０２経由で入力される比較結果信号ＸＯＲ１を観測して時刻Ｔ４の実時間を得る。そして、測定装置は両者の実時間の差を算出することによりアクセス時間ｔＡＣを得ることができる。

なお、上記したように測定装置などによる外部からの制御、指定に応じたＭＲＳコマンドの出力などによって上記の遅延時間を変更することが特許請求の範囲に記載の測定クロックタイミング変更手順の一例となる。また、測定装置などにて得られる比較結果信号ＸＯＲ１により位相一致タイミングを特定することが特許請求の範囲に記載の位相一致タイミング特定手順となる。また、上記のようにして測定装置などにより時刻Ｔ３と時刻Ｔ４の時間差としてアクセス時間ｔＡＣを求めることが特許請求の範囲に記載のアクセス時間測定手順の一例となる。

［リターンパス回路を利用した測定例］
また、この第２の実施の形態においては、リターンパス回路２４０によりモニタパッド１０５にて得られるモニタ信号を利用することで、より高い精度で測定されたアクセス時間ｔＡＣを求めることができる。

例えば、前述のリターンパス回路２４０を利用しないアクセス時間ｔＡＣの測定では、データ入出力パッド１０２にて得られる比較結果信号ＸＯＲ１を観測することにより時刻Ｔ４の実時間を特定している。ただし、実際には比較結果信号ＸＯＲ１の出力元である排他的論理和ゲート１５５からデータ入出力パッド１０２までの間には必ず物理的な配線、もしくは回路等が介在する。これにより、厳密には、データ入出力パッド１０２における比較結果信号ＸＯＲ１の観測により特定される時刻Ｔ４としての実時間は、実際に排他的論理和ゲート１５５の出力端子から比較結果信号ＸＯＲ１が出力される実時間に対して遅延していることになる。

先にも述べたように、モニタパッド１０５にて得られるモニタ信号ＭＯＮは、フリップフロップ１５４に入力される測定クロックＣＬＫ３と同じタイミングのリターン信号でなる。従って、アクセス時間ｔＡＣの測定時においてモニタ信号ＭＯＮと排他的論理和ゲート１５５からの比較結果信号ＸＯＲ１とを観測することによっては、図４の時刻Ｔ４に対応してモニタ信号ＭＯＮのエッジが立ち上がる実時間を特定できる。これは、すなわちフリップフロップ１５４にて、時刻Ｔ４に対応する測定クロックＣＬＫ３の立ち上がりエッジが入力されるタイミングの実時間を特定していることに相当する。ここで、フリップフロップ１５４のクロック入力端子に信号の立ち上がりエッジが入力されるタイミングと、これに同期して信号出力端子から信号が出力されるタイミングとが同じであることを前提にする。すると、そして、上記の特定された実時間は、信号排他的論理和ゲート１５５からの比較結果信号ＸＯＲ１が現実に出力されるタイミングと同時刻とみなせる。

このようにして、モニタ信号ＭＯＮを観測することによっては、時刻Ｔ４に対応するフリップフロップ１５４と排他的論理和ゲート１５５の信号出力タイミングが特定できる。すなわちより厳密で正確な時刻Ｔ４が得られる。そのうえで、このようにして特定された時刻Ｔ４を利用すれば、より正確なアクセス時間ｔＡＣが求められることになる。

＜３．第３の実施の形態＞
［半導体回路装置の構成］
図５は、本発明の第３の実施の形態における半導体回路装置の構成例を示している。なお、この図において図２と同一部分には同一符号を付して、これらの図と重複する内容については適宜説明を省略する。

図５においては、先に図２に示した測定クロック生成回路２００の一具体例が示される。この図に示す測定クロック生成回路２００は、定電流源バッファ２０１、バッファ２０２と、これら定電流源バッファ２０１とバッファ２０２との間を接続するために配線される信号線２０３から成るものとしている。

定電流源バッファ２０１は、定電流を出力するものであり、入力される動作クロックＣＬＫに応じては定電流出力の開始、停止が制御される。定電流源バッファ２０１から出力される定電流は信号線２０３を経由してバッファ２０２に入力される。定電流源バッファ２０１は、特許請求の範囲に記載の定電流出力部の一例である。

ここで、信号線２０３は実際には単なる配線であるが、この配線自体にＲＣ（抵抗、静電容量）の成分が含まれる。このため、例えば信号線２０３においては、等価回路として示すように、抵抗Ｒ１、静電容量Ｃ１，Ｃ２および抵抗Ｒ２、静電容量Ｃ３，Ｃ４などから成る、固定の時定数によるローパスフィルタが形成されているものとみることができる。すなわち、定電流源バッファ２０１から出力された定電流は、ローパスフィルタを介してバッファ２０２に入力される。

上記のローパスフィルタを通過することで、バッファ２０２に入力される信号は後述するようにして鋸歯状波となる。この場合のバッファ２０２は、例えばその閾値電圧Ｖｔｈ特性などにより、入力される鋸歯状波の信号を矩形波とみてよい波形に整形する機能を有する。このバッファ２０２の出力が測定クロックＣＬＫ３としてフリップフロップ１５４に入力される。バッファ２０２は特許請求の範囲に記載の信号整形部の一例である。

［アクセス時間ｔＡＣ測定時の動作例］
図６は、上記図５に示した第３の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。この場合にもアクセス時間ｔＡＣ測定時においては外部よりクロック入力パッド１０１に動作クロックＣＬＫ１が入力され、セレクタ１２１を経由して動作クロックＣＬＫ２としてメモリ部１４０および測定クロック生成回路２００に入力される。

測定クロック生成回路２００における定電流源バッファ２０１は定電流出力について、図６の時刻Ｔ１の動作クロックＣＬＫ２が「Ｈ」に立ち上がるタイミングで開始し、次に時刻Ｔ３に至って「Ｌ」に立ち下がるタイミングで停止するようにして制御される。以降の動作クロックＣＬＫ２が反転する時刻Ｔ５、Ｔ７、Ｔ９、Ｔ１１においても示されるように、上記の動作は同様にして繰り返される。

上記のようにして定電流源バッファ２０１から出力される定電流は、信号線２０３において形成されるローパスフィルタを通過してバッファ２０２に入力されることになる。従って、バッファ２０２の入力端子にて得られる信号ＳＡＷ１は、図示するようにして、鋸歯状波となる。すなわち、動作クロックＣＬＫ２が「Ｈ」に立ち上がる時刻にて或る傾きで上昇を開始し、次に「Ｌ」に立ち上がる時刻において下降を開始するという動作を繰り返す。

バッファ２０２は、上記鋸歯状波による信号ＳＡＷ１を入力して、例えば閾値電圧などに基づいた閾値ｔｈでクランプして出力するようにして動作する。これにより、バッファ２０２の出力である測定クロックＣＬＫ３は、例えば信号ＳＡＷ１が時刻Ｔ１から或る遅延時間τを経過して閾値ｔｈ以上となる時刻Ｔ２より前においては「Ｌ」で、時刻Ｔ２を経過すると「Ｈ」となる。またこの後、時刻Ｔ４に至って信号ＳＡＷ１が閾値ｔｈ以下になるタイミングで「Ｌ」に反転する。このような動作が図の時刻Ｔ６、Ｔ８、Ｔ１０、Ｔ１２として示されるように、以降においても繰り返される。これにより、測定クロックＣＬＫ３は、動作クロックＣＬＫ２に対する立ち上がりエッジのタイミングが遅延時間τにより遅延された信号として得られることになる。

そのうえで定電流源バッファ２０１は、出力すべき定電流レベルを外部からの制御に応じて変更する。このようにして定電流レベルが変更されることに応じては、信号ＳＡＷ１として得られる鋸歯状波の傾きが変化し、動作クロックＣＬＫ２に対する測定クロックＣＬＫ３の立ち上がりタイミングが変更される。すなわち遅延時間τが変化する。

ここまでの説明から理解されるように、第３の実施の形態においては、アクセス時間ｔＡＣの測定に際して測定クロックＣＬＫ３の立ち上がりタイミングを変更するために、定電流源バッファ２０１から出力させる定電流量を変化させる。そして、第２の実施の形態において説明したように、測定クロックＣＬＫ３のタイミングを変更させながら、比較結果信号ＸＯＲ１が「Ｌ」から「Ｈ」に切り替わる限界の測定クロックＣＬＫ３のタイミングを特定する。すなわち位相一致タイミングを特定する。この位相一致タイミングを特定したときに得られる遅延時間τがすなわちアクセス時間ｔＡＣとなる。

図６との対応では、位相一致タイミングに対応する測定クロックＣＬＫ３の立ち上がりエッジは時刻Ｔ６にて得られているものとしている。また、この時刻Ｔ６における立ち上がりエッジは、時刻Ｔ５における動作クロックＣＬＫ２の立ち上がりエッジを遅延させて得られている。すなわち、遅延時間τとしては時刻Ｔ５から時刻Ｔ６までの時間長となるものであり、この遅延時間τが測定されたアクセス時間ｔＡＣとして測定される。

これまでの説明から理解されるように、クロックの立ち上がりエッジタイミングについてみれば、定電流源バッファ２０１を有する測定クロック生成回路２００は動作クロックＣＬＫ２を遅延させて測定クロックＣＬＫ３を生成しているものとみてよい。この動作クロックＣＬＫ２を遅延させる構成は、例えばインバータなどの論理回路を直列に多段接続して形成することも可能である。ただし、この場合には、追加されるインバータによる遅延時間のばらつきを生じる。また、このようなインバータを追加した構成では、半導体チップにおけるＰＶＴ（プロセス：Process、 電源電圧：Voltage、 温度：Temperature）による遅延時間のばらつきも生じることになる。

これに対して、図５に示す測定クロック生成回路２００を形成する要素は、各１つの定電流源バッファ２０１とバッファ２０２のみとされている。これにより、インバータの追加による遅延時間のばらつきは生じないことになる。また、ＰＶＴによる遅延時間の存在はほとんど無視できる程度に小さくすることができる。また、図５の測定クロック生成回路２００では、動作クロックＣＬＫを遅延させるために信号線２０３の配線により生じるＲＣ成分を利用している。すなわち、信号線２０３の配線自体により生じる信号の遅延タイミングを含めて動作クロックＣＬＫの遅延時間τを設定している。これにより、信号線２０３自体の配線自体による遅延時間のばらつきなどについて考慮する必要はなくなり、例えば、配線自体の長さ、配置位置などについて厳密に規定する必要はなく自由度が高まる。さらに、定電流源を利用した信号遅延の構成では、実際の測定の工程も効率化され、例えば量産するにあたってのコストダウンを図ることができる。すなわち、予めの測定などにより位相一致タイミングが得られる定電流値の範囲を特定しておく。そして、実際の製造段階での製品の試験時においては、特定された定電流値を定電流源バッファ２０１および３０１に設定し、比較結果信号ＸＯＲ１を確認するというものである。これにより、例えば毎回モニタなどにより測定波形を監視するような作業を行う必要はなく、例えば他のデータの確認試験と同程度の工程で試験を行うことが可能になる。

＜４．第４の実施の形態＞
［半導体回路装置の構成］
図７は、本発明の第４の実施の形態における半導体回路装置の構成例を示している。なお、この図において図２、図３、図５と同一部分には同一符号を付して、これらの図と重複する内容については適宜説明を省略する。

図７に示す半導体回路装置は、例えば先の図５に示した構成に対して、リターンパス回路３００と、セレクタ１７０を追加した構成となる。リターンパス回路３００は、図５に示した測定クロック生成回路２００と同じ構成を採る。すなわち、リターンパス回路３００は、定電流源バッファ３０１とバッファ３０２とを信号線３０３により接続して形成される。そのうえで、定電流源バッファ３０１は、測定クロック生成回路２００における定電流源バッファ２０１と同じ構成を有するとともに、外部からの制御に応じては、常に定電流源バッファ２０１と同じとなるようにして、その定電流レベルを変更する。リターンパス回路３００は特許請求の範囲に記載のリターンパス回路部の一例である。

また、信号線３０３も、図において抵抗Ｒ２１、静電容量Ｃ２１、Ｃ２２、抵抗Ｒ２２、静電容量Ｃ２２、Ｃ２３から成る等価回路として示すように、その配線に応じたＲＣ成分によりローパスフィルタを形成している。なお、信号線３０３が有するとされる時定数は、信号線２０３と同じである。すなわち、リターンパス回路３００は測定クロック生成回路２００と同じローパスフィルタ特性を有する。

そして、リターンパス回路３００の定電流源バッファ３０１に対しては、測定クロック生成回路２００のバッファ２０２から出力される信号、すなわち、測定クロックＣＬＫ３が入力される。また、リターンパス回路３００のバッファ３０２から出力されるリターン信号は、セレクタ１７０の一方の入力端子に対して入力される。セレクタ１７０は、外部での設定に応じて、上記バッファ３０２から出力される信号と他方の入力端子に入力される動作クロックＣＬＫ２の何れかを選択して、モニタ信号ＭＯＮとしてモニタパッド１０５に出力する。

以降の説明から理解されるように、アクセス時間ｔＡＣを実際に測定して得ようとするときには、セレクタ１７０によりリターンパス回路３００（バッファ３０２）からのリターン信号を選択してモニタ信号ＭＯＮとして出力させる。一方、アクセス時間ｔＡＣの測定に際して、動作クロックＣＬＫ１から動作クロックＣＬＫ２までの伝搬時間を測定しようとするときには、セレクタ１７０により動作クロックＣＬＫ２を選択する。なお、第４の実施の形態において、リターン信号が出力されるときのモニタパッド１０５は、特許請求の範囲に記載のリターン信号出力パッドの一例となる。

［アクセス時間ｔＡＣ測定時の動作例］
図８のタイミングチャートは、上記図７に示した第４の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。図８では、セレクタ１７０がリターンパス回路３００から出力されるリターン信号をモニタ信号ＭＯＮとして選択している場合を前提にして説明する。

まず、図８において示されるＣＬＫ１、ＣＬＫ２、出力データＤｏｕｔ、バッファ２０２の入力端子の信号ＳＡＷ１、測定クロックＣＬＫ３および排他的論理和ゲート１５５の比較結果信号ＸＯＲ１の動作は、先の第３の実施の形態に対応する図６と同じになる。

そのうえで、第４の実施の形態においては、測定クロックＣＬＫ３がリターンパス回路３００の定電流源バッファ３０１に入力される。従って、定電流源バッファ３０１は、測定クロックＣＬＫ３が「Ｈ」、「Ｌ」で反転する時刻Ｔ２、Ｔ５、Ｔ８、Ｔ１１、Ｔ１４，Ｔ１７の各タイミングに応じて、定電流出力の開始と停止を交互に繰り返す。従って、定電流源バッファ３０１からの定電流が信号線３０３のローパスフィルタを介してバッファ２０２の入力端子にて得られる鋸歯状波の信号ＳＡＷ２は、図示するようにして、信号ＳＡＷ１を遅延時間τにより遅延させたものとなる。また、これに伴って、リターンパス回路３００のバッファ３０２から出力されるモニタ信号ＭＯＮは、信号ＳＡＷ２が閾値ｔｈ以上となる時刻Ｔ３、Ｔ９、Ｔ１５の各タイミングで立ち上がりエッジが得られる。また、閾値ｔｈ以下となる時刻Ｔ６、Ｔ１２、Ｔ１８の各タイミングで立ち下がりエッジが得られる。このようにして得られるモニタ信号ＭＯＮは、測定クロックＣＬＫ３を正確に遅延時間τにより遅延させたものとなる。従って、モニタ信号ＭＯＮは、動作クロックＣＬＫ２を遅延時間τ×２により正確に遅延させた信号であることにもなる。

この場合には、例えば時刻Ｔ７から或る遅延時間τを経過した時刻Ｔ８において、位相一致タイミングが得られている。すなわち、時刻Ｔ７から時刻Ｔ８までの時間長がアクセス時間ｔＡＣとなる。このアクセス時間ｔＡＣに対応する時刻Ｔ８は、例えば前述もしているように、データ入出力パッド１０２に出力される比較結果信号ＸＯＲ１を観測することによって特定できる。ただし、モニタパッド１０５にて得られるモニタ信号ＭＯＮを観測することにより、例えばセレクタ１６０からデータ入出力パッド１０２に至るまでの信号経路の遅延要因を排除して、次のようにして、より正確な時刻Ｔ８の実時間を特定できる。

この場合、アクセス時間ｔＡＣの計測開始時点は時刻Ｔ７である。この時刻Ｔ７における動作クロックＣＬＫ２の立ち上がりエッジが遅延してモニタ信号ＭＯＮの立ち上がりエッジとして現れるタイミングは時刻Ｔ９となる。この時刻Ｔ９は、モニタパッド１０５にて得られるモニタ信号ＭＯＮを監視していることにより特定できる。計測開始の時刻Ｔ７から上記のようにして特定された時刻Ｔ９までの時間長は、これまでの説明から理解できるように、正確にτ×２で表すことができる。すなわち、２倍のアクセス時間（ｔＡＣ×２）となる。そこで、時刻Ｔ７乃至Ｔ９の期間の時間長を１／２とすることで、より正確なアクセス時間ｔＡＣを求めることが可能となる。

［動作クロックの伝搬時間測定］
ところで、これまでの説明においては、クロック入力パッド１０１にて観測される動作クロックＣＬＫ１と、セレクタ１２１の入力段にて観測される動作クロックＣＬＫ２とは同じタイミングとして扱える場合を前提としていた。なお、セレクタ１２１の入力段にて観測される動作クロックＣＬＫ２とは、クロック入力バンプ１１１にて動作クロックが得られるタイミングに相当する。

しかし、実際においては、クロック入力パッド１０１からセレクタ１２１の入力段までの信号経路における物理的な配線距離や回路の段数が一定以上となった場合には、その伝搬時間によるこれによる信号遅延が無視できなくなる場合があると考えられる。そこで、第４の実施の形態では、次のようにして、上記の信号経路による動作クロックの伝搬時間を測定可能に構成することとした。そして、この測定された伝搬時間を利用してより正確なアクセス時間ｔＡＣの測定を行う。

図９のタイミングチャートを参照して、動作クロックの伝搬時間の測定および測定された伝搬時間を利用したアクセス時間ｔＡＣの測定の仕方について説明する。この場合には、図の時刻Ｔ０と時刻Ｔ１との関係から理解されるように、動作クロックＣＬＫ２が、動作クロックＣＬＫ１に対して伝搬時間ｔｉｇだけ遅延して現れている状態が示されている。

そして、動作クロックの伝搬時間を測定するときには、図７のセレクタ１７０について、動作クロックＣＬＫ２を選択して出力させるように制御する。なお、図９の説明にあたっては、モニタパッド１０５にて得られる信号について、リターンパス回路３００からのリターン信号であるときにはモニタ信号ＭＯＮ１とし、動作クロックＣＬＫ２であるときにはモニタ信号ＭＯＮ２として区別する。

上記のセレクタ１７０の状態でクロック入力パッド１０１に対して動作クロックＣＬＫ１を与えたとする。これに応じては、動作クロックＣＬＫ１がパッド入出力回路１３０を経由して動作クロックＣＬＫ２として得られ、さらにこの動作クロックＣＬＫ２がモニタパッド１０５にてモニタ信号ＭＯＮ２として得られることになる。なお、ここでは、セレクタ１２１、セレクタ１７０を介してモニタパッド１０５に至るまでの信号経路の伝搬時間については無視できる程度に十分小さいものであるとする。

すると、モニタ信号ＭＯＮ２を観測することによっては、動作クロックＣＬＫ１と動作クロックＣＬＫ２のタイミング差（位相差）に応じた時間を測定することができる。この時間がすなわち伝搬時間ｔｉｇとなる。

このようにして伝搬時間ｔｉｇが既知となる場合のアクセス時間ｔＡＣの測定は次のような手順で行う。なお、ここでは、セレクタ１７０によりリターンパス回路３００からの出力信号を選択させることでモニタ信号ＭＯＮ１を観測し、これによりアクセス時間ｔＡＣを測定する場合を前提とする。

この場合のアクセス時間ｔＡＣの測定も、まずは図８の場合と同様に、定電流源バッファ２０１の定電流レベルを変化させながら、位相一致タイミングを特定する。これにより、例えば図９との対応では、モニタ信号ＭＯＮ１の観測によって時刻Ｔ９が特定されることになる。

先に述べたように、半導体回路装置の構造上、クロック入力パッド１０１における動作クロックＣＬＫ１を観測はできるが、クロック入力バンプ１１１に対応する動作クロックＣＬＫ２を直接観測することはできない。従って、まずこの場合には、時刻Ｔ６−１の動作クロックＣＬＫ１の立ち上がりエッジのタイミングから時刻Ｔ９までの時間長を、仮のｔＡＣ×２として特定することになる。この仮のｔＡＣ×２となる時刻Ｔ６−１乃至Ｔ９の期間を、ここでは仮特定期間ｔＡＣ＿ｍｓとする。この仮特定期間ｔＡＣ＿ｍｓは、実際には図示するようにして、時刻Ｔ４−１乃至時刻Ｔ７による動作クロックの伝搬時間ｔｉｇと２倍のアクセス時間（ｔＡＣ×２）から成る時間長を有する。

しかし先に説明した測定を行うことで伝搬時間ｔｉｇは既知となる。そこで、仮特定期間ｔＡＣ＿ｍｓとして求められた時間長から伝搬時間ｔｉｇを減算すれば、２倍のアクセス時間（ｔＡＣ×２）が得られ、結果として正確なアクセス時間ｔＡＣを得ることができる。

＜５．第５の実施の形態＞
［半導体回路装置の構成］
図１０は、本発明の第５の実施の形態における半導体回路装置の構成例を示している。なお、この図において図７と同一部分には同一符号を付して重複する内容については適宜説明を省略する。

図１０に示す半導体回路装置は、先の図７に示した構成に準じて、リターンパス回路３００と、リターンパス回路３００Ａが設けられる。ただし、図１０においては、リターンパス回路３００Ａと、測定クロック生成回路２００とが信号線２０３を共有する構成を採る。

すなわち、リターンパス回路３００Ａは、回路として定電流源バッファ３０１とバッファ３０２を備える。定電流源バッファ３０１の出力端子は、例えば測定クロック生成回路２００のバッファ２０２の入力端子と接続される。また、バッファ３０２の入力端子は、測定クロック生成回路２００の定電流源バッファ２０１の出力端子と接続される。これにより、リターンパス回路３００Ａは、定電流源バッファ３０１の出力端子とバッファ３０２の入力端子との間に信号線２０３の配線が介在するようにして形成される。なお、第５の実施の形態において、リターン信号が出力されるときのモニタパッド１０５は、特許請求の範囲に記載のリターン信号出力パッドの一例となる。

このようにして測定クロック生成回路２００とリターンパス回路３００Ａとで信号線２０３の物理的な配線を共有することで、例えば限られたサイズのウェハ面積を効率よく利用することができる。これにより、例えばより高い集積密度を得ることも可能になる。

また、上記のようにして信号線２０３を共有したことに応じて、バンプ対応回路部１５０においては、バッファ１５６が追加される。バッファ１５６は、データ出力バンプ１５１からの出力データＤｏｕｔを帰還用クロック信号ＣＬＫＢとして出力するものである。バッファ１５６の出力端子は、図示するように、フリップフロップ１５４のクロック入力端子、バッファ２０２の出力端子および定電流源バッファ３０１の入力端子の接続点に対して接続される。

また、この場合のバッファ２０２、３０２およびバッファ１５６は、例えば３ステートバッファなどとして形成されることで、イネーブル信号ＥＮの「Ｌ」、「Ｈ」の切り替えに応じて、オン（イネーブル）／オフ（ディスイネーブル）の間で状態が切り替わる。なお、バッファ３０２とバッファ１５６には、イネーブル信号ＥＮが反転して入力される。従って、バッファ３０２とバッファ１５６のイネーブル信号ＥＮに応じたオン／オフ状態の切り替わりはバッファ２０２対して反対となる。

また、この場合の定電流源バッファ２０１、３０１も、それぞれイネーブル信号ＥＮによりその動作のオン／オフが制御されるようになっている。イネーブル信号ＥＮによりイネーブル状態とされた場合、定電流源バッファ２０１、３０１は、それぞれ、これまでに説明してきたように、トリガ信号となる動作クロックＣＬＫ２または測定クロックＣＬＫ３として入力に応じた定電流の出力開始、停止の動作を行う。これに対してディスイネーブル状態では、上記トリガ入力に係わらず、定電流の出力は停止した状態となる。

また、定電流源バッファ３０１にはイネーブル信号ＥＮが反転して入力されるので、定電流源バッファ２０１とのイネーブル、ディスイネーブルの状態の切り替わりは互いに反対になる。

［アクセス時間ｔＡＣ測定時の動作例］
図１１のタイミングチャートは、上記図１０に示した第５の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。なお、この図に示す動作は、先の図９に準じて動作クロックの伝搬時間ｔｉｇを測定する場合を想定したものとなっている。伝搬時間ｔｉｇを測定するときの半導体回路装置の動作と、その測定の手順については、先の図９における説明と同様となる。

また、この図の説明にあたり、イネーブル信号ＥＮが入力される各回路は、「Ｌ」の入力時にイネーブル状態を設定し、「Ｈ」の入力時にディスイネーブル状態を設定するものとする。従って、イネーブル信号ＥＮが「Ｌ」のとき、定電流源バッファ２０１およびバッファ２０２はイネーブル状態となり、定電流源バッファ３０１、バッファ３０２およびバッファ１５６はディスイネーブル状態となる。一方、イネーブル信号ＥＮが「Ｈ」のとき、定電流源バッファ２０１およびバッファ２０２はディスイネーブル状態となり、定電流源バッファ３０１、バッファ３０２およびバッファ１５６はイネーブル状態となる。

図１０のようにして測定クロック生成回路２００とリターンパス回路３００Ａとで信号線２０３を共有する構成では、定電流源バッファ２０１、２０１Ａのそれぞれから同時に信号線２０３に対して定電流を出力させることはできない。この場合には、測定クロックＣＬＫ３、リターン信号のいずれについても、他方の定電流の影響を受けて正常な波形が得られなくなる。すなわち、この場合には、測定クロック生成回路２００で生成した測定クロックＣＬＫを出力させながら、これと同時にモニタ信号ＭＯＮ１を監視して位相一致タイミングを特定することができない。

そこで、まずは図１１の時刻Ｔ０以降として示すように、イネーブル信号ＥＮを「Ｌ」として、定電流源バッファ２０１およびバッファ２０２をイネーブル状態とし、定電流源バッファ３０１、バッファ３０２およびバッファ１５６をディスイネーブル状態に設定する。なお、ディスイネーブルの状態の回路の出力はハイインピーダンスの状態となる。

これにより、まず、リターンパス回路３００Ａの定電流源バッファ３０１とバッファ３０２は動作を停止する。このときセレクタ１７０はリターンパス回路３００Ａの出力を選択しているが、リターン信号は出力されないために、例えば図示するようにモニタ信号ＭＯＮ１は「Ｌ」を維持する。

一方、測定クロック生成回路２００は、定電流源バッファ２０１が動作クロックＣＬＫ２を入力してバッファ２０２から測定クロックＣＬＫ３を出力させるように動作する。そして、この状態のもとで定電流源バッファ２０１の定電流レベルを変化させていく。これにより、時刻Ｔ１以降の動作クロックＣＬＫ２、信号ＳＡＷ１、測定クロックＣＬＫ３および比較結果信号ＸＯＲ１の動作として示すように、時刻Ｔ２として示される位相一致タイミングの状態を見つけて特定する。ここでは、時刻Ｔ２としての実時間を求める必要はなく、位相一致タイミングが得られたときの定電流源バッファ２０１に対する定電流制御値を保持しておけばよい。

なお、イネーブル信号ＥＮが「Ｌ」のときにはバンプ対応回路部１５０内のバッファ１５６はディスイネーブル状態とされている。従って、バッファ１５６からは、帰還用クロック信号ＣＬＫＢとしての信号は出力されない。ただし、図示するようにして、この場合の帰還用クロック信号ＣＬＫＢと測定クロックＣＬＫ３の信号ラインは共通となっている。したがって、例えば時刻Ｔ２乃至Ｔ４においては、後述するようにして出力される測定クロックＣＬＫ３に応じて「Ｈ」が現れる。ちなみに、このときにバッファ１５６がイネーブル状態であるとすると、図において波線で示すように、出力データＤｏｕｔが「Ｈ」であるのに応じて、時刻Ｔ２乃至Ｔ５の期間により「Ｈ」が現れる。

このようにして位相一致タイミングに対応する定電流源バッファ２０１、３０１の制御量を特定して保持した後においては、任意のタイミングでイネーブル信号ＥＮを「Ｌ」から「Ｈ」に切り替える。ここでは時刻Ｔ６において「Ｈ」に切り替えている。

イネーブル信号ＥＮが「Ｈ」とされたことにより、測定クロック生成回路２００における定電流源バッファ２０１とバッファ２０２はディスイネーブル状態となる。これにより、測定クロック生成回路２００は、動作クロックＣＬＫ２を元にして測定クロックＣＬＫ３を生成して出力する動作を停止する。

一方、リターンパス回路３００の定電流源バッファ３０１とバッファ３０２がイネーブル状態となる。また、バンプ対応回路部１５０内のバッファ１５６もイネーブル状態となる。これにより、データ出力バンプ１５１からの出力データＤｏｕｔがバッファ１５６を介して、帰還用クロック信号ＣＬＫＢとして出力される。この帰還用クロック信号ＣＬＫＢは、フリップフロップ１５４のクロック入力端子に入力される測定クロックＣＬＫ３および定電流源バッファ３０１に入力されるトリガ信号となる。

例えば図１１においてイネーブル信号ＥＮが「Ｈ」に切り替わった時刻Ｔ６においては、出力データＤｏｕｔは「Ｌ」であり、これに応じて帰還用クロック信号ＣＬＫＢも「Ｌ」となっている。そしてこの後、時刻Ｔ９に至って出力データＤｏｕｔが「Ｈ」に変化すると、これに応じて、帰還用クロック信号ＣＬＫＢも「Ｈ」となる。

これにより、帰還用クロック信号ＣＬＫＢをトリガ信号として入力する定電流源バッファ３０１は時刻Ｔ９から定電流の出力を開始する。このとき定電流源バッファ３０１は、先の時刻Ｔ３に対応した位相一致タイミングを設定したときと同じレベルの定電流を流すように制御される。従って、このときのバッファ２０２の入力端子における信号ＳＡＷ２の傾きは、時刻Ｔ２の位相一致タイミングを設定したときの信号ＳＡＷ１の傾きと同じである。従って、時刻Ｔ９から、信号ＳＡＷ２が閾値ｔｈ以上となってモニタ信号ＭＯＮ１が「Ｈ」に切り替わる時刻Ｔ１０までの時間長は、時刻Ｔ１乃至Ｔ２と同じであることになる。すなわち、時刻Ｔ９乃至Ｔ１０は、実のアクセス時間ｔＡＣと同じになる。

この場合、まずクロック入力パッド１０１にて得られる動作クロックＣＬＫ１の観測と、モニタパッド１０５にて観測されるモニタ信号ＭＯＮ１とにより、まず、時刻Ｔ７乃至時刻Ｔ９による仮特定期間ｔＡＣ＿ｍｓの時間長が求められる。この時刻Ｔ７乃至時刻Ｔ９による仮特定期間ｔＡＣ＿ｍｓは、図示するように、時刻Ｔ７乃至時刻Ｔ８、時刻Ｔ８乃至時刻Ｔ９、時刻Ｔ９乃至時刻Ｔ１０の各期間から成る。時刻Ｔ７乃至時刻Ｔ８の期間は動作クロックの伝搬時間ｔｉｇとなる。時刻Ｔ８乃至時刻Ｔ９の期間は、実際に動作クロックＣＬＫ２が入力されてからデータ出力バンプ１５１から出力データＤｏｕｔが現れるまでの実のアクセス時間ｔＡＣに相当する。さらに、時刻Ｔ９乃至時刻Ｔ１０も、上記したように、実のアクセス時間ｔＡＣに相当する。従って、仮特定期間ｔＡＣ＿ｍｓの時間長から先の測定により求めた伝搬時間ｔｉｇを減算すれば、実の２倍のアクセス時間（ｔＡＣ×２）が正確に得られていることになる。このようにして、第５の実施の形態においても、高い精度のアクセス時間ｔＡＣを測定することができる。

＜６．第６の実施の形態＞
［半導体回路装置の構成］
図１２は、本発明の第６の実施の形態における半導体回路装置の構成例を示している。なお、この図において図５と同一部分には同一符号を付して重複する内容については適宜説明を省略する。

図１２に示す半導体回路装置は、先に図５に示した測定クロック生成回路２００を備える構成に対して、さらにもう１つの測定クロック生成回路２００Ａと、正／反転信号出力回路１８１およびＲＳフリップフロップ１８２とを設けて構成される。

測定クロック生成回路２００Ａは、測定クロック生成回路２００と同じ構成を有するようにして形成される。すなわち、測定クロック生成回路２００と同じ構成による定電流源バッファ２０１Ａとバッファ２０２Ａを備え、これらの回路を信号線２０３Ａにより接続して形成される。定電流源バッファ２０１Ａは、常に、測定クロック生成回路２００の定電流源バッファ２０１と同じ定電流レベルとなるようにして制御される。また、信号線２０３Ａは、Ｒ１、Ｒ２、および静電容量Ｃ１乃至Ｃ４から成る等価回路が示すように、測定クロック生成回路２００の信号線２０３と同じ時定数によるローパスフィルタが形成される配線としている。従って、測定クロック生成回路２００、２００Ａにて設定される入力信号に対する遅延時間は、変更を伴うとしても常に同じとなる。

正／反転信号出力回路１８１は、セレクタ１２１からの動作クロックＣＬＫ２を入力し、入力した動作クロックＣＬＫ２を通過させた信号、すなわち動作クロックＣＬＫ２と、入力した動作クロックＣＬＫ２を反転させた反転信号とを同時に出力する。これらの同時に出力される信号は、それぞれ測定クロック生成回路２００、２００Ｂのトリガ信号となる。ここでは、これらのトリガ信号のうち、正／反転信号出力回路１８１から出力される動作クロックＣＬＫ２の信号を測定クロック生成回路２００の定電流源バッファ２０１に入力している。また、反転信号を測定クロック生成回路２００Ａの定電流源バッファ２０１Ａに入力させることとしている。正／反転信号出力回路１８１は、特許請求の範囲に記載のトリガ信号生成部の一例である。

また、ＲＳフリップフロップ１８２は、測定クロック生成回路２００のバッファ２０１と測定クロック生成回路２００Ａのバッファ２０１Ａから出力される各タイミング信号を利用して測定クロックＣＬＫ３を生成するものである。このために、ＲＳフリップフロップ１８２は、セット信号入力端子にバッファ２０２の出力信号を入力し、リセット信号入力端子にバッファ２０２Ａの出力信号を入力する。このようにして、測定クロック生成回路２００、２００Ａは、セレクタ１８１とＲＳフリップフロップ１８２との間で並列となる関係により設けられる。そして、ＲＳフリップフロップ１８２の信号出力端子から出力される信号が、測定クロックＣＬＫ３としてフリップフロップ１５４のクロック入力端子に対して入力される。ＲＳフリップフロップ１８２は、特許請求の範囲に記載の最終測定クロック生成部の一例である。

［アクセス時間ｔＡＣ測定時の動作例］
図１３のタイミングチャートは、上記図１２に示した第６の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。なお、この図に示す動作では、動作クロックＣＬＫ１、ＣＬＫ２が同じタイミングになるものとして扱われている場合を前提とする。

まず、測定クロック生成回路２００の定電流源バッファ２０１に対しては動作クロックＣＬＫ２が入力される。従って、バッファ２０２に入力される信号ＳＡＷ１は、動作クロックＣＬＫ２が立ち上がる時刻Ｔ１、Ｔ５、Ｔ９、Ｔ１３の各タイミングで上昇を開始し、動作クロックＣＬＫ２が立ち下がる時刻Ｔ３、Ｔ７、Ｔ１１の各タイミングで下降を開始する鋸歯状波となる。

一方、測定クロック生成回路２００Ａの定電流源バッファ２０１Ａに対しては反転した動作クロックＣＬＫ２が入力される。従って、バッファ２０２Ａに入力される信号ＳＡＷ１１の波形は、図示するように、動作クロックＣＬＫ２の立ち下がる時刻Ｔ３、Ｔ７、Ｔ１１の各タイミングで上昇を開始するものとなる。また、動作クロックＣＬＫ２の立ち下がる時刻Ｔ１、Ｔ５、Ｔ９、Ｔ１３の各タイミングで下降を開始するものとなる。

従って、図示は省略しているが、測定クロック生成回路２００のバッファ２０２から出力される信号は、信号ＳＡＷ１が閾値ｔｈ以上となる時刻Ｔ２乃至Ｔ３、時刻Ｔ６乃至Ｔ７、時刻Ｔ１０乃至Ｔ１１において「Ｈ」となる。これに対して、測定クロック生成回路２００Ａのバッファ２０２Ａから出力される信号は、信号ＳＡＷ１１が閾値ｔｈ以上となる時刻Ｔ４乃至Ｔ５、時刻Ｔ８乃至Ｔ９、時刻Ｔ１２乃至Ｔ１３において「Ｈ」となる。これらの信号は、次に説明するＲＳフリップフロップ１８２にて測定クロックＣＬＫ３を生成するのにあたり、それぞれ、立ち上がりエッジと立ち下がりエッジの生成タイミングを示すタイミング信号となる。なお、この第６の実施の形態に関しては、測定クロック生成回路２００、２００Ａは、それぞれ特許請求の範囲に記載のタイミング信号生成部の一例となる。また、特許請求の範囲に記載のクロック生成部の一例としては、測定クロック生成回路２００、２００Ａ、正／反転信号出力回路１８１、ＲＳフリップフロップ１８２から成る部位となる。

ＲＳフリップフロップ１８２は、セット信号入力端子とリセット信号入力端子とに対して、それぞれ、上記バッファ２０２、２０２Ａからの出力信号を入力することで、測定クロックＣＬＫ３を図示するタイミングにより出力する。すなわち、測定クロックＣＬＫ３は、信号ＳＡＷ１が上昇して閾値ｔｈ以上となってバッファ２０２の出力信号の立ち上がりエッジが得られるタイミング（時刻Ｔ２、Ｔ６、Ｔ１０）で「Ｈ」に立ち上がる。また、信号ＳＡＷ１１が上昇して閾値ｔｈ以上となってバッファ２０２Ａの出力信号の立ち上がりエッジが得られるタイミング（時刻Ｔ４、Ｔ８、Ｔ１１２）で「Ｌ」に立ち下がる。このように、測定クロック生成回路２００からの出力信号により測定クロックＣＬＫ３の立ち上がりエッジタイミングが決定される。また、測定クロック生成回路２００からの出力信号によりその立ち下がりエッジタイミングが決定される。このように、第６の実施の形態においては、測定クロックＣＬＫ３の立ち上がりエッジと立ち下がりエッジの各タイミングを、それぞれ異なる定電流源バッファからの出力に基づいて決定している。

そして、このようにして得られる測定クロックＣＬＫ３は、動作クロックＣＬＫ２について或る遅延時間τにより遅延させたものとなる。この遅延時間τは、信号ＳＡＷ１、ＳＡＷ１１の傾き、すなわち定電流源バッファ２０１、２０１Ａが出力する定電流レベルに応じて決まる。

アクセス時間ｔＡＣを測定するのにあたっては、定電流源バッファ２０１、２０１Ａの定電流レベルを変更させて測定クロックＣＬＫ３のタイミングをずらしていきながら、図の時刻Ｔ２に対応する位相一致タイミングの実時間を特定すればよい。

測定クロック生成回路２００は、比較的低レベルの定電流を信号線２０３の時定数回路に流すことで生成される鋸歯状波をもとにして測定クロックを生成する。このために、動作クロック周波数が非常に高い場合には、この周波数に対して信号線２０３の時定数が相対的に大きすぎることになって適正な波形の測定クロックを生成できなくなる可能性がある。例えば、高い動作クロック周波数に対応させるための対策の１つとしては、定電流レベルを大きくしていくことも考えられる。しかし、定電流レベルが一定以上になると信号線２０３における電流量が飽和状態となり、やはり適正な鋸歯状波が生成されなくなってしまう。

そこで、この第６の実施の形態では、定電流源バッファを備える複数の測定クロック生成回路を並列に設けることとした。そして、これらの測定クロック生成回路から互いに異なるタイミングの信号を出力させ、これらの信号のエッジタイミングに応じて反転する信号を生成して測定クロックＣＬＫ３を得るようにしている。これにより、定電流源バッファを備える測定クロックを用いながらも、高速な動作クロックに対応して安定した測定クロックＣＬＫ３を生成できる。すなわち、動作クロックが高速な半導体回路装置として、定電流源バッファにより測定クロックを生成する利点を活かすことができる。

＜７．第７の実施の形態＞
［半導体回路装置の構成］
図１４は、本発明の第７の実施の形態における半導体回路装置の構成例を示している。なお、この図において例えば図２と同一部分には同一符号を付して重複する内容については適宜説明を省略する。

これまでの第１乃至第６の各実施の形態では、半導体回路装置の内部に測定クロックを生成する回路部を備える構成を採っていた。これに対して、第７の実施の形態は、内部の測定クロック生成回路２００に代えて、半導体回路装置の外部から測定クロックを入力させる構成を採る。

このために、第７の実施の形態では外部入力パッド１０６を使用する。外部入力パッド１０６は、例えばパッド入出力回路１３０を介してフリップフロップ１５４のクロック入力端子と接続される。そして、この外部入力パッド１０６に対して、測定クロック生成回路２００Ｂから出力されるクロックの信号を、外部測定クロックＥＸＴとして入力する。この場合の測定クロック生成回路２００Ｂは、例えば外部の測定装置にて生成された動作クロックと同じ周波数の信号を入力し、この入力信号を遅延させることで外部測定クロックＥＸＴを生成する。また、この測定クロック生成回路２００Ｂも、例えば測定装置などの制御に応じて、入力信号の遅延時間を変更可能とされている。これにより、これまでの実施の形態と同様に、外部測定クロックＥＸＴの位相タイミングを変更させることができる。この測定クロック生成回路２００Ｂの実際としては、例えば図３の遅延回路２１０と同様に、インバータ、バッファなどの回路を直列に接続して形成することが考えられる。また、図５の測定クロック生成部２００のように定電流源バッファ２０１とバッファ２０２とを信号線２０３を介して接続して形成することも考えられる。さらには、他の遅延素子を備えて構成することも考えられる。このようにして外部から測定クロックを入力する構成を採ることによっては、例えば半導体回路装置内部の測定クロックを生成する部位を省略して、例えばその分の回路規模の縮小を図ることが可能になる。また、半導体回路装置と測定装置との兼ね合いによっては、外部から測定クロックを入力させた方が、測定クロックのタイミング変更をより細かく調整可能になって都合のよい場合もあると考えられる

［アクセス時間ｔＡＣ測定時の動作例］
図１５のタイミングチャートは、上記図１４に示した第７の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。なお、この図に示す動作においても動作クロックＣＬＫ１、ＣＬＫ２は同じタイミングになるものとして扱われている場合を前提とする。また、外部入力パッド１０６からフリップフロップ１５４のクロック入力端子までの信号の伝搬時間についてもアクセス時間ｔＡＣの測定に関しては無視できる程度に小さいものであることを前提とする。すなわち、この場合に外部入力パッド１０６にて得られる外部測定クロックＥＸＴは、フリップフロップ１５４のクロック入力端子に入力されるタイミングと同じであるとして扱う。

アクセス時間ｔＡＣの測定動作にあっては、まず、動作クロックＣＬＫ１を入力するとともに、メモリ部１４０からのデータ読み出しを行ってデータ出力バンプ１５１にて出力データＤｏｕｔを出力させるようにする。そのうえで、この第７の実施の形態においては例えば外部の測定装置などにより外部測定クロックＥＸＴのタイミングをずらしていきながら位相一致タイミングとなる時刻Ｔ２の実時間を特定する。そして、この特定された時刻Ｔ２の実時間と、出力データＤｏｕｔの出力に対応する動作クロックＣＬＫ１，ＣＬＫ２の立ち上がりエッジタイミングである時刻Ｔ１の実時間との差によりアクセス時間ｔＡＣを求める。

＜８．第８の実施の形態＞
［半導体回路装置の構成］
図１６は、本発明の第８の実施の形態における半導体回路装置の構成例を示している。なお、この図において例えば図１４と同一部分には同一符号を付して重複する内容については適宜説明を省略する。

この第８の実施の形態は、先の第７の実施の形態のように外部測定クロックＥＸＴを利用してアクセス時間ｔＡＣを測定する構成において、動作クロックＣＬＫ１が動作クロックＣＬＫ２として伝搬されるまでの伝搬時間ｔｉｇを測定可能に構成したものとなる。

このために、第８の実施の形態の半導体回路装置においては、図１６に示すようにして、伝搬時間測定回路４００を備える。伝搬時間測定回路４００は動作クロックＣＬＫ２と外部測定クロックＥＸＴとの位相差を示す位相比較信号ＸＯＲ２を出力するものである。後述するようにして、動作クロックＣＬＫ２と外部測定クロックＥＸＴとの位相差に応じた時間が伝搬時間ｔｉｇとなる。

伝搬時間測定回路４００は、フリップフロップ４０１、４０２、遅延回路４０３、および排他的論理和ゲート４０４から成る。フリップフロップ４０１、４０２は、それぞれ、信号入力端子に入力された信号をクロック入力端子に入力されたクロックの立ち上がりエッジのタイミングで出力する。フリップフロップ４０１、４０２のクロック入力端子にはともに外部測定クロックＥＸＴが入力される。また、フリップフロップ４０１の信号入力端子にはセレクタ１２１からの動作クロックＣＬＫ２が入力され、フリップフロップ４０２の信号入力端子には、動作クロックＣＬＫ２を遅延回路４０３により所定の遅延時間により遅延させた信号が入力される。

なお、遅延回路４０３の遅延時間は、例えば動作クロックの１／２周期より短い任意の時間を設定する。排他的論理和ゲート４０４は、フリップフロップ４０１、Ｓ４０２の出力信号の「Ｈ」、「Ｌ」の値を比較して一致していれば「Ｌ」、一致していなければ「Ｈ」を出力する。また、この伝搬時間測定回路４００は、位相比較器としての構成を有するものとしてみることができる。伝搬時間測定回路４００は、特許請求の範囲に記載の位相比較部の一例となる。

［アクセス時間ｔＡＣ測定時の動作例］
図１７のタイミングチャートは、上記図１６に示した第８の実施の形態の半導体回路装置におけるアクセス時間ｔＡＣ測定時の動作例を示している。なお、この図に示す動作においては、外部入力パッド１０６に入力される外部測定クロックＥＸＴは、クロックＣＬＫ１と同じタイミングで入力可能であることを前提にする。両者の信号が同じタイミングであるときには、例えばこれら両者の信号の立ち上がりエッジのタイミングは同時刻となるようにして入力される。そのうえで、図１４の場合と同様に、外部入力パッド１０６からフリップフロップ１５４のクロック入力端子までの信号経路の配線は、その伝搬時間が無視できる程度に小さいものであることを前提とする。すなわち、外部測定クロックＥＸＴの外部入力パッド１０６におけるタイミングと、フリップフロップ１５４のクロック入力端子におけるタイミングとは同じとみてよい。

この第８の実施の形態のアクセス時間ｔＡＣの測定にあたっては、例えば先に伝搬時間ｔｉｇを測定する。伝搬時間ｔｉｇは、例えば図１７の時刻Ｔ１から時刻Ｔ２までの期間の時間長に相当する。

この伝搬時間ｔｉｇの測定のためには、外部入力パッド１０６とクロック入力パッド１０１に対して、それぞれ、外部測定クロックＥＸＴ、動作クロックＣＬＫ２を入力させる。また、例えば外部測定装置などにより位相比較信号ＸＯＲ２の変化を監視可能なようにしておく。

上記の状態のもと、まず、外部測定クロックＥＸＴと動作クロックＣＬＫ１とについては同じタイミングで入力させる。図１７では、時刻Ｔ０において動作クロックＣＬＫ１と波線の外部測定クロックＥＸＴの両者の立ち上がりエッジが得られている状態により示している。

このとき、動作クロックＣＬＫ２は、図示するように、外部測定クロックＥＸＴに対してちょうど伝搬時間ｔｉｇだけ遅延していることになる。すなわち位相差が存在している。この位相差が存在している状態では、上記構成の伝搬時間測定回路４００は、図示するように位相比較信号ＸＯＲ２として「Ｌ」を出力する。そこで続いては、これまで動作クロックＣＬＫ１と同じタイミングで入力させていた外部測定クロックＥＸＴを、例えば遅延させていくようにしてその入力タイミングを変化させていく。そしてこの状態のもと、位相比較信号ＸＯＲ２が「Ｌ」から「Ｈ」に反転するタイミングを特定する。図における時刻Ｔ１として示すように、この位相比較信号ＸＯＲ２が「Ｌ」から「Ｈ」に反転するタイミングに対応して外部測定クロックＥＸＴと動作クロックＣＬＫ２は同位相になる。

上記したことによれば、伝搬時間ｔｉｇを求めるためには次のようにすればよい。すなわち、例えば外部測定クロックＥＸＴを動作クロックＣＬＫ１と同じタイミングで入力させていたときと、位相比較信号ＸＯＲ２が「Ｌ」から「Ｈ」に反転する状態のときの、外部測定クロックＥＸＴの位相差に応じた時間を求める。このようにして求めた時間がすなわち伝搬時間ｔｉｇとなる。

次にアクセス時間ｔＡＣの測定にあたっては、先の第７の実施の形態の場合と同様に、メモリ部１４０からのデータ読み出しを実行させてデータ出力バンプ１５１に出力データＤｏｕｔを出力させるようにする。そして、外部測定クロックＥＸＴのタイミングをずらしていきながら位相一致タイミングとなる時刻Ｔ４の実時間を特定する。

この場合には、まず、動作クロックＣＬＫ１が立ち上がる時刻Ｔ２から上記の位相一致タイミングである時刻Ｔ４までによる仮特定期間ｔＡＣ＿ｍｓの実時間長が求められる。この仮特定期間ｔＡＣ＿ｍｓは、時刻Ｔ２乃至時刻Ｔ３に対応する伝搬時間ｔｉｇと、時刻Ｔ３乃至Ｔ４による実のアクセス時間とから成る。そこで、続いては、この仮特定期間ｔＡＣ＿ｍｓの実時間長から、先に測定した伝搬時間ｔｉｇを減算する。これにより、正確なアクセス時間ｔＡＣを求めるようにする。

＜９．第１の変形例＞
図１８は、本発明の実施の形態における第１の変形例を示している。なお、この図において、例えば図２と同一部分には同一符号を付して説明を省略する。

これまでの各実施の形態では、例えば回路の図示及び説明を簡単なものとすることなどの便宜上、データ入力バンプ１１２とデータ出力バンプ１５１とを個別に設ける構成を例に挙げていた。しかし、本発明の実施の形態の半導体回路装置としては、データ入力バンプとデータ出力バンプとを共用する構成も採ることができる。図１８は、本発明の実施の形態として、データ入力バンプとデータ出力バンプとを共有した構成例を示している。

この図において、例えばクロック入力パッド１０１、クロック入力バンプ１１１、セレクタ１２１、測定クロック生成回路２００から成る、動作クロックＣＬＫ１、ＣＬＫ２、測定クロックＣＬＫ３に対応する信号経路については、図２と同様となる。ただし、この図では、パッド入出力回路１３０において動作クロックＣＬＫ１が入力される回路としてバッファ１３１が示されている。また、この場合においては、例えばセレクタ１２１から出力された動作クロックＣＬＫ２がメモリ部１４０を介することなくバンプ対応回路部１５０に入力される点が図２とは異なっている。

また、データの入出力に関する信号経路としては、まず、パッド入出力回路１３０においてスリーステートバッファ１３２、１３３が設けられる。スリーステートバッファ１３２は、データ書き込みモード時においてオンとなるように制御され、データ入出力パッド１０２に入力された書き込みデータを通過させる。また、スリーステートバッファ１３３は、データ読みだしモード時においてオンとなるように制御され、バンプ対応回路部１５０内のフリップフロップ１５２から出力される読み出しデータを通過させてデータ入出力パッド１０２に出力する。

また、バンプ対応回路部１５０においては、図２のデータ出力バンプ１５１に代えて、書き込みデータの入力と読み出しデータの出力が行われるデータ入出力バンプ１５１Ａが設けられる。そのうえで、図２のバンプ対応回路部１５０の構成に対して、さらに書き込みデータの信号用のスリーステートバッファ１５３Ａ、フリップフロップ１５２Ａが設けられる。また、この場合のバッファ１５３もスリーステートバッファにより形成される。

スリーステートバッファ１５３は、データ書き込みモード時にはオフで、データ読み出しモード時においてオンとなるように制御される。一方のスリーステートバッファ１５３Ａは、データ書き込みモード時にオンで、データ読み出しモード時においてオフとなるように制御される。これにより、データ読み出しモード時におけるバンプ対応回路部１５０は、図２と等価の回路を形成する。すなわち、本発明の実施の形態に対応するアクセス時間ｔＡＣを測定するための回路構成が得られる。

ただし、この図のセレクタ１６０はその一方の入力端子がメモリ部１４０のデータ信号線と接続され、他方の入力端子に対して比較結果信号ＸＯＲ１が入力されるようになっている。そこで、この回路構成でのアクセス時間ｔＡＣの測定に際しては、測定クロック生成回路２００から出力する測定クロックＣＬＫ３のタイミングを予め１つ設定しておく。そのうえで、メモリ部１４０からデータを読み出させてセレクタ１６０からバンプ対応回路部１５０に出力させる。そして、このメモリ部１４０からデータを出力させた次の動作クロックタイミングに対応してセレクタ１６０により比較結果信号ＸＯＲ１を選択させる。これにより、比較結果信号ＸＯＲ１は、フリップフロップ１５２からバッファ１３３を介してデータ入出力パッド１０２に出力される。例えばこの行程を、異なる測定クロックＣＬＫ３のタイミングに設定していきながら繰り返すことにより位相一致タイミングを特定する。このようにしてデータ入力とデータ出力のバンプが共有される構成であっても本発明の実施の形態としてのアクセス時間ｔＡＣを測定することができる。

また、データ書き込みモード時のバンプ対応回路部１５０においては、スリーステートバッファ１５３Ａがオン、バッファ１５３がオフとなる。これにより、データ入出力バンプ１５１Ａから入力された書き込みのための入力データＤｉｎをフリップフロップ１５２Ａ経由でメモリ部１４０に入力させることのできる信号経路が形成される。フリップフロップ１５２Ａは、入力データＤｉｎがデータ入出力バンプ１５１Ａからメモリ部１４０のメモリアレイに到達するまでの信号経路において、例えば初段に位置するフリップフロップである。

＜１０．第２の変形例＞
図１９は、本発明の実施の形態における第２の変形例を示している。なお、この図において、例えば図１８と同一部分には同一符号を付して説明を省略する。図１９の構成では、バンプ対応回路部１５０のフリップフロップ１５４の信号入力端子とクロック入力端子に入力される信号が、図１８の場合とは逆になっている。すなわち、信号入力端子に対して測定クロック生成回路２００からの測定クロックＣＬＫ３を入力し、クロック入力端子に対してデータ入出力バンプ１５１Ａからの出力データＤｏｕｔを入力している。

この場合にはフリップフロップ１５４のクロック入力端子に入力される出力データＤｏｕｔの信号のタイミングが固定であるのに対して、信号入力端子に入力される測定クロックＣＬＫ３のタイミングが変更されることになる。従って、相対的にみれば、先の各実施の形態と同様に、フリップフロップ１５４の出力信号は、測定クロックＣＬＫ３に出力データＤｏｕｔを同期させて出力されたものと同じになる。よって、このようにしてフリップフロップ１５４のクロックと信号の入力を入れ替えたとしても、結果的に得られる動作に変りはなく、本発明の実施の形態としてのアクセス時間ｔＡＣの測定は問題なく行える。また、このフリップフロップ１５４のクロックと信号の入力を入れ替えた構成は、先の各実施の形態のようにデータ入力バンプ１１２とデータ出力バンプ１５１とが個別に設けられる構成にも適用できる。

また、メモリなどとしての半導体回路装置においてはデータの書き込み、読み出しにデータストローブ信号（ＤＱＳ）を使用するものが知られている。これまでの各実施の形態および変形例の説明では、アクセス時間ｔＡＣを測定することを前提に説明してきた。しかし、上記各実施の形態および変形例の構成により、データストローブ信号についてのアクセス時間ｔＤＱＳＣＫについても測定することが可能である。アクセス時間ｔＡＣは、動作クロックＣＬＫ２が入力されてからデータ出力バンプ１５１に出力データＤｏｕｔが現れるまでの時間とされていた。これに対してアクセス時間ｔＤＱＳＣＫは、動作クロックＣＬＫ２が入力されてからデータ出力バンプ１５１にデータストローブ信号ＤＳＱが現れるまでの時間となる。

図２を例に挙げると、アクセス時間ｔＤＱＳＣＫの測定に際しては、例えばバンプ対応回路部１５０内のフリップフロップ１５２の信号入力端子に対して、メモリ部１４０からの読み出しデータに代えて、データストローブのイネーブル信号を入力させればよい。これにより、先に説明したアクセス時間ｔＡＣと同じ測定の仕方により、高い精度でアクセス時間ｔＤＱＳＣＫを測定できる。

また、例えば上記各実施の形態および変形例として示した構成を上記アクセス時間ｔＡＣ、ｔＤＱＳＣＫ以外のデータ出力に関するＡＣ特性の測定に適用することも考えられる。

また、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

１０１ クロック入力パッド
１０２ データ入出力パッド
１０５ モニタパッド
１０６ 外部入力パッド
１１１ クロック入力バンプ
１１２ データ入力バンプ
１３０ パッド入出力回路
１４０ メモリ部
１４４ フリップフロップ
１５０ バンプ対応回路部
１５１ データ出力バンプ
１８１ 反転信号出力回路
２００ 測定クロック生成回路
２０１ 定電流源バッファ
２０２ バッファ
２０３ 信号線
２１０ 遅延回路
２４０ リターンパス回路
２４２ 遅延回路
３００ リターンパス回路
４００ 伝搬時間測定回路

Claims (11)

1. 動作クロックが入力される動作クロック入力パッドと、
   入力される信号を遅延させて測定クロックを生成し、遅延時間を変更することによって前記測定クロックのタイミングを変化させる測定クロック生成部と、
   前記動作クロックに応じたタイミングで動作する機能回路部から出力されてデータ出力マイクロバンプにて得られる出力データと、前記測定クロック生成部によって生成されたタイミング可変の測定クロックとを比較して、前記出力データに対して前記測定クロックの位相が進んでいるのか遅れているのかを示す位相判定信号を生成する位相判定信号生成部と、
   前記位相判定信号生成部からの前記位相判定信号を出力する位相判定信号出力パッドと
   を具備する半導体回路装置。
2. 前記測定クロック生成部は、前記動作クロックを入力して前記測定クロックを生成する請求項１記載の半導体回路装置。
3. 前記測定クロック生成部は、前記動作クロックが反転するごとにそのレベルが可変の定電流の出力開始または停止を行う定電流出力部と、
   前記定電流出力部からの出力が時定数を有する信号線の配線を経由して得られる鋸歯状波の信号を入力し、この入力された信号を所定の閾値でクランプすることによって矩形波に整形した信号を前記測定クロックとして出力する信号整形部と
   を備える請求項２記載の半導体回路装置。
4. 前記測定クロック生成部から出力された測定クロックの信号を入力し、この入力された信号に対して、前記動作クロックが前記測定クロック生成部に入力されて前記測定クロックとして出力されるまでの時間と同じ遅延時間により遅延させることで、前記測定クロック生成部から出力される測定クロックをさらに前記遅延時間により遅延させたタイミングとなるリターン信号を生成するリターンパス回路部と、
   当該リターンパス回路部から出力される前記リターン信号の信号経路と接続されるリターン信号出力パッドと
   をさらに具備する請求項１記載の半導体回路装置。
5. 前記リターンパス回路部は、前記測定クロック生成部において備えられる所定部位と共有して構成される請求項４記載の半導体回路装置。
6. 前記リターンパス回路部は、前記測定クロック生成部が前記測定クロックを生成して出力しているときにはリターン信号を出力する動作を停止し、前記測定クロック生成部が前記測定クロックを生成して出力していないときに、前記データ出力マイクロバンプからの出力データの信号を入力し、この入力された信号を遅延させて前記リターン信号として出力する請求項５記載の半導体回路装置。
7. 前記測定クロック生成部は、
   入力されるトリガ信号が反転するごとに定電流の出力開始または停止を行う定電流出力部と、前記定電流出力部からの出力が時定数を有する信号線の配線を経由して得られる鋸歯状波の信号を入力し、当該入力された信号を所定の閾値でクランプすることによって矩形波に整形して前記測定クロックの生成タイミングを示すタイミング信号を生成する信号整形部とを含み、前記定電流出力部の出力する前記定電流のレベルがそれぞれの間では同じとなるようにして変更される複数のタイミング信号生成部と、
   前記動作クロックを入力して、前記複数のタイミング信号生成部ごとに応じて異なるタイミングの前記トリガ信号を生成するトリガ信号生成部と、
   前記複数のタイミング信号生成部から出力される前記タイミング信号に基づいて前記測定クロックを生成する最終測定クロック生成部と
   を備える請求項２記載の半導体回路装置。
8. 入力された前記動作クロックが前記測定クロック生成部に入力されるまでの信号経路における所定位置にて得られる信号を入力して、この入力された信号について、前記所定位置にて得られる信号が前記測定クロック生成部に入力されて前記測定クロックとして出力されるまでの時間と同じ遅延時間により遅延させることで、前記測定クロック生成部から出力される前記測定クロックと同じタイミングとなるリターン信号として出力するリターンパス回路部と、
   当該リターンパス回路部から出力される前記リターン信号の信号経路と接続されるリターン信号出力パッドと
   をさらに具備する請求項１記載の半導体回路装置。
9. 前記測定クロック生成部から出力される前記測定クロックが入力されるための測定クロック入力パッドをさらに具備し、
   前記位相判定信号生成部は、前記測定クロック入力パッドに入力された前記測定クロックを入力する
   請求項１記載の半導体回路装置。
10. 前記動作クロック入力パッドからの前記動作クロックと、前記測定クロック入力パッドからの前記測定クロックとの位相が一致しているか否かを示す位相比較信号を出力する位相比較部をさらに具備する請求項９記載の半導体回路装置。
11. 動作クロック入力パッドから動作クロックを入力させる動作クロック入力手順と、
    入力される信号を遅延させて測定クロックを生成する測定クロック生成部に設定する遅延時間を変更することによって前記測定クロックのタイミングを変化させる測定クロックタイミング変更手順と、
    前記動作クロックに応じたタイミングで動作する機能回路部から出力されてデータ出力マイクロバンプにて得られる出力データに対して前記測定クロックの位相が進んでいるかの遅れているのかを示すものとして前記位相判定信号生成部により生成される位相判定信号に基づいて、前記データ出力マイクロバンプにて得られる出力データと前記測定クロックとの位相一致タイミングを特定する位相一致タイミング特定手順と、
    前記動作クロックのタイミングと特定された前記位相一致タイミングとに基づいてアクセス時間を測定するアクセス時間測定手順と
    を具備する半導体回路装置の測定方法。

Images