JP2011211697A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011211697A
JP2011211697A JP2011049034A JP2011049034A JP2011211697A JP 2011211697 A JP2011211697 A JP 2011211697A JP 2011049034 A JP2011049034 A JP 2011049034A JP 2011049034 A JP2011049034 A JP 2011049034A JP 2011211697 A JP2011211697 A JP 2011211697A
Authority
JP
Japan
Prior art keywords
transistor
gate
function
voltage level
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011049034A
Other languages
English (en)
Other versions
JP5723635B2 (ja
JP2011211697A5 (ja
Inventor
Yoshimoto Kurokawa
義元 黒川
Takayuki Ikeda
隆之 池田
Munehiro Kamitsuma
宗広 上妻
Takeshi Aoki
健 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011049034A priority Critical patent/JP5723635B2/ja
Publication of JP2011211697A publication Critical patent/JP2011211697A/ja
Publication of JP2011211697A5 publication Critical patent/JP2011211697A5/ja
Application granted granted Critical
Publication of JP5723635B2 publication Critical patent/JP5723635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フォトセンサにおいて、入射光を正確に電気信号に変換することを目的の一とする。
【解決手段】フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、第２のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第３のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を放電する機能と、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第２のトランジスタ及び第３のトランジスタを非導通状態とする期間において、第２のトランジスタ及び第３のトランジスタのゲートに印加される電圧レベルを、第２のトランジスタ及び第３のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さくする。
【選択図】図３

Description

技術分野は、フォトセンサ及びその駆動方法に関する。また、フォトセンサを有する表示装置及びその駆動方法に関する。また、フォトセンサを有する半導体装置及びその駆動方法に関する。
近年、光を検出するセンサ（「フォトセンサ」ともいう）を搭載した表示装置が注目されている。フォトセンサを表示装置に設けることにより、表示画面が入力領域を兼ねる。一例として、画像取り込み機能を備えた表示装置が挙げられる（例えば、特許文献１を参照）。
また、フォトセンサを有する半導体装置として、ＣＣＤ方式のイメージセンサやＣＭＯＳ方式のイメージセンサなどが挙げられる。これらのイメージセンサは、例えば、デジタルスチルカメラや携帯電話などの電子機器に用いられている。
フォトセンサを搭載した表示装置では、まず、表示装置から光を発する。被検出物が存在する領域に入射した光は被検出物によって遮断され、一部の光が反射される。表示装置内の画素に設けられたフォトセンサが、被検出物から反射された光を検出することで、当該領域に被検出物が存在することを認識することができる。
また、フォトセンサを搭載した半導体装置では、被検出物から発せられる光もしくは被検出物で外光などが反射した光を、フォトセンサで直接検出もしくは光学レンズなどを用いて集光した後に検出する。
特開２００１−２９２２７６号公報
フォトセンサを搭載した半導体装置では、各画素に設けられたフォトセンサが光を検出して生成した電気信号を収集するため、各画素にトランジスタを用いた回路が設けられている。
しかしながら各画素に配置されるトランジスタは、しきい値電圧等の電気的特性のばらつきにより、入射光を正確に電気信号に変換することが難しい。
本発明の一態様は、フォトセンサにおいて、入射光を正確に電気信号に変換することができる半導体装置を提供することを課題の一とする。
本発明の一態様は、フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第２のトランジスタを介して第１のトランジスタのゲートに供給する機能を有し、第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第２のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第３のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を放電する機能と、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第４のトランジスタは、出力信号の読み出しを制御する機能を有し、第２のトランジスタ及び第３のトランジスタを非導通状態とする期間において、第２のトランジスタ及び第３のトランジスタのゲートに印加される電圧の電圧レベルは、各々第２のトランジスタ及び第３のトランジスタのソースの電圧レベル及びドレインの電圧レベルより小さい半導体装置である。
本発明の一態様は、フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第２のトランジスタを介して第１のトランジスタのゲートに供給する機能を有し、第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第２のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第３のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を放電する機能を有し、第４のトランジスタは、出力信号の読み出しを制御する機能を有し、第２のトランジスタ及び第３のトランジスタを非導通状態とする期間において、第２のトランジスタ及び第３のトランジスタのゲートに印加される電圧の電圧レベルは、フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さい半導体装置である。
本発明の一態様は、フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第２のトランジスタを介して第１のトランジスタのゲートに供給する機能を有し、第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第２のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第３のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を放電する機能と、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第４のトランジスタは、出力信号の読み出しを制御する機能を有し、第１のトランジスタのゲートに電気的に接続される、第２のトランジスタ及び第３のトランジスタの半導体層は、酸化物半導体で形成されており、第２のトランジスタ及び第３のトランジスタを非導通状態とする期間において、第２のトランジスタ及び第３のトランジスタのゲートに印加される電圧の電圧レベルは、第２のトランジスタ及び第３のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さい半導体装置である。
本発明の一態様は、フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第２のトランジスタを介して第１のトランジスタのゲートに供給する機能を有し、第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第２のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第３のトランジスタは、第１のトランジスタのゲートに蓄積された電荷を放電する機能を有し、第４のトランジスタは、出力信号の読み出しを制御する機能を有し、第１のトランジスタのゲートに電気的に接続される、第２のトランジスタ及び第３のトランジスタの半導体層は、酸化物半導体で形成されており、第２のトランジスタ及び第３のトランジスタを非導通状態とする期間において、第２のトランジスタ及び第３のトランジスタのゲートに印加される電圧の電圧レベルは、フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さい半導体装置である。
なお、半導体装置とは、半導体の性質を持つ物及びそれを有する物全般を指す。例えば、トランジスタを有する表示装置を単に半導体装置と呼ぶこともある。
フォトセンサにおいて、入射光を正確に電気信号に変換することができる半導体装置を提供することができる。
また、複数のフォトセンサの累積動作を同時に行うため、累積動作を短時間で行うことができ、高速で移動する被検出物に対しても、歪みの少ない画像を取得することができる。
また、累積動作を制御するトランジスタは、酸化物半導体を用いて形成されているため、オフ電流が極めて小さい。そのため、フォトセンサの数が増加し、選択動作に要する時間が長くなっても、入射光を正確に電気信号に変換することができる。したがって、高解像度の撮像が可能となる。
本発明の一形態における表示装置の一例を示す図。 本発明の一形態における表示装置の一例を示す図。 本発明の一形態におけるタイミングチャート図。 本発明の一形態におけるタイミングチャート図。 本発明の一形態におけるタイミングチャート図。 本発明の一形態におけるフォトセンサの一例を示す回路図。 本発明の一形態における半導体装置の一例を示す図。 トランジスタの電気特性を示す図。 本発明の一形態における半導体装置の一例を示す図。 本発明の一形態におけるタイミングチャート図。
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、フォトセンサを具備する半導体装置である表示装置の構成及び動作について、図１乃至図３を参照して説明する。なおフォトセンサを具備する表示装置は、光学式タッチセンサとして利用できる。
表示装置の構成について、図１を参照して説明する。表示パネル１００は、画素回路１０１、表示素子制御回路１０２及びフォトセンサ制御回路１０３を有する。
画素回路１０１は、行列方向にマトリクス状に配置された複数の画素１０４を有する。各々の画素１０４は、表示素子１０５とフォトセンサ１０６を有する。全ての画素１０４にフォトセンサを設けず、複数の画素毎に設けてもよい。また、画素１０４の外にフォトセンサを設けてもよい。
画素１０４の回路図について、図２を用いて説明する。画素１０４は、トランジスタ２０１（画素トランジスタともいう）、保持容量２０２及び液晶素子２０３を有する表示素子１０５と、受光素子であるフォトダイオード２０４、トランジスタ２０５（第１のトランジスタともいう）、トランジスタ２０６（第２のトランジスタともいう）、トランジスタ２０７（第３のトランジスタともいう）、トランジスタ２０８（第４のトランジスタともいう）を有するフォトセンサ１０６とを有する。
表示素子１０５において、トランジスタ２０１は、ゲートがゲート信号線２０９に、ソース又はドレインの一方がビデオデータ信号線２１０に、ソース又はドレインの他方が保持容量２０２の一方の電極と液晶素子２０３の一方の電極に接続されている。保持容量２０２の他方の電極と液晶素子２０３の他方の電極は一定の電圧レベルに保たれている。液晶素子２０３は、一対の電極と、該一対の電極の間に液晶層を含む素子である。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。
トランジスタ２０１は、保持容量２０２への電荷の注入もしくは放出を制御する機能を有する。例えば、ゲート信号線２０９に高レベルの電圧が印加されると、ビデオデータ信号線２１０の電圧レベルの電圧を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、液晶素子２０３に印加する電圧に相当する電荷を保持する機能を有する。液晶素子２０３に電圧を印加することで偏光方向が変化することを利用して、液晶素子２０３を透過する光の明暗（階調）を作ることで、画像表示が実現される。液晶素子２０３を透過する光には、光源（バックライト）によって表示装置の裏面から照射される光を用いる。
トランジスタ２０１は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特に、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることで、表示品質を高めることができる。
なお、ここでは、表示素子１０５が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等が挙げられる。なお本実施の形態の構成では、画素に表示素子１０５とフォトセンサ１０６を備えた光学式タッチセンサ（光学式タッチパネルともいう）の構成について示し説明しているが、画素から表示素子を除いた構成とすることもできる。この場合、フォトセンサが複数設けられた、イメージセンサとしての構成とすることができる。
フォトセンサ１０６において、フォトダイオード２０４は、一方の電極が配線２１１（グラウンド線ともいう）に、他方の電極がトランジスタ２０６のソース又はドレインの一方に接続されている。トランジスタ２０５は、ソース又はドレインの一方がフォトセンサ基準信号線２１２に、ソース又はドレインの他方がトランジスタ２０８のソース又はドレインの一方に接続されている。トランジスタ２０６は、ゲートがゲート信号線２１３に、ソース又はドレインの他方がトランジスタ２０５のゲート、及びトランジスタ２０７のソース又はドレインの一方に接続されている。トランジスタ２０７は、ゲートがフォトダイオードリセット信号線２１４に、ソース又はドレインの他方がフォトセンサ基準信号線２１２に接続されている。トランジスタ２０８は、ゲートがゲート信号線２１５に、ソース又はドレインの他方がフォトセンサ出力信号線２１６に接続されている。
フォトダイオード２０４は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特に、入射光から生成される電気信号の割合（量子効率）を向上させるために、結晶欠陥の少ない単結晶半導体（例えば単結晶シリコン）を用いることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。
トランジスタ２０５は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ２０５は、フォトダイオード２０４からトランジスタ２０６を介して供給される電荷をゲートが接続されたノードに蓄積し、蓄積された電荷を出力信号に変換する機能を有する。そのため、単結晶半導体を用い、移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。
トランジスタ２０６は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ２０６は、トランジスタ２０６の導通または非導通を制御することにより、トランジスタ２０５のゲートの電荷を保持する機能を有する。そのため、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることが好ましい。
トランジスタ２０７は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ２０７は、トランジスタ２０７の導通または非導通を制御することにより、トランジスタ２０５のゲートの電荷を放電する機能、及びゲートの電荷を保持する機能を有する。そのため、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることが好ましい。
トランジスタ２０８は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ２０８は、フォトセンサ出力信号線２１６にトランジスタ２０５の出力信号を供給する機能を有するため、単結晶半導体を用い、移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。
表示素子制御回路１０２は、表示素子１０５を制御するための回路であり、ビデオデータ信号線などの信号線（「ソース信号線」ともいう。）を介して表示素子１０５に信号を入力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう。）を介して表示素子１０５に信号を入力する表示素子駆動回路１０８を有する。例えば、走査線側の表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、信号線側の表示素子駆動回路１０７は、選択された行の画素が有する表示素子に任意のレベルの電圧を与える機能を有する。なお、走査線側の表示素子駆動回路１０８によりゲート信号線に高レベルの電圧を印加された表示素子１０５では、トランジスタが導通状態となり、信号線側の表示素子駆動回路１０７によりビデオデータ信号線に与えられる電圧レベルの電圧が供給される。
フォトセンサ制御回路１０３は、フォトセンサ１０６を制御するための回路であり、フォトセンサ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路１０９と、走査線側のフォトセンサ駆動回路１１０を有する。
フォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ１０６に対して、後述するリセット動作と累積動作と選択動作とを行う機能を有する。
また、フォトセンサ読み出し回路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナログ信号であるフォトセンサ１０６の出力を、ＯＰアンプを用いてアナログ信号のまま表示パネル外部に取り出す。もしくは、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから表示パネル外部に取り出す。
フォトセンサ読み出し回路１０９を構成するプリチャージ回路について、図２を用いて説明する。図２において、画素１列分のプリチャージ回路２００は、トランジスタ２１７、プリチャージ信号線２１８から構成される。なお、プリチャージ回路２００の後段に、ＯＰアンプやＡ／Ｄ変換回路を接続して、フォトセンサ読み出し回路１０９を構成することができる。
プリチャージ回路２００では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ出力信号線の電圧レベルを基準電圧レベルに設定する。図２では、プリチャージ信号線２１８をＨレベル（以下、”Ｈ”と略記）とし、トランジスタ２１７を導通させることで、フォトセンサ出力信号線２１６の電圧レベルを基準電圧レベル（ここでは低電圧レベルとする）に設定することができる。なお、フォトセンサ出力信号線２１６の電圧レベルを安定させるために、フォトセンサ出力信号線２１６に保持容量を設けることも有効である。なお、基準電圧レベルは、高電圧レベルとする構成とすることができる。この場合、トランジスタ２１７は、図２と逆極性とし、プリチャージ信号線２１８をＬレベル（以下、”Ｌ”と略記）とすることで、フォトセンサ出力信号線２１６の電圧レベルを基準電圧レベルに設定することができる。
なお、本実施の形態におけるＨレベル、及びＬレベルの電圧レベルとは、それぞれ、高電源電圧レベルに基づく電圧レベル、低電源電圧レベルに基づく電圧レベルに相当する。すなわち、Ｈレベルであれば、３Ｖ乃至２０Ｖの定電圧であり、Ｌレベルであれば、０Ｖ（基準電圧レベル、グラウンド電圧レベルともいう）の定電圧である。
次に、フォトセンサ１０６の動作について、図３のタイミングチャートを用いて説明する。図３において、信号３０１、信号３０２、信号３０３は、図２におけるゲート信号線２１３、リセット信号線２１４、ゲート信号線２１５の電圧レベルに相当する。また信号３０４Ａ乃至３０４Ｃは、トランジスタ２０５のゲートの電圧レベル（図２中のノード２１９の電圧レベル）に相当し、信号３０４Ａがフォトダイオード２０４に入射される光の照度が大きい場合（以下、照度大）、信号３０４Ｂがフォトダイオード２０４に入射される光の照度が中程度の場合（以下、照度中）、信号３０４Ｃがフォトダイオード２０４に入射される光の照度が小さい場合（以下、照度小）について表している。また、信号３０５Ａ乃至３０５Ｃは、フォトセンサ出力信号線２１６の電圧レベルに相当し、信号３０５Ａが照度大、信号３０５Ｂが照度中、信号３０５Ｃが照度小について表している。
期間Ａにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｈ”、リセット信号線２１４の電圧レベル（信号３０２）を０Ｖ未満の電圧レベル（以下”Ｌ２”と略記）、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｌ”、とする。次いで、期間Ｂにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｈ”、リセット信号線２１４の電圧レベル（信号３０２）を”Ｈ”、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｌ”、とする。その結果、フォトダイオード２０４が導通及びトランジスタ２０６が導通状態となり、ノード２１９の電圧レベル（信号３０４Ａ乃至３０４Ｃ）が”Ｈ”となる。このとき、フォトダイオード２０４には逆バイアスが印加される状態となる。また、プリチャージ信号線２１８の電圧レベルをＨレベルとすると、フォトセンサ出力信号線２１６の電圧レベル（信号３０５Ａ乃至信号３０５Ｃ）は”Ｌ”にプリチャージされる。以上、期間Ａ、期間Ｂがリセット動作期間となる。
なお、本明細書において、０Ｖ未満の電圧レベルとは、具体的には、トランジスタ２０６及びトランジスタ２０７のソースの電圧レベル及びドレインの電圧レベルより小さい電圧レベルのことをいう。本実施の形態では、トランジスタ２０６及びトランジスタ２０７のソース及びドレインの低電圧の側の電圧レベルは、グラウンド線の電圧レベルとなる０Ｖであり、所定の期間におけるゲート信号線２１３の電圧レベル、リセット信号線２１４の電圧レベルを、０Ｖ未満の電圧レベルと呼ぶことがある。また、トランジスタ２０６及びトランジスタ２０７のソース及びドレインの低電圧の側の電圧レベルは、図２に示す回路構成に基づいて、フォトダイオード２０４に接続された配線２１１の電圧レベル及びフォトセンサ基準信号線２１２の電圧レベルと換言することもできる。
次いで期間Ｃにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｈ”、リセット信号線２１４の電圧レベル（信号３０２）を”Ｌ２”、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｌ”、とする。その結果、フォトダイオード２０４への光照射による電流（以下、光電流という）により、ノード２１９の電圧レベル（信号３０４Ａ乃至３０４Ｃ）が低下し始める。フォトダイオード２０４は、入射光の光量の増加に応じて光電流が増加するので、入射光の光量に応じてノード２１９の電圧レベル（信号３０４Ａ乃至３０４Ｃ）は変化する。具体的には、入射光の光量が大きい信号３０４Ａでは、光電流が大きく増加することで、ノード２１９の電圧レベルである信号３０４Ａは、期間Ｃで大きく減少することとなる。また入射光の光量が小さい信号３０４Ｃでは、光電流がほとんど流れないことで、ノード２１９の電圧レベルである信号３０４Ｃは、期間Ｃでほとんど変化しないこととなる。また入射光の光量が中程度の信号３０４Ｂでは、光電流が信号３０４Ａと信号３０４Ｃでの中間程度に増加することで、ノード２１９の電圧レベルである信号３０４Ｂは、信号３０４Ａと信号３０４Ｃでの中間程度に減少することとなる。すなわち、フォトダイオード２０４は、入射光に応じてトランジスタ２０５のゲートに対し、トランジスタ２０６を介して、電荷を供給する機能を有している。そして、トランジスタ２０５のソースとドレイン間のチャネル抵抗が変化する。以上期間Ｃが累積動作期間となる。
次いで期間Ｄにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｌ２”、リセット信号線２１４の電圧レベル（信号３０２）を”Ｌ２”、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｌ”、とする。ノード２１９の電圧レベルである信号３０４Ａ乃至３０４Ｃは一定となる。ここで、期間Ｄでの信号３０４Ａ乃至３０４Ｃの電圧レベルは、前述の累積動作期間（期間Ｃ）中にフォトダイオード２０４の光電流の大きさにより決まる。すなわち、フォトダイオード２０４への入射光に応じてノード２１９に蓄積される電荷が変化する。なお、トランジスタ２０６及びトランジスタ２０７の半導体層には、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることにより、後の選択動作を行うまで、蓄積された電荷を一定に保つことができる。
次いで期間Ｅにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｌ２”、リセット信号線２１４の電圧レベル（信号３０２）を”Ｌ２”、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｈ”、とする。その結果、トランジスタ２０８が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信号線２１６とが、トランジスタ２０５とトランジスタ２０８とを介して導通する。すると、フォトセンサ出力信号線２１６の電圧レベル（信号３０５Ａ乃至３０５Ｃ）は、前述のフォトダイオード２０４への入射光に応じて上昇していく。なお、期間Ｅより前の期間で、プリチャージ信号線２１８の電圧レベルは”Ｈ”とし、フォトセンサ出力信号線２１６のプリチャージを終了しておく。ここで、フォトセンサ出力信号線２１６の電圧レベル（信号３０５Ａ乃至３０５Ｃ）が上昇する速さは、トランジスタ２０５のソースとドレイン間を流れる電流に依存する。すなわち、累積動作期間である期間Ｃ中にフォトダイオード２０４に照射されている入射光の光量に応じて変化する。以上、期間Ｅが選択動作期間である。
次いで期間Ｆにおいて、ゲート信号線２１３の電圧レベル（信号３０１）を”Ｌ２”、リセット信号線２１４の電圧レベル（信号３０２）を”Ｌ２”、ゲート信号線２１５の電圧レベル（信号３０３）を”Ｌ”、とする。その結果、トランジスタ２０８が非導通状態となり、フォトセンサ出力信号線２１６の電圧レベル（信号３０５Ａ乃至３０５Ｃ）は、一定値となる。ここで、一定値となる値は、フォトダイオード２０４に照射されている入射光の光量に応じて決まる．従って、フォトセンサ出力信号線２１６の電圧レベルを取得することで、累積動作中におけるフォトダイオード２０４への入射光の量を知ることができる。以上、期間Ｆが読み取り動作期間である。
以上説明したように、本実施の形態における半導体装置は、トランジスタ２０６の非導通状態の期間となる期間Ｄ、期間Ｅ、及び期間Ｆ、並びにトランジスタ２０７の非導通状態の期間となる期間Ａ、期間Ｄ、期間Ｅ、及び期間Ｆにおいて、トランジスタ２０６及びトランジスタ２０７のゲートに印加される電圧の電圧レベルを０Ｖ未満とすることを特徴とする。すなわち、トランジスタ２０６のゲートとソースの間に印加される電圧の電圧レベルをトランジスタ２０６のしきい値電圧以下、及びトランジスタ２０７のゲートとソースの間に印加される電圧の電圧レベルを、トランジスタ２０７のしきい値電圧以下となる電圧レベルとすることを特徴とする。その結果、トランジスタ２０５のゲートに保持された電荷を保持する機能を向上することができる。
より具体的にいえば、個々のフォトセンサの動作は、リセット動作と累積動作と選択動作と読み取り動作とを繰り返すことで実現される。上述したように、本実施の形態におけるトランジスタ２０６及びトランジスタ２０７は、非導通状態とする期間において、ゲートに印加される電圧の電圧レベルを０Ｖ未満とするものである。そのためトランジスタ２０６及びトランジスタ２０７の非導通状態をより確実に行うことができ、累積動作及び読み取り動作時にトランジスタ２０５のゲートに保持された電荷を保持する機能を向上することができる。またフォトセンサにおける入射光を正確に電気信号に変換できるといった機能を向上させることができる。さらにトランジスタ２０６及びトランジスタ２０７の半導体層を酸化物半導体を用いて形成し、オフ電流を極めて小さくする構成も好適である。当該構成により、フォトセンサにおける入射光をより正確に電気信号に変換できるといった機能を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、複数のフォトセンサを用いた場合の駆動方法について説明する。
まず、図４に示すタイミングチャートのような駆動方法を考える。図４において、信号４０１、信号４０２、信号４０３は、各々第１行、第２行、第３行のフォトセンサにおけるリセット信号線２１４の電位変化を示す信号である。また、信号４０４、信号４０５、信号４０６は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２１３の電位変化を示す信号である。また、信号４０７、信号４０８、信号４０９は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２１５の電位変化を示す信号である。期間４１０は、１回の撮像に要する期間である。また、期間４１１、期間４１２、期間４１３は、第２行のフォトセンサが、各々リセット動作、累積動作、選択動作を行っている期間である。このように、各行のフォトセンサを順に駆動していくことで、撮像が可能になる。
ここで、各行のフォトセンサにおける累積動作について、時間的なズレが生じていることがわかる。すなわち、各行のフォトセンサにおける撮像の同時性が損なわれる。そのため、撮像画像に歪みが生じることになる。特に、第１行から第３行の方向に高速に移動する被検出物に対しては、尾を引くように、拡大されたような形状の撮像画像になり、逆方向に移動する被検出物に対しては、縮小されたような形状の撮像画像になるなど、形状が歪みやすい。
各行のフォトセンサにおける累積動作に時間的なズレを生じさせないためには、各行のフォトセンサを順に駆動する周期を短くすることが有効である。しかしながら、この場合、フォトセンサの出力信号をＯＰアンプもしくはＡ／Ｄ変換回路で非常に高速度に取得する必要がある。したがって、消費電力の増大を招く。特に、高解像度の画像を取得する場合には、非常に困難となる。
そこで、図５に示すタイミングチャートのような駆動方法を提案する。図５において、信号５０１、信号５０２、信号５０３は、各々第１行、第２行、第３行のフォトセンサにおけるリセット信号線２１４の電位変化を示す信号である。また、信号５０４、信号５０５、信号５０６は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２１３の電位変化を示す信号である。また、信号５０７、信号５０８、信号５０９は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２１５の電位変化を示す信号である。期間５１０は、１回の撮像に要する期間である。また、期間５１１、期間５１２、期間５１３は、第２行のフォトセンサが、各々リセット動作（他の行でも共通）、累積動作（他の行でも共通）、選択動作を行っている期間である。
図５において、図４と異なるのは、全行のフォトセンサについて、リセット動作と累積動作とが共通の時間に行われ、累積動作終了後に累積動作とは非同期に、各行で順に選択動作を行う点である。累積動作を共通の期間にすることで、各行のフォトセンサにおける撮像の同時性が確保され、高速に移動する被検出物に対しても、歪みが少ない画像を容易に得ることができる。累積動作を共通にすることで、各フォトセンサのリセット信号線２１４の駆動回路を共通にすることができる。また、各フォトセンサのゲート信号線２１３の駆動回路も共通にすることができる。このように駆動回路を共通にすることは、周辺回路の削減や低消費電力化に有効である。さらに、選択動作を各行で順次行うことで、フォトセンサの出力信号を取得する際に、ＯＰアンプもしくはＡ／Ｄ変換回路の動作速度を遅くすることができる。その際、選択動作に要する合計の時間を、累積動作に要する時間より長くすることが好ましい。特に、高解像度の画像を取得する場合には、非常に有効である。
なお、図５では、各行のフォトセンサを順次駆動する駆動方法について、タイミングチャートを示したが、特定の領域における画像を取得するために、特定の行におけるフォトセンサのみを順次駆動する駆動方法も有効である。これにより、ＯＰアンプもしくはＡ／Ｄ変換回路の動作を軽減し、消費電力を低減しながら、必要な画像を取得することができる。また、数行おきにフォトセンサを駆動する駆動方法も有効である。すなわち、複数のフォトセンサの一部を駆動させる。これにより、ＯＰアンプもしくはＡ／Ｄ変換回路の動作を軽減し、消費電力を低減しながら、必要な解像度の画像を取得することができる。
以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサにおけるトランジスタ２０５のゲートの電圧レベルを一定に保つ必要がある。したがって、上記実施の形態で説明したように、トランジスタ２０７は、酸化物半導体を用いて形成され、オフ電流が極めて小さいことが好ましい。
以上のような形態とすることで、高速で移動する被検出物に対しても歪みが少なく、高解像度の撮像が実現でき、且つ低消費電力の表示装置又は半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、図２におけるフォトセンサ１０６の回路構成の変形例について説明する。
図６（Ａ）は、図２においてトランジスタ２０５のゲートに接続された、フォトセンサのリセット動作を制御するためのトランジスタ２０７を省略した構成を示している。図６（Ａ）の構成では、フォトセンサのリセット動作を行う際、配線２１１の電圧レベルを変化させることでトランジスタ２０５のゲートに蓄積された電荷の放電を行う構成とすればよい。
図６（Ｂ）は、図２におけるフォトセンサ１０６の構成においてトランジスタ２０５とトランジスタ２０８との接続関係を逆にした構成を示している。具体的には、トランジスタ２０５のソース又はドレインの一方がフォトセンサ出力信号線２１６に接続され、トランジスタ２０８のソース又はドレインの一方が、フォトセンサ基準信号線２１２に接続されている。
図６（Ｃ）は、図２におけるフォトセンサ１０６の構成においてトランジスタ２０８を省略した構成を示す。図６（Ｃ）の構成では、上記説明した図２、図６（Ａ）、（Ｂ）とは異なり、フォトセンサの選択動作及び読み取り動作を行う際、フォトセンサ基準信号線２１２の電圧レベルを変化させることでトランジスタ２０５のゲートに蓄積された電荷に応じた信号の変化を読み取る構成とすればよい。
図６（Ｃ）に示すフォトセンサ１０６の動作に関し、タイミングチャートを図１０に示す。図１０において、信号６０１、信号６０２、信号６０３は、図６（Ｃ）におけるゲート信号線２１３、リセット信号線２１４、フォトセンサ基準信号線２１２の電圧レベルに相当する。また信号６０４は、トランジスタ２０５のゲートの電圧レベルに相当し、フォトダイオード２０４に入射される光の照度が中程度の場合（以下、照度中）について表している。また、信号６０５は、フォトセンサ出力信号線２１６の電圧レベルについて表している。また、信号６０６は、図６（Ｃ）中のノード６１１の電圧レベルについて表している。
次いで図１０のタイミングチャートについて説明する。期間Ａにおいて、信号６０１と信号６０３の電圧レベルを”Ｈ”、信号６０２の電圧レベルを”Ｌ２”にする。そして期間Ｂにおいて、信号６０２の電圧レベルを”Ｈ”にすると、信号６０４の電圧レベルがリセットされ、信号６０５及び信号６０６の電圧レベルが上昇する。以上、期間Ａ、期間Ｂがリセット動作期間となる。次いで、期間Ｃにおいて、信号６０１の電圧レベルを”Ｌ２”にすると、信号６０６の電圧レベルが下降する。そして期間Ｄにおいて、信号６０２及び信号６０３の電圧レベルを”Ｌ２”にする。以上、期間Ｃ、期間Ｄが累積動作期間となる。次いで、期間Ｅにおいて、信号６０１と信号６０３の電圧レベルを”Ｈ”にすると、信号６０４と信号６０６との電圧レベルが同じ電圧レベルとなり、信号６０５ではフォトセンサの出力信号に応じて電圧レベルが変化する。以上期間Ｅが選択動作期間となる。そして期間Ｆにおいて、信号６０１と信号６０３の電圧レベルを”Ｌ２”にし、信号６０５の電圧レベルを読み取る。以上、期間Ｆが読み取り動作期間である。以上のようにして、図６（Ｃ）に示すフォトセンサ１０６を動作させればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、フォトセンサを有する半導体装置の構造及び作製方法について説明する。図７に半導体装置の断面図を示す。なお、表示装置を構成する場合も、以下の半導体装置を用いることができる。
図７では、絶縁表面を有する基板１００１上に、フォトダイオード１００２、トランジスタ１００３、及びトランジスタ１００４が設けられている。それぞれ、図２における、フォトダイオード２０４、トランジスタ２０５、及びトランジスタ２０６の断面図を示している。被検出物１２０１から発せられる光１２０２、被検出物１２０１で外光が反射した光１２０２、又は装置内部から発せられた光が被検出物１２０１で反射した光１２０２が、フォトダイオード１００２に入射される。基板１００１側の被検出物を撮像する構成としてもよい。
基板１００１は、絶縁性基板（例えばガラス基板又はプラスチック基板）、該絶縁性基板上に絶縁膜（例えば酸化珪素膜又は窒化珪素膜）を形成したもの、半導体基板（例えばシリコン基板）上に該絶縁膜を形成したもの、又は金属基板（例えばアルミニウム基板）上に該絶縁膜を形成したものを用いることができる。
フォトダイオード１００２は、横型接合タイプのｐｉｎダイオードであり、半導体膜１００５を有している。半導体膜１００５は、ｐ型の導電性を有する領域（ｐ層１０２１）と、ｉ型の導電性を有する領域（ｉ層１０２２）と、ｎ型の導電性を有する領域（ｎ層１０２３）とを有している。なお、フォトダイオード１００２は、ｐｎダイオードであっても良い。
横型接合タイプのｐｉｎダイオード又はｐｎダイオードは、ｐ型を付与する不純物と、ｎ型を付与する不純物とを、それぞれ半導体膜１００５の特定の領域に添加することで、形成することが出来る。
フォトダイオード１００２は、入射光から生成される電気信号の割合（量子効率）を向上させるために、結晶欠陥の少ない単結晶半導体（例えば単結晶シリコン）を用いて半導体膜１００５を形成することが好ましい。
トランジスタ１００３は、トップゲート型の薄膜トランジスタであり、半導体膜１００６、ゲート絶縁膜１００７、及びゲート電極１００８を有している。
トランジスタ１００３は、フォトダイオード１００２から供給される電荷を出力信号に変換する機能を有する。そのため、単結晶半導体（例えば単結晶シリコン）を用いて半導体膜１００６を形成し、移動度の高いトランジスタとすることが好ましい。
半導体膜１００５及び半導体膜１００６を、単結晶半導体を用いて形成する例を示す。単結晶半導体基板（例えば単結晶シリコン基板）の所望の深さに、イオン照射等を行い損傷領域を形成する。当該単結晶半導体基板と基板１００１とを絶縁膜を介して貼り合わせた後、損傷領域から単結晶半導体基板を分離して、基板１００１上に半導体膜を形成する。当該半導体膜をエッチングなどにより所望の形状に加工（パターニング）することで、半導体膜１００５及び半導体膜１００６を形成する。半導体膜１００５と半導体膜１００６を同一工程で形成することができるため、コストを低減できる。これにより、フォトダイオード１００２とトランジスタ１００３とは同一表面上に形成されることになる。
なお、半導体膜１００５及び半導体膜１００６は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体などを用いて形成することもできる。特に、単結晶半導体を用いることで移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。
ここで、フォトダイオード１００２の量子効率を向上させるため、半導体膜１００５を厚く形成することが好ましい。更に、トランジスタ１００３のＳ値等の電気特性を良好にするため、半導体膜１００６を薄く形成することが好ましい。この場合、半導体膜１００５は、半導体膜１００６より厚く形成すればよい。
また、図２におけるトランジスタ２０８についても、結晶性半導体を用い、移動度が高いトランジスタとすることが望ましい。トランジスタ１００３と同じ半導体材料を用いることで、トランジスタ１００３と同一工程で形成することができ、コストを低減できる。
なお、ゲート絶縁膜１００７は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層で形成する。プラズマＣＶＤ法又はスパッタリング法を用いて形成すればよい。
なお、ゲート電極１００８は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。
また、フォトダイオード１００２は、横型接合タイプとせずに、ｐ層、ｉ層、及びｎ層を積層させた構造を採用することもできる。また、トランジスタ１００３は、ボトムゲート型としてもよく、チャネルストップ構造又はチャネルエッチ構造とすることもできる。
なお、図９のように、フォトダイオード１００２の下部に遮光膜１３０１を設け、検出すべき光以外を遮る構成としてもよい。フォトダイオード１００２の上部に遮光膜を設けてもよい。その場合、フォトダイオード１００２が形成された基板１００１と対向する基板１３０２に遮光膜を設ければよい。
トランジスタ１００４は、ボトムゲート型の逆スタガ構造の薄膜トランジスタであり、ゲート電極１０１０、ゲート絶縁膜１０１１、半導体膜１０１２、電極１０１３、電極１０１４を有する。また、トランジスタ１００４上に絶縁膜１０１５を有する。なお、トランジスタ１００４は、トップゲート型としてもよい。
ここでトランジスタ１００４は、フォトダイオード１００２及びトランジスタ１００３の上方に絶縁膜１００９を介して形成されていることを特徴とする。このようにトランジスタ１００４をフォトダイオード１００２と異なる層に形成することで、フォトダイオード１００２の面積を拡大することが可能となり、フォトダイオード１００２の受光量を大きくすることができる。
また、トランジスタ１００４の一部又は全部が、フォトダイオード１００２のｎ層１０２３又はｐ層１０２１のいずれかと重なるように形成することが好ましい。フォトダイオード１００２の面積を拡大できるとともに、トランジスタ１００４とｉ層１０２２との重なりを極力小さくすることで効率よく受光を行うことができるからである。ｐｎダイオードの場合も、トランジスタ１００４とｐｎ接合部との重なりを小さくすることで効率よく受光を行うことができる。
トランジスタ１００４は、フォトダイオード１００２の出力信号をトランジスタ１００３のゲートに電荷として累積し、また、当該電荷を保持する機能を有する。そのため、酸化物半導体を用いて半導体膜１０１２を形成し、オフ電流が極めて低いトランジスタとすることが好ましい。
また、図２におけるトランジスタ２０７についても、酸化物半導体を用いたオフ電流が極めて低いトランジスタを用いることが望ましい。トランジスタ１００４と同じ半導体材料を用いることで、トランジスタ１００４と同一工程で形成することができ、コストを低減できる。なお、上記の各半導体素子について、薄膜半導体を用いても、バルク半導体を用いてもよい。
以下に、半導体膜１０１２を、酸化物半導体を用いて形成する例を示す。
トランジスタのオフ電流を大きくする要因として、酸化物半導体中に水素等の不純物（例えば水素、水、又は水酸基）が含まれていることが挙げられる。水素等は、酸化物半導体中でキャリアの供与体（ドナー）になる可能性があり、オフ状態においても電流を発生させる要因となる。すなわち、酸化物半導体中に水素等が多量に含まれていると、酸化物半導体がＮ型化されてしまう。
そこで、以下で示す作製方法は、酸化物半導体中の水素を極力低減し、且つ、構成元素である酸素の濃度を高くすることで、酸化物半導体を高純度化するものである。高純度化された酸化物半導体は、真性又は実質的に真性な半導体であり、オフ電流を小さくすることができる。
まず、絶縁膜１００９上に、酸化物半導体膜をスパッタリング法により形成する。
酸化物半導体膜のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５のターゲットを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２の組成比を有するターゲットを用いることもできる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いることもできる。
なお、酸化物半導体膜の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
酸化物半導体膜は、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。
酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。そして、酸化物半導体膜にエッチング等を行い、所望の形状に加工（パターニング）して半導体膜１０１２とする。
以上では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏを用いる例を示したが、その他にも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏ、Ｉｎ−Ｏ、Ｓｎ−Ｏ、又はＺｎ−Ｏなどを用いることができる。また、上記酸化物半導体膜はＳｉを含んでいてもよい。また、これらの酸化物半導体膜は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。
また、酸化物半導体膜として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏが挙げられる。
次に、酸化物半導体膜（半導体膜１０１２）に第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。
第１の加熱処理によって酸化物半導体膜（半導体膜１０１２）から水素、水、及び水酸基等の除去（脱水素化処理）を行うことができる。これらが酸化物半導体膜に含まれると、ドナーとなりトランジスタのオフ電流を増大させるため、第１の加熱処理による脱水素化処理は極めて有効である。
なお、第１の加熱処理は、電気炉を用いることができる。また、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって加熱してもよい。その場合、例えばＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。
ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができる。ＧＲＴＡ装置を用いることで、短時間で高温の加熱処理が可能となるため、特に有効である。
また、第１の加熱処理は、パターニングを行う前に行ってもよいし、電極１０１３及び電極１０１４を形成した後に行ってもよいし、絶縁膜１０１５を形成した後に行ってもよい。ただ、電極１０１３及び電極１０１４が第１の加熱処理によってダメージを受けることを避けるため、当該電極を形成する前に行うことが好ましい。
ここで、第１の加熱処理において、酸化物半導体に酸素欠損が生じてしまうおそれがある。そのため、第１の加熱処理の後に、酸化物半導体に酸素の導入（加酸化処理）を行い、構成元素である酸素の濃度を高くすることで、酸化物半導体の高純度化を行うことが好ましい。
加酸化処理の具体例としては、第１の加熱処理の後、連続して、窒素及び／又は酸素を含む雰囲気（たとえば、窒素：酸素の体積比＝４：１）中、又は酸素雰囲気中において、第２の加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。酸化物半導体膜中の酸素濃度を向上させ、高純度化することができる。第２の加熱処理の温度は、２００℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下とする。
また、加酸化処理の別の例としては、半導体膜１０１２上に接して酸化珪素膜等の酸化絶縁膜（絶縁膜１０１５）を形成し、第３の加熱処理を行う。この絶縁膜１０１５中の酸素が半導体膜１０１２に移動し、酸化物半導体の酸素濃度を向上させ、高純度化することができる。第３の加熱処理の温度は、２００℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下とする。なお、トップゲート型とした場合においても、半導体膜１０１２上部に接するゲート絶縁膜を、酸化珪素膜等で形成し、同様の加熱処理を行うことで、酸化物半導体を高純度化することができる。
以上のように、第１の加熱処理により脱水素化処理を行った後、第２の加熱処理又は第３の加熱処理により加酸化処理を行うことで、酸化物半導体膜を高純度化することができる。高純度化することで、酸化物半導体を真性又は実質的に真性とすることができ、トランジスタ１００４のオフ電流を低減することができる。
なお、絶縁膜１００９は、フォトダイオード１００２及びトランジスタ１００３上に、酸化珪素膜、窒化珪素膜等を用いて、単層又は積層で形成する。プラズマＣＶＤ法、スパッタリング法を用いて形成すればよい。ポリイミド等の樹脂膜を塗布法等により形成してもよい。
また、ゲート電極１０１０は、絶縁膜１００９上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。
また、ゲート絶縁膜１０１１は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層で形成する。プラズマＣＶＤ法又はスパッタリング法を用いて形成すればよい。
また、電極１０１３及び電極１０１４は、ゲート絶縁膜１０１１及び半導体膜１０１２上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、イットリウムなどの金属、これらを主成分とする合金材料、又は酸化インジウム等の導電性を有する金属酸化物等を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。ここで、電極１０１３は、ゲート絶縁膜１００７、絶縁膜１００９、ゲート絶縁膜１０１１に形成されたコンタクトホールを介して、フォトダイオード１００２のｎ層１０２３と接続されることが好ましい。
以下に、高純度化された酸化物半導体、及びそれを用いたトランジスタについて、詳細に説明する。
高純度化された酸化物半導体の一例としては、キャリア濃度が１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸化物半導体が挙げられる。
高純度化された酸化物半導体を用いたトランジスタは、シリコンを用いた半導体を有するトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。
トランジスタのオフ電流特性について、評価用素子（ＴＥＧとも呼ぶ）を用いて測定した結果を以下に示す。なお、ここでは、ｎチャネル型のトランジスタであるものとして説明する。
ＴＥＧには、Ｌ／Ｗ＝３μｍ／５０μｍ（膜厚ｄ：３０ｎｍ）のトランジスタを２００個並列に接続して作製されたＬ／Ｗ＝３μｍ／１００００μｍのトランジスタを設けた。その初期特性を図８に示す。ここでは、ＶＧを−２０Ｖ以上＋５Ｖ以下までの範囲で示している。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶＤという）を１Ｖまたは１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶＧという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩＤという）の変化特性、すなわちＶＧ−ＩＤ特性を測定した。
図８に示すように、チャネル幅Ｗが１００００μｍのトランジスタは、ＶＤが１Ｖ及び１０Ｖのいずれにおいても、オフ電流は１×１０−１３Ａ以下となっており、測定機（半導体パラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１００ｆＡ）以下となっている。このオフ電流値は、チャネル幅１μｍに換算すると、１０ａＡ／μｍに相当する。
なお、本明細書においてオフ電流（リーク電流ともいう）とは、ｎチャネル型のトランジスタでしきい値Ｖｔｈが正である場合、室温において−２０Ｖ以上−５Ｖ以下の範囲の任意のゲート電圧を印加したときにトランジスタのソース−ドレイン間を流れる電流のことを指す。なお、室温は、１５度以上２５度以下とする。本明細書に開示する酸化物半導体を用いたトランジスタは、室温において、単位チャネル幅（Ｗ）あたりの電流値が１００ａＡ／μｍ以下、好ましくは１ａＡ／μｍ以下、さらに好ましくは１０ｚＡ／μｍ以下である。
また、高純度の酸化物半導体を用いたトランジスタは温度特性が良好である。代表的には、−２５℃から１５０℃までの温度範囲におけるトランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんど見られない。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１００ 表示パネル
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
２００ プリチャージ回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ トランジスタ
２０９ ゲート信号線
２１０ ビデオデータ信号線
２１１ 配線
２１２ フォトセンサ基準信号線
２１３ ゲート信号線
２１４ リセット信号線
２１５ ゲート信号線
２１６ フォトセンサ出力信号線
２１７ トランジスタ
２１８ プリチャージ信号線
２１９ ノード
３０１〜３０５ 信号
４０１〜４０９ 信号
４１０〜４１３ 期間
５０１〜５０９ 信号
５１０〜５１３ 期間
６０１〜６０６ 信号
６１１ ノード
１００１ 基板
１００２ フォトダイオード
１００３ トランジスタ
１００４ トランジスタ
１００５ 半導体膜
１００６ 半導体膜
１００７ ゲート絶縁膜
１００８ ゲート電極
１００９ 絶縁膜
１０１０ ゲート電極
１０１１ ゲート絶縁膜
１０１２ 半導体膜
１０１３ 電極
１０１４ 電極
１０１５ 絶縁膜
１０２１ ｐ層
１０２２ ｉ層
１０２３ ｎ層
１２０１ 被検出物
１２０２ 光
１３０１ 遮光膜
１３０２ 基板

Claims (4)

  1. フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、
    前記フォトダイオードは、入射光に応じた電荷を前記第２のトランジスタを介して前記第１のトランジスタのゲートに供給する機能を有し、
    前記第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、
    前記第２のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第３のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を放電する機能と、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第４のトランジスタは、前記出力信号の読み出しを制御する機能を有し、
    前記第２のトランジスタ及び前記第３のトランジスタを非導通状態とする期間において、前記第２のトランジスタ及び前記第３のトランジスタのゲートに印加される電圧の電圧レベルは、前記第２のトランジスタ及び前記第３のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さいことを特徴とする半導体装置。
  2. フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、
    前記フォトダイオードは、入射光に応じた電荷を前記第２のトランジスタを介して前記第１のトランジスタのゲートに供給する機能を有し、
    前記第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、
    前記第２のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第３のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を放電する機能を有し、
    前記第４のトランジスタは、前記出力信号の読み出しを制御する機能を有し、
    前記第２のトランジスタ及び前記第３のトランジスタを非導通状態とする期間において、前記第２のトランジスタ及び前記第３のトランジスタのゲートに印加される電圧の電圧レベルは、前記フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さいことを特徴とする半導体装置。
  3. フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、
    前記フォトダイオードは、入射光に応じた電荷を前記第２のトランジスタを介して前記第１のトランジスタのゲートに供給する機能を有し、
    前記第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、
    前記第２のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第３のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を放電する機能と、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第４のトランジスタは、前記出力信号の読み出しを制御する機能を有し、
    前記第１のトランジスタのゲートに電気的に接続される、前記第２のトランジスタ及び前記第３のトランジスタの半導体層は、酸化物半導体で形成されており、前記第２のトランジスタ及び前記第３のトランジスタを非導通状態とする期間において、前記第２のトランジスタ及び前記第３のトランジスタのゲートに印加される電圧の電圧レベルは、前記第２のトランジスタ及び前記第３のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さいことを特徴とする半導体装置。
  4. フォトダイオード、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタを有し、
    前記フォトダイオードは、入射光に応じた電荷を前記第２のトランジスタを介して前記第１のトランジスタのゲートに供給する機能を有し、
    前記第１のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、
    前記第２のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を保持する機能を有し、
    前記第３のトランジスタは、前記第１のトランジスタのゲートに蓄積された電荷を放電する機能を有し、
    前記第４のトランジスタは、前記出力信号の読み出しを制御する機能を有し、
    前記第１のトランジスタのゲートに電気的に接続される、前記第２のトランジスタ及び前記第３のトランジスタの半導体層は、酸化物半導体で形成されており、前記第２のトランジスタ及び前記第３のトランジスタを非導通状態とする期間において、前記第２のトランジスタ及び前記第３のトランジスタのゲートに印加される電圧の電圧レベルは、前記フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さいことを特徴とする半導体装置。
JP2011049034A 2010-03-08 2011-03-07 半導体装置 Expired - Fee Related JP5723635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011049034A JP5723635B2 (ja) 2010-03-08 2011-03-07 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010050776 2010-03-08
JP2010050776 2010-03-08
JP2011049034A JP5723635B2 (ja) 2010-03-08 2011-03-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015068001A Division JP6050853B2 (ja) 2010-03-08 2015-03-30 半導体装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2011211697A true JP2011211697A (ja) 2011-10-20
JP2011211697A5 JP2011211697A5 (ja) 2014-02-13
JP5723635B2 JP5723635B2 (ja) 2015-05-27

Family

ID=44530821

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011049034A Expired - Fee Related JP5723635B2 (ja) 2010-03-08 2011-03-07 半導体装置
JP2015068001A Active JP6050853B2 (ja) 2010-03-08 2015-03-30 半導体装置の駆動方法
JP2016228787A Expired - Fee Related JP6289592B2 (ja) 2010-03-08 2016-11-25 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015068001A Active JP6050853B2 (ja) 2010-03-08 2015-03-30 半導体装置の駆動方法
JP2016228787A Expired - Fee Related JP6289592B2 (ja) 2010-03-08 2016-11-25 半導体装置

Country Status (5)

Country Link
US (2) US8976155B2 (ja)
JP (3) JP5723635B2 (ja)
KR (1) KR101898297B1 (ja)
TW (1) TWI525600B (ja)
WO (1) WO2011111490A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062819A (ja) * 2012-09-21 2014-04-10 Semiconductor Energy Lab Co Ltd 画像撮像装置
JP2015170859A (ja) * 2014-03-10 2015-09-28 ディーピーアイエックス リミテッド ライアビリティ カンパニー 放射を検知するためのフォトセンサアレイおよびそれを準備するための方法
JP2016054290A (ja) * 2014-09-02 2016-04-14 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2017085151A (ja) * 2013-04-10 2017-05-18 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
JP2020004922A (ja) * 2018-07-02 2020-01-09 セイコーエプソン株式会社 光電変換装置、電子機器および光電変換装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160295B (zh) * 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US10027896B2 (en) * 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
US11014194B2 (en) 2017-11-02 2021-05-25 Coherent, Inc. Laser material processing distance gauge
US10771725B1 (en) 2019-07-03 2020-09-08 Himax Imaging Limited Pixel circuit
CN112532899B (zh) * 2020-11-27 2023-06-30 京东方科技集团股份有限公司 光电转换电路、驱动方法、光电检测基板、光电检测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016243A (ja) * 2000-04-28 2002-01-18 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサー及びその製造方法
JP2005134809A (ja) * 2003-10-31 2005-05-26 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007129288A (ja) * 2005-11-01 2007-05-24 Sony Corp 物理量検出装置および撮像装置
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3734717B2 (ja) 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
CN100362659C (zh) * 2002-04-04 2008-01-16 索尼株式会社 固态成像装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
US7709777B2 (en) 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4336544B2 (ja) * 2003-07-18 2009-09-30 パナソニック株式会社 固体撮像装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3951994B2 (ja) 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
GB2439118A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008017288A (ja) * 2006-07-07 2008-01-24 Rohm Co Ltd 光電変換回路及びこれを用いた固体撮像装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
JP4974701B2 (ja) * 2007-02-21 2012-07-11 オリンパス株式会社 固体撮像装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8541731B2 (en) * 2008-06-10 2013-09-24 Shimadzu Corporation Solid-state image sensor
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016243A (ja) * 2000-04-28 2002-01-18 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサー及びその製造方法
JP2005134809A (ja) * 2003-10-31 2005-05-26 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007129288A (ja) * 2005-11-01 2007-05-24 Sony Corp 物理量検出装置および撮像装置
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062819A (ja) * 2012-09-21 2014-04-10 Semiconductor Energy Lab Co Ltd 画像撮像装置
JP2017085151A (ja) * 2013-04-10 2017-05-18 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
JP2015170859A (ja) * 2014-03-10 2015-09-28 ディーピーアイエックス リミテッド ライアビリティ カンパニー 放射を検知するためのフォトセンサアレイおよびそれを準備するための方法
JP2016054290A (ja) * 2014-09-02 2016-04-14 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2020004922A (ja) * 2018-07-02 2020-01-09 セイコーエプソン株式会社 光電変換装置、電子機器および光電変換装置の製造方法

Also Published As

Publication number Publication date
KR20130027012A (ko) 2013-03-14
US20150108556A1 (en) 2015-04-23
KR101898297B1 (ko) 2018-09-12
CN102792678A (zh) 2012-11-21
US8976155B2 (en) 2015-03-10
TW201203215A (en) 2012-01-16
WO2011111490A1 (en) 2011-09-15
TWI525600B (zh) 2016-03-11
JP5723635B2 (ja) 2015-05-27
JP2017055448A (ja) 2017-03-16
US20110215861A1 (en) 2011-09-08
JP6050853B2 (ja) 2016-12-21
JP2015180063A (ja) 2015-10-08
JP6289592B2 (ja) 2018-03-07
US9111836B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
JP6289592B2 (ja) 半導体装置
JP6718543B2 (ja) 半導体装置
JP6255068B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5723635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees