JP2011199029A - 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 - Google Patents
回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 Download PDFInfo
- Publication number
- JP2011199029A JP2011199029A JP2010064617A JP2010064617A JP2011199029A JP 2011199029 A JP2011199029 A JP 2011199029A JP 2010064617 A JP2010064617 A JP 2010064617A JP 2010064617 A JP2010064617 A JP 2010064617A JP 2011199029 A JP2011199029 A JP 2011199029A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- substrate
- semiconductor device
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】外部電極14が一面に設けられた半導体装置2と、前記外部電極14に対応する基板電極16を有する配線基板6と、前記外部電極14に対応する第1の貫通電極24を有する第1の絶縁基板と前記外部電極14に対応する第2の貫通電極28とを有する第2の絶縁基板とを有し、前記第1の貫通電極24と前記第2の貫通電極28が第1の半田を介して接続された中継基板22とを備え、前記外部電極14と前記第1の貫通電極24が、第2の半田34を介して接続され、前記基板電極14と前記第2の貫通電極28が、第3の半田36を介して接続され、前記第1の半田が、前記第2の半田34及び前記第3の半田36より低い融点を有し、且つ前記第2の半田34又は前記第3の半田36より薄い回路基板。
【選択図】図3
Description
まず、半導体装置を交換する場合の問題点を説明する。図1は、BGA型の半導体装置2を実装した回路基板4の部分断面図である。図1には、半導体装置2及びその近傍が図示されている。
図3は、上記問題を解決した本実施の形態の回路基板20の部分断面図である。図3には、半導体装置2及びその近傍が図示されている。
次に、上記回路基板20における半導体装置2の交換方法について説明する。図5及び6は、半導体装置2の交換方法を説明する工程断面図である。
次に、製造方法にしたがって、中継基板22の構造を詳しく説明する。
まず、図7(a)に示すように、厚さ0.035mmのCu箔42を片面に貼り付けた厚さ0.05mmのポリイミドフィルム44を準備する。このポリイミドフィルム44は、一辺が40mmの正方形である。
次に、製造方法にしたがって、本実施の形態の回路基板20の構造を詳しく説明する。
図13は、本実施の形態のパーソナルコンピュータ78の構成図である。
6・・・配線基板
14・・・外部電極
16・・・基板電極
20・・・回路基板
22・・・中継基板
24・・・第1の貫通電極
26・・・第1の絶縁基板
28・・・第2の貫通電極
30・・・第2の絶縁基板
32・・・第1の半田
34・・・第2の半田
36・・・第3の半田
38・・・部材
40・・・交換部材
78・・・パーソナルコンピュータ(電子機器)
Claims (7)
- 外部電極が一面に設けられた半導体装置と、
前記外部電極に対応する基板電極を有する配線基板と、
前記外部電極に対応する第1の貫通電極を有する第1の絶縁基板と、前記外部電極に対応する第2の貫通電極を有する第2の絶縁基板とを有し、前記第1の貫通電極と前記第2の貫通電極が第1の半田を介して接続された中継基板とを備え、
前記外部電極と前記第1の貫通電極が、第2の半田を介して接続され、
前記基板電極と前記第2の貫通電極が、第3の半田を介して接続され、
前記第1の半田が、前記第2の半田及び前記第3の半田より低い融点を有し、且つ前記第2の半田又は前記第3の半田より薄い回路基板。 - 請求項1に記載の回路基板において、
前記第1の絶縁基板及び前記第2の絶縁基板は、可撓性を有することを、
特徴とする回路基板。 - 請求項1又は2に記載の回路基板において、
前記第1の半田は、SnBi半田又はInSn半田であり、
前記第2の半田及び前記第3の半田は、SnAgCu半田であることを、
特徴とする回路基板。 - 外部電極が一面に設けられた半導体装置と、前記外部電極に対応する基板電極を有する配線基板の間に設けられる中継基板であって、
前記外部電極に対応する第1の貫通電極を有する第1の絶縁基板と、
前記外部電極に対応し、第1の半田を介して前記第1の貫通電極に接続された第2の貫通電極を有する第2の絶縁基板とを備え、
前記第1の半田より融点が高い第2の半田を介して、記第1の貫通電極が前記外部電極に接続され、前記第1の半田より融点が高い第3の半田を介して、前記第2の貫通電極が前記基板電極に接続され、前記第1の半田が、前記第2の半田又は第3の半田より薄い中継基板。 - 外部電極が一面に設けられた半導体装置と、前記外部電極に対応する基板電極を有する配線基板と、前記外部電極に対応する第1の貫通電極を有する第1の絶縁基板と前記外部電極に対応する第2の貫通電極を有する第2の絶縁基板とを有し前記第1の貫通電極と前記第2の貫通電極が第1の半田を介して接続された中継基板とを備え、 前記外部電極と前記第1の貫通電極が第2の半田を介して接続され、前記基板電極と前記第2の貫通電極が第3の半田を介して接続され、前記第1の半田が前記第2の半田及び前記第3の半田より低い融点を有し、且つ前記第2の半田又は前記第3の半田より薄い回路基板と、
前記回路基板に入力信号を供給する入力信号供給ユニットと、
前記回路基板の出力信号を受信して処理する出力信号処理ユニットとを、
有する電子機器。 - 外部電極が一面に設けられた半導体装置と、前記外部電極に対応する基板電極を有する配線基板と、前記外部電極に対応する第1の貫通電極を有する第1の絶縁基板と前記外部電極に対応する第2の貫通電極を有する第2の絶縁基板とを有し前記第1の貫通電極と前記第2の貫通電極が第1の半田を介して接続された中継基板とを備え、 前記外部電極と前記第1の貫通電極が第2の半田を介して接続され、前記基板電極と前記第2の貫通電極が第3の半田を介して接続され、前記第1の半田が前記第2の半田及び前記第3の半田より低い融点を有し、且つ前記第2の半田又は前記第3の半田より薄い回路基板の製造方法において、
前記中継基板を準備した後に、
前記第1の貫通電極と前記外部電極を前記第2の半田を介して接続し、前記第2の貫通電極と前記基板電極を前記第3の半田を介して接続する回路基板の製造方法。 - 外部電極が一面に設けられた半導体装置と、前記外部電極に対応する基板電極を有する配線基板と、前記外部電極に対応する第1の貫通電極を有する第1の絶縁基板と前記外部電極に対応する第2の貫通電極を有する第2の絶縁基板とを有し前記第1の貫通電極と前記第2の貫通電極が第1の半田を介して接続された中継基板とを備え、 前記外部電極と前記第1の貫通電極が第2の半田を介して接続され、前記基板電極と前記第2の貫通電極が第3の半田を介して接続され、前記第1の半田が前記第2の半田及び前記第3の半田より低い融点を有し、且つ前記第2の半田又は前記第3の半田より薄い回路基板の半導体装置の交換方法であって、
前記第1の半田の融点より高く且つ前記第2の半田及び前記第3の半田の融点より低い温度に前記半導体装置を加熱して、前記半導体装置と前記第1の絶縁基板とを有する部材を前記配線基板から取り外す第1の工程と、
前記第1の工程の後、前記部材の交換対象の部材の貫通電極と前記第2の貫通電極を接続する第2工程とを有する
半導体装置の交換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064617A JP5407967B2 (ja) | 2010-03-19 | 2010-03-19 | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064617A JP5407967B2 (ja) | 2010-03-19 | 2010-03-19 | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199029A true JP2011199029A (ja) | 2011-10-06 |
JP5407967B2 JP5407967B2 (ja) | 2014-02-05 |
Family
ID=44876871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064617A Expired - Fee Related JP5407967B2 (ja) | 2010-03-19 | 2010-03-19 | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407967B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058506A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
CN108428685A (zh) * | 2017-01-27 | 2018-08-21 | 丰田自动车株式会社 | 半导体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307225A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | プリント基板 |
JP2001119113A (ja) * | 1999-10-20 | 2001-04-27 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2002100711A (ja) * | 2000-09-25 | 2002-04-05 | Oki Electric Ind Co Ltd | 半導体装置パッケージの実装構造、実装方法及び改修方法 |
JP2003152007A (ja) * | 2001-11-12 | 2003-05-23 | Hitachi Ltd | バンプ形成方法および半導体装置の実装構造体 |
JP2007281172A (ja) * | 2006-04-06 | 2007-10-25 | Alps Electric Co Ltd | 電子部品実装構造及びその製造方法 |
JP2009105095A (ja) * | 2007-10-19 | 2009-05-14 | Advantest Corp | デバイス及び装置 |
JP2010045246A (ja) * | 2008-08-14 | 2010-02-25 | Fujitsu Ltd | 基板ユニットとその製造方法 |
-
2010
- 2010-03-19 JP JP2010064617A patent/JP5407967B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307225A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | プリント基板 |
JP2001119113A (ja) * | 1999-10-20 | 2001-04-27 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2002100711A (ja) * | 2000-09-25 | 2002-04-05 | Oki Electric Ind Co Ltd | 半導体装置パッケージの実装構造、実装方法及び改修方法 |
JP2003152007A (ja) * | 2001-11-12 | 2003-05-23 | Hitachi Ltd | バンプ形成方法および半導体装置の実装構造体 |
JP2007281172A (ja) * | 2006-04-06 | 2007-10-25 | Alps Electric Co Ltd | 電子部品実装構造及びその製造方法 |
JP2009105095A (ja) * | 2007-10-19 | 2009-05-14 | Advantest Corp | デバイス及び装置 |
JP2010045246A (ja) * | 2008-08-14 | 2010-02-25 | Fujitsu Ltd | 基板ユニットとその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058506A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
CN108428685A (zh) * | 2017-01-27 | 2018-08-21 | 丰田自动车株式会社 | 半导体装置 |
CN108428685B (zh) * | 2017-01-27 | 2019-09-03 | 丰田自动车株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5407967B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100996914B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
US7670939B2 (en) | Semiconductor chip bump connection apparatus and method | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
JP2006186321A (ja) | 回路基板の製造方法及び電子部品実装構造体の製造方法 | |
JP2010098278A (ja) | ラウンド型半田バンプを有するプリント基板およびその製造方法 | |
JP2017092094A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP2006344789A (ja) | 電子回路モジュール及び半導体パッケージ | |
JP2015226046A (ja) | 半導体装置、半導体装置の製造方法、電子機器 | |
JP5407967B2 (ja) | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 | |
JP2018186121A (ja) | 半導体パッケージ基板、半導体パッケージ、および半導体装置 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP4561193B2 (ja) | 印刷配線板及び半導体装置 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP2001077518A (ja) | 電子部品実装プリント基板および電子部品取り外し方法 | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2001060638A (ja) | 半導体装置 | |
JP7087369B2 (ja) | 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法 | |
JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
JP5359993B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |