JP2001119113A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001119113A JP2001119113A JP29798399A JP29798399A JP2001119113A JP 2001119113 A JP2001119113 A JP 2001119113A JP 29798399 A JP29798399 A JP 29798399A JP 29798399 A JP29798399 A JP 29798399A JP 2001119113 A JP2001119113 A JP 2001119113A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- connection
- semiconductor device
- substrate
- connection electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 基板一枚毎の取り外しを可能とし、部品交換
等の補修作業を効率的に行えるようにすることを課題と
する。 【解決手段】 片面又は両面に接続用電極４Ａ、４Ｂ、
５Ｂ、５Ｃを有すると共に半導体チップ１１等の電子部
品１０を実装した複数の実装基板２Ａ、２Ｂ、２Ｃを両
面に接続用電極７Ｄ、７Ｅ、８Ｄ、８Ｅを有する中間基
板６Ｄ、６Ｅを介して積層接続した半導体装置１であっ
て、各基板間の接続用電極同士を融点の異なる導電性且
つ熱溶融性を有する接続材料９Ａ、９Ｂ、９Ｃ、９Ｄ、
９Ｅによって接続した。
等の補修作業を効率的に行えるようにすることを課題と
する。 【解決手段】 片面又は両面に接続用電極４Ａ、４Ｂ、
５Ｂ、５Ｃを有すると共に半導体チップ１１等の電子部
品１０を実装した複数の実装基板２Ａ、２Ｂ、２Ｃを両
面に接続用電極７Ｄ、７Ｅ、８Ｄ、８Ｅを有する中間基
板６Ｄ、６Ｅを介して積層接続した半導体装置１であっ
て、各基板間の接続用電極同士を融点の異なる導電性且
つ熱溶融性を有する接続材料９Ａ、９Ｂ、９Ｃ、９Ｄ、
９Ｅによって接続した。
Description
【０００１】
【発明の属する技術分野】本発明は新規な半導体装置及
び半導体装置の製造方法に関する。詳しくは、複数の実
装基板を積層接続した半導体装置に関し、基板一枚毎の
取り外しを可能とし、部品交換等の補修作業を効率的に
行えるようにする技術に関する。
び半導体装置の製造方法に関する。詳しくは、複数の実
装基板を積層接続した半導体装置に関し、基板一枚毎の
取り外しを可能とし、部品交換等の補修作業を効率的に
行えるようにする技術に関する。
【０００２】
【従来の技術】電子部品の実装において、基板表面に電
子部品を平面的に配置して、これ以上高密度に実装する
ことは非常に困難な実状になってきている。
子部品を平面的に配置して、これ以上高密度に実装する
ことは非常に困難な実状になってきている。
【０００３】そこで、電子部品を高さ方向に実装するな
どして、従来の平面的な部品配置から３次元的に電子部
品を配置することによってさらに高密度な実装を行うと
いう考え方がある。
どして、従来の平面的な部品配置から３次元的に電子部
品を配置することによってさらに高密度な実装を行うと
いう考え方がある。
【０００４】例えば、特公平７−１０７９５４号公報に
記載されたものがあり、これは、半導体ディバイスチッ
プを実装した基板（マザー配線チップ）を配線チップを
介して複数枚積層するというものである。
記載されたものがあり、これは、半導体ディバイスチッ
プを実装した基板（マザー配線チップ）を配線チップを
介して複数枚積層するというものである。
【０００５】これによって、半導体ディバイスチップを
同種及び異種を問わず実装することができるようにな
り、さらに、各半導体ディバイスチップの良否の検査が
可能となり、不良のチップの交換もできるようになると
いうものである。
同種及び異種を問わず実装することができるようにな
り、さらに、各半導体ディバイスチップの良否の検査が
可能となり、不良のチップの交換もできるようになると
いうものである。
【０００６】
【発明が解決しようとする課題】ところで、上記した従
来の半導体装置にあっては、実装技術において非常に重
要なリペア技術の観点ではあまり検討が為されていない
という問題がある。すなわち、基板と配線チップとの全
接続部分を全て同じ種類の半田を使用して行った場合
は、加熱をした際に全ての接続部分の半田が溶融してし
まうので、基板を取り外す際にリペアを必要とする１枚
だけでなく、外す必要の無い層の基板が位置ずれを起こ
したり或いは外れてしまうという問題がある。
来の半導体装置にあっては、実装技術において非常に重
要なリペア技術の観点ではあまり検討が為されていない
という問題がある。すなわち、基板と配線チップとの全
接続部分を全て同じ種類の半田を使用して行った場合
は、加熱をした際に全ての接続部分の半田が溶融してし
まうので、基板を取り外す際にリペアを必要とする１枚
だけでなく、外す必要の無い層の基板が位置ずれを起こ
したり或いは外れてしまうという問題がある。
【０００７】そこで、本発明は、基板一枚毎の取り外し
を可能とし、部品交換等の補修作業を効率的に行えるよ
うにすることを課題とする。
を可能とし、部品交換等の補修作業を効率的に行えるよ
うにすることを課題とする。
【０００８】
【課題を解決するための手段】本発明半導体装置は、上
記した課題を解決するために、各基板間の接続用電極同
士を融点の異なる導電性且つ熱溶融性を有する接続材料
によって接続したものである。
記した課題を解決するために、各基板間の接続用電極同
士を融点の異なる導電性且つ熱溶融性を有する接続材料
によって接続したものである。
【０００９】従って、本発明半導体装置にあっては、加
熱温度を順次高くしていくことによって、基板を一枚毎
に順次取り外すことができ、全層の部品に対して正確に
補修作業を行うことができる。
熱温度を順次高くしていくことによって、基板を一枚毎
に順次取り外すことができ、全層の部品に対して正確に
補修作業を行うことができる。
【００１０】また、別の本発明半導体装置は、上記した
課題を解決するために、中間基板の２つの面に形成され
た接続用電極をそれぞれ性質の異なる材料によって実装
基板の接続用電極と接続したものである。
課題を解決するために、中間基板の２つの面に形成され
た接続用電極をそれぞれ性質の異なる材料によって実装
基板の接続用電極と接続したものである。
【００１１】従って、別の本発明半導体装置にあって
は、他方の基板が中間基板と接続された状態で一方の基
板を中間基板から取り外すことが可能になり、補修作業
の工程を短縮することができる。
は、他方の基板が中間基板と接続された状態で一方の基
板を中間基板から取り外すことが可能になり、補修作業
の工程を短縮することができる。
【００１２】さらに、本発明半導体装置の製造方法は、
上記した課題を解決するために、実装基板の片面又は両
面に接続用電極を形成すると共に各実装基板の間に両面
に接続用電極を有する中間基板を介挿し、各基板間の接
続用電極同士を融点の異なる導電性且つ熱溶融性を有す
る接続材料によって接続するようにしたものである。
上記した課題を解決するために、実装基板の片面又は両
面に接続用電極を形成すると共に各実装基板の間に両面
に接続用電極を有する中間基板を介挿し、各基板間の接
続用電極同士を融点の異なる導電性且つ熱溶融性を有す
る接続材料によって接続するようにしたものである。
【００１３】従って、本発明半導体装置の製造方法にあ
っては、加熱温度を順次高くしていくことによって、基
板を一枚毎に順次取り外すことができ、全層の部品に対
して正確に補修作業を行うことができる。
っては、加熱温度を順次高くしていくことによって、基
板を一枚毎に順次取り外すことができ、全層の部品に対
して正確に補修作業を行うことができる。
【００１４】さらにまた、別の本発明半導体装置の製造
方法は、上記した課題を解決するために、実装基板の接
続される側の面に接続用電極を形成し、両面に接続用電
極を有する中間基板を上記２枚の実装基板の間に介挿
し、中間基板の２つの面に形成された接続用電極をそれ
ぞれ性質の異なる材料によって実装基板の接続用電極と
接続するようにしたものである。
方法は、上記した課題を解決するために、実装基板の接
続される側の面に接続用電極を形成し、両面に接続用電
極を有する中間基板を上記２枚の実装基板の間に介挿
し、中間基板の２つの面に形成された接続用電極をそれ
ぞれ性質の異なる材料によって実装基板の接続用電極と
接続するようにしたものである。
【００１５】従って、別の本発明半導体装置の製造方法
にあっては、他方の基板が中間基板と接続された状態で
一方の基板を中間基板から取り外すことが可能になり、
補修作業の工程を短縮することができる。
にあっては、他方の基板が中間基板と接続された状態で
一方の基板を中間基板から取り外すことが可能になり、
補修作業の工程を短縮することができる。
【００１６】
【発明の実施の形態】以下に、本発明半導体装置及び半
導体装置の製造方法の実施の形態を添付図面を参照して
説明する。
導体装置の製造方法の実施の形態を添付図面を参照して
説明する。
【００１７】先ず、図１に示すように３枚の実装基板２
Ａ、２Ｂ、２Ｃを積層接続した半導体装置１を製造する
方法を図２乃至図７によって説明する。
Ａ、２Ｂ、２Ｃを積層接続した半導体装置１を製造する
方法を図２乃至図７によって説明する。
【００１８】最下層に位置する実装基板２Ａの上面には
半導体部品及び半導体チップ等の電子部品を接続するた
めの部品用ランド（電極）３Ａ、３Ａ、・・・及び中間
基板と接続するための接続用ランド（電極）４Ａ、４
Ａ、・・・が形成されている。そして、これら部品用ラ
ンド３Ａ、３Ａ、・・・同士及び部品用ランド３Ａ、３
Ａ、・・・と接続用ランド４Ａ、４Ａ、・・・との間は
該実装基板２Ａ上に構成する電子回路に応じて所定の接
続関係を有するようになっている。
半導体部品及び半導体チップ等の電子部品を接続するた
めの部品用ランド（電極）３Ａ、３Ａ、・・・及び中間
基板と接続するための接続用ランド（電極）４Ａ、４
Ａ、・・・が形成されている。そして、これら部品用ラ
ンド３Ａ、３Ａ、・・・同士及び部品用ランド３Ａ、３
Ａ、・・・と接続用ランド４Ａ、４Ａ、・・・との間は
該実装基板２Ａ上に構成する電子回路に応じて所定の接
続関係を有するようになっている。
【００１９】中間に位置する実装基板２Ｂの上面には半
導体部品及び半導体チップ等の電子部品を接続するため
の部品用ランド３Ｂ、３Ｂ、・・・及び中間基板と接続
するための接続用ランド４Ｂ、４Ｂ、・・・が形成さ
れ、また、下面には中間基板と接続するための接続用ラ
ンド５Ｂ、５Ｂ、・・・が形成されている。そして、こ
れら部品用ランド３Ｂ、３Ｂ、・・・同士及び部品用ラ
ンド３Ｂ、３Ｂ、・・・と接続用ランド４Ｂ、４Ｂ、・
・・との間は該実装基板２Ｂ上に構成する電子回路に応
じて所定の接続関係を有し、また、上側の接続用ランド
４Ｂ、４Ｂ、・・・と下側の接続用ランド５Ｂ、５Ｂ、
・・・とは所定のもの同士がスルーホール等の上下間接
続手段によって接続されている。
導体部品及び半導体チップ等の電子部品を接続するため
の部品用ランド３Ｂ、３Ｂ、・・・及び中間基板と接続
するための接続用ランド４Ｂ、４Ｂ、・・・が形成さ
れ、また、下面には中間基板と接続するための接続用ラ
ンド５Ｂ、５Ｂ、・・・が形成されている。そして、こ
れら部品用ランド３Ｂ、３Ｂ、・・・同士及び部品用ラ
ンド３Ｂ、３Ｂ、・・・と接続用ランド４Ｂ、４Ｂ、・
・・との間は該実装基板２Ｂ上に構成する電子回路に応
じて所定の接続関係を有し、また、上側の接続用ランド
４Ｂ、４Ｂ、・・・と下側の接続用ランド５Ｂ、５Ｂ、
・・・とは所定のもの同士がスルーホール等の上下間接
続手段によって接続されている。
【００２０】最上層に位置する実装基板２Ｃの上面には
半導体部品及び半導体チップ等の電子部品を接続するた
めの部品用ランド３Ｃ、３Ｃ、が形成され、下面には接
続用ランド５Ｃ、５Ｃ、・・・が形成されている。そし
て、これら部品用ランド３Ｃ、３Ｃ、・・・同士及び部
品用ランド３Ｃ、３Ｃ、・・・と接続用ランド５Ｃ、５
Ｃ、・・・との間は該実装基板３Ｃ上に構成する電子回
路に応じて所定の接続関係を有している。なお、部品用
ランド３Ｃ、３Ｃ、・・・と接続用ランド５Ｃ、５Ｃ、
・・・との間の接続はスルーホール等の上下間接続手段
によって為される。
半導体部品及び半導体チップ等の電子部品を接続するた
めの部品用ランド３Ｃ、３Ｃ、が形成され、下面には接
続用ランド５Ｃ、５Ｃ、・・・が形成されている。そし
て、これら部品用ランド３Ｃ、３Ｃ、・・・同士及び部
品用ランド３Ｃ、３Ｃ、・・・と接続用ランド５Ｃ、５
Ｃ、・・・との間は該実装基板３Ｃ上に構成する電子回
路に応じて所定の接続関係を有している。なお、部品用
ランド３Ｃ、３Ｃ、・・・と接続用ランド５Ｃ、５Ｃ、
・・・との間の接続はスルーホール等の上下間接続手段
によって為される。
【００２１】下側の、すなわち、実装基板２Ａと２Ｂと
の間を接続する中間基板６Ｄは上面及び下面にそれぞれ
接続用ランド７Ｄ、７Ｄ、・・・（上面の）及び８Ｄ、
８Ｄ、・・・（下面の）を有し、上側の接続用ランド７
Ｄ、７Ｄ、・・・と下側の接続用ランド８Ｄ、８Ｄ、・
・・とは所定のもの同士がスルーホール等の上下間接続
手段によって接続されている。
の間を接続する中間基板６Ｄは上面及び下面にそれぞれ
接続用ランド７Ｄ、７Ｄ、・・・（上面の）及び８Ｄ、
８Ｄ、・・・（下面の）を有し、上側の接続用ランド７
Ｄ、７Ｄ、・・・と下側の接続用ランド８Ｄ、８Ｄ、・
・・とは所定のもの同士がスルーホール等の上下間接続
手段によって接続されている。
【００２２】上側の、すなわち、実装基板２Ｂと２Ｃと
の間を接続する中間基板６Ｅは上面及び下面にそれぞれ
接続用ランド７Ｅ、７Ｅ、・・・（上面の）及び８Ｅ、
８Ｅ、・・・（下面の）を有し、上側の接続用ランド７
Ｅ、７Ｅ、・・・と下側の接続用ランド８Ｅ、８Ｅ、・
・・とは所定のもの同士がスルーホール等の上下間接続
手段によって接続されている。
の間を接続する中間基板６Ｅは上面及び下面にそれぞれ
接続用ランド７Ｅ、７Ｅ、・・・（上面の）及び８Ｅ、
８Ｅ、・・・（下面の）を有し、上側の接続用ランド７
Ｅ、７Ｅ、・・・と下側の接続用ランド８Ｅ、８Ｅ、・
・・とは所定のもの同士がスルーホール等の上下間接続
手段によって接続されている。
【００２３】なお、上記中間基板６Ｄ、６Ｅは、上記各
実装基板２Ａ、２Ｂ、２Ｃの各接続用ランド４Ａ、４
Ａ、・・・、４Ｂ、４Ｂ、・・・、５Ｂ、５Ｂ、・・
・、５Ｃ、５Ｃ、・・・が周縁部に形成されているの
で、枠状に形成されている。
実装基板２Ａ、２Ｂ、２Ｃの各接続用ランド４Ａ、４
Ａ、・・・、４Ｂ、４Ｂ、・・・、５Ｂ、５Ｂ、・・
・、５Ｃ、５Ｃ、・・・が周縁部に形成されているの
で、枠状に形成されている。
【００２４】そして、上記実装基板２Ａ、２Ｂ、２Ｃ及
び中間基板６Ｄ、６Ｅは４種類の半田ペースト９Ａ、９
Ｂ、９Ｃ、９Ｄを使用して積層接続される。そして、こ
れら半田ペーストは融点が高いものから９Ａ、９Ｂ、９
Ｃ、９Ｄの順番になっている。
び中間基板６Ｄ、６Ｅは４種類の半田ペースト９Ａ、９
Ｂ、９Ｃ、９Ｄを使用して積層接続される。そして、こ
れら半田ペーストは融点が高いものから９Ａ、９Ｂ、９
Ｃ、９Ｄの順番になっている。
【００２５】そこで、先ず、最下層の実装基板２Ａの部
品用ランド３Ａ、３Ａ、・・・（半導体チップ実装用の
ものを除く）及び接続用ランド４Ａ、４Ａ、・・・上に
半田ペースト９Ａ、９Ａ、・・・を、実装基板２Ｂの部
品用ランド３Ｂ、３Ｂ、・・・（半導体チップ実装用の
ものを除く）及び上側の接続用ランド４Ｂ、４Ｂ、・・
・に半田ペースト９Ｃ、９Ｃ、・・・を、最上層の実装
基板２Ｃの部品用ランド３Ｃ、３Ｃ、・・・（半導体チ
ップ実装用のものを除く）に任意の半田ペースト９Ｅを
それぞれ印刷する（図２参照）。
品用ランド３Ａ、３Ａ、・・・（半導体チップ実装用の
ものを除く）及び接続用ランド４Ａ、４Ａ、・・・上に
半田ペースト９Ａ、９Ａ、・・・を、実装基板２Ｂの部
品用ランド３Ｂ、３Ｂ、・・・（半導体チップ実装用の
ものを除く）及び上側の接続用ランド４Ｂ、４Ｂ、・・
・に半田ペースト９Ｃ、９Ｃ、・・・を、最上層の実装
基板２Ｃの部品用ランド３Ｃ、３Ｃ、・・・（半導体チ
ップ実装用のものを除く）に任意の半田ペースト９Ｅを
それぞれ印刷する（図２参照）。
【００２６】次いで、実装基板２Ａの部品用ランド３
Ａ、３Ａ、・・・上に電子部品１０、１０、・・・を搭
載し、且つ、接続用ランド４Ａ、４Ａ、・・・上に中間
基板６Ｄの下側の接続用ランド８Ｄ、８Ｄ、・・・を搭
載し、これらをリフローにより接続する（図３参照）。
Ａ、３Ａ、・・・上に電子部品１０、１０、・・・を搭
載し、且つ、接続用ランド４Ａ、４Ａ、・・・上に中間
基板６Ｄの下側の接続用ランド８Ｄ、８Ｄ、・・・を搭
載し、これらをリフローにより接続する（図３参照）。
【００２７】次ぎに、実装基板２Ａの残りの部品用ラン
ド３Ａ、３Ａ、・・・に半導体チップ１１、１１、・・
・を実装する（図４参照）。
ド３Ａ、３Ａ、・・・に半導体チップ１１、１１、・・
・を実装する（図４参照）。
【００２８】次いで、中間基板６Ｄの上側の接続用ラン
ド７Ｄ、７Ｄ、・・・上に半田ペースト９Ｂ、９Ｂ、・
・・を印刷する（図４参照）。
ド７Ｄ、７Ｄ、・・・上に半田ペースト９Ｂ、９Ｂ、・
・・を印刷する（図４参照）。
【００２９】実装基板２Ｂの部品用ランド３Ｂ、３Ｂ、
・・・上に電子部品１０、１０、・・・を、接続用ラン
ド４Ｂ、４Ｂ、・・・上に中間基板６Ｅの下側の接続用
ランド８Ｅ、８Ｅ、・・・をそれぞれ搭載し、該実装基
板２Ｂの下側の接続用ランド５Ｂ、５Ｂ、・・・を中間
基板６Ｄの上側の接続用ランド７Ｄ、７Ｄ、・・・上に
搭載し、これらをリフローにより接続する（図５参
照）。
・・・上に電子部品１０、１０、・・・を、接続用ラン
ド４Ｂ、４Ｂ、・・・上に中間基板６Ｅの下側の接続用
ランド８Ｅ、８Ｅ、・・・をそれぞれ搭載し、該実装基
板２Ｂの下側の接続用ランド５Ｂ、５Ｂ、・・・を中間
基板６Ｄの上側の接続用ランド７Ｄ、７Ｄ、・・・上に
搭載し、これらをリフローにより接続する（図５参
照）。
【００３０】次ぎに、実装基板２Ｂの残りの部品用ラン
ド３Ｂ、３Ｂ、・・・に半導体チップ１、１１、・・・
を実装する（図６参照）。
ド３Ｂ、３Ｂ、・・・に半導体チップ１、１１、・・・
を実装する（図６参照）。
【００３１】次いで、中間基板６Ｅの上側の接続用ラン
ド７Ｅ、７Ｅ、・・・に半田ペースト９Ｄ、９Ｄ、・・
・を印刷する（図６参照）。
ド７Ｅ、７Ｅ、・・・に半田ペースト９Ｄ、９Ｄ、・・
・を印刷する（図６参照）。
【００３２】次ぎに、実装基板２Ｃの部品用ランド３
Ｃ、３Ｃ、・・・上に電子部品１０、１０、・・・を搭
載し、該実装基板２Ｃの接続用ランド５Ｃ、５Ｃ、・・
・を中間基板６Ｅの上側の接続用ランド７Ｅ、７Ｅ、・
・・上に搭載し、これらをリフローにより接続する（図
７参照）。
Ｃ、３Ｃ、・・・上に電子部品１０、１０、・・・を搭
載し、該実装基板２Ｃの接続用ランド５Ｃ、５Ｃ、・・
・を中間基板６Ｅの上側の接続用ランド７Ｅ、７Ｅ、・
・・上に搭載し、これらをリフローにより接続する（図
７参照）。
【００３３】次いで、実装基板２Ｃの残りの部品用ラン
ド３Ｃ、３Ｃ、・・・に半導体チップ１１、１１、・・
・を実装し、半導体装置１が完成する。
ド３Ｃ、３Ｃ、・・・に半導体チップ１１、１１、・・
・を実装し、半導体装置１が完成する。
【００３４】上記した半導体装置１にあっては、上層に
位置する実装基板２ほど融点が低い半田９によって接合
されているので、半導体部品等１０、１０、・・・、１
１、１１、・・・の交換等の補修作業を行う際には下層
の接続半田９の融点より低い温度まで加熱することによ
り上層から順番に実装基板２を取り外すことができる。
そして、実装基板２の取り外し後は、半導体チップを含
めた各電子部品の実装手法にあった手法で交換等を行え
ばよい。
位置する実装基板２ほど融点が低い半田９によって接合
されているので、半導体部品等１０、１０、・・・、１
１、１１、・・・の交換等の補修作業を行う際には下層
の接続半田９の融点より低い温度まで加熱することによ
り上層から順番に実装基板２を取り外すことができる。
そして、実装基板２の取り外し後は、半導体チップを含
めた各電子部品の実装手法にあった手法で交換等を行え
ばよい。
【００３５】図８及び図９は本発明半導体装置の別の例
を示す。
を示す。
【００３６】該半導体装置２１は、２枚の実装基板２２
Ａ、２２Ｂを中間基板２３によって接続したものであ
る。
Ａ、２２Ｂを中間基板２３によって接続したものであ
る。
【００３７】そして、上層の実装基板２２Ｂは高融点半
田２４、２４、・・・によって中間基板２３に接続さ
れ、下層の実装基板２２Ａは通常の半田２５、２５、・
・・によって中間基板２３に接続されている。
田２４、２４、・・・によって中間基板２３に接続さ
れ、下層の実装基板２２Ａは通常の半田２５、２５、・
・・によって中間基板２３に接続されている。
【００３８】従って、下側の実装基板２２Ａに実装され
た電子部品２６、２６、・・・や半導体チップ２７、２
７、・・・の交換等の補修作業を行う場合は、上記２種
類の半田２４、２５の融点の中間の温度で加熱すること
により上側の実装基板２２Ｂと中間基板２３とが接続さ
れた状態で下側の実装基板２２Ａを取り外すことがで
き、補修作業の工程を短縮することができる。
た電子部品２６、２６、・・・や半導体チップ２７、２
７、・・・の交換等の補修作業を行う場合は、上記２種
類の半田２４、２５の融点の中間の温度で加熱すること
により上側の実装基板２２Ｂと中間基板２３とが接続さ
れた状態で下側の実装基板２２Ａを取り外すことがで
き、補修作業の工程を短縮することができる。
【００３９】なお、高融点半田２４を使用する替わり
に、中間基板２３と上側の実装基板２２Ｂとの接続に熱
硬化性の導電性接着剤を使用しても同様の効果を得るこ
とができる。
に、中間基板２３と上側の実装基板２２Ｂとの接続に熱
硬化性の導電性接着剤を使用しても同様の効果を得るこ
とができる。
【００４０】上記した実施の形態において、中間基板６
Ｄ、６Ｅや２３を枠状のものとして示したが、中間基板
の形状は図１０に示す枠状のもの６に限定されず、図１
１に示すもの６′や図１２に示すもの６″等のように、
実装基板上の部品配置に適合するように種々の形状をと
りうるものである。
Ｄ、６Ｅや２３を枠状のものとして示したが、中間基板
の形状は図１０に示す枠状のもの６に限定されず、図１
１に示すもの６′や図１２に示すもの６″等のように、
実装基板上の部品配置に適合するように種々の形状をと
りうるものである。
【００４１】また、上記実施の形態においては、実装基
板を３層に積層したもの１及び２層に積層したもの２１
を示したが、４層以上を積層したものであっても同様の
方法により製造することが可能である。
板を３層に積層したもの１及び２層に積層したもの２１
を示したが、４層以上を積層したものであっても同様の
方法により製造することが可能である。
【００４２】さらに、実装基板や中間基板の材質や使用
は実装する部品に応じて選択すればよい。
は実装する部品に応じて選択すればよい。
【００４３】さらにまた、上記した実施の形態において
示した各部の形状及び構造は、何れも本発明を実施する
に際して行う具体化のほんの一例を示したものに過ぎ
ず、これらによって本発明の技術的範囲が限定的に解釈
されるようなことがあってはならないものである。
示した各部の形状及び構造は、何れも本発明を実施する
に際して行う具体化のほんの一例を示したものに過ぎ
ず、これらによって本発明の技術的範囲が限定的に解釈
されるようなことがあってはならないものである。
【００４４】
【発明の効果】以上に記載したところから明らかなよう
に、本発明半導体装置は、片面又は両面に接続用電極を
有すると共に半導体チップ等の電子部品を実装した複数
の実装基板を両面に接続用電極を有する中間基板を介し
て積層接続した半導体装置であって、各基板間の接続用
電極同士を融点の異なる導電性且つ熱溶融性を有する接
続材料によって接続したことを特徴とする。
に、本発明半導体装置は、片面又は両面に接続用電極を
有すると共に半導体チップ等の電子部品を実装した複数
の実装基板を両面に接続用電極を有する中間基板を介し
て積層接続した半導体装置であって、各基板間の接続用
電極同士を融点の異なる導電性且つ熱溶融性を有する接
続材料によって接続したことを特徴とする。
【００４５】従って、本発明半導体装置にあっては、加
熱温度を順次高くしていくことによって、基板を一枚毎
に順次取り外すことができ、全層の部品に対して正確に
補修作業を行うことができる。
熱温度を順次高くしていくことによって、基板を一枚毎
に順次取り外すことができ、全層の部品に対して正確に
補修作業を行うことができる。
【００４６】また、別の本発明半導体装置は、少なくと
も一方の面に接続用電極を有すると共に半導体チップ等
の電子部品を実装した２枚の実装基板を両面に接続用電
極を有する中間基板を介して積層接続した半導体装置で
あって、中間基板の２つの面に形成された接続用電極を
それぞれ性質の異なる材料によって実装基板の接続用電
極と接続したことを特徴とする。
も一方の面に接続用電極を有すると共に半導体チップ等
の電子部品を実装した２枚の実装基板を両面に接続用電
極を有する中間基板を介して積層接続した半導体装置で
あって、中間基板の２つの面に形成された接続用電極を
それぞれ性質の異なる材料によって実装基板の接続用電
極と接続したことを特徴とする。
【００４７】従って、別の本発明半導体装置にあって
は、他方の基板が中間基板と接続された状態で一方の基
板を中間基板から取り外すことが可能になり、補修作業
の工程を短縮することができる。
は、他方の基板が中間基板と接続された状態で一方の基
板を中間基板から取り外すことが可能になり、補修作業
の工程を短縮することができる。
【００４８】さらに、本発明半導体装置の製造方法は、
半導体チップ等の電子部品を実装した複数の実装基板を
積層接続してなる半導体装置を製造する方法であって、
実装基板の片面又は両面に接続用電極を形成すると共に
各実装基板の間に両面に接続用電極を有する中間基板を
介挿し、各基板間の接続用電極同士を融点の異なる導電
性且つ熱溶融性を有する接続材料によって接続すること
を特徴とする。
半導体チップ等の電子部品を実装した複数の実装基板を
積層接続してなる半導体装置を製造する方法であって、
実装基板の片面又は両面に接続用電極を形成すると共に
各実装基板の間に両面に接続用電極を有する中間基板を
介挿し、各基板間の接続用電極同士を融点の異なる導電
性且つ熱溶融性を有する接続材料によって接続すること
を特徴とする。
【００４９】従って、本発明半導体装置の製造方法にあ
っては、本発明半導体装置にあっては、加熱温度を順次
高くしていくことによって、基板を一枚毎に順次取り外
すことができ、全層の部品に対して正確に補修作業を行
うことができる。
っては、本発明半導体装置にあっては、加熱温度を順次
高くしていくことによって、基板を一枚毎に順次取り外
すことができ、全層の部品に対して正確に補修作業を行
うことができる。
【００５０】さらにまた、別の本発明半導体装置の製造
方法は、半導体チップ等の電子部品を実装した２枚の実
装基板を積層接続した半導体装置の製造方法であって、
実装基板の接続される側の面に接続用電極を形成し、両
面に接続用電極を有する中間基板を上記２枚の実装基板
の間に介挿し、中間基板の２つの面に形成された接続用
電極をそれぞれ性質の異なる材料によって実装基板の接
続用電極と接続することを特徴とする。
方法は、半導体チップ等の電子部品を実装した２枚の実
装基板を積層接続した半導体装置の製造方法であって、
実装基板の接続される側の面に接続用電極を形成し、両
面に接続用電極を有する中間基板を上記２枚の実装基板
の間に介挿し、中間基板の２つの面に形成された接続用
電極をそれぞれ性質の異なる材料によって実装基板の接
続用電極と接続することを特徴とする。
【００５１】従って、別の本発明半導体装置の製造方法
にあっては、他方の基板が中間基板と接続された状態で
一方の基板を中間基板から取り外すことが可能になり、
補修作業の工程を短縮することができる。
にあっては、他方の基板が中間基板と接続された状態で
一方の基板を中間基板から取り外すことが可能になり、
補修作業の工程を短縮することができる。
【図１】図面は本発明半導体装置及び半導体装置の製造
方法の実施の形態を示すものであり、本図は半導体装置
の概略断面図である。
方法の実施の形態を示すものであり、本図は半導体装置
の概略断面図である。
【図２】図３乃至図７と共に半導体装置の製造方法を示
すものであり、本図は積層される各実装基板及び各実装
基板に印刷付与される半田ペーストを示す概略断面図で
ある。
すものであり、本図は積層される各実装基板及び各実装
基板に印刷付与される半田ペーストを示す概略断面図で
ある。
【図３】下層の実装基板と下側の中間基板との接合を示
す概略断面図である。
す概略断面図である。
【図４】下層の実装基板への半導体チップの実装を示す
概略断面図である。
概略断面図である。
【図５】中間層の実装基板への上層の中間基板の接合と
上記実装基板の下層の中間基板への接合を示す概略断面
図である。
上記実装基板の下層の中間基板への接合を示す概略断面
図である。
【図６】中間層の実装基板への半導体チップの実装を示
す概略断面図である。
す概略断面図である。
【図７】上層の中間基板への上層の実装基板の接合を示
す概略断面図である。
す概略断面図である。
【図８】図９と共に半導体装置の別の実施の形態を示す
ものであり、本図は全体の概略断面図である。
ものであり、本図は全体の概略断面図である。
【図９】下層の実装基板を中間基板及び上層の実装基板
の接合体から分離した状態を示す概略断面図である。
の接合体から分離した状態を示す概略断面図である。
【図１０】中間期板の平面図である。
【図１１】中間基板の変形例を示す平面図である。
【図１２】中間基板の別の変形例を示す平面図である。
１…半導体装置、２Ａ、２Ｂ、２Ｃ…実装基板、４Ａ、
４Ｂ、５Ｂ、５Ｃ…接続用ランド（接続用電極）、６
Ｄ、６Ｅ…中間基板、６′…中間基板、６″…中間基
板、７Ｄ、７Ｅ、８Ｄ、８Ｅ…接続用ランド（接続用電
極）、９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ…半田ペースト
（接続材料）、１０…電子部品、１１…半導体チップ、
２１…半導体装置、２２Ａ、２２Ｂ…実装基板、２３…
中間基板、２４…高融点半田（接続材料）、２５…通常
の半田（接続材料）、２６…電子部品、２７…半導体チ
ップ
４Ｂ、５Ｂ、５Ｃ…接続用ランド（接続用電極）、６
Ｄ、６Ｅ…中間基板、６′…中間基板、６″…中間基
板、７Ｄ、７Ｅ、８Ｄ、８Ｅ…接続用ランド（接続用電
極）、９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ…半田ペースト
（接続材料）、１０…電子部品、１１…半導体チップ、
２１…半導体装置、２２Ａ、２２Ｂ…実装基板、２３…
中間基板、２４…高融点半田（接続材料）、２５…通常
の半田（接続材料）、２６…電子部品、２７…半導体チ
ップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 益雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E319 AA03 AC11 BB05 BB20 CC33 CD29 CD57 5E344 AA01 AA16 BB06 CC23 CC25 CC30 CD40 DD03 EE30
Claims (4)
- 【請求項１】 片面又は両面に接続用電極を有すると共
に半導体チップ等の電子部品を実装した複数の実装基板
を両面に接続用電極を有する中間基板を介して積層接続
した半導体装置であって、 各基板間の接続用電極同士を融点の異なる導電性且つ熱
溶融性を有する接続材料によって接続したことを特徴と
する半導体装置。 - 【請求項２】 少なくとも一方の面に接続用電極を有す
ると共に半導体チップ等の電子部品を実装した２枚の実
装基板を両面に接続用電極を有する中間基板を介して積
層接続した半導体装置であって、 中間基板の２つの面に形成された接続用電極をそれぞれ
性質の異なる材料によって実装基板の接続用電極と接続
したことを特徴とする半導体装置。 - 【請求項３】 半導体チップ等の電子部品を実装した複
数の実装基板を積層接続してなる半導体装置を製造する
方法であって、 実装基板の片面又は両面に接続用電極を形成すると共に
各実装基板の間に両面に接続用電極を有する中間基板を
介挿し、 各基板間の接続用電極同士を融点の異なる導電性且つ熱
溶融性を有する接続材料によって接続することを特徴と
する半導体装置の製造方法。 - 【請求項４】 半導体チップ等の電子部品を実装した２
枚の実装基板を積層接続した半導体装置の製造方法であ
って、 実装基板の接続される側の面に接続用電極を形成し、 両面に接続用電極を有する中間基板を上記２枚の実装基
板の間に介挿し、 中間基板の２つの面に形成された接続用電極をそれぞれ
性質の異なる材料によって実装基板の接続用電極と接続
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29798399A JP2001119113A (ja) | 1999-10-20 | 1999-10-20 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29798399A JP2001119113A (ja) | 1999-10-20 | 1999-10-20 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001119113A true JP2001119113A (ja) | 2001-04-27 |
Family
ID=17853627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29798399A Pending JP2001119113A (ja) | 1999-10-20 | 1999-10-20 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001119113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
-
1999
- 1999-10-20 JP JP29798399A patent/JP2001119113A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280394B2 (ja) | 電子装置 | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| US20070120243A1 (en) | Assembly jig and manufacturing method of multilayer semiconductor device | |
| JP2011023751A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
| KR20010092350A (ko) | 전자 회로 장치 | |
| TW201427510A (zh) | 具有內埋元件的電路板及其製作方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| WO2005072033A1 (ja) | 回路基板およびチップ部品実装方法 | |
| JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
| US6090633A (en) | Multiple-plane pair thin-film structure and process of manufacture | |
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JP2017157739A (ja) | 電子部品付き配線板の製造方法 | |
| CN105304580A (zh) | 半导体装置及其制造方法 | |
| JP3879347B2 (ja) | モジュール基板接合方法 | |
| JP2001119113A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2021530098A (ja) | 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP3111590B2 (ja) | 多層回路の製造方法 | |
| JP4596053B2 (ja) | 半導体装置の製造方法および半導体構成体組立体 | |
| JP2004031476A (ja) | 電子部品内蔵多層プリント基板及びその製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| JP2000022019A (ja) | ピン付きプリント配線板およびその製造方法 | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| TWI393505B (zh) | 軟硬複合電路板及其製作方法 |