CN108428685A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN108428685A CN108428685A CN201810072185.5A CN201810072185A CN108428685A CN 108428685 A CN108428685 A CN 108428685A CN 201810072185 A CN201810072185 A CN 201810072185A CN 108428685 A CN108428685 A CN 108428685A
- Authority
- CN
- China
- Prior art keywords
- solder
- heat sink
- thickness
- metallic plate
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8321—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体装置,抑制从树脂封装体露出的散热板因接头间的焊料的收缩凝固而倾斜。在本说明书公开的半导体装置中,在第一散热板与第二散热板之间通过第一焊料来接合第一晶体管元件,在第二散热板与第四散热板之间通过第二焊料来接合第二晶体管元件。第一散热板的接头与第四散热板的接头通过第三焊料来接合。第一散热板与第二散热板之间的第一焊料的总厚度和接头之间的第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高。而且,第三散热板与第四散热板之间的第二焊料的总厚度和第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高。
Description
技术领域
本说明书公开的技术涉及半导体装置。尤其是涉及将两个半导体元件封固且与各个半导体元件的电极导通的金属板露出的半导体装置。
背景技术
已知有将两个半导体元件封固且与各个半导体元件的电极导通的金属板露出的半导体装置。例如,专利文献1、2公开了这样的半导体装置。半导体元件在其两面具备电极。一对金属板夹着半导体元件,通过焊料在各个电极上分别接合一对金属板。需要说明的是,“通过焊料将电极与金属板接合”包括通过焊料将电极与垫片接合、并在该垫片的相反侧通过焊料来接合金属板的情况。两个半导体元件被封固于树脂封装体。一对金属板各自的一个面从树脂封装体露出,发挥散热板的作用。为了便于说明,将两个半导体元件分别称为第一半导体元件、第二半导体元件。将夹着第一半导体元件的一对金属板称为第一金属板及第二金属板,将夹着第二半导体元件的一对金属板称为第三金属板及第四金属板。第一金属板和第三金属板露出于树脂封装体的一个面,第二金属板和第四金属板露出于相反侧的面。由于将两个半导体元件电连接,因此第一接头从第一金属板的缘部延伸,第二接头从在第一金属板的相反侧从树脂封装体露出的第四金属板的缘部延伸,两方的接头在树脂封装体的内部通过焊料而接合。
专利文献
专利文献1:日本特开2015-170810号公报
专利文献2:日本特开2012-235081号公报
在上述的半导体装置中,在第一金属板与第二金属板之间存在焊料,并且在第三金属板与第四金属板之间也存在焊料。接头从分别露出于树脂封装体的两面的第一金属板及第四金属板的缘部延伸,第一金属板的接头和第四金属板的接头由焊料接合。焊料在凝固时收缩。在将金属板与半导体元件接合时,焊料在第一金属板与第二金属板之间收缩,第三金属板与第四金属板之间的焊料也收缩。从第一金属板及第四金属板的缘部延伸的接头之间的焊料也收缩。如果一对金属板之间的焊料的总厚度与接头之间的焊料的厚度不同,则收缩量不同,具备接头的金属板可能会倾斜。近年来,半导体元件的小型化不断发展,电极面积也变小。因而,电极与金属板的接合面积和接头彼此的接合面积之差变小,焊料的厚度的差异引起的金属板的倾斜存在明显化的倾向。希望一种抑制与焊料的收缩相伴的金属板的倾斜的技术。
发明内容
本说明书公开的半导体装置具备第一半导体元件及第二半导体元件、第一金属板~第四金属板、树脂封装体。第一半导体元件及第二半导体元件分别在两面具备电极。第一金属板与第二金属板夹着第一半导体元件,各个金属板通过焊料而与第一半导体元件的各个电极接合。第三金属板与第四金属板夹着第二半导体元件,各个金属板通过焊料而与第二半导体元件的各个电极接合。树脂封装体将第一半导体元件和第二半导体元件封固。第一金属板和第三金属板露出于树脂封装体的一面,第二金属板和第四金属板露出于树脂封装体的该一面的相反面。第一接头从第一金属板的缘部延伸,第二接头从第四金属板的缘部延伸。第一接头与第二接头在从第一金属板与第一半导体元件的层叠方向观察时重叠,两接头在树脂封装体的内部通过焊料来接合。为了便于说明,将第一金属板与第二金属板之间的焊料称为第一焊料,将第三金属板与第四金属板之间的焊料称为第二焊料,将第一接头与第二接头之间的焊料称为第三焊料。第一焊料的总厚度与第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高。而且,第二焊料的总厚度与第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高。
根据上述的焊料的厚度与凝固点的关系,如果将全部的焊料加热之后进行冷却,则厚度薄的一方的焊料(凝固点高的焊料)比厚的一方的焊料(凝固点低的焊料)先凝固。如果假设第一焊料(第二焊料)的厚度比第三焊料的厚度小,则在接头之间的焊料(第三焊料)凝固之前,相向的金属板之间的焊料(第一焊料或第二焊料)凝固。在接头之间的焊料凝固之前,即,在接头彼此接合而受到限制之前,相向的金属板之间的焊料凝固,因此相向的金属板在维持平行的状态下被接合。另一方面,如果第三焊料的厚度比第一焊料(第二焊料)的厚度小,则接头彼此之间的焊料(第三焊料)比相向的金属板间的焊料(第一焊料或第二焊料)先收缩凝固。此时,接头之间的焊料(第三焊料)由于厚度小,因此收缩量也小,能够抑制对于具备接头的金属板的倾斜造成的影响。
需要说明的是,当厚度大的一方的焊料先收缩凝固时,由于较大的收缩量,凝固前的厚度小的一方的焊料的厚度进一步变薄,可能无法确保充分的焊料厚度。进而,焊料厚度变为0,金属板与半导体元件、或者接头彼此可能会发生干涉。通过使厚度小的一方的焊料比厚度大的一方的焊料先收缩凝固,能够避免凝固后的焊料厚度不足。
在本说明书公开的半导体装置中,优选的是,第一焊料的总厚度比第三焊料的厚度小,第二焊料的总厚度比第三焊料的厚度小。当包含先前的凝固点的关系时,第三焊料的凝固点比第一焊料和第二焊料的凝固点低。即,相向的第一金属板与第二金属板之间的焊料(第一焊料)和相向的第三金属板与第四金属板之间的焊料(第二焊料)比接头之间的焊料(第三焊料)先凝固。在从金属板的缘部延伸的接头之间的焊料(第三焊料)凝固之前,即,在接头受到限制之前,相向的金属板之间的焊料凝固,由此相向的金属板在保持平行的状态下被接合。
本说明书公开的技术的详情和进一步的改良通过以下的“具体实施方式”进行说明。
附图说明
图1是半导体装置的立体图。
图2是半导体装置的等价电路图。
图3是半导体装置的分解图(1)。
图4是半导体装置的分解图(2)。
图5是半导体元件与散热板的组件的立体图。
图6是图1的沿VI-VI线的剖视图。
图7是图6中的符号VII表示的范围的放大图。
图8是表示对散热板与半导体元件的组件进行加热/冷却的炉的温度曲线的一例的坐标图。
图9是第一变形例的半导体装置的局部剖视图。
图10是第二变形例的半导体装置的局部剖视图。
附图标记说明
2、102、202:半导体装置
2a:组件
3:第一晶体管元件
4:第一二极管元件
5:第二晶体管元件
5b:发射极
6:第二二极管元件
7a~7d、207a:垫片
9:树脂封装体
12、15、22、25:散热板
13、113、213:第一接头
14:O端子
16:接头
18a、18b、18c、118a、118b:焊料(第一焊料)
28a、28b、28c、128a、128b:焊料(第二焊料)
38、138、238:焊料(第三焊料)
42:引线框
218a、218b、218c:焊料(第一焊料)
228a、228b、228c:焊料(第二焊料)
具体实施方式
参照附图,说明实施例的半导体装置2。图1示出半导体装置2的立体图。半导体装置2是在树脂制的封装体(树脂封装体9)封固有四个半导体元件的装置。半导体装置2的等价电路图如图2所示。半导体装置2具有由两个晶体管103、105和两个二极管104、106构成的电路。两个晶体管103、105和两个二极管104、106都属于用于电力转换的功率半导体元件。具体而言,晶体管103、105和二极管104、106分别是允许电流为100安培以上且主要用于电力转换的元件。半导体装置2典型的是在电动汽车、混合动力车、燃料电池车等中使用于产生向行驶用电动机供给的交流电力的逆变器。
两个晶体管103、105被串联连接。二极管104反并联地连接于晶体管103,二极管106反并联地连接于晶体管105。为了便于说明,将串联连接的两端的端子中的连接于高电位侧的端子称为HIGH端子,将连接于低电位侧的端子称为LOW端子。而且,将串联连接的中点称为OUT端子。图1的P端子24相当于HIGH端子,图1的N端子34相当于LOW端子,图1的O端子14相当于OUT端子。而且,晶体管105的栅极端子GH相当于图1的控制端子81a中的1个。晶体管103的栅极端子GL相当于图1的控制端子81b中的1个。控制端子81a、81b的剩余的端子是用于监控半导体元件的状态的信号端子等。
如图1所示,散热板15、25露出于树脂封装体9的一侧面。散热板15的一个面露出于树脂封装体9的一侧面,另一面在树脂封装体9的内部与后述的第一晶体管元件3及第一二极管元件4接合。散热板25的一个面露出于树脂封装体9的一侧面,另一面在树脂封装体9的内部与后述的第二晶体管元件5及第二二极管元件6接合。虽然在图1中被遮挡而看不见,但是两个散热板12、22也露出于树脂封装体9的另一侧面。散热板12、15、22、25为金属制,更具体而言,由铜制作。以下,在区分4张散热板的情况下,有时称为第一散热板12、第二散热板15、第三散热板22、第四散热板25。
图3是除了树脂封装体9和散热板15、25之外的半导体装置2的分解图。图4是将散热板15、25分离的立体图。图5是除了树脂封装体9之外的半导体装置2(即,散热板与半导体元件的组件2a)的立体图。需要说明的是,在图3~图5中,N端子34、P端子24、O端子14、控制端子81a、81b通过浇道(runner)42a、42b而连结,构成一个部件(引线框42)。如果在图5的组件2a成形出树脂封装体9之后将浇道42a、42b切除,则图1的半导体装置2完成。为了便于说明,将图中的坐标系的X轴正方向称为“上”,将X轴负方向称为“下”。在以后的图中有时也使用“上”、“下”的表现。
2张散热板(第一散热板12和第三散热板22)位于最下侧。O端子14从第一散热板12的一个缘部延伸,第一接头13从另一缘部延伸。P端子24从第三散热板22的一个缘部延伸。在O端子14与P端子24之间配置N端子34。接头32从N端子34的缘部延伸。如前所述,N端子34、P端子24(第三散热板22)、O端子14(第一散热板12)在最初的阶段,与控制端子81a、81b一起由浇道42a、42b连结,相互的位置关系被固定。
在第一散热板12上层叠第一晶体管元件3,通过焊料(未图示)来接合。在第一散热板12上还层叠第一二极管元件4,通过焊料(未图示)来接合。需要说明的是,第一晶体管元件3为平板型,在两面分别具备电极。在第一晶体管元件3的下表面具备集电极3a(参照后述的图6),在上表面具备发射极3b。而且,在第一晶体管元件3的上表面具备包含栅极的信号端子3d。在第一二极管元件4的下表面具备阴极电极,在上表面具备阳极电极4b。第一散热板12将第一晶体管元件3的集电极3a与第一二极管元件4的阴极电极连接。在第一晶体管元件3的上表面的发射极3b经由焊料(未图示)接合有垫片7a。在第一二极管元件4的上表面的阳极电极4b经由焊料(未图示)接合有垫片7b。在垫片7a和垫片7b上经由焊料(未图示)接合有第二散热板15(参照图4)。第二散热板15将第一晶体管元件3的发射极3b和第一二极管元件4的阳极电极4b连接。在第一晶体管元件3的上表面的包含栅极的信号端子3d上接合有接合线(bonding wire)82的一端(参照图4)。接合线82的另一端接合于控制端子81b。
在第三散热板22上层叠第二晶体管元件5,通过焊料(未图示)来接合。在第三散热板22上还层叠第二二极管元件6,通过焊料(未图示)来接合。第二晶体管元件5也为平板型,在两面分别具备电极。在第二晶体管元件5的下表面具备集电极5a(参照后述的图6),在上表面具备发射极5b。而且,在第二晶体管元件5的上表面具备包含栅极的信号端子5d。在第二二极管元件6的下表面具备阴极电极,在上表面具备阳极电极6b。第三散热板22将第二晶体管元件5的集电极5a与第二二极管元件6的阴极电极连接。在第二晶体管元件5的上表面的发射极5b经由焊料(未图示)来接合垫片7c。在第二二极管元件6的上表面的阳极电极6b经由焊料(未图示)来接合垫片7d。在垫片7c和垫片7d上经由焊料(未图示)来接合第四散热板25(参照图4)。第四散热板25将第二晶体管元件5的发射极5b与第二二极管元件6的阳极电极6b连接。在第二晶体管元件5的上表面的包含栅极的信号端子5d上接合有接合线82的一端。接合线82的另一端接合于控制端子81a。
接头16从第二散热板15的缘部延伸。第二接头26从第四散热板25的缘部延伸。第二散热板15的接头16与N端子34的接头32相向,通过焊料(未图示)来接合。第四散热板25的第二接头26与第一散热板12的第一接头13相向,通过焊料来接合。需要说明的是,第一接头13与第二接头26在从第一散热板12、第一晶体管元件3、第二散热板15的层叠方向(图中的X方向)观察时重叠,且通过焊料将第一接头13与第二接头26连结。通过以上的连接,图2所示的电路完成。第一晶体管元件3对应于图2的晶体管103,第二晶体管元件5对应于图2的晶体管105。第一二极管元件4对应于图2的二极管104,第二二极管元件6对应于图2的二极管106。
在图5的组件2a的周围形成有树脂封装体9。树脂封装体9通过将组件2a向模具放入并向模具的内部注塑熔融树脂来制作。即,树脂封装体9通过树脂的注塑成形来制作。树脂封装体9将第一晶体管元件3、第二晶体管元件5、第一二极管元件4、第二二极管元件6封固。第一散热板12和第三散热板22露出于树脂封装体9的一个面,第二散热板15和第四散热板25露出于相反侧的面。
如前所述,第一晶体管元件3等半导体元件、散热板12、15、22、25、垫片7a~7d通过焊料来接合。在图3~图5中,省略了焊料的图示。以下,参照图6,说明第一晶体管元件3等半导体元件、散热板12、15、22、25、垫片7a~7d及将它们接合的焊料。
图6是图1的沿VI-VI线的剖视图。如前所述,在第一晶体管元件3的下表面具备集电极3a,在上表面具备发射极3b。第一散热板12与第一晶体管元件3的集电极3a通过焊料18a来接合。第一晶体管元件3的发射极3b与垫片7a通过焊料18b来接合。垫片7a与第二散热板15通过焊料18c来接合。第二散热板15通过焊料18b、18c和垫片7a而与第一晶体管元件3接合。第一散热板12和第二散热板15夹着第一晶体管元件3,第一散热板12和第二散热板15通过焊料18a、18b、18c和垫片7a而与第一晶体管元件3的电极接合。以下,为了便于说明,将相向的第一散热板12及第二散热板15之间存在的焊料18a、18b、18c总称为第一焊料18。
在第一散热板12与第二散热板15之间也夹有垫片7b和第一二极管元件4(参照图3~图5)。第一二极管元件4和第一散热板12通过与焊料18a相同材质且相同厚度的焊料来接合。第一二极管元件4和垫片7b通过与焊料18b相同材质且相同厚度的焊料来接合。垫片7b和第二散热板15通过与焊料18c相同材质且相同厚度的焊料来接合。
在第二晶体管元件5的下表面具备集电极5a,在上表面具备发射极5b。第三散热板22与第二晶体管元件5的集电极5a通过焊料28a来接合。第二晶体管元件5的发射极5b与垫片7c通过焊料28b来接合。垫片7c与第四散热板25通过焊料28c来接合。第四散热板25通过焊料28b、28c和垫片7c而与第二晶体管元件5的电极接合。第三散热板22和第四散热板25夹着第二晶体管元件5,第三散热板22和第四散热板25通过焊料28a、28b、28c和垫片7c而与第二晶体管元件5的电极接合。以下,为了便于说明,将相向的第三散热板22及第四散热板25之间存在的焊料28a、28b、28c总称为第二焊料28。
在第三散热板22与第四散热板25之间也夹有垫片7d和第二二极管元件6(参照图3~图5)。第二二极管元件6与第三散热板22通过与焊料28a相同材质且相同厚度的焊料来接合。第二二极管元件6与垫片7d通过与焊料28b相同材质且相同厚度的焊料来接合。垫片7d与第四散热板25通过与焊料28c相同材质且相同厚度的焊料来接合。
第一接头13从第一散热板12的缘部延伸,第二接头26从第四散热板25的缘部延伸。第一接头13与第二接头26在从第一散热板12的法线方向(图中的X方向)观察时重叠,第一接头13与第二接头26通过焊料38来接合。为了与第一焊料18、第二焊料28进行区分而将焊料38称为第三焊料38。
在图6中,符号VII表示的范围的放大图如图7所示。符号W1a、W1b、W1c分别表示焊料18a、18b、18c的厚度。第一散热板12与第二散热板15之间的第一焊料18的总厚度W1成为W1=W1a+W1b+W1c。符号W2a、W2b、W2c分别表示焊料28a、28b、28c的厚度。第三散热板22与第四散热板25之间的第二焊料28的总厚度W2成为W2=W2a+W2b+W2c。符号W3表示第三焊料38的厚度。第三焊料38的厚度W3比第一焊料18的总厚度W1大,且比第二焊料28的总厚度W2大。而且,第三焊料38使用与第一焊料18及第二焊料28不同的材料。第一焊料18的凝固点T1比第三焊料38的凝固点T3高。第二焊料28的凝固点T2比第三焊料38的凝固点T3高。在图7中,与凝固点低的第三焊料38相比通过密度高的点状阴影表示凝固点高的第一焊料18和第二焊料28。例如,第一焊料18、第二焊料28使用Sn-0.7Cu的焊料材料。其凝固点为227[℃]。而且,第三焊料38使用例如Sn-3.0Ag-0.5Cu的焊料材料。其凝固点为217[℃]。上述的厚度与凝固点的关系具有如下的优点。
焊料在凝固时收缩。厚度越大,则厚度方向的收缩量越大。在图7的构造的情况下,第三焊料38的厚度W3比第一焊料18的厚度W1和第二焊料28的厚度W2大。如果假设第一焊料18、第二焊料28、第三焊料38具有相同的凝固点,则焊料18、28、38在冷却时同时开始收缩。这样的话,由于厚度大的第三焊料38的收缩而第一接头13与第二接头26接近,第一散热板12和第四散热板25倾斜。然而,在实施例的半导体装置2中,厚度小的第一焊料18和第二焊料28比厚度大的第三焊料先凝固。即,在第一接头13通过与第二接头26的接合而受到限制之前,第一焊料18(即,相向的第一散热板12与第二散热板15之间的焊料)凝固。同样,在第二接头26通过与第一接头13的接合而受到限制之前,第二焊料28(即,相向的第三散热板22与第四散热板25之间的焊料)凝固。由此,相向的第一散热板12与第二散热板15在保持平行的状态下被接合。同样,相向的第三散热板22与第四散热板25在保持平行的状态下被接合。
半导体装置2中的焊料的厚度与凝固点的关系还具有如下的优点。如果假设厚度大的接头间的第三焊料38先收缩凝固,则相向的第一散热板12与第二散热板15的间隔及相向的第三散热板22与第四散热板25的间隔缩小。这样的话,原本厚度小的第一焊料18和第二焊料28伴随着接头间的接合而变薄,之后开始收缩凝固。其结果是,接合后的厚度进一步减小。然而,在实施例的半导体装置2中,厚度小的第一焊料18、第二焊料28比厚度大的第三焊料38先收缩凝固,因此能避免接合后的厚度不足。
如前所述,二极管元件、散热板、垫片之间的焊料无论是材料还是厚度都与晶体管元件、散热板、垫片之间的对应的焊料相同,因此上述的说明即使将接合二极管元件的焊料纳入考虑也成立。
在图6、图7中,为了有助于理解而将焊料的厚度描绘得比实际厚。焊料的厚度被规定为50微米~500微米左右的范围。
接下来,说明半导体装置2的制造方法。在此,从将图5的组件2a(即,成形树脂封装体9之前的半导体装置2的半成品)放入炉中而使焊料熔融/凝固的工序开始进行说明。需要说明的是,在组件2a中,在散热板、半导体元件、垫片之间配置熔融前的焊料。
图8示出放入组件2a的炉的温度曲线。图8的横轴是时间,纵轴是炉内温度。温度T1是第一焊料18的凝固点(熔融温度),温度T2是第二焊料28的凝固点(熔融温度)。温度T3是第三焊料38的凝固点(熔融温度)。在此,为了便于说明,假定为凝固点与熔融温度相等。
首先,将炉内温度升温至比第一焊料18、第二焊料28的凝固点(熔融温度)T1、T2高的温度TH。通过将炉内温度在一定时间的期间维持成温度TH而使全部的焊料熔融。接下来,降低炉内温度。在时刻t1,炉内温度下降至第一、第二焊料18、28的凝固点T1、T2,在时刻t2,炉内温度下降至第三焊料38的凝固点T3。在时刻t1至t2的期间,第一焊料18和第二焊料28凝固。此时,第三焊料38仍为熔融的状态。
在到达时刻t2时,第一焊料18和第二焊料28已凝固。第三焊料38在时刻t2以后凝固。这样,在厚度小的第一焊料18和第二焊料28凝固之后,第三焊料38凝固。如前所述,通过使厚度小的第一焊料18和第二焊料28比厚度大的第三焊料38先凝固,第一散热板12与第二散热板15在维持平行的状态下被接合。第三散热板22与第四散热板25也同样地在维持平行的状态下被接合。
在全部的焊料凝固之后,将组件2a从炉向注塑成形的模具转移,成形树脂封装体9。接下来,对第一散热板12和第三散热板22露出的面进行研磨,使第一散热板12、第三散热板22、树脂封装体9的面对齐。同样,对第二散热板15和第四散热板25露出的面进行研磨,使第二散热板15、第四散热板25、树脂封装体9的相反侧的面对齐。此时,散热板未倾斜,因此达到树脂封装体9的表面与散热板对齐的程度的研磨能够低成本地完成。
在如上所述制造半导体装置2时,不需要将相向的散热板之间的焊料(第一焊料18、第二焊料28)和接头之间的焊料(第三焊料38)分别进行加热/冷却。在制造半导体装置2时,只要将第一~第四散热板12、15、22、25与半导体元件(晶体管元件3、5、二极管元件4、6)的组件放入炉中,使组件升温至比全部的焊料的熔点高的温度之后将组件的温度降低至比全部的焊料的凝固点低的温度即可。由此,厚度薄的一方的焊料(凝固点高的焊料)比另一方的焊料(凝固点低的焊料)先凝固。
(第一变形例)
接下来,参照图9,说明第一变形例的半导体装置102。图9是第一变形例的半导体装置102的局部剖视图。以下,为了便于说明,将晶体管元件的电极与散热板的接合表现为晶体管元件与散热板的接合。而且,二极管元件与散热板之间的焊料设为和对应的晶体管元件与散热板之间的焊料为相同材料、相同厚度。因此,关于二极管元件及其两侧的散热板之间的焊料,省略说明。
在该变形例中,第二散热板15与第一晶体管元件3无垫片地通过焊料118b直接接合。第一晶体管元件3与第一散热板12通过焊料118a来接合。焊料118a和焊料118b相当于第一散热板12与第二散热板15之间的第一焊料118。第四散热板25与第二晶体管元件5无垫片地通过焊料128b直接接合。第二晶体管元件5与第三散热板22通过焊料128a来接合。焊料128a和焊料128b相当于第三散热板22与第四散热板25之间的第二焊料128。从第一散热板12的缘部延伸的第一接头113与从第四散热板25的缘部延伸的第二接头26通过第三焊料138来接合。
在图9中,符号W11a表示焊料118a的厚度,符号W11b表示焊料118b的厚度。而且,符号W12a表示焊料128a的厚度,符号W12b表示焊料128b的厚度。第一焊料118的厚度W1是W1=W11a+W11b。第二焊料128的厚度W2是W2=W12a+W12b。符号W13表示第三焊料138的厚度。在第一变形例的情况下,第一焊料118的厚度W1比第三焊料138的厚度W3大。而且,第二焊料128的厚度W2也比第三焊料138的厚度W3大。在该变形例的情况下,厚度小的第三焊料138的凝固点T3比厚度大的第一焊料118的凝固点T1高,且比厚度大的第二焊料128的凝固点T2高。在图9中,与凝固点低的第一焊料118、第二焊料128相比,通过密度高的点状阴影表示凝固点高的第三焊料138。
在第一变形例的半导体装置102中,由于上述的凝固点与厚度的关系,如果对散热板12、15、22、25与半导体元件的组件进行加热之后冷却,则厚度最薄的第三焊料138先凝固,接下来厚度大的第一焊料118和第二焊料128凝固。在该变形例中,接头之间的焊料(第三焊料138)比散热板之间的焊料(第一焊料118和第二焊料128)先凝固。
由于从第一散热板12和第四散热板25各自的缘部延伸的接头之间的第三焊料138先收缩凝固,因此第一散热板12和第四散热板25倾斜。然而,由于第三焊料138的厚度比第一焊料118、第二焊料128小,因此能够抑制对于第一散热板12和第四散热板25的倾斜造成的影响。第一变形例的半导体装置102虽然不如图3~图7所示的半导体装置2,但是也能够期待抑制散热板的倾斜的效果。
(第二变形例)
接下来,参照图10,说明第二变形例的半导体装置202。图10是第二变形例的半导体装置202的局部剖视图。在该变形例中,二极管元件与散热板之间的焊料也设为和对应的晶体管元件与散热板之间的焊料为相同材料、相同厚度。因此,关于二极管元件及其两侧的散热板之间的焊料,省略说明。
在该第二变形例中,第二散热板15与第一晶体管元件3通过垫片207a和焊料218b、218c来接合。垫片207a比图3~图7所示的垫片7a厚,焊料218b,218c的厚度比先前的焊料18b、18c的厚度小。第一晶体管元件3与第一散热板12通过焊料218a来接合。焊料218a、218b、218c相当于第一散热板12与第二散热板15之间的第一焊料218。第四散热板25与第二晶体管元件5无垫片地通过焊料228b直接接合。第二晶体管元件5与第三散热板22通过焊料228a来接合。焊料228a和焊料228b相当于第三散热板22与第四散热板25之间的第二焊料228。从第一散热板12的缘部延伸的第一接头213与从第四散热板25的缘部延伸的第二接头26通过第三焊料238来接合。
在图10中,符号W21a表示焊料218a的厚度,符号W21b表示焊料218b的厚度,符号W21c表示焊料218c的厚度。而且,符号W22a表示焊料228a的厚度,符号W22b表示焊料228b的厚度。第一焊料218的厚度W1是W1=W21a+W21b+W21c。第二焊料228的厚度W2是W2=W22a+W22b。符号W23表示第三焊料238的厚度。在第二变形例中,第三焊料238的厚度W3比第二焊料228的厚度W2小。而且,第一焊料218的厚度W1比第三焊料238的厚度W3小。即,W2>W3>W1的关系成立。在该变形例的情况下,第三焊料238的凝固点T3比厚度最大的第二焊料228的凝固点T2高,且比厚度最小的第一焊料218的凝固点T1低。在图10中,凝固点越高的焊料由密度越高的点状阴影描绘。
在第二变形例的情况下,当对散热板12、15、22、25与半导体元件的组件进行加热之后冷却时,厚度最薄的第一焊料218首先凝固,接下来第三焊料238凝固,最后厚度最大的第二焊料228凝固。在该变形例中,在接头之间的焊料(第三焊料238)凝固之前,第一散热板12与第二散热板15之间的第一焊料218凝固,因此第一散热板12与第二散热板15在维持平行的状态下接合于第一晶体管元件3。
另外,在接头间的第三焊料238凝固之后,第三散热板22与第四散热板25之间的第二焊料228凝固。厚度比第二焊料228小的第三焊料238的收缩量比第二焊料228的收缩量小,因此能抑制第四散热板25的倾斜。该第二变形例的半导体装置202虽然不如图3~图7中所示的半导体装置2,但是也能够抑制第四散热板25的倾斜。
叙述与实施例说明的技术相关的留意点。实施例的半导体装置2、102、202在一对散热板12、15(22、25)之间夹有晶体管元件和二极管元件。近年来,开发出将晶体管与二极管的反并联电路进行了单片化的半导体元件。这样的半导体元件的一例称为RC-IGBT。在采用将晶体管元件与二极管进行了单片化的半导体元件时,散热板与半导体元件的电极的接合面积和接头彼此的接合面积之差减小。当散热板与半导体元件的电极的接合面积和接头彼此的接合面积之差减小时,接头彼此的接合对于散热板的倾斜造成的影响变得显著。本说明书公开的技术对于在一对散热板之间夹有一个小型的半导体元件的半导体装置特别有效。而且,如图3~图7所示,通过使接头之间的焊料(第三焊料38)的厚度比散热板之间的焊料(第一焊料18和第二焊料28)的厚度大,能够得到最高的效果。
实施例的第一晶体管元件3和第一二极管元件4相当于第一半导体元件的一例。实施例的第二晶体管元件5和第二二极管元件6相当于第二半导体元件的一例。第一散热板12、第二散热板15、第三散热板22、第四散热板25分别相当于第一金属板、第二金属板、第三金属板、第四金属板的一例。
以上,详细说明了本发明的具体例,但是它们仅是示例,并未对权利要求书进行限定。权利要求书记载的技术包括对以上示例的具体例进行了各种变形、变更的技术。本说明书或附图说明的技术要素单独或通过各种组合而发挥技术有用性,并未限定为申请时权利要求记载的组合。而且,本说明书或附图示例的技术是同时实现多个目的的技术,实现其中的一个目的本身就具有技术有用性。
Claims (2)
1.一种半导体装置,具备:
第一半导体元件及第二半导体元件,分别在两面具备电极;
第一金属板及第二金属板,夹着所述第一半导体元件,并通过第一焊料而与所述第一半导体元件的各个所述电极接合;
第三金属板及第四金属板,夹着所述第二半导体元件,并通过第二焊料而与所述第二半导体元件的各个所述电极接合;及
树脂封装体,将所述第一半导体元件和所述第二半导体元件封固,所述第一金属板和所述第三金属板露出于所述树脂封装体的一面,并且所述第二金属板和所述第四金属板露出于所述树脂封装体的所述一面的相反面,
第一接头从所述第一金属板的缘部延伸并且第二接头从所述第四金属板的缘部延伸,所述第一接头与所述第二接头在从所述第一金属板与所述第一半导体元件的层叠方向观察时重叠并通过第三焊料来接合,
所述第一金属板与所述第二金属板之间的所述第一焊料的总厚度和所述第一接头与所述第二接头之间的所述第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高,
所述第三金属板与所述第四金属板之间的所述第二焊料的总厚度和所述第三焊料的厚度不同,厚度小的一方的焊料的凝固点比厚度大的一方的焊料的凝固点高。
2.根据权利要求1所述的半导体装置,其中,
所述第一焊料的总厚度比所述第三焊料的厚度小,所述第二焊料的总厚度比所述第三焊料的厚度小。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-013673 | 2017-01-27 | ||
JP2017013673A JP6512231B2 (ja) | 2017-01-27 | 2017-01-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108428685A true CN108428685A (zh) | 2018-08-21 |
CN108428685B CN108428685B (zh) | 2019-09-03 |
Family
ID=62843545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810072185.5A Active CN108428685B (zh) | 2017-01-27 | 2018-01-25 | 半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10396008B2 (zh) |
JP (1) | JP6512231B2 (zh) |
CN (1) | CN108428685B (zh) |
DE (1) | DE102018101829B4 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573937A (zh) * | 2017-03-09 | 2018-09-25 | 丰田自动车株式会社 | 半导体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11107761B2 (en) * | 2018-02-06 | 2021-08-31 | Denso Corporation | Semiconductor device |
JP7069787B2 (ja) * | 2018-02-09 | 2022-05-18 | 株式会社デンソー | 半導体装置 |
JP2019186403A (ja) | 2018-04-11 | 2019-10-24 | トヨタ自動車株式会社 | 半導体装置 |
JP7168280B2 (ja) * | 2018-06-26 | 2022-11-09 | 住友電工デバイス・イノベーション株式会社 | 半導体装置、および、半導体チップの搭載方法 |
JP7077893B2 (ja) * | 2018-09-21 | 2022-05-31 | 株式会社デンソー | 半導体装置 |
KR20210144936A (ko) | 2019-04-25 | 2021-11-30 | 아메리칸 액슬 앤드 매뉴팩쳐링, 인코포레이티드 | 전기 구동 모듈 |
EP3975225A1 (en) * | 2020-09-24 | 2022-03-30 | Infineon Technologies Austria AG | Semiconductor module |
EP4177942A1 (en) * | 2021-10-18 | 2023-05-10 | American Axle & Manufacturing, Inc. | Electrical assembly having a heat sink that is unitarily and integrally formed with a lead of a power semiconductor |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020014704A1 (en) * | 2000-07-31 | 2002-02-07 | Yoshitaka Horie | Method of making wireless semiconductor device, and leadframe used therefor |
WO2004105129A1 (ja) * | 2003-05-23 | 2004-12-02 | Fujitsu Limited | プリント基板ユニットおよびその製造方法 |
CN101326637A (zh) * | 2005-12-08 | 2008-12-17 | 富士通株式会社 | 电子部件和热传导部件的制造方法以及电子部件用热传导部件的安装方法 |
JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
CN103681369A (zh) * | 2012-09-26 | 2014-03-26 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN104701306A (zh) * | 2013-12-06 | 2015-06-10 | 丰田自动车株式会社 | 半导体装置 |
CN105575937A (zh) * | 2014-11-04 | 2016-05-11 | 丰田自动车株式会社 | 半导体装置和用于半导体装置的制造方法 |
CN106133906A (zh) * | 2014-03-26 | 2016-11-16 | 株式会社电装 | 半导体装置及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3614079B2 (ja) * | 2000-03-24 | 2005-01-26 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP5947537B2 (ja) | 2011-04-19 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5966979B2 (ja) * | 2013-03-14 | 2016-08-10 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP6221542B2 (ja) * | 2013-09-16 | 2017-11-01 | 株式会社デンソー | 半導体装置 |
JP6294110B2 (ja) | 2014-03-10 | 2018-03-14 | トヨタ自動車株式会社 | 半導体装置 |
JP6295768B2 (ja) * | 2014-03-26 | 2018-03-20 | 株式会社デンソー | 半導体装置の製造方法 |
JP6578900B2 (ja) * | 2014-12-10 | 2019-09-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP6394489B2 (ja) * | 2015-05-11 | 2018-09-26 | 株式会社デンソー | 半導体装置 |
JP6586970B2 (ja) * | 2017-03-09 | 2019-10-09 | トヨタ自動車株式会社 | 半導体装置 |
-
2017
- 2017-01-27 JP JP2017013673A patent/JP6512231B2/ja active Active
- 2017-12-27 US US15/855,210 patent/US10396008B2/en active Active
-
2018
- 2018-01-25 CN CN201810072185.5A patent/CN108428685B/zh active Active
- 2018-01-26 DE DE102018101829.0A patent/DE102018101829B4/de active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020014704A1 (en) * | 2000-07-31 | 2002-02-07 | Yoshitaka Horie | Method of making wireless semiconductor device, and leadframe used therefor |
WO2004105129A1 (ja) * | 2003-05-23 | 2004-12-02 | Fujitsu Limited | プリント基板ユニットおよびその製造方法 |
CN101326637A (zh) * | 2005-12-08 | 2008-12-17 | 富士通株式会社 | 电子部件和热传导部件的制造方法以及电子部件用热传导部件的安装方法 |
JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
CN103681369A (zh) * | 2012-09-26 | 2014-03-26 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN104701306A (zh) * | 2013-12-06 | 2015-06-10 | 丰田自动车株式会社 | 半导体装置 |
CN106133906A (zh) * | 2014-03-26 | 2016-11-16 | 株式会社电装 | 半导体装置及其制造方法 |
CN105575937A (zh) * | 2014-11-04 | 2016-05-11 | 丰田自动车株式会社 | 半导体装置和用于半导体装置的制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573937A (zh) * | 2017-03-09 | 2018-09-25 | 丰田自动车株式会社 | 半导体装置 |
CN108573937B (zh) * | 2017-03-09 | 2021-06-29 | 株式会社电装 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108428685B (zh) | 2019-09-03 |
DE102018101829B4 (de) | 2020-07-16 |
JP6512231B2 (ja) | 2019-05-15 |
JP2018121037A (ja) | 2018-08-02 |
DE102018101829A1 (de) | 2018-08-02 |
US20180218960A1 (en) | 2018-08-02 |
US10396008B2 (en) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108428685B (zh) | 半导体装置 | |
US11367670B2 (en) | Power semiconductor device and manufacturing method of the same | |
TW538661B (en) | Method for making a hybrid integated circuit device | |
CN102136472B (zh) | 半导体装置模块 | |
US9147673B2 (en) | Semiconductor power converter and method of manufacturing the same | |
JP3146452B2 (ja) | 面実装型led素子及びその製造方法 | |
CN108573937A (zh) | 半导体装置 | |
US7091603B2 (en) | Semiconductor device | |
US20180047714A1 (en) | Intelligent power module and manufacturing method thereof | |
US20170294369A1 (en) | Power semiconductor device and method for manufacturing the same | |
CN103883995B (zh) | 易于装配的cob灯珠、灯珠支架和灯珠制作方法、装配简单的led模组 | |
US20020001177A1 (en) | Power module having electronic power components, and a method of manufacturing such a module | |
CN101548380B (zh) | 双芯片搭载型二极管 | |
CN104934400A (zh) | 半导体装置及其制造方法 | |
TWI294129B (en) | A chip resistor component and a manufacturing process thereof | |
CN104795388A (zh) | 智能功率模块及其制造方法 | |
CN107408553B (zh) | 半导体装置 | |
CN107658411A (zh) | 输出极组件及电池模组 | |
CN102709440A (zh) | 贴片led支架、贴片led制造方法及其贴片led | |
CN102446885A (zh) | 半导体功率模块及其制造方法 | |
CN109427744B (zh) | Ipm模块、车辆及ipm模块的制作方法 | |
CN105845633A (zh) | 一种多芯片3d封装工艺 | |
JP2009130007A (ja) | 半導体装置及びその製造方法 | |
US20180007777A1 (en) | Power module and method of manufacturing the same | |
CN215119466U (zh) | 一种高压大电流SiC单管的叠层母排 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200413 Address after: Aichi Prefecture, Japan Patentee after: DENSO Corp. Address before: TOYOTA City, Aichi Prefecture, Japan Patentee before: Toyota Motor Corp. |
|
TR01 | Transfer of patent right |