JP2011172342A - ゲート駆動回路の電源装置 - Google Patents

Abstract

【課題】初期充電回路が不要な自己給電形のゲート駆動回路の電源装置を提供することである。
【解決手段】電力用半導体スイッチ素子（３）に並列接続された、スナバダイオード（３５）とスナバコンデンサ（３７）とからなる直列回路と、端子電圧をゲート駆動回路（１１）に電源電圧として印加する電源用コンデンサ（５１）と、スナバコンデンサ（３７）の正電位側端子と電源用コンデンサの正電位側端子間に介在されて、電源用コンデンサ（５１）に充電電流を流すノーマリオンタイプのスイッチ素子（４３）と、 ノーマリオンタイプのスイッチ素子（４３）を制御するスイッチ制御回路と、を備える。スイッチ制御回路は、電源用コンデンサ（５１）の端子電圧が所定値以上になったときにノーマリオンタイプのスイッチ素子（４３）をオフさせるように構成される。
【選択図】 図２

Description

本発明は、電力変換回路の電力用半導体スイッチ素子を駆動するゲート駆動回路の電源装置、特に、スナバコンデンサのエネルギーをゲート駆動回路の電源として転用する自己給電形の電源装置に関する。

電力変換回路を構成する電力用半導体スイッチ素子には、いわゆるスナバ回路を併用することが多い。特許文献１、２には、上記スナバ回路の放電エネルギーを上記電力用半導体スイッチ素子のゲ―ト駆動回路を作動させるためのエネルギーとして活用する電源装置の構成が記載されている。
上記の電源装置には、上記放電エネルギーを充電する電源用コンデンサが設けられ、この電源用コンデンサの端子電圧がゲ―ト駆動回路に電源電圧として供給される。

特許第３１３３１６６号公報 特開平６−９８５５３公報

電源スイッチが投入されて電力変換回路に主電源が接続された時点においては、上記電源用コンデンサが未充電の状態にある。この状態では、ゲ―ト駆動回路に電源電圧が印加されないので、該ゲ―ト駆動回路が動作しない。
そこで、従来においては、電源スイッチの投入時に上記電源用コンデンサに充電を行う初期充電回路を設けるようにしている。この初期充電回路は、上記電源スイッチの投入に伴って主電源から電源用コンデンサに充電電流を流すように構成されるので、その構成要素として大電力用の抵抗器が複数使用され、しかも、電力変換回路を構成する複数の電力用半導体スイッチ素子に対してそれぞれ設けられる。
上記大電力用の抵抗器は、高価でかつ形状が大きい。したがって、上記初期充電回路を備える従来の電源装置は、この初期充電回路がコストの低減と小型化を阻害する要因になっている。

そこで、本発明は、初期充電回路が不要なゲート駆動回路の電源装置を提供することを目的とする。

本発明は、電力変換回路の電力用半導体スイッチ素子を駆動するゲート駆動回路の電源装置であって、上記の課題を解決するため、前記電力用半導体スイッチ素子に並列接続された、スナバダイオードとスナバコンデンサとからなる直列回路と、端子電圧を前記ゲート駆動回路に電源電圧として印加する電源用コンデンサと、前記スナバコンデンサの正電位側端子と前記電源用コンデンサの正電位側端子間に介在されて、前記電源用コンデンサに充電電流を流すノーマリオンタイプのスイッチ素子と、前記ノーマリオンタイプのスイッチ素子を制御するスイッチ制御回路と、を備える。前記スイッチ制御回路は、前記電源用コンデンサの端子電圧が所定値以上になったときに前記ノーマリオンタイプのスイッチ素子をオフさせるように構成される。

一実施形態においては、前記ノーマリオンタイプのスイッチ素子にダイオードおよび電流制限素子が直列接続される。電流制限素子としては、例えば、所定のインダクタンスを有するリアクトルを用いることができる。前記電源用コンデンサには、必要に応じて、過電圧防止用のツェナーダイオードを並列接続される。

前記スイッチ制御回路は、前記電源用コンデンサに並列接続される放電回路を備えることができる。この放電回路は、例えば、前記電源用コンデンサの端子電圧が前記所定値以上でかつ前記電力用半導体スイッチ素子がオンしているときに放電動作させるように構成される。

前記放電回路は、例えば、前記電力用半導体スイッチ素子とは逆のオンオフ動作を行う放電制御用スイッチ素子を介して前記電源用コンデンサを放電させるように構成することができる。
また、前記放電回路は、前記放電制御用スイッチ素子に直列接続された抵抗およびツェナーダイオードを備えることができる。この場合、前記ツェナーダイオードは前記電源用コンデンサの端子電圧が前記所定値以上のときに導通するようにそのツェナー電位が設定される。

前記ノーマリオンタイプのスイッチ素子は、前記抵抗に誘起される電圧によってオフさせることができる。すなわち、例えば、前記ノーマリオンタイプのスイッチ素子がＦＥＴである場合には、前記抵抗に誘起される電圧を前記ノーマリオンタイプのスイッチ素子のゲート・ソース間に逆バイアス電圧として印加して該スイッチ素子をオフさせることができる。

本発明によれば、電力用半導体スイッチ素子のゲート駆動回路の電源装置に自己給電形の電源回路を採用した場合において、初期充電回路を設けることなく電源用コンデンサを初期充電することができる。したがって、初期充電回路の構成要素である高価でかつ形状が大きい大電力用の抵抗器が不要になり、その結果、大幅なコストの低減と小型化を図ることが可能になる。

電力変換回路の構成例を示す回路図である。 本発明の係るゲート駆動回路の電源装置の実施形態を示す回路図である。 電力用半導体スイッチ素子がターンオンする際の動作説明図である。 電力用半導体スイッチ素子がターンオフする際の動作説明図である。 電源スイッチが投入された時（初期充電時）の動作説明図である。 電源スイッチが投入された後における電源用コンデンサの放電動作を示す説明図である。

以下、図面を参照して本発明の実施形態について説明する。
図１に、電力変換回路の構成例を示す。この電力変換回路の主回路１（この例では、３相インバータの主回路）は、上アーム側の３個の半導体スイッチ素子３と、これらに対応する下アーム側の３個の半導体スイッチ素子３'とを電源ライン５、７間で直列接続した構成を有する。
この主回路１においては、電力用半導体スイッチ素子３、３'としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が使用されている。

電力用半導体スイッチ素子３、３'には、環流ダイオード９、９'がそれぞれ並列接続され、また、このスイッチ素子３、３'のゲートには、ゲート駆動回路１１、１１'がそれぞれ接続されている。図１では、煩雑化を避けるため、１組のスイッチ素子３、３'に対するゲート駆動回路１１、１１'のみを示しているが、もちろん、他の電力用半導体スイッチ素子３、３'に対してもゲート駆動回路１１、１１'が接続される。

主回路１の電源ライン５、７は、直流電源１３の正、負極にそれぞれ接続されている。各ゲート駆動回路１１、１１'は、制御回路１５からの制御信号Ｓｃ、Ｓｃ'（例えば、ＰＷＭ信号）に基づいてゲート信号を生成し、このゲート信号によって電力用半導体スイッチ素子３、３'をオンオフする。したがって、主回路１の負荷である３相モータ１７には、上記制御信号によって制御された電力が電力用半導体スイッチ素子３、３'を介して供給されることになる。
上記主回路１を含むインバータが交流入力のインバータの場合、上記直流電源１３は整流・平滑回路（図示せず）によって構成される。なお、符号１９は、配線材料のインダクタンスを示している。

図２は、図１に示すゲート駆動回路１１の構成の一例と、このゲート駆動回路１１に電力を供給する本発明に係るゲート駆動回路用電源装置の実施形態を示している。
ゲート駆動回路１１は、フォトカプラ２１と、相補動作するように直列接続されたトランジスタ２３、２５と、フォトカプラ２１の出力端とトランジスタ２３、２５のベース間に接続された電流制限用のベース抵抗２７と、トランジスタ２３、２５のエミッタと前記上アーム側の電力用半導体スイッチ素子３のゲートの間に接続された電流制限用のゲート抵抗２９とを備えている。

ゲート駆動回路１１は、後述の電源用コンデンサ５１の端子電圧が電源ライン３１、３３間に電源電圧として印加される。
フォトカプラ２１の出力信号の論理レベルは、図１に示す制御回路１５から与えられる制御信号Ｓｃによって変化し、その論理レベルに応じて半導体スイッチ素子３がオンオフする。すなわち、フォトカプラ２１から「Ｈ」レベルの信号が出力される場合には、トランジスタ１８がオンして電力用半導体スイッチ素子３のゲートに電流が供給されるので、該スイッチ素子３がオンする。この電力用半導体スイッチ素子３がオンしている状態では、該スイッチ素子３を介してモータ１７に電流が供給される。
一方、フォトカプラ２１から「Ｌ」レベルの信号が出力される場合には、他方のトランジスタ１９がオンする。この場合、電力用半導体スイッチ素子３に蓄積されているゲート電荷を放電させる方向の電流が流れるので、該スイッチ素子３がオフする。

次に、上記ゲート駆動回路１１の電源として機能する本発明に係るゲート駆動回路用電源装置の構成について説明する。
図２に示すように、電力用半導体スイッチ素子３には、スナバダイオード３５とスナバコンデンサ３７からなる直列回路（図１には示されていない）が並列接続されている。スナバダイオード３５とスナバコンデンサ３７は、ｄｖ／ｄｔ抑制用のスナバ回路を構成するために設けたものである。なお、スナバダイオード３５は、アノードが電源ライン５に接続され、カソードがスナバコンデンサ３７の正電位側端に接続されている。

スナバダイオード３５とスナバコンデンサ３７の直列接続点は、ダイオード３９、電流制限素子４１およびノーマリオンタイプの半導体スイッチ素子４３からなる直列回路を介してゲート駆動回路１１の正電位側電源ライン３１に接続されている。
本実施形態では、電流制限素子４１として所定のインダクタンスを有するリアクトル（コイル）が使用され、また、半導体スイッチ素子４３としてＭＯＳＦＥＴが使用されている。
半導体スイッチ素子４３のゲート・ソース間には抵抗４５が接続されている。そして、この半導体スイッチ素子４３のゲートは、ツェナーダイオード４７と半導体スイッチ素子４９からなる直列回路を介してゲート駆動回路１１の負電位側電源ライン３３に接続されている。なお、本実施形態では、半導体スイッチ素子４９としてＭＯＳＦＥＴが使用されている。

ゲート駆動回路１１の電源ライン３１、３３間には、電源用コンデンサ５１が接続されている。従って、この電源用コンデンサ５１には、上記抵抗４５、ツェナーダイオード４７および半導体スイッチ素子４９からなる直列回路が並列接続されることになる。
電源用コンデンサ５１には、その過充電を防止するツェナーダイオード５３が並列接続されている。また、半導体スイッチ素子４９のゲートは、インバータ５５を介してフォトカプラ２１の出力端子に接続されている。

以上においては、上アーム側の電力用半導体スイッチ素子３に対するゲート駆動回路１１の構成およびゲート駆動回路用電源装置の構成について説明したが、もちろん、図２〜図６の点線枠内には下アーム側の電力用半導体スイッチ素子３'に対する同様の構成のゲート駆動回路およびゲート駆動回路用電源装置が設けられている。

以下、本実施形態に係るゲート駆動回路用電源装置の動作について説明する。
図３に電力用半導体スイッチ素子３がターンオンする際の動作説明図を示す。
電力用半導体スイッチ素子３がオフした状態においては、半導体スイッチ素子４９がオンしているので、電源用コンデンサ５１の放電電流が抵抗４５を流れる。したがって、ノーマリオン半導体スイッチ素子４３は、この抵抗４５の両端に生成された電圧Ｖｂ（図４参照）によりそのゲート、ソース間が逆バイアスされてオフした状態にある。

ここで、フォトカプラ２１から「Ｈ」レベルの信号が出力されると、電力用半導体スイッチ素子３がターンオンされて該スイッチ素子３およびモータ１７を通る電流５６（点線参照）が流れ、また、半導体スイッチ素子４９がオフされる。
半導体スイッチ素子４９がオフされると、半導体スイッチ素子４３のゲート、ソース間に印加されていた逆バイアス電圧が消失するので、該半導体スイッチ素子４３がオンする。これに伴い、コンデンサ３７、ダイオード３９、リアクトル４１、半導体スイッチ素子４３、コンデンサ５１、コンデンサ３７という経路で電流５７（一点鎖線参照）が流れ、これによって、スナバコンデンサ３７が放電されるとともに、電源用コンデンサ５１が充電される。

スナバコンデンサ３７の端子電圧は時間経過とともに低下し、その端子電圧がゼロになると、電流５７が環流ダイオード９を通る状態となる。以後、電流５７は急速に減少し、最終的に、スナバコンデンサ３７に充電されていた電気エネルギーが電源用コンデンサ５１の充電エネルギーに変換されることになる。

図４に電力用半導体スイッチ素子３がターンオフする際の動作説明図を示す。電力用半導体スイッチ素子３がターンオフすると、点線で示すように、対抗アームの半導体スイッチ素子３'に並列接続されたダイオード９'に転流する電流５９とスナバコンデンサ３７への充電電流６１がメイン電流として流れる。
このとき、フォトカプラ２１の出力は「Ｌ」レベルであるので、半導体スイッチ素子４９がオン状態となる。ここで、設計上、コンデンサ５１の端子電圧Ｖｇとツェナーダイオード４７のツェナー電圧Ｖｚとの間にＶｇ≧Ｖｚの関係が成立していると仮定すると、一点鎖線で示すコンデンサ５１の放電電流６３が流れる。このとき、前記したように、抵抗４５の両端電圧Ｖｂがノーマリオン半導体スイッチ素子４３のゲート・ソース間に逆バイアス電圧として印加されるので、このスイッチ素子４３がオフされて、電源用コンデンサ５１に対するコンデンサ３７側からの充電が停止する。

ところで、主電源１３の出力は、図５に示す電源スイッチ６３を介して電源ライン５，７に印加される。そこで、以下、この電源スイッチ６３が投入された時の動作例（初期充電時の動作例）について説明する。
電源スイッチ６３の投入時においては、上アーム側のノーマリオン半導体スイッチ素子４３と、図示していない下アーム側のノーマリオン半導体スイッチ素子とが共にオンした状態になるので、図中に点線で示す電流６５が流れて、上アーム側の電源用コンデンサ５１と図示していない下アーム側の電源用コンデンサが共に充電されることになる。

電源用コンデンサ５１の端子電圧Ｖｇは、ゲート駆動回路１１に電源電圧として印加される。そこで、コンデンサ５１の充電が進行してその端子電圧Ｖｇが所定値以上になるまで上昇すると、フォトカプラ２１が動作してその出力が「Ｌ」の状態になるので、半導体スイッチ素子４９がオンする。したがって、電源用コンデンサ５１の充電がさらに進んで、Ｖｇ≧Ｖｚという関係が成立すると、図６に一点鎖線で示す電流６９が流れて、ノーマリオン半導体スイッチ素子４３がオフする。この結果、電源用コンデンサ５１は、その端子電圧Ｖｇがツェナー電圧Ｖｚで規定される設計値電圧になった時点でその充電が終了する。

その後、電力用半導体スイッチ素子３がオンしないとすると、電源用コンデンサ５１は徐々に放電する。そして、Ｖｇ＜Ｖｚの関係が成立するまで電源用コンデンサ５１が放電すると、上記の放電電流６９が停止して、ノーマリオン半導体スイッチ素子４３のゲート、ソース間に印加されていた逆バイアス電圧が消失する。これにより、半導体スイッチ素子４３がオン状態となって、図５に示す電流６５が流れるようになるので、再び電源用コンデンサ５１が充電される。すなわち、電源スイッチ６３の投入後においては、半導体スイッチ素子３がオンするまでの間、図５、図６に示す動作が繰り返されて、コンデンサ５１の端子電圧Ｖｇがほぼ設計値電圧に維持される。
なお、上記上アーム側の電源用コンデンサ５１に対応する下アーム側の電源用コンデンサも、上記電源用コンデンサ５１と同様の形態で初期充電される。

上記のように、本実施形態に係るゲート駆動回路用電源装置によれば、スナバコンデンサ３７に充電されていた電気エネルギーを電源用コンデンサ５１の充電エネルギーに変換し、この充電エネルギーをゲート駆動回路の電源として活用することができる。しかも、専用の初期充電手段を設けることなく電源用コンデンサ５１を初期充電することができるので、コストの低減、小型化および構成の簡易化を図る上で有利である。

本発明は、上記の実施形態に限定されず、種々の変形態様を含み得るものである。例えば、上記実施形態においては電力用半導体スイッチ素子としてＩＧＢＴを使用した電力変換装置が用いられているが、本発明は、普通のバイポーラトランジスタ、ＭＯＳＦＥＴ、ＧＴＯなどを電力用半導体スイッチ素子として使用した電力変換装置に適用することも可能である。
また、上記実施形態においてはノーマリオン半導体スイッチ素子４３としてＭＯＳＦＥＴを用いているが、ＳｉＣを材料とする半導体スイッチ素子や、ＧａＮを材料とする半導体スイッチ素子をノーマリオン半導体スイッチ素子４３として適用することも可能である。

１ 主回路
３、３' 電力用半導体スイッチ素子
５、７ 電源ライン
９ 環流ダイオード
１１、１１' ゲート駆動回路
１３ 直流電源
１５ 制御回路
１７ モータ
２１ フォトカプラ
２３、２５ トランジスタ
３１、３３ 電源ライン
３５、３５' スナバダイオード
３７、３７' スナバコンデンサ
３９、３９' ダイオード
４１ リアクトル
４３ ノーマリオン半導体スイッチ素子
４５ 抵抗
４７、５３ ツェナーダイオード
４９ 半導体スイッチ素子
５５ インバータ
６３ 電源スイッチ

Claims (9)

1. 電力変換回路の電力用半導体スイッチ素子を駆動するゲート駆動回路の電源装置であって、
   前記電力用半導体スイッチ素子に並列接続された、スナバダイオードとスナバコンデンサとからなる直列回路と、
   端子電圧を前記ゲート駆動回路に電源電圧として印加する電源用コンデンサと、
   前記スナバコンデンサの正電位側端子と前記電源用コンデンサの正電位側端子間に介在されて、前記電源用コンデンサに充電電流を流すノーマリオンタイプのスイッチ素子と、
   前記ノーマリオンタイプのスイッチ素子を制御するスイッチ制御回路と、を備え、
   前記スイッチ制御回路は、前記電源用コンデンサの端子電圧が所定値以上になったときに前記ノーマリオンタイプのスイッチ素子をオフさせるように構成されていることを特徴とするゲート駆動回路用電源装置。
2. 前記ノーマリオンタイプのスイッチ素子にダイオードおよび電流制限素子を直列接続したことを特徴とする請求項１に記載のゲート駆動回路用電源装置。
3. 前記電流制限素子として所定のインダクタンスを有するリアクトルを用いたことを特徴とする請求項２に記載のゲート駆動回路用電源装置。
4. 前記電源用コンデンサに過電圧防止用のツェナーダイオードを並列接続したことを特徴とする請求項１に記載のゲート駆動回路用電源装置。
5. 前記スイッチ制御回路は、前記電源用コンデンサに並列接続される放電回路を備え、前記電源用コンデンサの端子電圧が前記所定値以上でかつ前記電力用半導体スイッチ素子がオンしているときに前記放電回路を放電動作させるように構成されていることを特徴とする請求項１に記載のゲート駆動回路用電源装置。
6. 前記放電回路は、前記電力用半導体スイッチ素子とは逆のオンオフ動作を行う放電制御用スイッチ素子を備え、この放電制御用スイッチ素子を介して前記電源用コンデンサを放電させるように構成されていることを特徴とする請求項５に記載のゲート駆動回路用電源装置。
7. 前記放電回路は、前記放電制御用スイッチ素子に直列接続された抵抗およびツェナーダイオードを備え、前記ツェナーダイオードは前記電源用コンデンサの端子電圧が前記所定値以上のときに導通するようにそのツェナー電位が設定されていることを特徴とする請求項６に記載のゲート駆動回路用電源装置。
8. 前記ノーマリオンタイプのスイッチ素子は、前記抵抗に誘起される電圧によってオフされることを特徴とする請求項７に記載のゲート駆動回路用電源装置。
9. 前記ノーマリオンタイプのスイッチ素子はＦＥＴであり、前記抵抗に誘起される電圧を前記ノーマリオンタイプのスイッチ素子のゲート・ソース間に逆バイアス電圧として印加するように構成したことを特徴とする請求項８に記載のゲート駆動回路用電源装置。

Images