JP2011165928A - 絶縁ゲートバイポーラトランジスタ - Google Patents

絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2011165928A
JP2011165928A JP2010027505A JP2010027505A JP2011165928A JP 2011165928 A JP2011165928 A JP 2011165928A JP 2010027505 A JP2010027505 A JP 2010027505A JP 2010027505 A JP2010027505 A JP 2010027505A JP 2011165928 A JP2011165928 A JP 2011165928A
Authority
JP
Japan
Prior art keywords
region
body contact
igbt
dummy
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010027505A
Other languages
English (en)
Other versions
JP5604892B2 (ja
Inventor
Satoru Machida
悟 町田
Takahide Sugiyama
隆英 杉山
Jun Saito
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2010027505A priority Critical patent/JP5604892B2/ja
Publication of JP2011165928A publication Critical patent/JP2011165928A/ja
Application granted granted Critical
Publication of JP5604892B2 publication Critical patent/JP5604892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

【課題】 ラッチアップ現象が抑制されたIGBTを提供することを目的とする。
【解決手段】 IGBT100は、第1導電型のドリフト領域8と、ドリフト領域8上に設けられている第2導電型のボディ領域10と、ボディ領域10を貫通してドリフト領域8に接しており、平面視したときに第1方向に沿って間隔を置いて配置されている複数のダミートレンチ26と、平面視したときに第1方向に直交する第2方向に沿って間隔を置いて配置されており、ダミートレンチ26を間に置いて設けられている複数の絶縁ゲート23と、ボディ領域10上に設けられており、平面視したときに第1方向に隣り合うダミートレンチ26間に配置されており、ボディ領域10よりも不純物濃度が濃い第2導電型の第1ボディコンタクト領域30と、第1ボディコンタクト領域30に接触するエミッタ電極を備えている。
【選択図】図4

Description

本発明は、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下、IGBTという)に関する。
IGBTの技術分野では、帰還容量(ゲート−コレクタ間の容量)の増加を抑制するために、ダミートレンチを設ける技術が知られている。その一例が、特許文献1に開示されている。特許文献1に開示されるIGBTは、平面視したときに一方向に沿って伸びている複数のトレンチゲートを備えている。特許文献1に開示されるIGBTはさらに、平面視したときに一方向に沿って伸びている複数のダミートレンチを備えている。トレンチゲートが伸びる方向とダミートレンチが伸びる方向は、平面視したときに平行となるように構成されており、トレンチゲートとダミートレンチは、平面視したときにストライプ状に配置されている。1又は複数のダミートレンチが、トレンチゲートとトレンチゲートの間に配置されている。ダミートレンチは、エミッタ電極に電気的に接続されており、エミッタトレンチと称されることが多い。ダミートレンチが設けられていると、ゲート−コレクタ間容量(帰還容量)の一部がコレクタ−エミッタ間容量に置換されるので、帰還容量が低減することが知られている。この結果、ダミートレンチを備えるIGBTは、スイッチング速度が速いという特徴を有する。
特開2007−74006号公報
ダミートレンチを備えるIGBTでは、微細化をおし進めると、ダミートレンチとトレンチゲートの間の間隔、及び/又はダミートレンチとダミートレンチの間の間隔が狭くなる。このため、コレクタ領域から注入されたホール(正孔)は、ボディ領域内に高濃度に蓄積する。ボディ領域内のホール濃度が上昇すると、n型のエミッタ領域とp型のボディ領域の間が順バイアスされ、n型のエミッタとp型のボディ領域とn型のドリフト領域で構成される寄生npnトランジスタが動作してしまう。寄生npnトランジスタが動作すると、ラッチアップが発生し、素子破壊を招くことがある。本明細書は、ラッチアップが抑制されたIGBTを提供することを目的とする。
本明細書で開示される技術は、ダミートレンチとボディコンタクト領域に新規な形態を採用することにより、ラッチアップの発生を抑制することを特徴としている。具体的には、少なくとも一部のダミートレンチ群は、素子領域内において一方向に連続して伸びているのではなく、その一方向において間隔を置いて配置されていることを特徴としている。さらに、少なくとも一部のボディコンタクト領域は、そのダミートレンチとダミートレンチの間に配置されていることを特徴としている。特許文献1の構造と比較すれば、ダミートレンチとダミートレンチの間にボディコンタクト領域が配置されているので、ホールの排出経路が広く確保され、ボディ領域内のホール濃度が低く抑えられる。この結果、寄生npnトランジスタが動作することが抑制され、ラッチアップの発生が抑制される。なお、間隔を置いて複数のダミートレンチを配置すると、帰還容量の低減効果が小さくなると思われるかもしれない。しかしながら、本願明細書の実施例で確認されるように、間隔を置いて複数のダミートレンチを配置したとしても、帰還容量を低く維持することが可能であることが判明した。本明細書で開示される技術は、この新規な知見に基づいており、間隔を置いて複数のダミートレンチを配置し、そのダミートレンチとダミートレンチの間にボディコンタクト領域を配置することによって、帰還容量の低減とラッチアップの抑制の両立に初めて成功したものである。
すなわち、本明細書に開示するIGBTは、第1導電型のドリフト領域と、第2導電型のボディ領域と、複数のダミートレンチと、複数の絶縁ゲートと、第2導電型の第1ボディコンタクト領域と、エミッタ電極を備えている。ボディ領域は、ドリフト領域上に設けられている。複数のダミートレンチは、ボディ領域を貫通してドリフト領域に接しており、平面視したときに第1方向に沿って間隔を置いて配置されている。複数の絶縁ゲートは、平面視したときに第1方向に直交する第2方向に沿って間隔を置いて配置されており、ダミートレンチを間に置いて設けられている。第1ボディコンタクト領域は、ボディ領域上に設けられており、平面視したときに第1方向に隣り合うダミートレンチ間に配置されている。第1ボディコンタクト領域は、ボディ領域よりも不純物濃度が濃い。エミッタ電極は、第1ボディコンタクト領域に接触する。なお、この技術分野では、ドリフト領域のことを第1導電型のベース領域と称し、ボディ領域のことを第2導電型のベース領域と称すこともある。
本明細書で開示するIGBTは、第2導電型の第2ボディコンタクト領域をさらに備えていることが好ましい。第2ボディコンタクト領域は、ボディ領域上に設けられており、平面視したときに第2方向で第1ボディコンタクト領域に隣接して配置されていることが好ましい。また、第2ボディコンタクト領域は、ボディ領域よりも不純物濃度が濃く、平面視したときに第1方向に隣り合うダミートレンチ間に配置されていないことが好ましい。この形態により、ホールの排出経路がさらに広く確保され、寄生npnトランジスタが動作することがさらに抑制される。
上記したIGBTでは、平面視したときに第1方向に隣り合うダミートレンチが、第1ボディコンタクト領域の下方において連結していることが好ましい。ホールの排出経路を確保しながら、帰還容量をさらに低減することができる。
平面視したときに第1方向に隣り合うダミートレンチが第1ボディコンタクト領域の下方において連結している場合、第1ボディコンタクト領域は、第2ボディコンタクト領域よりも深いことが好ましい。第1ボディコンタクト領域の下方においてダミートレンチが連結している形態では、ドリフト領域と第1ボディコンタクト領域を直線で結ぶホールの排出経路が、そのダミートレンチによって遮られる。このような場合に、第1ボディコンタクト領域が第2ボディコンタクト領域よりも深く形成されていると、第1ボディコンタクト領域を介したホールの排出経路を有効に利用することができる。
本明細書で開示するIGBTでは、第1方向に沿って第1ボディコンタクト領域とダミートレンチが繰返す繰返し部が、第2方向に沿って間隔を置いて複数設けられており、第2方向に隣り合う繰返し部の第1ボディコンタクト領域が第2ボディコンタクト領域を介して連結していることが好ましい。第2方向に隣り合う繰返し部の間は、ダミートレンチとダミートレンチで挟まれた領域であり、エミッタ領域を形成する必要がない。この領域において、第1ボディコンタクト領域を連結するように第2ボディコンタクト領域を形成すれば、第2ボディコンタクト領域を介したホールの排出経路を広く確保することができ、寄生npnトランジスタが動作することがさらに抑制される。
ダミートレンチがエミッタ電極に電気的に接続されていることが好ましい。エミッタ電極は、素子領域の表面全体を覆うように面状に形成されるので、複数のダミートレンチが素子領域内に間隔を置いて配置されていたとしても、それらのダミートレンチに容易に接触させることができる。
絶縁ゲートバイポーラトランジスタの具体的な一形態では、絶縁ゲートが、プレーナ型でもよく、トレンチ型でもよい。プレーナ型の絶縁ゲートの場合、その絶縁ゲートは、ボディ領域上に配置されている。トレンチ型の絶縁ゲートの場合、その絶縁ゲートは、ボディ領域を貫通してドリフト領域に接する。また、絶縁ゲートは、平面視したときに、第1方向に沿って伸びていてもよい。
本明細書で開示される技術によると、ラッチアップが抑制されたIGBTを実現することができる。
図1は、実施例1のIGBTの要部断面図を示す。 図2は、図1のII−II線に沿った断面図を示す。 図3は、図2のIII−III線に沿った断面図を示す。 図4は、実施例1のIGBTの要部斜視図を示す。 図5は、第1ボディコンタクト領域の割合とIGBTの特性の関係を示す。 図6は、実施例2の要部斜視図を示す。 図7は、図5のVII−VII線に沿った断面図を示す。 図8は、実施例3のIGBTの要部斜視図を示す。 図9は、図8のIX−IX線に沿った断面図を示す。
実施例を説明する前に、実施例の技術的特徴の幾つかを以下に簡潔に記す。
(特徴1)IGBTは、複数のトレンチゲートと複数のダミートレンチとボディコンタクト領域を備えている。トレンチゲートは、平面視したときに、素子領域の一端から他端まで第1方向に沿って連続して伸びている。複数のトレンチゲートは、平面視したときに、第1方向に直交する第2方向に間隔を置いて設けられており、ストライプ状に配置されている。複数のダミートレンチは、平面視したときに、第1方向に沿って間隔を置いて配置されている。ボディコンタクト領域の少なくとも一部は、第1方向に隣り合うダミートレンチ間に設けられている。
(特徴2)ダミートレンチの深さとトレンチゲート電極の深さが同じである。
(特徴3)第1ボディコンタクト領域の不純物濃度と第2ボディコンタクト領域の不純物濃度が同じである。
図1〜図4を参照し、IGBT100について説明する。なお、各図に示されるI-I線に対応する断面が図1の断面図であり、II-II線に対応する断面が図2の断面図であり、III-III線に対応する断面が図3の断面図である。また、図4はIGBT100の主要部の斜視図を示しており、特徴部分にペイントを付している。なお、図中のy方向は請求項に記載の第1方向に相当し、x方向は請求項に記載の第2方向に相当する。図中のz方向は、x方向及びy方向に直交する方向である。
図1及び図3に示されるように、IGBT100は、縦型の半導体素子であり、半導体層14と、半導体層14の裏面に設けられているコレクタ電極2と、半導体層14の表面に設けられているエミッタ電極16を備えている。半導体層14の半導体材料には、シリコン単結晶が用いられている。コレクタ電極2の材料には、アルミニウムが用いられている。エミッタ電極16の材料には、アルミニウムが用いられている。
半導体層14は、p型のコレクタ領域4とn型のバッファ領域6とn型のドリフト領域8とp型のボディ領域10とn型のエミッタ領域12とp型の第1ボディコンタクト領域30とp型の第2ボディコンタクト領域32とを備えている。
コレクタ領域4は、半導体層14の裏層部に設けられており、コレクタ電極2に接触して電気的に接続されている。コレクタ領域4は、イオン注入技術を利用して、半導体層14の裏面からホウ素(B)を注入することで形成されており、そのピーク不純物濃度はおよそ1×1018cm−3である。
バッファ領域6は、コレクタ領域4とドリフト領域8の間に設けられている。バッファ領域6は、イオン注入技術を利用して、半導体層14の裏面からリン(P)を注入することで形成されており、そのピーク不純物濃度はおよそ1×1017cm−3である。
ドリフト領域8は、バッファ領域6とボディ領域10の間に設けられている。ドリフト領域8は、用意された半導体基板を、所望の厚さに研磨されることで形成されている。ドリフト領域8の不純物としてリンが用いられており、その不純物濃度は厚み方向に一定であり、およそ1×1014cm−3である。
ボディ領域10は、ドリフト領域8と、エミッタ領域12又はボディコンタクト領域30,32の間に設けられている。ボディ領域10は、イオン注入技術を利用して、半導体層14の表面からホウ素を注入することで形成されており、そのピーク不純物濃度はおよそ1×1017cm−3である。
エミッタ領域12は、半導体層14の表層部に選択的に設けられており、エミッタ電極16に接触して電気的に接続されている。エミッタ領域12は、イオン注入技術を利用して、半導体層14の表面からリンを注入することで形成されており、そのピーク不純物濃度はおよそ1×1020cm−3である。
ボディコンタクト領域30,32は、半導体層14の表層部に選択的に設けられており、エミッタ電極16に接触して電気的に接続されている。ボディコンタクト領域30,32は、イオン注入技術を利用して、半導体層14の表面からホウ素を注入することで形成されており、そのピーク不純物濃度はおよそ1×1020cm−3である。なお、第1ボディコンタクト領域30と第2ボディコンタクト領域32の配置に関する詳細は後述する。
IGBT100はさらに、複数のトレンチゲート23を備えている。トレンチゲート23は、トレンチゲート電極21と、そのトレンチゲート電極21を被覆するゲート絶縁膜22を備えている。トレンチゲート電極21の材料はポリシリコンであり、ゲート絶縁膜22の材料は二酸化シリコン(SiO)である。トレンチゲート23は、半導体層14の表面からボディ領域10を貫通してドリフト領域8に達している。すなわち、トレンチゲート電極21は、ゲート絶縁膜22を介して、エミッタ領域12とドリフト領域8を分離しているボディ領域10に対向している。トレンチゲート23は、平面視したときに、長手方向であるy方向に沿って素子領域の一端から他端まで連続して伸びている。複数のトレンチゲート23は、x軸方向に間隔を置いて設けられており、ストライプ状に配置されている。トレンチゲート電極21の表面には絶縁分離膜27が設けられており、トレンチゲート電極21とエミッタ電極16が絶縁されている。
IGBT100はさらに、複数のダミートレンチ26を備えている。ダミートレンチ26は、ダミートレンチ電極24と、そのダミートレンチ電極24を被覆するダミー絶縁膜25を備えている。ダミートレンチ電極24の材料はポリシリコンであり、ダミー絶縁膜25の材料は二酸化シリコンである。ダミートレンチ電極24は、エミッタ電極16に接触して電気的に接続されている。ダミートレンチ26は、半導体層14の表面からボディ領域10を貫通してドリフト領域8に達している。複数のダミートレンチ26は、x方向に隣り合うトレンチゲート23間に配置されている。なお、ダミートレンチ26とトレンチゲート23は、共通の製造工程で同時に形成してもよい。ダミートレンチ26の深さD26は、トレンチゲート23の深さD23と同じである。また、ダミートレンチ26とトレンチゲート23の間のx方向における距離W28は、およそ1.6μmである。
図2に示されるように、複数のダミートレンチ26は、平面視したときに、y方向に沿って間隔を置いて配置されている。換言すると、ダミートレンチ26は、平面視したときに、長手方向であるy方向に沿って伸びているとともに、一定の間隔で分断されているということができる。第1ボディコンタクト領域30がy方向に隣り合うダミートレンチ26間に設けられており、第2ボディコンタクト領域32はy方向に隣り合うダミートレンチ26間に設けられていない。複数の第1ボディコンタクト領域30と複数のダミートレンチ26は、繰り返し部36を構成している。繰り返し部36は、y方向に沿って伸びており、トレンチゲート23と平行に配置されている。
繰り返し部36は、トレンチゲート23からx方向に1.6μm離れている(図1のW28参照)。繰り返し部36のy方向の距離L36はおよそ3μmである。また、ダミートレンチ26のy方向の距離L26はおよそ2.7μmである。第1ボディコンタクト領域30のy方向の距離L30はおよそ0.3μmである。第1ボディコンタクト領域30は、繰り返し部36のおよそ10%を占めている。
第2ボディコンタクト領域32は、x方向で第1ボディコンタクト領域30に隣接しているとともに、y方向でエミッタ領域12に隣接して配置されている。また、第2ボディコンタクト領域32とエミッタ領域12は、y方向に沿って交互に配置されている。第2ボディコンタクト領域32とエミッタ領域12を交互に設けることにより、MOS領域を小さくすることができ、オン電圧を維持しながら飽和電流を抑制することができる。
IGBT100の動作について説明する。コレクタ電極2に正電圧が印加されているとともにエミッタ電極16が接地された状態で、トレンチゲート電極21に閾値電圧よりも高い正の電圧が印加されると、電子のチャネルがエミッタ領域12とドリフト領域8を隔てているボディ領域10に形成され、IGBT100はオン状態となる。IGBT100のオン状態では、電子がエミッタ領域12からドリフト領域8に注入され、ホールがコレクタ領域4からドリフト領域8に注入される。ドリフト領域8内に注入されたホールと電子によって伝動度変調が生じ、ドリフト領域8内の抵抗が小さくなる。IGBT100では、隣り合うトレンチゲート23間にダミートレンチ26が配置されている。そのため、IGBT100は、ダミートレンチ26が配置されていないIGBTに比べ、ゲート−コレクタ間容量(帰還容量)の一部がコレクターエミッタ間容量に置換されるので、帰還容量が低減する。その結果、IGBT100は、ダミートレンチ26が配置されていないIGBTよりも、スイッチング速度が速い。
トレンチゲート電極21に印加する電圧が閾値電圧よりも小さくなると、ボディ領域10に形成されていた電子のチャネルが消失し、IGBT100はオフ状態となる。IGBT100がオフすると、ドリフト領域8内に蓄積していた電子がコレクタ領域4から排出され、ドリフト領域8に蓄積していたホールが第1ボディコンタクト領域30及び第2ボディコンタクト領域32から排出される。
上記したように、IGBT100は、y方向に隣り合うダミートレンチ26間に第1ボディコンタクト領域30が配置されていることを特徴としている。図3及び図4に示されるように、第1ボディコンタクト領域30は、下方のボディ領域10を介してドリフト領域8に対向している。すなわち、第1ボディコンタクト領域30とドリフト領域8は、ボディ領域10を介して直線状に配置されている。したがって、ドリフト領域8内に蓄積していたホールの一部は、ボディ領域10を介して第1ボディコンタクト領域30から排出される。
背景技術で説明したように、従来のダミートレンチを有するIGBTは、ダミートレンチが素子領域の一端から他端まで連続して伸びて構成されていた。このため、従来のIGBTでは、ホールの排出経路が本実施例の第2ボディコンタクト領域32に相当する部分のみであった。このような形態は、微細化が進むにつれて、ボディ領域のホール濃度が上昇し、n型のエミッタとp型のボディ領域とn型のドリフト領域で構成される寄生npnトランジスタが動作し、ラッチアップが発生し易い。一方、本実施例のIGBT100は、ホールの排出経路として第1ボディコンタクト領域30を追加で備えていることから、ドリフト領域8内に蓄積していたホールが円滑に排出され、ボディ領域10のホール濃度が低く抑えられる。この結果、IGBT100は、従来のIGBTに比べラッチアップの発生が抑えられる。
ここで、図5に、図2に示す繰返し部36のy方向の長さL36に対する第1ボディコンタクト領域30のy方向の長さL30の割合を変化させたときの、IGBT100の特性に関するシミュレーション結果を示す。グラフの横軸は、長さL36に対する長さL30の割合(%)を示す。横軸の目盛100はL36=L30である場合であり、ダミートレンチ26が設けられていないことを示す。横軸の目盛が小さいほど、第1ボディコンタクト領域30の割合が減少し、ダミートレンチ26の割合が増加することを示す。曲線40は入力容量を示し、曲線42はオン電圧を示し、曲線44は帰還容量を示す。なお、夫々の電気特性は、ダミートレンチ26が設けられていない場合(L36=L30)を基準としたときの割合を示している。
曲線40に示すように、長さL30の割合を変化させても、入力容量はほとんど変化しない。曲線42に示すように、長さL30の割合を小さくすると、IGBT100のオン電圧が小さくなる。これは、長さL30の割合を小さくすると、ダミートレンチ26の長さL26の割合が増加し、ダミートレンチ26の存在によってホールの移動が物理的に阻害され、ドリフト領域8内に多くのホールが蓄積され易くなるからである。曲線44に示すように、長さL30の割合を小さくすると、帰還容量も小さくなる。但し、長さL36に対する長さL30の割合が20%以下であれば、帰還容量の割合はほぼ一定である。すなわち、間隔を置いて複数のダミートレンチ26を配置したとしても、帰還容量を低く維持することが可能であることが分かる。このことから、間隔を置いて複数のダミートレンチ26を配置し、ダミートレンチ26間に第1ボディコンタクト領域30を配置することで、帰還容量の低減とラッチアップの抑制の両立が可能となる。
また、図5に示されるように、オン電圧、帰還容量を小さくするためには、長さL36に対する長さL30の割合を小さくすることが好ましい。しかしながら、長さL36に対する長さL30の割合を3%未満にすると、ラッチアップが発生し易くなる。そのため、長さL36に対する長さL30の割合を3%以上にすることが好ましい。長さL36に対する長さL30の割合は、3〜20%であることが好ましい。
なお、トレンチゲート23とダミートレンチ26との間のx方向における距離W28が1.6μm以上であれば、ダミートレンチ26を配置したことに起因するゲート−エミッタ間容量(入力容量)の変動はみられない。しかしながら、距離W28が1.5μm以下となると、IGBT100の入力容量が増加する。そのため、距離W28は、およそ1.6μmであることが好ましい。
図6及び図7を参照し、IGBT200について説明する。図6のVII−VII線に沿った断面が図7の断面図である。IGBT200はIGBT100の変形例であり、IGBT100と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。IGBT200では、y方向で隣り合うダミートレンチ26が連結部226aによって連結されている。連結部226aは、第1ボディコンタクト領域230の下方でダミートレンチ26同士を連結している。そのため、IGBT200を平面視すると、図2に示すIGBT100と同じである。
連結部226aは、電極部224aと、その電極部224aを被覆する絶縁膜225aを備えている。電極部224aの材料はポリシリコンであり、ダミートレンチ26のダミートレンチ電極24(図1も参照)に接している。絶縁膜225aの材料は二酸化シリコンである。ダミー絶縁膜25と絶縁膜225aによって、ダミートレンチ電極24と電極部224aが被覆されている。
なお、第1ボディコンタクト領域230と連結部226aとを併せた深さは、トレンチゲート23の深さと同じである。すなわち、連結部226aの半導体層14の表面からの深さは、ダミートレンチ26の深さと同じである。そのため、IGBT200は、半導体層14の深部において、連結部226aの分だけIGBT100よりもダミートレンチ26の面積が増加しているということができる。IGBT200は、第1ボディコンタクト領域30及び第2ボディコンタクト領域32の面積をIGBT100と等しく維持しながら、IGBT100よりも帰還容量を小さくすることができる。IGBT200は、ホールの排出経路をIGBT100と同程度に備えながら、IGBT100よりも帰還容量を小さくすることができる。
第1ボディコンタクト領域230の深さD230は、第2ボディコンタクト領域32の深さD32よりも深い。そのため、第1ボディコンタクト領域230の側面は、ボディ領域10に接している。図7に示すように、ドリフト領域8内のホール50は、連結部226aに遮られることなく、ボディ領域10から第1ボディコンタクト領域230に移動することができる。仮に第1ボディコンタクト領域230の深さが第2ボディコンタクト領域32の深さよりも浅ければ、ホール50は、連結部226aに遮られ、ボディ領域10から第1ボディコンタクト領域230に直接移動することができない。ホール50は、第2ボディコンタクト領域32に集中する。そして、第2ボディコンタクト領域32のホールの一部が第1ボディコンタクト領域230に移動し、第1ボディコンタクト領域230から排出される。ホールが第2ボディコンタクト領域32に集中すると、n型のエミッタ領域12とp型のボディ領域10とドリフト領域8で構成される寄生npnトランジスタが動作し、ラッチアップが発生することがある。IGBT200は、第1ボディコンタクト領域230の深さD230を第2ボディコンタクト領域32の深さよりも深くすることにより、ホールが円滑に排出され、ラッチアップを抑制することができる。
図8を及び図9参照し、IGBT300について説明する。図8のIX-IX線に沿った断面が図9の断面図である。IGBT300はIGBT100の変形例であり、IGBT100と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。IGBT300では、トレンチゲート23の間に、繰返し部36が2個設けられている。繰返し部36はx方向に離れて設けられており、隣り合う繰返し部36の第1ボディコンタクト領域30は、第2ボディコンタクト領域32で連結されている。
繰返し部36の間には第2ボディコンタクト領域32のみが設けられている。繰返し部36とトレンチゲート23の間のように、n型のエミッタ領域12が設けられていない。そのため、IGBT300は、IGBT100よりも第2ボディコンタクト領域32の面積を広く確保することができる。すなわち、IGBT300は、IGBT100よりも、ホールの排出経路を広く確保することができる。
上記実施例2では、y方向で隣り合うダミートレンチ26の全てが、連結部226aによって連結されている。y方向で隣り合うダミートレンチ26の幾つかが連結部226aで連結され、他の幾つかは連結されていなくてもよい。また、上記実施例3においても、y方向で隣り合うダミートレンチ26の全て、又は幾つかを連結部で連結してもよい。
上記実施例では、半導体材料にシリコンを用いたIGBTを例にして説明した。しかしながら、本明細書で開示される技術は、シリコン以外の半導体材料、例えば、窒化ガリウム、炭化珪素、ガリウム砒素等の化合物半導体が用いられたIGBTでも有用である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
8:ドリフト領域
10:ボディ領域
16:エミッタ電極
23:ダミートレンチ
26:絶縁ゲート
30,230:第1ボディコンタクト領域
32:第2ボディコンタクト領域
36,236:繰返し部
100,200,300:絶縁ゲートバイポーラトランジスタ(IGBT)

Claims (7)

  1. 絶縁ゲートバイポーラトランジスタであって、
    第1導電型のドリフト領域と、
    ドリフト領域上に設けられている第2導電型のボディ領域と、
    ボディ領域を貫通してドリフト領域に接しており、平面視したときに第1方向に沿って間隔を置いて配置されている複数のダミートレンチと、
    平面視したときに前記第1方向に直交する第2方向に沿って間隔を置いて配置されており、前記ダミートレンチを間に置いて設けられている複数の絶縁ゲートと、
    ボディ領域上に設けられており、平面視したときに前記第1方向に隣り合う前記ダミートレンチ間に配置されており、前記ボディ領域よりも不純物濃度が濃い第2導電型の第1ボディコンタクト領域と、
    第1ボディコンタクト領域に接触するエミッタ電極と、を備えている絶縁ゲートバイポーラトランジスタ。
  2. 前記ボディ領域上に設けられており、平面視したときに前記第2方向で前記第1ボディコンタクト領域に隣接して配置されており、前記ボディ領域よりも不純物濃度が濃い第2導電型の第2ボディコンタクト領域をさらに備えており、
    前記第2ボディコンタクト領域は、平面視したときに前記第1方向に隣り合う前記ダミートレンチ間に配置されていない請求項1に記載の絶縁ゲートバイポーラトランジスタ。
  3. 平面視したときに前記第1方向に隣り合う前記ダミートレンチは、前記第1ボディコンタクト領域の下方において連結している請求項2に記載の絶縁ゲートバイポーラトランジスタ。
  4. 前記第1ボディコンタクト領域は、前記第2ボディコンタクト領域よりも深い請求項3に記載の絶縁ゲートバイポーラトランジスタ。
  5. 前記第1方向に沿って前記第1ボディコンタクト領域と前記ダミートレンチが繰返す繰返し部が、前記第2方向に沿って間隔を置いて複数設けられており、
    前記第2方向に隣り合う前記繰返し部の前記第1ボディコンタクト領域が前記第2ボディコンタクト領域を介して連結している請求項2〜4のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  6. 前記ダミートレンチが前記エミッタ電極に電気的に接続されている請求項1〜5のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  7. 前記絶縁ゲートは、前記ボディ領域を貫通して前記ドリフト領域に接するトレンチ型であり、
    前記絶縁ゲートは、平面視したときに、前記第1方向に沿って伸びている請求項1〜6のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
JP2010027505A 2010-02-10 2010-02-10 絶縁ゲートバイポーラトランジスタ Active JP5604892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010027505A JP5604892B2 (ja) 2010-02-10 2010-02-10 絶縁ゲートバイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027505A JP5604892B2 (ja) 2010-02-10 2010-02-10 絶縁ゲートバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2011165928A true JP2011165928A (ja) 2011-08-25
JP5604892B2 JP5604892B2 (ja) 2014-10-15

Family

ID=44596248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027505A Active JP5604892B2 (ja) 2010-02-10 2010-02-10 絶縁ゲートバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP5604892B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181583A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体装置
JP2013211512A (ja) * 2012-02-27 2013-10-10 Toshiba Corp 絶縁ゲート型バイポーラトランジスタ
JP2014060386A (ja) * 2012-08-21 2014-04-03 Rohm Co Ltd 半導体装置
JP2014060387A (ja) * 2012-08-21 2014-04-03 Rohm Co Ltd 半導体装置
JP2014157883A (ja) * 2013-02-14 2014-08-28 Sanken Electric Co Ltd 半導体装置
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
JP2015173291A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
EP2953166A1 (en) * 2014-05-22 2015-12-09 Renesas Electronics Corporation Semiconductor device
DE102016109642A1 (de) 2015-05-26 2017-01-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
JP2018195798A (ja) * 2017-05-16 2018-12-06 富士電機株式会社 半導体装置
JP2019033140A (ja) * 2017-08-04 2019-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109473475A (zh) * 2018-12-26 2019-03-15 江苏中科君芯科技有限公司 能提高加工良率的igbt器件
JPWO2018147466A1 (ja) * 2017-02-13 2019-06-27 富士電機株式会社 半導体装置
CN113394277A (zh) * 2020-03-11 2021-09-14 珠海格力电器股份有限公司 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
US20210359117A1 (en) * 2020-05-14 2021-11-18 Infineon Technologies Ag Vertical power semiconductor device and manufacturing method
GB2596295A (en) * 2020-06-22 2021-12-29 Global Energy Interconnection Res Institute Europe Gmbh Power semiconductor device with segmented MESA trenches
CN113871469A (zh) * 2021-09-16 2021-12-31 上海擎茂微电子科技有限公司 一种用于优化饱和电压/关断损耗的绝缘栅双极型晶体管
CN116779649A (zh) * 2023-08-18 2023-09-19 深圳市锐骏半导体股份有限公司 半导体功率器件版图

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677615B2 (ja) 2016-09-20 2020-04-08 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007074006A (ja) * 1996-04-11 2007-03-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074006A (ja) * 1996-04-11 2007-03-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2005327806A (ja) * 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024382B2 (en) 2010-02-26 2015-05-05 Kabushiki Kaisha Toshiba Semiconductor device
JP2011181583A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体装置
JP2013211512A (ja) * 2012-02-27 2013-10-10 Toshiba Corp 絶縁ゲート型バイポーラトランジスタ
US10923582B2 (en) 2012-08-21 2021-02-16 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP2014060386A (ja) * 2012-08-21 2014-04-03 Rohm Co Ltd 半導体装置
JP2014060387A (ja) * 2012-08-21 2014-04-03 Rohm Co Ltd 半導体装置
US10062774B2 (en) 2012-08-21 2018-08-28 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP2014157883A (ja) * 2013-02-14 2014-08-28 Sanken Electric Co Ltd 半導体装置
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
EP2953166A1 (en) * 2014-05-22 2015-12-09 Renesas Electronics Corporation Semiconductor device
US9368595B2 (en) 2014-05-22 2016-06-14 Renesas Electronics Corporation Semiconductor device provided with an IE type trench IGBT
US9614066B2 (en) 2014-05-22 2017-04-04 Renesas Electronics Corporation Semiconductor device provided with an IE type trench IGBT
TWI638455B (zh) * 2014-05-22 2018-10-11 日商瑞薩電子股份有限公司 Semiconductor device
DE102016109642A1 (de) 2015-05-26 2017-01-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US10002951B2 (en) 2015-05-26 2018-06-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102016109642B4 (de) 2015-05-26 2019-01-24 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2015173291A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
CN106449741B (zh) * 2015-08-06 2019-04-05 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
JPWO2018147466A1 (ja) * 2017-02-13 2019-06-27 富士電機株式会社 半導体装置
JP2018195798A (ja) * 2017-05-16 2018-12-06 富士電機株式会社 半導体装置
JP2019033140A (ja) * 2017-08-04 2019-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109473475A (zh) * 2018-12-26 2019-03-15 江苏中科君芯科技有限公司 能提高加工良率的igbt器件
CN113394277A (zh) * 2020-03-11 2021-09-14 珠海格力电器股份有限公司 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
CN113394277B (zh) * 2020-03-11 2022-05-20 珠海格力电器股份有限公司 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
US20210359117A1 (en) * 2020-05-14 2021-11-18 Infineon Technologies Ag Vertical power semiconductor device and manufacturing method
US11575032B2 (en) * 2020-05-14 2023-02-07 Infineon Technologies Ag Vertical power semiconductor device and manufacturing method
GB2596295A (en) * 2020-06-22 2021-12-29 Global Energy Interconnection Res Institute Europe Gmbh Power semiconductor device with segmented MESA trenches
CN113871469A (zh) * 2021-09-16 2021-12-31 上海擎茂微电子科技有限公司 一种用于优化饱和电压/关断损耗的绝缘栅双极型晶体管
CN116779649A (zh) * 2023-08-18 2023-09-19 深圳市锐骏半导体股份有限公司 半导体功率器件版图
CN116779649B (zh) * 2023-08-18 2023-12-01 深圳市锐骏半导体股份有限公司 半导体功率器件版图

Also Published As

Publication number Publication date
JP5604892B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5604892B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP6844147B2 (ja) 半導体装置
JP5055786B2 (ja) Mos型半導体装置とその製造方法
US8975690B2 (en) Semiconductor device
JP5647420B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
US10847641B2 (en) Semiconductor device having semiconductor regions of different conductivity types provided at a predetermined interval along a first direction
CN109075199B (zh) 半导体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2014060387A (ja) 半導体装置
WO2018220879A1 (ja) 半導体装置
CN102804385A (zh) 半导体器件
JP6616878B2 (ja) 半導体装置
WO2011118512A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2013080796A (ja) 半導体装置
JP5531700B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2013026534A (ja) 半導体装置
US20170069729A1 (en) Semiconductor device
JP2005197497A (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
WO2014125584A1 (ja) 半導体装置
JP2008177297A (ja) 半導体装置
JP2014103352A (ja) 半導体装置
CN108305893B (zh) 半导体装置
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R151 Written notification of patent or utility model registration

Ref document number: 5604892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250