JP2011159890A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2011159890A JP2011159890A JP2010021935A JP2010021935A JP2011159890A JP 2011159890 A JP2011159890 A JP 2011159890A JP 2010021935 A JP2010021935 A JP 2010021935A JP 2010021935 A JP2010021935 A JP 2010021935A JP 2011159890 A JP2011159890 A JP 2011159890A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- emitter
- contact
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】半絶縁性のInPからなる基板101の上に形成されたアンドープInPからなる第1半導体層102と、第1半導体層102の上に接して形成された第1導電型のInPからなるエミッタ層103と、第1半導体層102の上に接して形成された第2導電型のInGaAsからなるベース層106と、第1半導体層102の上に接して形成されたInGaAsからなるコレクタ層107とを少なくとも備える。加えて、エミッタ層103,ベース層106,およびコレクタ層107は、これらの順に第1半導体層102の平面上で配列して接続されている。
【選択図】 図1A
Description
Claims (2)
- 半絶縁性のInPからなる基板の上に形成されたアンドープInPからなる第1半導体層と、
この第1半導体層の上に接して形成された第1導電型のInPからなるエミッタ層と、
前記第1半導体層の上に接して形成された第2導電型のInGaAsからなるベース層と、
前記第1半導体層の上に接して形成されたInGaAsからなるコレクタ層と
を少なくとも備え、
前記エミッタ層,前記ベース層,および前記コレクタ層は、この順に前記第1半導体層の平面上で配列して接続されている
ことを特徴とするバイポーラトランジスタ。 - 半絶縁性のInPからなる基板の上に、アンドープInPからなる第1半導体層を形成する第1工程と、
前記第1半導体層の上に接して第1導電型のInPからなる第2半導体層を形成する工程と、
前記第2半導体層をパターニングしてエミッタ層を形成する第2工程と、
前記エミッタ層以外の領域の前記第1半導体層の上に接し、前記基板の平面方向に前記エミッタ層に連続して第2導電型のInGaAsからなる第3半導体層を形成する第3工程と、
前記エミッタ層の上および前記第3半導体層の一部領域の上部にかけて連続して形成したマスクパターンをマスクとして前記第3半導体層を選択的にエッチングして前記第1半導体層の表面を露出させ、前記基板の平面方向に前記エミッタ層に接続するベース層を、前記第1半導体層の上に接して形成する第4工程と、
前記マスクパターン以外の前記第1半導体層が露出している領域に接し、InGaAsからなるコレクタ層を前記ベース層に連続して形成する第5工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021935A JP2011159890A (ja) | 2010-02-03 | 2010-02-03 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021935A JP2011159890A (ja) | 2010-02-03 | 2010-02-03 | バイポーラトランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011159890A true JP2011159890A (ja) | 2011-08-18 |
Family
ID=44591576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021935A Pending JP2011159890A (ja) | 2010-02-03 | 2010-02-03 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011159890A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442860A (en) * | 1987-08-10 | 1989-02-15 | Nec Corp | Manufacture of lateral bipolar transistor |
JPH07142507A (ja) * | 1993-11-19 | 1995-06-02 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタの製造方法 |
JP2001015524A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
-
2010
- 2010-02-03 JP JP2010021935A patent/JP2011159890A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442860A (en) * | 1987-08-10 | 1989-02-15 | Nec Corp | Manufacture of lateral bipolar transistor |
JPH07142507A (ja) * | 1993-11-19 | 1995-06-02 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタの製造方法 |
JP2001015524A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6294018B1 (en) | Alignment techniques for epitaxial growth processes | |
US8697532B2 (en) | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer | |
JP2008263146A (ja) | 半導体装置およびその製造方法 | |
TW201301481A (zh) | 雙極高電子遷移率電晶體及其形成方法 | |
CN108461540A (zh) | 异质结双极晶体管 | |
JP2006332257A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2011176214A (ja) | バイポーラトランジスタおよびその製造方法 | |
KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
JP2011159890A (ja) | バイポーラトランジスタおよびその製造方法 | |
JPH11251328A (ja) | 化合物半導体装置 | |
TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
JP6130293B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2011211037A (ja) | 半導体装置及びその製造方法 | |
CN209785942U (zh) | 异质接面双极性晶体管 | |
KR100641055B1 (ko) | 화합물반도체 바이폴라 트랜지스터 및 그 제조방법 | |
US8906758B2 (en) | Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same | |
JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
KR20210058620A (ko) | 이종접합 바이폴라 트랜지스터 | |
JP2003045898A (ja) | 半導体装置およびその製造方法 | |
JP5536514B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20111102 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |