CN108461540A - 异质结双极晶体管 - Google Patents

异质结双极晶体管 Download PDF

Info

Publication number
CN108461540A
CN108461540A CN201810153959.7A CN201810153959A CN108461540A CN 108461540 A CN108461540 A CN 108461540A CN 201810153959 A CN201810153959 A CN 201810153959A CN 108461540 A CN108461540 A CN 108461540A
Authority
CN
China
Prior art keywords
layer
collector layer
mentioned
gradual change
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810153959.7A
Other languages
English (en)
Other versions
CN108461540B (zh
Inventor
梅本康成
小屋茂树
大部功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202110539770.3A priority Critical patent/CN113421918A/zh
Publication of CN108461540A publication Critical patent/CN108461540A/zh
Application granted granted Critical
Publication of CN108461540B publication Critical patent/CN108461540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

本发明提供一种能够维持较高的线性效率以及较高的线性输出的异质结双极晶体管。HBT的集电极层包含高浓度集电极层和配置于其上的低浓度集电极层。低浓度集电极层包含随着远离基极层而能带隙变窄地变化的渐变集电极层。基极层的半导体材料的电子亲和力比渐变集电极层的能带隙最大的位置处的半导体材料的电子亲和力大，它们的差为0.15eV以下。渐变集电极层具有在使电场强度变化时，在某个电场强度下电子的移动速度示出峰值的特性。由渐变集电极层的能带隙的变化引起而作用于电子的伪电场的强度是电子的移动速度示出峰值的电场强度亦即峰值电场强度的0.3倍以上1.8倍以下。

Description

异质结双极晶体管
技术领域
本发明涉及异质结双极晶体管。
背景技术
作为近些年的构成移动终端的高频放大器模块的晶体管，主要使用异质结双极晶体管(HBT)。对于HBT的特性，一般要求高效率、高增益、高耐压以及高输出等。特别是希望失真较少的区域(线性区域)中的高输出化以及高效率化。
在本说明书中，将能够维持线性的输入输出特性(相邻信道泄漏功率(ACPR)为基准值例如－40dBc以下的条件)来动作的最大输出称为“线性输出”。另外，将以能够维持线性的输入输出特性来动作的最大输出进行动作时的效率称为“线性效率”。希望提高线性输出以及线性效率。
在专利文献1中，公开了能够实现高动作效率的HBT。在该HBT中，集电极层由AlGaAs形成，包含有随着远离基极层AlAs混晶比从0增加到0.2的集电极层以及之后AlAs混晶比从0.2减少到0的集电极层。并且，在2个渐变集电极层的界面，形成有二维掺杂层。二维掺杂层对因基极层与集电极层的电子亲和力和能带隙的不同而产生的伪电场进行补偿。通过这样的结构，电子能够不遭遇势垒而通过基极层以及集电极层。
在专利文献1所公开的HBT中，将AlGaAs集电极层的AlAs混晶比的最大值设定为0.2。将AlAs混晶比设定为0.2是为了在基极层与集电极层之间增大价带上端的能级之差。由此，对于将HBT作成双异质结构的效果，例如可得到偏移电压的减少、饱和区域中的基极－集电极电容的减少等效果。
在专利文献2中，公开了提高了输出特性的HBT。在该HBT中，从子集电极层朝向基极层，配置有第一集电极层、第二集电极层以及第三集电极层。第一集电极层的掺杂浓度比第二集电极层的掺杂浓度高，第二集电极层的掺杂浓度比第三集电极层的掺杂浓度高。通过在子集电极层的附近插入高掺杂的第一集电极层，减弱第二集电极层与子集电极层的接合部中的电场，从而能够实现开态击穿电压的改善。其结果是，可改善承受输出特性的提高所需要的电压振幅的能力。
专利文献1：日本特开2000－332023号公报
专利文献2：日本特开2006－60221号公报
在专利文献1所公开的HBT中，集电极层的掺杂浓度为2×1016cm－3左右。另外，配置在集电极层内的二维掺杂层的面内掺杂浓度为4.8×1011cm－3左右。这样，由于对集电极层进行了高浓度的掺杂，所以基极－集电极电容的基极－集电极电压依赖性较大。其结果是，线性效率降低。
在专利文献2所公开的HBT中，将最接近基极层的第三集电极层的掺杂浓度设定为0.5×1016cm－3～4×1016cm－3的范围内。若使第三集电极层的掺杂浓度降低到0.5×1016cm－3左右，则基极－集电极电容的基极－集电极电压依赖性减小，从而能够提高线性效率。
然而，若使第三集电极层的掺杂浓度降低，则由于在大电流区域(高输出区域)显现的柯克效应(Kirk效应)，接近基极层的集电极层内的电场强度变小。其结果是，由于在高输出区域电子速度变慢，从而截止频率降低。换言之，在动作频率高的区域，线性输出降低。因此，很难提高线性输出。
发明内容
本发明的目的在于提供一种能够维持较高的线性效率和较高的线性输出的异质结双极晶体管。
本发明的第一观点的异质结双极晶体管，
在基板上形成有包含集电极层、p型的基极层以及n型的发射极层的层叠结构，
上述集电极层包含高浓度集电极层、和与上述高浓度集电极层相比掺杂浓度低且配置在上述基极层与上述高浓度集电极层之间的低浓度集电极层，
上述低浓度集电极层包含随着远离上述基极层而能带隙变窄地变化的渐变集电极层，
上述基极层的半导体材料的电子亲和力比上述渐变集电极层的能带隙最大的位置处的半导体材料的电子亲和力大，它们的差为0.15eV以下，
上述渐变集电极层由具有在使电场强度变化时，在某个电场强度下电子的移动速度示出峰值的特性的半导体材料形成，
由上述渐变集电极层的能带隙的变化引起而作用于电子的伪电场的强度是电子的移动速度示出峰值的电场强度亦即峰值电场强度的0.3倍以上1.8倍以下。
通过设置低浓度集电极层32，基极－集电极电容的基极－集电极电压依赖性降低，能够提高线性效率。通过设置满足上述电子亲和力的条件的渐变集电极层，能够抑制集电极层内的因势垒而阻碍电子输送的阻挡效应。并且，通过设置满足上述伪电场的条件的渐变集电极层，能够抑制产生了柯克效应的环境下的电子速度的降低。因此，能够通过抑制大电流区域中的截止频率的降低，抑制线性输出的降低。
本发明的第二观点的异质结双极晶体管，除了第一观点的异质结双极晶体管的结构以外，还具有如下特征：
上述基极层的半导体材料的电子亲和力比上述渐变集电极层的能带隙最大的位置处的半导体材料的电子亲和力大，它们的差为0.09eV以下。
通过设置满足上述电子亲和力的条件的渐变集电极层，能够提高抑制电子输送的阻挡效应的效果。由此，能够进一步抑制在大电流区域中截止频率的降低。其结果是，能够进一步提高抑制线性输出的降低的效果。
本发明的第三观点的异质结双极晶体管，除了第一或第二观点的异质结双极晶体管的结构以外，还具有如下特征：
上述渐变集电极层的上述伪电场的强度为上述峰值电场强度的0.5倍以上1.3倍以下。
通过设置满足上述伪电场的条件的渐变集电极层，能够提高抑制产生了柯克效应的环境下的电子速度的降低的效果。因此，能够通过进一步抑制大电流区域中的截止频率的降低，提高抑制线性输出的降低的效果。
本发明的第四观点的异质结双极晶体管，除了第一至第三观点的异质结双极晶体管的结构以外，还具有如下特征：
上述低浓度集电极层是n型掺杂浓度为3×1015cm－3以下的n型半导体层、p型掺杂浓度为1×1015cm－3以下的p型半导体层或者本征半导体层。
通过如上述那样设定低浓度集电极层的掺杂浓度，能够进一步提高线性效率。
本发明的第五观点的异质结双极晶体管，除了第一至第四观点的异质结双极晶体管的结构以外，还具有如下特征：
上述低浓度集电极层除了上述渐变集电极层以外，还包含能带隙固定的半导体层。
在为了提高线性效率而使低浓度集电极层的厚度最佳化的情况下，能够不使渐变集电极层的厚度被低浓度集电极层的厚度限制地进一步削薄低浓度集电极层。由于渐变集电极层的厚度的自由度提高，所以能够优化渐变集电极层内的伪电场的强度。由此，能够提高抑制产生了柯克效应的环境下的电子速度的降低的效果，能够实现较高的线性输出。
本发明的第六观点的异质结双极晶体管，除了第一至第五观点的异质结双极晶体管的结构以外，还具有如下特征：
上述基极层由GaAs形成，上述渐变集电极层由AlGaAs形成，随着远离上述基极层而AlAs的混晶比降低。
能够制成满足第一～第四观点的电子亲和力的条件、伪电场的条件、掺杂浓度的条件等的异质结双极晶体管。由于能够利用AlGaAs系的成熟的晶体生长技术，所以能够较高地维持成品率。另外，由于能够使用以往的异质结双极晶体管的一般的制造工序，所以能够避免制造工序的复杂化以及成本增加。
本发明的第七观点的异质结双极晶体管，除了第六观点的异质结双极晶体管的结构以外，还具有如下特征：
上述渐变集电极层的上述基极层侧的界面处的AlAs的混晶比为0.025以上0.125以下。
通过将AlAs的混晶比设定在上述范围内，能够满足与第一观点的异质结双极晶体管的电子亲和力相关的条件。其结果是，能够抑制产生了柯克效应的环境下的电子速度的降低，能够抑制大电流区域中的截止频率的降低。其结果是，能够抑制线性输出的降低。
本发明的第八观点的异质结双极晶体管，除了第一至第七观点的异质结双极晶体管的结构以外，还具有如下特征：
还具有形成在上述基板上的n型的子集电极层，
上述集电极层、上述基极层以及上述发射极层依次层叠于上述子集电极层的表面的一部分区域，上述高浓度集电极层包含配置于上述子集电极层侧的第一层和配置于上述低浓度集电极层侧的第二层，
上述第一层的掺杂浓度以及上述子集电极层的掺杂浓度比上述第二层的掺杂浓度高。
在集电极电流的路径中，第一层与子集电极层并列地插入。由此，能够减少集电极电阻，能够增进搭载有异质结双极晶体管的功率放大器的高输出化和效率提高。
本发明的第九观点的异质结双极晶体管，除了第八观点的异质结双极晶体管的结构以外，还具有如下特征：
上述第二层的掺杂浓度以及上述低浓度集电极层的掺杂浓度为上述第一层的掺杂浓度的1/10以下。
能够避免基极－集电极间的耐压、集电极－发射极间的耐压的降低。由此，能够避免在高频功率被最大限度地输出的条件下，在输出电压的振幅最大限度地振动的情况下，异质结双极晶体管被破坏。
本发明的第十观点的异质结双极晶体管，除了第一至第九观点的异质结双极晶体管的结构以外，还具有如下特征：
上述低浓度集电极层包含配置在上述渐变集电极层与上述基极层之间的逆渐变集电极层，上述逆渐变集电极层的能带隙的大小沿厚度方向变化，上述逆渐变集电极层的上述基极层侧的界面处的能带隙与上述基极层的能带隙相等，在上述渐变集电极层与上述逆渐变集电极层的界面处，上述渐变集电极层的能带隙与上述逆渐变集电极层的能带隙相等。
通过在渐变集电极层与基极层之间插入上述的逆渐变集电极层，在向发射极－集电极间施加电压时，能够降低作用于从基极层流入集电极层的电子的势垒。由此，能够抑制在集电极中输送的电子的速度的降低，抑制线性输出的降低。
通过设置低浓度集电极层32，基极－集电极电容的基极－集电极电压依赖性降低，能够提高线性效率。通过设置满足上述电子亲和力的条件的渐变集电极层，能够抑制集电极层内的因势垒而阻碍电子输送的阻挡效应。并且，通过设置满足上述伪电场的条件的渐变集电极层，能够抑制产生了柯克效应的环境下的电子速度的降低。因此，能够通过抑制大电流区域中的截止频率的降低，抑制线性输出的降低。
附图说明
图1A是第一实施例的HBT的简要剖视图，图1B是包含表示渐变集电极层的混晶比的变化的一个例子的曲线图的简要剖视图。
图2是表示对于第一实施例的HBT的渐变集电极层(图1A)的各种最大混晶比xMAX，通过模拟求出集电极电流的大小与截止频率之间的关系的结果的曲线图。
图3是表示通过模拟求出基极层以及集电极层(图1A)内的电子浓度的分布的结果的曲线图。
图4是表示通过模拟求出低浓度集电极层内的有效电场的结果的曲线图。
图5A和图5B是表示AlGaAs层内的电场的强度与电子的速度之间的关系的曲线图。
图6是表示对于渐变集电极层的各种厚度，通过模拟求出最大混晶比xMAX与AlAs混晶比最大的位置处的电子速度之间的关系的结果的曲线图。
图7是第二实施例的HBT的简要剖视图。
图8A是第二实施例的HBT的制造中途阶段的简要剖视图。
图8B是第二实施例的HBT的制造中途阶段的简要剖视图。
图8C是第二实施例的HBT的制造中途阶段的简要剖视图。
图8D是第二实施例的HBT的完成时的简要剖视图。
图9是第二实施例的HBT的未配置逆渐变集电极层的变形例的HBT的简要剖视图。
图10A是第一参考例的HBT的简要剖视图，图10B是第二参考例的HBT的简要剖视图。
图11是表示HBT的截止频率与集电极电流之间的关系的模拟结果的曲线图。
附图标记说明：20…基板；21…子集电极层；30…集电极层；31…高浓度集电极层；31a…下部集电极层；31b…中央集电极层；31c…上部集电极层；32…低浓度集电极层；34…渐变集电极层；35…逆渐变集电极层；40…基极层；41…发射极层；41d…盖层的正下方的区域以外的区域；42…盖层；43…接触层；43a…下侧接触层；43b…上侧接触层；45…集电极电极；46…基极电极；47…发射极电极；49…保护膜；100…基板；101…子集电极层；102…集电极层；103…第一集电极层；104…第二集电极层；105…第三集电极层；106…第四集电极层；106A…渐变集电极层；106B…逆渐变集电极层；110…基极层；111…发射极层；112…盖层；113…接触层；115…集电极电极；116…基极电极；117…发射极电极。
具体实施方式
在对实施例进行说明之前，参照图10A、图10B以及图11，对具有与现有技术文献所示的HBT相似结构的第一参考例以及第二参考例的HBT的高频特性进行说明。为了评价高频特性，通过模拟求出成为高频特性的一个指标的截止频率与集电极电流之间的关系。
图10A是第一参考例的HBT的简要剖视图。在由半绝缘性的GaAs构成的基板100上，形成有由n型GaAs构成的子集电极层101。在子集电极层101的表面的一部分区域上，依次层叠有由n型GaAs构成的集电极层102以及由p型GaAs构成的基极层110。在基极层110的表面的一部分区域上，依次层叠有由n型InGaP构成的发射极层111、盖层112以及接触层113。
集电极电极115与子集电极层101欧姆连接。基极电极116与基极层110欧姆连接。发射极电极117经由接触层113以及盖层112与发射极层111欧姆连接。
集电极层102具有从基板100侧开始依次层叠有第一集电极层103、第二集电极层104、第三集电极层105以及第四集电极层106的层叠结构。第一集电极层103的掺杂浓度为5×1018cm－3，厚度为325nm。第二集电极层104的掺杂浓度为4.6×1016cm－3，厚度为190nm。第三集电极层105的掺杂浓度为1.5×1016cm－3，厚度为210nm。第四集电极层106的掺杂浓度为3×1015cm－3，厚度为400nm。
在第一参考例的HBT中，集电极层102的掺杂浓度在基极层110侧的区域相对较低，在子集电极层101侧的区域相对较高。该掺杂浓度的分布与专利文献2所公开的HBT的集电极层的掺杂浓度的分布相似。
图10B是第二参考例的HBT的简要剖视图。在第二参考例的HBT中，第二参考例的HBT的第四集电极层106由下侧的渐变集电极层106A和上侧的逆渐变集电极层106B构成。下侧的渐变集电极层106A以及上侧的逆渐变集电极层106B的掺杂浓度均为1×1014cm－3，比第一参考例的第四集电极层106的掺杂浓度低，提高了线性效率。第二参考例的HBT的其他结构与第一参考例的HBT的结构相同。
渐变集电极层106A以及逆渐变集电极层106B由n型的AlGaAs形成。用x表示AlGaAs的AlAs混晶比。在这里，AlAs混晶比x意味着由GaAs和AlAs构成的混晶中的AlAs的摩尔比。例如，AlAs混晶比为x的AlGaAs混晶被记作AlxGa1－xAs。逆渐变集电极层106B的AlAs混晶比x在与基极层110的界面处为0，在与下侧的渐变集电极层106A的界面处为0.2。渐变集电极层106A的AlAs混晶比x在与上侧的逆渐变集电极层106B的界面处为0.2，在与第三集电极层105的界面处为0。在渐变集电极层106A以及逆渐变集电极层106B的内部，相对于厚度方向，AlAs混晶比x线性变化。
第二参考例的HBT的设置有AlAs混晶比x相对于厚度方向变化的渐变集电极层106A和逆渐变集电极层106B的方面，与专利文献1所公开的HBT的结构相似。并且，第二参考例的HBT的集电极层102的掺杂浓度的分布在基极层110侧的区域相对较低，在子集电极层101侧的区域相对较高的方面，与专利文献2所公开的HBT的集电极层的掺杂浓度的分布相似。即，第二参考例的HBT具有专利文献1所公开的HBT的特征性结构和专利文献2所公开的HBT的特征性结构双方。
关于第一参考例(图10A)的HBT和第二参考例(图10B)的HBT，通过模拟求出截止频率与集电极电流之间的关系。以下，对该模拟结果进行说明。
图11是表示截止频率与集电极电流之间的关系的模拟结果的曲线图。横轴表示集电极电流的大小，纵轴表示截止频率。图中的实线10A表示第一参考例(图10A)的HBT的截止频率，虚线10B表示第二参考例(图10B)的HBT的截止频率。此外，在图11中，示有对高输出化起到重要的作用的HBT的饱和区域及其附近的截止频率。模拟在基极－发射极电压和集电极－发射极电压相等的条件下进行。
在第一参考例中，如实线10A所示可知，在高输出化所需的大电流区域，随着集电极电流的增加截止频率降低。以下，对截止频率降低的原因进行考察。
若集电极电流增加，则在集电极层102(图10A)内传播的电子的电荷量相对于施主等空间电荷成为不可忽视的量，集电极的电势形状发生变化。由于集电极层102内的接近基极层110的区域的电场降低，所以电子速度降低。由此，基极－集电极间的扩散电容增大，其结果是，引起在接近基极层110的集电极层102内的区域通过的电子的传播时间的增大，所以截止频率降低。这样的效应被称作柯克(Kirk)效应。
如第一参考例那样，若降低集电极层102的基极层110侧的区域的掺杂浓度，则由于柯克效应的影响，很难在大电流区域维持较高的截止频率。
在第二参考例中，如虚线10B所示可知，在大电流区域中截止频率明显降低。以下，对截止频率的降低的原因进行考察。
在第二参考例中，由AlGaAs构成的逆渐变集电极层106B和渐变集电极层106A(图10B)的电子亲和力比由GaAs构成的基极层110(图10B)的电子亲和力小。因此，渐变集电极层106A以及逆渐变集电极层106B的导带下端的电子的能级比基极层的导带下端的电子的能级高。特别是，由于在逆渐变集电极层106B与渐变集电极层106A的界面处AlAs混晶比最高，所以该界面相对于在集电极层102内输送的电子作为势垒发挥作用。将该势垒妨碍电子的输送的效应称为阻挡效应。
在第二参考例中，由于将渐变集电极层106A以及逆渐变集电极层106B的掺杂浓度设定为较低，所以阻挡效应显著出现。特别是，在大电流区域，在集电极层102(图10A)内传播的电子的电荷量相对于施主等空间电荷成为不可忽视的量，阻挡效应更加显著地出现。其结果是，在大电流区域中截止频率显著降低。因此，很难实现较高的线性输出。
为了降低阻挡效应，如专利文献1所公开的HBT那样，提高基极层侧的集电极层的掺杂浓度或者配置二维掺杂层即可。然而，根据这样的结构，基极－集电极电容的基极－集电极电压依赖性增大，所以线性效率降低。
如上述那样，在以往的集电极层的低浓度化以及以往的渐变集电极层的导入中，很难同时实现高线性效率和高线性输出。在以下说明的实施例中，能够实现高线性效率和高线性输出双方。
[第一实施例]
接下来，参照图1A～图6的附图对第一实施例的HBT进行说明。
图1A是第一实施例的HBT的简要剖视图。在由GaAs构成的基板20上，形成有由n型GaAs构成的子集电极层21。在子集电极层21的表面的一部分区域上依次层叠有集电极层30、由p型GaAs构成的基极层40。
集电极层30包含高浓度集电极层31和低浓度集电极层32。低浓度集电极层32配置在高浓度集电极层31与基极层40之间。低浓度集电极层32的掺杂浓度比高浓度集电极层31的掺杂浓度低。在图1A中，示有高浓度集电极层31与子集电极层21接触，低浓度集电极层32与基极层40接触的例子。但是，高浓度集电极层31无需必须与子集电极层21直接接触，低浓度集电极层32无需必须与基极层40直接接触，也可以在低浓度集电极层32与基极层40之间配置其它的新的层。
低浓度集电极层32在厚度方向的一部分或者整体上，包含由n型AlGaAs构成的渐变集电极层34。渐变集电极层34由与形成子集电极层21和基极层40的半导体不同种类的混晶半导体形成，混晶比相对于厚度方向变化(渐变)。混晶比发生变化，使得从基极层40朝向子集电极层21能带隙逐渐减小。低浓度集电极层32中的比渐变集电极层34靠基板20侧的区域的混晶比相对于厚度方向固定。
图1B是包含表示渐变集电极层34的混晶比的变化的一个例子的曲线图的简要剖视图。渐变集电极层34由n型AlxGa1－xAs形成，渐变集电极层34内的AlAs混晶比x从基极层40朝向子集电极层21逐渐减小。子集电极层21侧的界面处的AlAs混晶比x为0。即，在渐变集电极层34的最靠子集电极层21侧的界面处，渐变集电极层34的能带隙与子集电极层21的能带隙相等。用xMAX表示基极层40侧的界面处的AlAs混晶比x。将该混晶比xMAX称作最大混晶比。AlAs混晶比x在渐变集电极层34内相对于厚度方向线性变化。
如图1A所示，在基极层40的表面的一部分区域上依次层叠有由n型InGaP构成的发射极层41、盖层42以及接触层43。子集电极层21与集电极电极45欧姆接触。基极层40与基极电极欧姆接触。接触层43与发射极电极47欧姆接触，发射极电极47与发射极层41欧姆连接。
接下来，参照图2，对使大电流区域中的最大混晶比xMAX变化时的截止频率的变动进行说明。
图2是表示对使第一实施例的HBT的渐变集电极层34(图1A)的最大混晶比xMAX不同的多个样本，通过模拟求出集电极电流的大小与截止频率之间的关系的结果的曲线图。此外，图2示出在具有图10B的结构的样本中使最大混晶比xMAX不同而模拟出的结果，但图10B的结构能够视为与图1A的结构实质相同。例如，图1A的渐变集电极层34相当于图10B的渐变集电极层106A。图1A的高浓度集电极层31相当于图10B的第一集电极层103、第二集电极层104以及第三集电极层105这三层。图1A的渐变集电极层34与基极层40之间的层相当于图10B的逆渐变集电极层106B。对最大混晶比xMAX为0.0～0.2之间的多个值进行了模拟。在图2中，示出对高输出化起到重要的作用的HBT的饱和区域及其附近的截止频率的特性。与图2的曲线图中的多个实线或者虚线分别对应地示出最大混晶比xMAX的值。此外，模拟在发射极－基极间电压Vbe与发射极－集电极间电压Vce相等的条件下进行。
在大电流区域中，在最大混晶比xMAX为0～0.075的范围内，随着最大混晶比xMAX增加，截止频率升高。在最大混晶比xMAX为0.075以上0.1以下的范围内，随着最大混晶比xMAX增加，截止频率降低，但截止频率的降低幅度小。若最大混晶比xMAX超过0.1，则伴随着最大混晶比xMAX的增加的截止频率的降低幅度增大，若最大混晶比xMAX超过0.125，则伴随着最大混晶比xMAX的增加的截止频率的降低幅度显著增大。根据图2所示的模拟结果可知，为了在大电流区域抑制截止频率的降低幅度(为了实现高线性输出)，最大混晶比xMAX存在最佳值。在图2所示的例子中，在0.075的附近存在最大混晶比xMAX的最佳值。
接下来，对于伴随着最大混晶比xMAX的变化而集电极电流与截止频率之间的关系发生变化的理由，分最大混晶比xMAX为0.1以上的情况和0.1以下的情况来进行说明。
[最大混晶比xMAX为0.1以上的情况]
在最大混晶比xMAX为0.1以上的范围内，如图2所示，随着最大混晶比xMAX增加，截止频率降低。特别是，在最大混晶比xMAX为0.15以上的范围内，伴随着最大混晶比xMAX的增加，不仅在大电流区域中截止频率降低，在低电流区域中截止频率的峰值也降低。截止频率的降低以及截止频率的峰值的降低是因如参照图11说明的那样由于集电极层内的势垒作用于电子输送而产生的阻挡效应显著化而引起的。
接下来，参照图3，对认为在最大混晶比xMAX为0.1以上的范围内阻挡效应显著化的依据进行说明。
图3是表示通过模拟求出基极层40以及集电极层30(图1A)内的电子浓度的分布的结果的曲线图。横轴表示基极层40以及集电极层30内的厚度方向的位置，一个刻度相当于0.1μm。纵轴用单位“cm－3”表示电子浓度。对0.0～0.2的范围内的多个最大混晶比xMAX进行了模拟。与图3的曲线图中的多个实线以及虚线对应地示出最大混晶比xMAX的值。此外，图3所示的模拟结果示出流过大电流区域的大小的集电极电流的状态、具体而言流过图2所示的集电极电流Ic0的状态下的电子浓度。
在最大混晶比xMAX为0.15以及0.2的情况下，在基极层40与集电极层30的界面的附近，电子浓度显示出尖锐的峰值。这表示电子的输送因形成在渐变集电极层34(图1B)的能带隙最大的位置处的势垒而被阻挡的情况。由于从基极层40朝向集电极层30的电子的输送被阻挡，所以电子积累在基极层40内，电子浓度升高。其结果是，发射极扩散电容Cbe增大。由于发射极扩散电容Cbe的增大，所以如图2所示那样产生截止频率的降低。
在最大混晶比xMAX为0.0的情况下，由于不产生针对电子的势垒，所以不产生阻挡效应。最大混晶比xMAX为0.05的情况下的基极层40内的电子浓度与最大混晶比xMAX为0.0的情况下的电子浓度几乎相等。这意味着在最大混晶比xMAX为0.05的情况下，实质上不产生阻挡效应。因此，如图2所示，能够抑制截止频率的降低。
另外，可知即使使最大混晶比xMAX增大到0.1，基极层40内的电子浓度的增加也较少，可减轻阻挡效应的影响。AlAs混晶比0.1的AlGaAs的电子亲和力与GaAs的电子亲和力之差为0.12eV。因此，为了减轻阻挡效应的影响，优选选择基极层40的半导体材料、渐变集电极层34的半导体材料以及最大混晶比xMAX，以满足以下的第一以及第二条件。
作为第一条件，可举出形成基极层40的半导体材料的电子亲和力比具有渐变集电极层34的导带下端的顶部(能带隙最大的位置)的组成的半导体材料的电子亲和力大的条件。作为第二条件，可举出两者的电子亲和力之差为0.12eV以下的条件。
另外，从图2可知，在最大混晶比xMAX为0.075的情况下，在大电流区域中截止频率最高。AlAs混晶比x＝0.075的AlGaAs的电子亲和力与GaAs的电子亲和力之差为0.09eV。因此，更为优选代替上述第二条件，而采用两者的电子亲和力之差为0.09eV以下的条件。
并且，从图2可知，在最大混晶比xMAX为0.125的情况下，在大电流区域也不产生截止频率的明显的降低。AlAs混晶比x＝0.125的AlGaAs的电子亲和力与GaAs的电子亲和力之差为0.15eV。因此，也可以代替上述第二条件，而采用两者的电子亲和力之差为0.15eV以下的条件。
[最大混晶比xMAX为0以上0.1以下的情况]
低浓度的第四集电极层106(图10A)内的电场因在大电流区域中产生柯克效应而变小。因此，在第四集电极层106内扩散电流对集电极电流的贡献增大，另一方面，漂移电流的贡献变小。电子在第四集电极层106中积累到能够维持从基极层110(图10A)流入至第四集电极层106的电子流的程度的浓度。因此，基极－集电极间的扩散电容、集电极层内的电子的传播时间增大。其结果是，如图2中用xMAX＝0.0的实线表示的那样，在比截止频率示出峰值的集电极电流值更大电流的区域中，伴随着集电极电流的增加，截止频率降低。像这样，在大电流区域中伴随着集电极电流的增加而截止频率降低的现象是由柯克效应引起的。
本申请的发明者们发现了即使在产生柯克效应的大电流区域中，通过调整渐变集电极层34(图1A、图1B)的能带隙，也能够控制低浓度集电极层32内的有效电场。以下，参照图4，通过模拟结果示出能够控制低浓度集电极层32内的有效电场的情况。
图4是表示通过模拟求出低浓度集电极层32内的有效电场的结果的曲线图。横轴表示厚度方向的位置，1个刻度相当于0.1μm。纵轴用单位“V/cm”表示有效电场。将从发射极层41朝向集电极层30(图1A)的有效电场定义为正。图4所示的模拟结果示出流过大电流区域的大小的集电极电流的状态、具体而言流过图2所示的集电极电流Ic0的状态下的有效电场。
模拟对象的HBT的结构与图10A以及图10B所示的结构相同。图4的曲线图中的虚线表示以图10A所示的HBT(最大混晶比xMAX＝0.0)为模拟对象的情况下的有效电场，实线表示以图10B所示的HBT(最大混晶比xMAX＝0.05)为模拟对象的情况下的有效电场。有效电场为正的大小的区域相当于图10B所示的逆渐变集电极层106B。
有效电场分为由静电势引起的电场(以下，称为“外部电场”。)和由渐变集电极层106A(图10B)的逐渐减小的能带隙引起的电场(以下，称为“伪电场”。)。伪电场进一步分为基于导带下端的能级的斜率的伪电场和基于导带的有效状态密度的斜率的伪电场。
在图4所示的xMAX＝0.0的HBT中，不产生伪电场，所以有效电场仅由外部电场构成。在包含渐变集电极层106A的xMAX＝0.05的HBT中，有效电场等于外部电场与伪电场的和。可知若配置渐变集电极层106A，则与不具有渐变集电极层的图10A的HBT相比，能够增大有效电场的绝对值。两者的有效电场之差为1000V/cm～1400V/cm左右。另外，可知在有效电场的绝对值最小的区域中，通过使低浓度集电极层32的能带隙渐变，能够使有效电场的绝对值增大到约2倍。
在柯克效应不显著化的程度的低电流区域中，在渐变集电极层106A内，外部电场占主导地位，伪电场与外部电场相比是可忽视的程度。若因在大电流区域中柯克效应显著化而渐变集电极层106A内的有效电场变小，则伪电场相对于外部电场成为不可忽视的大小。配置渐变集电极层106A的效果特别是在柯克效应显著化的大电流区域中较大。
以上，对能够通过配置渐变集电极层106A来增大有效电场的绝对值的情况进行了说明。该有效电场的增大幅度通过调整渐变集电极层106A的最大混晶比xMAX而变化。接下来，参照图5A和图5B，对用于抑制截止频率的降低来增大线性输出的有效电场的优选的范围以及最大混晶比xMAX的优选的范围进行说明。
图5A和图5B是表示AlGaAs层内的电场的强度与电子的速度之间的关系的曲线图。该曲线图在Journal of Applied Physics,vol.87,p.2890(2000)中由S.Hava和M.Auslender公开。图5A和图5B的横轴用单位“kV/cm”来表示电场的强度，纵轴用单位“×107cm/s”来表示电子的速度。图5A和图5B的曲线图中的与曲线建立有对应关系的数值表示AlAs混晶比。
已知AlGaAs具有在使电场强度变化时，在某个电场强度下电子的移动速度示出峰值的特性。在AlAs混晶比为0.0以上0.1以下的范围内，在电场强度约为3400V/cm时，电子的速度示出最大值。将电子的移动速度示出峰值时的电场强度称为“峰值电场强度”。
若在低浓度集电极层32(图1A)内的有效电场成为峰值电场强度的附近的条件下使HBT动作，则低浓度集电极层32内的电子速度变快，能够抑制大电流区域中的截止频率的降低。另外，若有效电场的强度处于峰值电场强度的0.5倍以上2倍以下的范围内，则能够实现峰值的70％以上的电子速度。若有效电场的强度处于峰值电场强度的0.7倍以上1.5倍以下的范围内，则能够实现峰值的90％以上的电子速度。像这样，通过将有效电场的强度设定在上述的范围内，能够维持较高的电子速度。其结果是，能够抑制截止频率的降低。
有效电场如已经说明的那样被定义为外部电场与伪电场的和。通过模拟求出：在对高输出化起到重要的作用的HBT的饱和区域及其附近的集电极－发射极电压的范围内，有效电压中的外部电场的贡献约为700V/cm。对于用于维持较高的电子速度的伪电场的优选的范围而言，能够通过从有效电场的强度中减去外部电场的强度来求得。若从有效电场的强度中减去外部电场的强度，则为了使电子速度成为峰值的70％以上，将伪电场的强度设为峰值电场强度的0.3倍以上1.8倍以下即可。为了使电子速度成为峰值的90％以上，将伪电场的强度设为峰值电场强度的0.5倍以上1.3倍以下即可。
接下来，参照图6，对渐变集电极层106A(图10B)的最大混晶比xMAX与渐变集电极层106A的优选的厚度之间的关系进行说明。若改变AlAs的最大混晶比xMAX，则不仅伪电场的大小发生变化，如图5A和图5B所示，电子速度也根据渐变集电极层106A内的AlAs混晶比x发生变化。为了简化渐变集电极层106A内的电子速度的计算，假定为在渐变集电极层106A内AlAs混晶比x线性变化。
图6是表示关于渐变集电极层106A的各种厚度，基于图5A和图5B的曲线图通过计算求出最大混晶比xMAX与AlAs混晶比最大的位置处的电子速度之间的关系的结果的曲线图。横轴表示最大混晶比xMAX，纵轴用单位“×107cm/s”来表示电子速度。在图6的曲线图中，最细的实线、第二细的实线以及最粗的实线分别表示渐变集电极层106A的厚度为200nm、400nm以及600nm时的计算结果。
如图6所示，不管渐变集电极层106A的厚度如何，在某个最大混晶比xMAX下电子速度最大。可知若选择最大混晶比xMAX使得电子速度最大，则能够使截止频率最大化。由此能够理解：如图2所示，示出在最大混晶比xMAX为0.075以下的范围内，在大电流区域中截止频率与最大混晶比xMAX一起上升，在最大混晶比xMAX为0.075时截止频率成为最高的趋势。
如以上叙述的那样，在最大混晶比xMAX为0.025以上0.125以下的范围内，通过根据渐变集电极层34(图1A、图1B)的厚度来选择最佳的最大混晶比xMAX，能够利用最大的电子速度。通过使电子速度最大化，能够使大电流区域中的截止频率最大化。
另外，根据图6可知，随着削薄渐变集电极层34，电子速度的最大值增大。这意味着通过削薄渐变集电极层34，能够在产生柯克效应的环境下提高电子速度的最大值。因此，能够抑制在大电流区域中截止频率的降低。其结果是，能够在通过配置低浓度集电极层32而实现的线性效率的提高的同时，抑制线性输出的降低。
[第一实施例的效果]
通过与上述第一实施例相关的说明，可得到以下的见解。
通过使集电极层30(图1A、图1B)中的基极层40侧的一部分区域(相当于低浓度集电极层32)低浓度化，能够与图10A所示的第一参考例相同地降低基极－集电极电容的基极－集电极电压依赖性。由此，能够提高线性效率。
若使集电极层30中的基极层40侧的一部分区域低浓度化，则在大电流区域中柯克效应显著化，所以线性输出降低。在上述第一实施例中，通过在低浓度集电极层32内，配置朝向与基极层40远离的方向能带隙变窄的渐变集电极层34，来抑制由柯克效应引起的线性输出的降低。此外，通过将有效电场的强度设定在包含峰值电场强度的范围内，能够在低浓度集电极层32内维持较高的电子速度。其结果是，能够实现截止频率的进一步提高。
通过使渐变集电极层34的能带隙最大的位置处的半导体材料的电子亲和力比构成基极层40的半导体材料的电子亲和力小，并且使两者之差成为0.15eV以下，可得到抑制线性输出的降低的效果。此外，若使两者之差成为0.12eV以下，则可得到抑制线性输出的降低的较大的效果，若成为0.09eV以下，则可得到更大的效果。
[第一实施例的变形例]
接下来，对上述第一实施例的变形例进行说明。在上述第一实施例中，如图1A和图1B所示，关于厚度方向，将渐变集电极层34配置于低浓度集电极层32的内侧。即，在渐变集电极层34与基极层40之间以及渐变集电极层34与高浓度集电极层31之间，配置有渐变集电极层34以外的低浓度集电极层32的层。作为其他结构，渐变集电极层34也可以为与基极层40以及高浓度集电极层31中的一方直接接触的结构，也可以为与两方直接接触的结构。
在上述第一实施例中，对渐变集电极层34使用了AlGaAs，但也可以使用其他的混晶半导体材料。例如，也可以对渐变集电极层34使用GaInNAs、InGaAs、GaAsSb等。
[第二实施例]
接下来，参照图7～图8D的附图，对第二实施例的HBT进行说明。以下，有对与第一实施例共用的结构省略说明的情况。
图7是第二实施例的HBT的简要剖视图。对于图7所示的HBT的各构成要素，标注与对图1A所示的第一实施例的HBT的对应的构成要素标注的参照符号相同的参照符号。
高浓度集电极层31从基板侧开始依次包含下部集电极层31a、中央集电极层31b以及上部集电极层31c。低浓度集电极层32的渐变集电极层34与高浓度集电极层31直接接触。低浓度集电极层32还在渐变集电极层34与基极层40之间包含逆渐变集电极层35。渐变集电极层34的能带隙随着远离基极层40而变窄，而逆渐变集电极层35的能带隙与其相反随着远离基极层40而变宽。
发射极层41配置于基极层40的表面的整个区域。但是，盖层42的正下方的区域以外的区域41d被耗尽。基极电极46配置于形成于发射极层41的开口内，与基极层40欧姆接触。
接触层43包含下侧接触层43a以及层叠于其上的上侧接触层43b。下侧接触层43a具有在厚度方向上混晶比发生变化，使失真缓和的功能。
以下示出各层的材料、掺杂浓度以及厚度的一个例子。对基板20使用半绝缘性GaAs。
子集电极层21由n型GaAs形成，硅(Si)浓度为2×1018cm－3以上6×1018cm－3以下，厚度为0.3μm以上1.0μm以下。
高浓度集电极层31由n型GaAs形成。高浓度集电极层31内的下部集电极层31a的Si浓度为1×1018cm－3以上5×1018cm－3以下，典型的为3×1018cm－3。下部集电极层31a的厚度为200nm以上900nm以下，典型的为500nm。这样下部集电极层31a的掺杂浓度与子集电极层21的掺杂浓度为相同程度，其厚度也与子集电极层21的厚度为相同程度。中央集电极层31b的Si浓度为3×1016cm－3以上7×1016cm－3以下，典型的为5×1016cm－3，厚度为100nm以上300nm以下，典型的为200nm。上部集电极层31c的Si浓度为1×1016cm－3以上4×1016cm－3以下，典型的为1.5×1016cm－3，厚度为100nm以上300nm以下，典型的为220nm。
低浓度集电极层32由n型AlGaAs形成，其Si浓度为3×1015cm－3以下，典型的为3×1015cm－3，其厚度为300nm以上500nm以下，典型的为400nm。
渐变集电极层34的AlAs混晶比x从与高浓度集电极层31的界面起朝向与逆渐变集电极层35的界面从0线性变化到0.05。渐变集电极层34的厚度为350nm。逆渐变集电极层35的AlAs混晶比x从与渐变集电极层34的界面起朝向与基极层40的界面从0.05线性变化到0。
基极层40由p型GaAs形成，其C浓度为2×1019cm－3以上5×1019cm－3以下，厚度为50nm以上150nm以下。
发射极层41由n型InGaP形成，其InP混晶比为0.5，Si浓度为2×1017cm－3以上5×1017cm－3以下，厚度为30nm以上50nm以下。
盖层42由n型GaAs形成，其Si浓度为2×1018cm－3以上4×1018cm－3以下，厚度为50nm以上150nm以下。
接触层43由n型InGaAs形成，其Si浓度为1×1019cm－3以上3×1019cm－3以下。下侧接触层43a的厚度为30nm以上70nm以下，其InAs混晶比从与盖层42的界面起朝向与上侧接触层43b的界面从0变化到0.5。上侧接触层43b的InAs混晶比为0.5，其厚度为30nm以上70nm以下。
集电极电极45具有从下方开始依次层叠有厚度60nm的AuGe层、厚度10nm的Ni层、厚度200nmm的Au层、厚度10nm的Mo层以及厚度1μm的Au层的层叠结构。基极电极46以及发射极电极47具有从下方开始依次层叠有厚度50nm的Ti层、厚度50nm的Pt层以及厚度200nm的Au层的层叠结构。
接下来，参照图8A～图8D的附图，对第二实施例的HBT的制造方法进行说明。
如图8A所示，在由半绝缘性的单结晶GaAs构成的基板20上，依次外延生长子集电极层21、高浓度集电极层31、低浓度集电极层32、基极层40、发射极层41、盖层42以及接触层43。该外延生长例如能够使用有机金属化学气相生长(MOCVD)法等。作为n型掺杂能够使用Si，作为p型掺杂能够使用C。在上侧接触层43b中，作为掺杂也可以使用Se、Te等实现高浓度化。另外，在子集电极层21中，作为掺杂也可以使用Te等实现高浓度化。
如图8B所示，在上侧接触层43b上形成发射极电极47。接下来，将规定的图案的光刻胶掩模作为蚀刻掩模来使用，蚀刻除去上侧接触层43b、下侧接触层43a以及盖层42，直到发射极层41的上表面。该蚀刻后，除去作为蚀刻掩模来使用的光刻胶掩模。由此，剩下由上侧接触层43b、下侧接触层43a以及盖层42构成的台面结构体。
如图8C所示，形成用于对发射极层41、基极层40以及集电极层30进行图案化的光刻胶掩模。将该光刻胶掩模作为蚀刻掩模来使用，蚀刻除去发射极层41、基极层40以及集电极层30，直到子集电极层21的上表面。该蚀刻后，除去作为蚀刻掩模来使用的光刻胶掩模。由此，得到由发射极层41、基极层40以及集电极层30构成的台面结构体。
之后，除去应形成基极电极46的区域的发射极层41使基极层40露出。在露出的基极层40上形成基极电极46。在形成了基极电极46之后，通过进行合金处理，来实现发射极电极47与上侧接触层43b的欧姆接触以及基极电极46与基极层40的欧姆接触。
如图8D所示，在子集电极层21上形成集电极电极45。之后，通过进行合金处理，来实现集电极电极45与子集电极层21的欧姆接触。之后，形成保护膜49，以覆盖HBT的上表面整体。保护膜49例如能够使用氮化硅(SiN)等。
虽然在上述的说明中没有特别叙述，但优选在使蚀刻停止的界面处，根据需要，配置与应蚀刻的半导体层蚀刻特性不同的蚀刻停止层。
[第二实施例的效果]
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中，将渐变集电极层34(图7)的能带隙最大的位置(渐变集电极层34与逆渐变集电极层35的界面)处的AlAs混晶比x设为0.05。即，将最大混晶比xMAX设定为0.05。因此，根据图2，能够抑制集电极层30内的电子输送的阻挡效应，并且抑制产生柯克效应的环境下的截止频率的降低。换言之，能够实现线性效率的提高和线性输出降低的抑制。
在将渐变集电极层34(图7)的最大混晶比xMAX设为0.05，将厚度设为400nm的情况下，如图6所示电子速度为1.2×107cm/s。该值约为渐变集电极层34的厚度为400nm时的电子速度的最大值1.5×107cm/s的80％，可得到充分高的电子速度。也可以从0.03以上0.125以下的范围内选择最大混晶比xMAX。在该情况下，能够使电子速度成为其最大值的70％以上。特别是，若将最大混晶比xMAX设为0.1，则能够使电子速度与最大值亦即1.5×107cm/s几乎相等。
在使渐变集电极层34的厚度成为200nm的情况下，从图6可知从0.025以上0.125以下的范围内选择最大混晶比xMAX即可。特别是，通过将最大混晶比xMAX设为0.05，能够实现与电子速度的最大值1.8×107cm/s几乎相等的电子速度。
在渐变集电极层34的厚度为200nm以上600nm以下的范围内时，通过将最大混晶比xMAX设为0.025以上0.125以下，能够实现电子速度的最大值的70％左右的电子速度。由此，能够进一步提高HBT的高输出化和高效率化。
在第二实施例中，在中央集电极层31b与子集电极层21之间，插入有与子集电极层21的掺杂浓度几乎相等的掺杂浓度的下部集电极层31a。下部集电极层31a具有通过作为与子集电极层21并列插入的电阻发挥作用，来减少集电极电阻的功能。由此，能够进一步提高HBT的高输出化和高效率化。
在第二实施例中，在图8A所示的外延生长工序中，在形成集电极层30时，在高浓度集电极层31上连续地形成渐变集电极层34以及逆渐变集电极层35即可。并且，在图8B所示的蚀刻工序中，能够连续地除去接触层43以及盖层42。在图8C所示的蚀刻工序中，能够从发射极层41连续地蚀刻到子集电极层21的表面。因此，无需对未配置渐变集电极层34、逆渐变集电极层35的以往的HBT的制造工序附加新的工序。这样，能够保持原样地利用以往的HBT的制造工序，不会引起工序的复杂化地制造第二实施例的HBT。因此，能够避免制造成本的增加。
在第二实施例中，中央集电极层31b、上部集电极层31c以及低浓度集电极层32的掺杂浓度为子集电极层21以及下部集电极层31a的掺杂浓度的1/10以下。通过像这样设定掺杂浓度，能够避免基极－集电极间的耐压、集电极－发射极间的耐压的降低。由此，能够避免在最大限度地输出高频功率的条件下，在输出电压振幅最大限度地波动的情况下，HBT被破坏。
在第二实施例中，使低浓度集电极层32为n型，使其掺杂浓度为3×1015cm－3以下。通过使低浓度集电极层32成为较低浓度，能够进一步提高线性效率。作为其他结构，也可以由p型AlGaAs形成低浓度集电极层32，并使其C浓度成为1×1015cm－3以下，也可以由本征AlGaAs形成低浓度集电极层32。
[第二实施例的变形例]
在第二实施例中，使低浓度集电极层32成为渐变集电极层34和逆渐变集电极层35的双层结构，但也可以不配置逆渐变集电极层35。
图9是未配置逆渐变集电极层35的变形例的HBT的简要剖视图。低浓度集电极层32仅由渐变集电极层34构成。在渐变集电极层34与基极层40的界面处，渐变集电极层34的能带隙最大。这样，即使是未配置逆渐变集电极层35的结构，也可得到与第二实施例相同的效果。
在第二实施例中，使高浓度集电极层31(图7)成为掺杂浓度不同的三层结构，但也可以为单层或者双层结构，也可以为四层以上的多层结构。另外，也可以代替中央集电极层31b以及上部集电极层31c这两层而配置使掺杂浓度变化的一层，以使掺杂浓度随着远离与低浓度集电极层32的界面而升高。除此以外，也可以代替构成高浓度集电极层31的三层而配置使掺杂浓度变化的一层，以使掺杂浓度随着远离与低浓度集电极层32的界面而升高。更加一般地，也可以由单层或者多层构成高浓度集电极层31，并使至少一层成为从基极层40朝向子集电极层21掺杂浓度缓缓地升高的结构。
[其他变形例]
在第一实施例和第二实施例中，对发射极层、基极层以及集电极层分别使用了InGaP、GaAs以及AlGaAs，但除此以外，第一实施例和第二实施例的HBT的技术思想也能够应用于InGaAsP/GaAs系HBT、AlGaAs/GaAs系HBT、InGaP/GaAsSb系HBT、InP/InGaAs系HBT、InAlAs/InGaAs系HBT、Si/SiGe系HBT、AlGaN/GaN系HBT、GaN/InGaN系HBT等。例如，作为发射极层/基极层/集电极层的组合，能够采用InGaP/GaAs/GaInNAs、AlGaAs/GaAs/AlGaAs、AlGaAs/GaAs/GaInNAs、InGaP/InGaAs/AlGaAs、InGaP/InGaAs/GaInNAs、InGaP/GaAsSb/AlGaAs、InGaP/GaAsSb/GaInNAs、InGaP/AlGaAs/AlGaAs、InGaP/AlGaAs/GaInNAs、InGaP/GaInNAs/AlGaAs、InGaP/GaInNAs/GaInNAs等。
在第一实施例以及第二实施例中，渐变集电极层34包含于低浓度集电极层32。也可以将能带隙从基极层40朝向基板20变窄的渐变半导体层配置为从低浓度集电极层32遍及高浓度集电极层31的一部分。即，也可以利用具有从低浓度集电极层32朝向基板20变窄的能带隙的渐变半导体来构成高浓度集电极层31的一部分。
上述的各实施例是例示，当然能够进行在不同的实施例中示出的结构的部分置换或者组合。对于由多个实施例的相同的结构起到的相同的作用效果不在每个实施例中依次提及。并且，本发明并不限制于上述的实施例。例如，能够进行各种变更、改进、组合等，这对于本领域技术人员来说是显而易见的。

Claims (10)

1.一种异质结双极晶体管，其中，
在基板上形成有包含集电极层、p型的基极层以及n型的发射极层的层叠结构，
上述集电极层包含高浓度集电极层和低浓度集电极层，上述低浓度集电极层与上述高浓度集电极层相比掺杂浓度低，并且上述低浓度集电极层被配置在上述基极层与上述高浓度集电极层之间，
上述低浓度集电极层包含随着远离上述基极层而能带隙变窄地变化的渐变集电极层，
上述基极层的半导体材料的电子亲和力比上述渐变集电极层的能带隙最大的位置处的半导体材料的电子亲和力大，它们的差为0.15eV以下，
上述渐变集电极层由具有在使电场强度变化时，在某个电场强度下电子的移动速度示出峰值的特性的半导体材料形成，
由上述渐变集电极层的能带隙的变化引起而作用于电子的伪电场的强度是电子的移动速度示出峰值的电场强度亦即峰值电场强度的0.3倍以上1.8倍以下。
2.根据权利要求1所述的异质结双极晶体管，其中，
上述基极层的半导体材料的电子亲和力比上述渐变集电极层的能带隙最大的位置处的半导体材料的电子亲和力大，它们的差为0.09eV以下。
3.根据权利要求1或2所述的异质结双极晶体管，其中，
上述渐变集电极层的上述伪电场的强度为上述峰值电场强度的0.5倍以上1.3倍以下。
4.根据权利要求1～3中任一项所述的异质结双极晶体管，其中，
上述低浓度集电极层是n型掺杂浓度为3×1015cm－3以下的n型半导体层、p型掺杂浓度为1×1015cm－3以下的p型半导体层或者本征半导体层。
5.根据权利要求1～4中任一项所述的异质结双极晶体管，其中，
上述低浓度集电极层除了上述渐变集电极层以外，还包含能带隙固定的半导体层。
6.根据权利要求1～5中任一项所述的异质结双极晶体管，其中，
上述基极层由GaAs形成，上述渐变集电极层由AlGaAs形成，随着远离上述基极层而AlAs的混晶比降低。
7.根据权利要求6所述的异质结双极晶体管，其中，
上述渐变集电极层的上述基极层侧的界面处的AlAs的混晶比为0.025以上0.125以下。
8.根据权利要求1～7中任一项所述的异质结双极晶体管，其中，
还具有形成在上述基板上的n型的子集电极层，
上述集电极层、上述基极层以及上述发射极层依次层叠于上述子集电极层的表面的一部分区域，上述高浓度集电极层包含配置于上述子集电极层侧的第一层和配置于上述低浓度集电极层侧的第二层，
上述第一层的掺杂浓度以及上述子集电极层的掺杂浓度比上述第二层的掺杂浓度高。
9.根据权利要求8所述的异质结双极晶体管，其中，
上述第二层的掺杂浓度以及上述低浓度集电极层的掺杂浓度为上述第一层的掺杂浓度的1/10以下。
10.根据权利要求1～9中任一项所述的异质结双极晶体管，其中，
上述低浓度集电极层包含配置在上述渐变集电极层与上述基极层之间的逆渐变集电极层，上述逆渐变集电极层的能带隙的大小沿厚度方向变化，上述逆渐变集电极层的上述基极层侧的界面处的能带隙与上述基极层的能带隙相等，在上述渐变集电极层与上述逆渐变集电极层的界面处，上述渐变集电极层的能带隙与上述逆渐变集电极层的能带隙相等。
CN201810153959.7A 2017-02-20 2018-02-22 异质结双极晶体管 Active CN108461540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110539770.3A CN113421918A (zh) 2017-02-20 2018-02-22 异质结双极晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-028690 2017-02-20
JP2017028690A JP2018137259A (ja) 2017-02-20 2017-02-20 ヘテロ接合バイポーラトランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110539770.3A Division CN113421918A (zh) 2017-02-20 2018-02-22 异质结双极晶体管

Publications (2)

Publication Number Publication Date
CN108461540A true CN108461540A (zh) 2018-08-28
CN108461540B CN108461540B (zh) 2021-06-08

Family

ID=63143947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810153959.7A Active CN108461540B (zh) 2017-02-20 2018-02-22 异质结双极晶体管
CN202110539770.3A Pending CN113421918A (zh) 2017-02-20 2018-02-22 异质结双极晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110539770.3A Pending CN113421918A (zh) 2017-02-20 2018-02-22 异质结双极晶体管

Country Status (4)

Country Link
US (4) US10056476B1 (zh)
JP (1) JP2018137259A (zh)
CN (2) CN108461540B (zh)
TW (1) TWI664730B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314304A (zh) * 2023-05-23 2023-06-23 常州承芯半导体有限公司 异质结双极型晶体管及异质结双极型晶体管的形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
CN110310989A (zh) * 2019-07-23 2019-10-08 上海科技大学 一种双异质结单极性晶体管的器件结构
CN110649088A (zh) * 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
US20210226045A1 (en) * 2020-01-22 2021-07-22 Visual Photonics Epitaxy Co., Ltd. Heterojunction bipolar transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273363A2 (en) * 1986-12-22 1988-07-06 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5351128A (en) * 1991-08-02 1994-09-27 Hitachi, Ltd. Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer
CN1344031A (zh) * 2000-09-13 2002-04-10 株式会社东芝 双极晶体管、半导体发光元件和半导体元件
CN105051873A (zh) * 2013-03-19 2015-11-11 株式会社村田制作所 异质结双极晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958208A (en) * 1987-08-12 1990-09-18 Nec Corporation Bipolar transistor with abrupt potential discontinuity in collector region
US5631477A (en) 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JP3411235B2 (ja) 1999-05-20 2003-05-26 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
JP2004253823A (ja) 2000-09-11 2004-09-09 Matsushita Electric Ind Co Ltd ヘテロバイポーラトランジスタ
JP3573737B2 (ja) * 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
US6806513B2 (en) * 2002-10-08 2004-10-19 Eic Corporation Heterojunction bipolar transistor having wide bandgap material in collector
US6797996B1 (en) * 2003-05-27 2004-09-28 Matsushita Electric Industrial Co., Ltd. Compound semiconductor device and method for fabricating the same
US6906359B2 (en) * 2003-10-22 2005-06-14 Skyworks Solutions, Inc. BiFET including a FET having increased linearity and manufacturability
US7115918B2 (en) * 2004-02-11 2006-10-03 Xindium Technologies, Inc. Collector layer structure for a double hetero-junction bipolar transistor for power amplification applications
US6992337B2 (en) * 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability
US7687886B2 (en) 2004-08-19 2010-03-30 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
JP2006210452A (ja) * 2005-01-26 2006-08-10 Sony Corp 半導体装置
US7462892B2 (en) * 2005-07-26 2008-12-09 Sony Corporation Semiconductor device
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US9070732B2 (en) * 2012-04-27 2015-06-30 Skyworks Solutions, Inc. Bipolar transistor having collector with doping spike
TW201535720A (zh) * 2014-03-07 2015-09-16 Visual Photonics Epitaxy Co Ltd 定向磊晶之異質接面雙極性電晶體結構
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273363A2 (en) * 1986-12-22 1988-07-06 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5351128A (en) * 1991-08-02 1994-09-27 Hitachi, Ltd. Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer
CN1344031A (zh) * 2000-09-13 2002-04-10 株式会社东芝 双极晶体管、半导体发光元件和半导体元件
CN105051873A (zh) * 2013-03-19 2015-11-11 株式会社村田制作所 异质结双极晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314304A (zh) * 2023-05-23 2023-06-23 常州承芯半导体有限公司 异质结双极型晶体管及异质结双极型晶体管的形成方法
CN116314304B (zh) * 2023-05-23 2024-03-12 常州承芯半导体有限公司 异质结双极型晶体管及异质结双极型晶体管的形成方法

Also Published As

Publication number Publication date
US20210091215A1 (en) 2021-03-25
CN108461540B (zh) 2021-06-08
US20180240899A1 (en) 2018-08-23
US11424350B2 (en) 2022-08-23
JP2018137259A (ja) 2018-08-30
US20180331208A1 (en) 2018-11-15
US20200219995A1 (en) 2020-07-09
CN113421918A (zh) 2021-09-21
US10629712B2 (en) 2020-04-21
TW201842670A (zh) 2018-12-01
US10056476B1 (en) 2018-08-21
TWI664730B (zh) 2019-07-01
US10886388B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN108461540A (zh) 异质结双极晶体管
CN109671769B (zh) 异质结双极晶体管
TWI535005B (zh) Semiconductor device
JP2008263146A (ja) 半導体装置およびその製造方法
US5336909A (en) Bipolar transistor with an improved collector structure
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
JP2006332257A (ja) ヘテロ接合半導体装置及びその製造方法
JP3885658B2 (ja) ヘテロ接合バイポーラトランジスタ
US6873029B2 (en) Self-aligned bipolar transistor
JP2004088107A (ja) エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ）
JP6262612B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3874919B2 (ja) 化合物半導体装置
US20050133820A1 (en) Heterojunction bipolar transistor and method of fabricating the same
JP5290909B2 (ja) ヘテロ接合バイポーラトランジスタの製法
JP2011176214A (ja) バイポーラトランジスタおよびその製造方法
JP2008218636A (ja) 半導体装置の製造方法および半導体装置
JP2904981B2 (ja) 半導体集積回路装置
JP2000114551A (ja) 半導体トンネル素子とその製造方法、及び、集積回路
JP2003051509A (ja) 高電子移動度トランジスタ
JP2001077125A (ja) ヘテロ接合バイポーラトランジスタ
JP2017022279A (ja) ヘテロ接合バイポーラトランジスタ
JP2004247362A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2003234350A (ja) 半導体装置およびその製造方法
JP2001102391A (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant