以下、本発明を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(表示制御:初期状態の画素回路を規準とする焼き付きの補正の例)
2.本発明の適用例(表示制御:電子機器の例)
<1.本発明の第1の実施の形態>
[表示装置の構成例]
図1は、本発明の第1の実施の形態における表示装置100の一構成例を示す概念図である。表示装置100は、焼き付き補正部200と、ライトスキャナ(WSCN:Write SCaNner)410と、水平セレクタ(HSEL:Horizontal SELector)420とを備える。また、この表示装置100は、電源スキャナ(DSCN:Drive SCaNner)430と、画素アレイ部500とを備える。画素アレイ部500は、n×m(mおよびnは2以上の整数)個の二次元マトリックス状に配列された画素回路600乃至608を備える。ここでは、便宜上、1行目、2行目およびm行目における1列目、2列目およびn列目に配置された9個の画素回路600乃至608が示されている。
また、表示装置100には、画素回路600乃至608とライトスキャナ(WSCN)410との間を接続する走査線(WSL:Write Scan Line)411が設けられている。さらに、表示装置100には、画素回路600乃至608と水平セレクタ(HSEL)420との間を接続するデータ線(DTL:DaTa Line)421が設けられている。ここでは、便宜上、第1行目、第2行目および第m行目の走査線(WSL1、2およびm)411と、第1列目、第2列目および第n列目のデータ線(DTL1、2およびn)421とが示されている。
さらに、表示装置100には、画素回路600乃至608と電源スキャナ(DSCN)430との間を接続する電源線(DSL:Drive Scan Line)431が設けられている。ここでは、便宜上、第1行目、第2行目および第m行目の電源線(DSL1、2およびm)431が示されている。
焼き付き補正部200は、画素回路600乃至608のそれぞれの劣化の度合いに合わせて映像信号の階調値を変更することによって焼き付きを補正するものである。ここで、映像信号の階調値とは、発光の輝度の大きさの段階を指定する映像信号の階調の値である。ここで、発光の輝度の大きさが256段階(階調)で表現される場合を想定する。また、画素回路600の劣化により、階調値が「100」の映像信号に基づく発光の輝度が200nitから100nitに劣化し、階調値が「200」の映像信号に基づく発光の輝度が300nitから100nitに劣化したこととする。この場合において、焼き付き補正部200は、映像信号の階調値を「100」から「200」に変更することによって焼き付きを補正する。
この焼き付き補正部200は、その補正した映像信号を、信号線209を介して水平セレクタ(HSEL)420に供給する。なお、本発明の第1の実施の形態における表示装置100の焼き付き補正部200による補正方法については、図7等を参照して詳細に説明する。
ライトスキャナ(WSCN)410は、行単位により画素回路600乃至608を順次走査する線順次走査を行うものである。このライトスキャナ(WSCN)410は、データ線(DTL)421から供給されるデータ信号を画素回路600乃至608に書き込むタイミングを行単位により制御する。このライトスキャナ(WSCN)410は、データ信号を書き込むためのオン電位、データ信号の書き込みを停止させるためのオフ電位を走査信号として生成する。このライトスキャナ(WSCN)410は、その生成した走査信号を走査線(WSL)411に供給する。
水平セレクタ(HSEL)420は、ライトスキャナ(WSCN)410による線順次走査に合わせて、画素回路600乃至608における発光輝度の大きさを設定するためのデータ信号を各列の画素回路600乃至608に供給するものである。この水平セレクタ(HSEL)420は、発光の輝度の大きさを設定するための映像信号の電位(信号電位)と、画素回路600乃至608を構成する駆動トランジスタの閾値電圧の補正(閾値補正)を行うための電位(基準電位)とをデータ信号として生成する。この水平セレクタ(HSEL)420は、その生成したデータ信号をデータ線(DTL)421に供給する。
電源スキャナ(DSCN)430は、ライトスキャナ(WSCN)410による線順次走査に合わせて、画素回路600乃至608を駆動させるための電源信号を行単位により生成するものである。この電源スキャナ(DSCN)430は、画素回路600乃至608を駆動させるための電源電位と、画素回路600乃至608を初期化するための初期化電位とを電源信号として生成する。この電源スキャナ(DSCN)430は、その生成した電源信号を電源線(DSL)431に供給する。
画素回路600乃至608は、走査線(WSL)411からの走査信号に基づいて、データ線(DTL)421からの映像信号の電位を保持してその保持した電位に応じて所定の期間発光するものである。ここで、画素回路600乃至608の構成例については、図2を参照して説明する。
[画素回路の構成例]
図2は、本発明の第1の実施の形態における画素回路600乃至608の一構成例を模式的に示す回路図である。なお、画素回路600乃至608は、同一の構成であるため、この図2以降では、主に画素回路600について説明し、画素回路601乃至608についての一部の説明を省略する。
画素回路600は、書込みトランジスタ610と、駆動トランジスタ620と、保持容量630と、発光素子640とを備える。ここでは、書込みトランジスタ610および駆動トランジスタ620がそれぞれnチャンネル型トランジスタである場合を想定する。
この画素回路600において、書込みトランジスタ610のゲート端子およびドレイン端子には、走査線(WSL)411およびデータ線(DTL)421がそれぞれ接続されている。また、書込みトランジスタ610のソース端子には、駆動トランジスタ620のゲート端子(g)および保持容量630の一方の電極(一端)が接続されている。ここでは、この接続部位を第1ノード(ND1)650とする。また、駆動トランジスタ620のドレイン端子(d)には、電源線(DSL)431が接続され、駆動トランジスタ620のソース端子(s)には、保持容量630の他方の電極(他端)および発光素子640のアノード電極が接続されている。ここでは、この接続部位を第2ノード(ND2)660とする。
書込みトランジスタ610は、走査線(WSL)411からの走査信号に従って、データ線(DTL)431からのデータ信号を第1ノード(ND1)650に供給するトランジスタである。この書込みトランジスタ610は、画素回路600の駆動トランジスタ620の閾値電圧のばらつきを取り除くために、データ信号の基準電位を保持容量630の一端に供給する。ここにいう基準電位とは、駆動トランジスタ620の閾値電圧に相当する電圧を保持容量630に保持させるための基準となる固定電位のことである。
また、書込みトランジスタ610は、駆動トランジスタ620の閾値電圧に相当する電圧が保持容量630に保持された後に、データ信号の信号電位を保持容量630の一端に順次書き込む。
駆動トランジスタ620は、発光素子640を発光させるために、信号電位に応じて保持容量630に保持された信号電圧に基づいて、駆動電流を発光素子640に出力するものである。この駆動トランジスタ620は、駆動トランジスタ620を駆動させるための電源電位が電源線(DSL)431から印加されている状態において、保持容量630に保持された信号電圧に応じた駆動電流を発光素子640に出力する。
保持容量630は、書込みトランジスタ610によって供給されたデータ信号に応じた電圧を保持するためのものである。すなわち、保持容量630は、書込みトランジスタ610によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
発光素子640は、駆動トランジスタ620から出力された駆動電流の大きさに応じて発光するものである。また、発光素子640は、出力端子がカソード線680に接続されている。このカソード線680からは、発光素子640の基準電位としてカソード電位(Vcat)が供給されている。この発光素子640は、例えば、有機EL素子により実現することができる。
なお、この例では、書込みトランジスタ610および駆動トランジスタ620の各々がnチャンネル型トランジスタである場合を想定して説明したが、この組み合わせに限られるものではない。例えば、書込みトランジスタ610および駆動トランジスタ620の各々がpチェンネル型トランジスタである場合などにおいても適用できる。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。
また、ここでは、2つのトランジスタ610および620および1つの保持容量630により発光素子640に駆動電流を供給する画素回路600の構成例について説明したが、これに限られるものではない。すなわち、駆動トランジスタ620および発光素子640を含むものであれば適用できる。例えば、3つ以上のトランジスタにより発光が制御される画素回路600の場合においても、駆動トランジスタ620および発光素子640を含むものであれば適用ができる。次に、上述の画素回路600の動作例について、図3を参照して詳細に説明する。
[画素の基本動作の例]
図3は、図2の構成における画素回路600の基本動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線(WSL)411、電源線(DSL)431、データ線(DTL)421、第1ノード(ND1)650および第2ノード(ND2)660における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、画素回路600の動作の遷移を、TP1乃至TP6の期間に便宜的に区切っている。まず、発光期間TP6では、発光素子640は発光状態にある。この発光期間TP6において、走査線(WSL)411の走査信号の電位がオフ電位(Voff)に設定されている。また、この発光期間TP6において、電源線(DSL)431の電源信号の電位が電源電位(Vcc)に設定されている。
この後、線順次走査の新しいフィールドに入り、閾値補正準備期間TP1では、電源線(DSL)431の電位が、第2ノード(ND2)660を初期化するための初期化電位(Vss)に設定される。これにより、第1ノード(ND1)650および第2ノード(ND2)660の電位はそれぞれ低下する。
続いて、閾値補正準備期間TP2では、走査線(WSL)411の電位がオン電位(Von)に設定されることによって、第1ノード(ND1)650の電位が基準電位(Vofs)に初期化される。これにより、第2ノード(ND2)660の電位は初期化電位(Vss)に初期化される。このように、第1ノード(ND1)650および第2ノード(ND2)660がそれぞれ初期化されることによって、閾値補正動作の準備が完了する。
次に、閾値補正期間TP3では、画素回路600の駆動トランジスタ620における閾値電圧に対する補正を行うための閾値補正動作が行われる。このとき、電源線(DSL)431の電源信号が電源電位(Vcc)に設定されることによって、第1ノード(ND1)650と第2ノード(ND2)660との間に、駆動トランジスタ620の閾値電圧に相当する電圧(Vth)が保持される。すなわち、保持容量630には、閾値電圧に相当する電圧(Vth)が保持される。
この後、期間TP4では、走査線(WSL)411に供給される走査信号の電位がオフ電位(Voff)に遷移した後に、データ線(DTL)421のデータ信号が基準電位(Vofs)から信号電位(Vsig)に切り替えられる。
そして、書込み期間/移動度補正期間TP5では、映像信号の書込み動作、および、駆動トランジスタ620における移動度に対する補正を行うための移動度補正動作が行われる。このとき、走査線(WSL)411の走査信号の電位がオン電位(Von)に切り替えられることによって、第1ノード(ND1)650の電位が、信号電位(Vsig)まで上昇する。すなわち、書込みトランジスタ610により、信号電位(Vsig)が第1ノード(ND1)650に書き込まれる。
これに対して、第2ノード(ND2)660の電位は、閾値補正期間TP3において与えられた閾値電位(Vofs−Vth)に対し、信号電位(Vsig)に対応する駆動トランジスタ620の移動度に応じた上昇量(ΔV)だけ上昇する。すなわち、移動度補正動作により、第2ノード(ND2)660の電位が「ΔV」だけ上昇する。
このように、書込み期間/移動度補正期間TP5では、保持容量630の一端に、信号電位(Vsig)が印加され、保持容量630の他端に、閾値電位(Vofs−Vth)に上昇量(ΔV)を加えた電位((Vofs−Vth)+ΔV)が印加される。すなわち、保持容量630には、映像信号に応じた信号電圧(Vgs1)として、「Vsig−((Vofs−Vth)+ΔV)」が保持される。このようにして、保持容量630に保持された信号電圧(Vsig−Vofs+Vth−ΔV)は、駆動トランジスタ620の閾値電圧に相当する電圧(Vth)と、移動度補正動作による上昇量(ΔV)とによって補正される。このため、画素回路600ごとの駆動トランジスタ620における閾値電圧および移動度のばらつきの影響が取り除かれた信号電圧となる。
この後、発光期間TP6では、走査線(WSL)411の走査信号の電位がオフ電位(Voff)に設定されることによって、第1ノード(ND1)650が浮遊状態となる。そして、第2ノード(ND2)660の電位は、書込み期間/移動度補正期間TP5において与えられた電位(Vofs−Vth+ΔV)に対し「Vel」だけ上昇する。この第2ノード(ND2)660の電位上昇量(Vel)は、映像信号の電位(Vsig)が大きくなるほど、大きくなる。このとき、第2ノード(ND2)660の電位が、発光素子640の閾値電圧(Vthel)と、カソード線680のカソード電位(Vcat)とによって定まる発光電位(Vthel+Vcat)を超えるため、発光素子640が発光する。
これに対し、第1ノード(ND1)650の電位も、保持容量630を介したカップリングによって、第2ノード(ND2)660の電位上昇に倣うように、信号電位(Vsig)から「Vel'」だけ上昇する。このように、第2ノード(ND2)660の電位上昇に伴い、保持容量630に起因するカップリングによって、浮遊状態にある第1ノード(ND1)650の電位が上昇する動作をブートストラップ動作という。
このブートストラップ動作においては、第1ノード(ND1)650の電位上昇量(Vel')が、第2ノード(ND2)660の電位上昇量(Vel)に比べて抑制される。この第2ノード(ND2)660の電位上昇量(Vel)と、第1ノード(ND1)650の電位上昇量(Vel')との関係は、次の式1により表わすことができる。
Vel'=Gb×Vel ・・・式1
ここで、Gbは、「1.0」未満の値であり、次の式2により表わすことができる。なお、ここでは、Gbをブートストラップ利得という。
Gb=Cs/(Cs+Cp) ・・・式2
ここで、Csは、保持容量630の容量値である。また、Cpは、書込みトランジスタ610のゲート・ソース端子間の寄生容量(書込みトランジスタgs寄生容量)と、駆動トランジスタ620のゲート・ドレイン端子間の寄生容量(駆動トランジスタgd寄生容量)との容量値の和である。なお、ここでは、ブートストラップ利得Gbを低下させる寄生容量は、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量のみを考慮している。
式2より、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量の容量値Cpによって、ブートストラップ利得Gbが「1.0」未満の値となることがわかる。このブートストラップ利得Gbは、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量の容量値Cpの大きさに応じて変化する。すなわち、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量の容量値Cpが大きいほど、ブートストラップ利得Gbは小さくなる。また、この容量値Cpの大きさは画素回路600乃至609のそれぞれで異なるため、ブートストラップ利得Gbの大きさも画素回路600乃至609のそれぞれで異なる。
このように、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量の容量値Cpにより、ブートストラップ利得Gbが「1.0」未満の値となるため、第1ノード(ND1)650の電位上昇量(Vel')は、第2ノード(ND2)660の電位上昇量(Vel)に比べて小さくなる。このため、発光期間TP6における信号電圧(Vgs2)は、書込み期間/移動度補正期間TP5における信号電圧(Vgs1)よりも「Vel−Vel'=Vel・(1−Gb)」だけ小さくなる。なお、発光期間TP6の途中において、データ線(DTL)410のデータ信号が、信号電位(Vsig)から基準電位(Vofs)に切り替えられる。したがって、発光期間TP6では、信号電圧(Vsig−Vofs+Vth−ΔV−(Vel−Vel'))に応じた輝度により、発光素子640が発光する。
[画素の動作状態の詳細]
次に、上述の画素回路600の動作の遷移例について、以下に図面を参照して詳細に説明する。
図4乃至図6は、本発明の第1の実施の形態における画素回路600の動作の遷移例を模式的に示す図である。以下に示す図4乃至図6では、図3により示したタイミングチャートのTP1乃至TP6の期間に対応する画素回路600の動作状態が示されている。また、便宜上、発光素子640の寄生容量641を図示している。さらに、書込みトランジスタ610をスイッチとして図示しており、走査線(WSL)411については省略している。
図4(a)乃至(c)は、TP6、TP1およびTP2の期間にそれぞれ対応する画素回路600の動作状態を示す模式的な回路図である。まず、発光期間TP6では、図4(a)に示すように、書込みトランジスタ610がオフ(非導通)状態であり、電源線(DSL)431から電源電位(Vcc)が駆動トランジスタ620に加えられている状態である。そして、駆動トランジスタ620から駆動電流(Ids')が発光素子640に供給されているため、その駆動電流(Ids')に応じた輝度により発光素子640が発光している。
そして、閾値補正準備期間TP1では、図4(b)に示すように、電源線(DSL)431の電源信号が電源電位(Vcc)から初期化電位(Vss)に遷移する。これにより、第2ノード(ND2)660の電位が低下するため、発光素子640は非発光状態となる。このとき、第1ノード(ND1)650は浮遊状態にあるため、第1ノード(ND1)650の電位も、第2ノード(ND2)660の電位低下に倣うように、低下する。
続いて、閾値補正準備期間TP2では、図4(c)に示すように、走査線(WSL)411(図2に示す)の電位がオン電位(Von)に遷移することによって、書込みトランジスタ610がオン(導通)状態となる。これにより、第1ノード(ND1)650の電位は、データ線(DTL)421からの基準電位(Vofs)に初期化される。
これに対し、第2ノード(ND2)660の電位は、電源線(DSL)431の初期化電位(Vss)に初期化される。これにより、第1ノード(ND1)650および第2ノード(ND2)660の間の電位差は「Vofs−Vss」となる。なお、ここでは、電源線(DSL)431の初期化電位(Vss)が、基準電位(Vofs)よりも十分に低い電位に設定されていることを想定している。
図5(a)乃至(c)は、TP3乃至TP5の期間にそれぞれ対応する画素回路600の動作状態を示す模式的な回路図である。
閾値補正準備期間TP2に続いて、閾値補正期間TP3では、図5(a)に示すように、電源線(DSL)431の電源信号が電源電位(Vcc)に遷移する。これにより、駆動トランジスタ620がオン状態となり、駆動トランジスタ620から第2ノード(ND2)660に電流が供給されることによって、第2ノード(ND2)660の電位が上昇する。そして、第2ノード(ND2)660の電位は、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差が駆動トランジスタ620の閾値電圧に相当する電位差(Vth)になるまで上昇する。
このようにして、駆動トランジスタ620の閾値電圧に相当する電圧(Vth)が保持容量630に保持される。すなわち、これが閾値補正動作である。なお、カソード線680のカソード電位(Vcat)、および、データ線(DTL)421からの基準電位(Vofs)は、駆動トランジスタ620からの電流が発光素子640に流れないように、予め設定しておく。
この後、期間TP4では、図5(b)に示すように、走査線(WSL)411から供給される走査信号がオフ電位(Voff)に遷移することによって、書込みトランジスタ610がオフ状態となる。そして、データ線(DTL)421のデータ信号の電位が、基準電位(Vofs)から映像信号の電位(Vsig)に遷移する。ここでは、このデータ線(DTL)421のトランジェント特性を考慮して、データ信号が映像信号の電位(Vsig)に達するまでの間、書込みトランジスタ610をオフ状態にしている。
続いて、書込み期間/移動度補正期間TP5では、図5(c)に示すように、走査線(WSL)411の走査信号の電位がオン電位(Von)に遷移することによって、書込みトランジスタ610がオン状態となる。これにより、書込みトランジスタ610によって映像信号の電位(Vsig)が保持容量630の一端に書き込まれるため、第1ノード(ND1)650の電位が、映像信号の電位(Vsig)に設定される。
このとき、駆動トランジスタ620の移動度に応じた電流が駆動トランジスタ620から第2ノード(ND2)660に流れるため、保持容量630および寄生容量641が充電されて、第2ノード(ND2)660の電位が上昇する。そして、第2ノード(ND2)660の電位は、閾値電位(Vofs−Vth)に対し、駆動トランジスタ620の移動度に応じた上昇量(ΔV)だけ上昇する。すなわち、これが移動度補正動作である。
これにより、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差である信号電圧(Vgs1)が「Vsig−Vofs+Vth−ΔV」となる。すなわち、保持容量630には、信号電圧(Vgs1)として、「Vsig−Vofs+Vth−ΔV」が保持される。
このようにして、書込み期間/移動度補正期間TP5において、映像信号の電位(Vsig)の書込み、および、移動度補正による上昇量(ΔV)の調整が行われる。このとき、映像信号の電位(Vsig)が大きいほど駆動トランジスタ620からの電流が大きくなるため、移動度補正による上昇量(ΔV)も大きくなる。したがって、輝度レベル(映像信号の電位)に応じた移動度補正を行うことができる。
また、画素回路600乃至609のそれぞれの映像信号の電位(Vsig)が一定である場合において、駆動トランジスタ620の移動度が大きい画素回路600乃至609ほど、移動度補正による上昇量(ΔV)も大きくなる。すなわち、駆動トランジスタ620の移動度が大きい画素回路600乃至609では、移動度が小さい画素回路に比べて、駆動トランジスタ620からの電流が大きくなり、その分だけ駆動トランジスタ620のゲート−ソース間電圧が小さくなる。したがって、駆動トランジスタ620の移動度が大きい画素回路600では、その駆動トランジスタ620から出力される駆動電流が、移動度の小さい画素回路600乃至609と同程度の大きさに調整されることになる。このようにして、画素回路600乃至609ごとの駆動トランジスタ620の移動度のばらつきが取り除かれる。
図6は、TP6の期間に対応する画素回路600の動作状態を示す模式的な回路図である。
発光期間TP6では、図6に示すように、走査線(WSL)411から供給される走査信号の電位がオフ電位(Voff)に遷移することによって、書込みトランジスタ610がオフ状態となる。そして、第2ノード(ND2)660の電位は、書込み期間/移動度補正期間TP5において与えられた電位(Vofs−Vth+ΔV)に対して駆動トランジスタ620からの駆動電流の大きさに応じた電位(Vel)だけ上昇する。
これに対して、第1ノード(ND1)650の電位は、保持容量630に起因するブートストラップ動作によって、式1に示す割合により上昇する。このときの第1ノード(ND1)650の電位上昇量(Vel')は、第2ノード(ND2)660の電位上昇量(Vel)に「1.0」未満のブートストラップ利得Gbを乗じた値となる。すなわち、第1ノード(ND1)650の電位上昇量(Vel')は、書込みトランジスタgs寄生容量および駆動トランジスタgd寄生容量の容量値Cpに応じて抑制されるため、第2ノード(ND2)660の電位上昇量(Vel)に比べて小さくなる。
これにより、第1ノード(ND1)650と第2ノード(ND2)660との間の電位差である信号電圧(Vgs2)は、書込み期間/移動度補正期間TP5の終了直前における信号電圧(Vgs1)に比べて、「Vel−Vel'」だけ小さくなる。すなわち、発光期間TP6の終了直前における信号電圧(Vgs2)は、書込み期間/移動度補正期間TP5における信号電圧(Vgs1)よりも小さい「Vgs1−(Vel−Vel')」となる。したがって、発光素子640は、発光期間TP6における信号電圧(Vgs2)に対応する駆動電流(Ids1)に応じた輝度により、発光する。
ここまでの図3乃至6において示したように、本発明の第1の実施の形態における表示装置100の画素回路600は、データ線421を介して供給される信号電位に応じた駆動電流が発光素子640に供給されることにより、駆動電流に応じた輝度により発光する。すなわち、画素回路600を構成する駆動トランジスタ620や発光素子640などが劣化すると、駆動電流の量や発光の量の変化により、信号電位に対する輝度の値が初期の状態からズレてしまう。このズレは、全ての画素回路において同じ量のズレが発生するのであれば、直前に表示されていた画像が残っているように見える現象(いわゆる、焼き付き現象)が生じることはない。
しかしながら、有機EL素子は表示する画像データに応じて発光する量を変えることにより階調を表現するため、有機EL素子の劣化の度合いが表示画面の画素回路ごとに異なる。このため、劣化の大きい画素回路の表示が周辺の画素回路の表示より暗くなることによって、焼き付き現象が生じる。
次に、本発明の第1の実施の形態において、変換効率の劣化の補正のみを行う場合における表示装置100の焼き付き補正部200による焼き付きの補正の例について図7および8を参照して説明する。
[補正された映像信号の画素特性曲線例]
図7は、変換効率の劣化の補正のみを行う場合における焼き付き補正部200に入力される階調と輝度との関係を示す図である。この図7において示すグラフでは、横軸を焼き付き補正部200に入力される映像信号の階調の値(入力階調値)とし、縦軸を画素回路600乃至608における発光の輝度の値(輝度値)とする画素特性曲線を示す。また、入力階調値において各階調を表現する電圧は、便宜上、画素回路600乃至608に供給されるデータ信号の各階調を表現する電圧(Vsig−Vofs)と同じであるものとする。
また、この例では、発光素子640の変換効率の劣化に関する情報のみを用いて補正する場合を想定して説明する。また、この例では、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、映像信号を補正する場合を想定して説明する。すなわち、この例では、焼き付き補正部200は、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、表示装置100の使用に伴って劣化が起きた画素回路600乃至608の画素特性がその基準と一致するように映像信号を補正することを想定する。また、焼き付き補正部200は、画素回路600乃至608において表現される階調のうち、高階調における焼き付きについて精度よく補正するものを想定する。
図7(a)には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
画素特性(初期)810は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。
ここで、画素特性(初期)810について説明する。この画素特性(初期)810は、例えば、次の式3に示す二次関数により表現される。
L=A×S2 ・・・式3
ここで、Lは、輝度値である。また、Aは、発光素子640の変換効率に応じて定まる係数(効率係数)である。また、Sは、初期状態の画素回路に供給されるデータ信号の階調値であり、電圧(Vsig−Vofs)である。
この式3において、Sは、駆動トランジスタ620のゲート−ソース間電圧に相当する値である。また、S2は、駆動トランジスタ620の2乗特性を用いて算出した値であって、発光素子640に供給される駆動電流に相当する値である。このように、駆動電流S2に発光素子640の変換効率Aを乗算することによって、輝度値Lを算出することができる。
画素特性(補正対象)820は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。すなわち、この画素特性(補正対象)820は、入力階調値の補正をしない場合における画素回路(例えば、画素回路600乃至608のいずれかの画素回路)における入力階調値と輝度値との関係を示す曲線である。
この画素特性(補正対象)820は、発光素子640における駆動電流を輝度に変換する効率の劣化(変換効率劣化)が生じるため、画素特性(初期)810よりも曲線の傾きが緩やかになっている。また、この画素特性(補正対象)820は、画素特性(初期)810と比較して、横軸方向に駆動電流量減少成分D1の分だけ右側へシフトしている。
ここで、駆動電流量減少成分D1について説明する。この駆動電流量減少成分D1は、駆動電流の減少した量(駆動電流減少量)を示す成分である。この駆動電流量減少成分D1は、駆動トランジスタ620および発光素子640の劣化に起因して生じる。すなわち、駆動トランジスタ620が劣化すると、信号電圧(Vgs2)に応じて供給される駆動電流が減少する。また、発光素子640が劣化すると、発光素子640の閾値電圧(Vthel)が増加し、これにより発光期間TP6(図3に示す)における第2ノード(ND2)660の電位上昇量(Vel)が増加する。また、発光期間TP6における信号電圧(Vgs2)は、信号電圧(Vgs1)よりも「Vel−Vel'=Vel・(1−Gb)」だけ小さくなるため、発光素子640の閾値電圧(Vthel)の増加に応じて、信号電圧(Vgs2)は小さくなる。すなわち、発光素子640が劣化すると、信号電圧(Vgs2)が減少することにより、駆動電流の電流量が減少する。このように、駆動電流量減少成分D1は、信号電圧(Vgs2)に応じて供給される駆動電流の電流量の減少と、信号電圧(Vgs2)の減少とに起因して生じる。
次に、画素特性(補正対象)820について説明する。この画素特性(補正対象)820は、例えば、次の式4に示す二次関数により表現される。
Ld=Ad×(S−ΔS)2 ・・・式4
ここで、Ldは、補正対象となる画素回路の輝度値である。また、Adは、補正対象となる画素回路の発光素子640の変換効率に応じて定まる係数である。また、ΔSは、駆動電流量劣化成分D1として示している駆動電流減少量である。
この式4において、(S−ΔS)2は、駆動電流量減少成分D1が考慮された発光素子に供給される駆動電流を示す。このように、駆動電流量減少成分D1が考慮された駆動電流(S−ΔS)2に、発光素子640の劣化した変換効率(Ad)を乗算することによって、劣化した輝度値(Ld)を算出することができる。
このように、表示装置100の使用に伴って画素回路が劣化すると、変換効率劣化および駆動電流の減少が生じることにより、映像信号の階調値に対する輝度値が低下する。なお、変換効率劣化は画素特性の傾きの劣化に相当し、駆動電流の減少は画素特性の階調のシフトに相当するため、高い輝度を画素回路に表現させる階調(高階調)では変換効率劣化の影響が大きくなる。一方、低い輝度を画素回路に表現させる階調(低階調)では駆動電流の減少の影響が大きくなる。
図7(b)には、画素特性(補正対象)820に示す画素特性を備える画素回路に供給される映像信号を補正した際の画素特性が、補正画素特性(補正対象)821として示されている。
補正画素特性(補正対象)821は、画素特性(補正対象)820に示す特性の画素回路に供給される映像信号を、画素特性(初期)810に示す特性を基準として補正した場合における画素特性である。この補正画素特性(補正対象)821は、低階調における画素特性では画素特性(補正対象)820に近い特性となっており、高階調における画素特性では画素特性(初期)810に近い特性となっている。すなわち、この補正画素特性(補正対象)821は、変換効率の劣化の補正のみを行うと、高階調の入力階調値においては精度よく補正されるが、低階調の入力階調値においてはほとんど補正されないことを示している。
ここで、変換効率の劣化の補正のみを行う場合における表示装置100の焼き付き補正部200の補正方法について説明する。焼き付き補正部200は、次の式5に基づいて映像信号の階調を変更する。
Sout=(ΔA)−1/2×Sin ・・・式5
ΔA=Ad/A ・・・式6
ここで、Soutは、焼き付き補正部200により補正された映像信号の階調値である。また、Sinは、焼き付き補正部200により補正される前の映像信号の階調値である。また、ΔAは、式6に示すように、補正対象画素回路の効率係数(Ad)を分子とし、初期状態の画素回路の効率係数(A)を分母とした変換効率の比を示す分数の値(変換効率劣化値)である。
この式5に基づいて映像信号の階調値を変更するために、焼き付き補正部200は、画素回路600乃至608のそれぞれの劣化についての情報を保持し、その劣化の情報から画素回路600乃至608のそれぞれの効率係数を算出する。そして、焼き付き補正部200は、ΔAを算出し、この算出したΔAに基づいて映像信号の階調を変更することによって、映像信号の補正された階調の値(補正階調値)を生成する。これにより、補正された映像信号による画素特性は、補正画素特性(補正対象)821に示すような画素特性になる。
上記の式5では、式4に示す駆動電流減少量ΔSの影響が考慮されていない。このため、変換効率劣化値ΔAのみを用いて補正する場合には、低階調あるいは高階調のいずれかにおける補正が不正確な補正になる。
また、特定の階調値の映像信号を用いて画素回路の輝度の劣化を測定することによって、駆動電流減少量ΔSおよび変換効率劣化値ΔAの影響を両方とも含む補正対象画素回路の変換効率劣化値ΔAを算出することができる。しかしながら、駆動電流減少量ΔSは画素特性の階調のシフトであり、変換効率劣化値ΔAは画素特性の傾きの変化であるため、この両方の影響を含む変換効率劣化値ΔAでは測定した階調値以外における補正において図7(b)と同様の誤差が生じる。
このように、変換効率の劣化の補正のみを行う場合には、低階調あるいは高階調のいずれかにおける輝度の差は補正できるが、他方における輝度の差は補正できない可能性がある。そこで、本発明の第1の実施の形態では、変換効率劣化値ΔAおよび駆動電流減少量ΔSの影響を考慮して補正を行う。
[補正後の表示例]
図8は、変換効率の劣化の補正のみを行う場合における映像信号の補正の効果を示す概念図である。ここでは、図7において示した方法により焼き付きが補正される場合における補正の効果を示す。また、ここでは、表示装置100の表示画面に、文字(ABCD)の焼き付きが生じていることを想定する。
図8(a)には、高階調の映像信号が供給される場合における表示画面の比較例が示されている。ここでは、高階調の映像信号を用いて、表示画面を均一な輝度で発光させる場合を想定する。
表示画面831は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域832は、表示画面831において焼き付きが生じた画素回路(劣化の程度が大きい画素回路)に対応する領域を表している。図8(a)では、この焼き付き表示領域832には、文字「ABCD」が灰色で示されている。また、表示画面831における焼き付き表示領域832以外の領域(白色で表されている領域)は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、焼き付き表示領域832に「ABCD」が表示される。
表示画面833は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域834は、表示画面831における焼き付き表示領域832に対応する領域を表している。ここで、焼き付き表示領域832には、変換効率の劣化の補正をしない場合には、表示画面831において灰色で示される「ABCD」が表示される。しかしながら、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されることにより、表示画面833のほとんど劣化していない画素回路による発光の輝度と同一になる。このため、焼き付き表示領域834には「ABCD」が表示されない。なお、表示画面833のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正される。
このように、高階調の映像信号を補正することにより、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように精度よく補正される。これにより、焼き付きを解消することができる。
図8(b)には、低階調の映像信号が供給される場合における補正後の表示画面の比較例が示されている。ここでは、低階調の映像信号を用いて、表示画面全体を均一な輝度で発光させる場合を想定する。
表示画面835は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域836は、表示画面835において焼き付きが生じた画素回路(劣化の程度が大きい画素回路)に対応する領域を表している。図8(b)では、この焼き付き表示領域836には、文字「ABCD」が濃い灰色で示されている。また、表示画面835における焼き付き表示領域832以外の領域(僅かに濃い灰色で表されている領域)は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、図8(a)と同様に、焼き付き表示領域836に「ABCD」が表示される。
表示画面837は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域838は、表示画面835における焼き付き表示領域836に対応する領域を表している。ここで、焼き付き表示領域838には、変換効率の劣化の補正をしない場合には、表示画面831において僅かに濃い灰色で示される「ABCD」が表示される。この焼き付き表示領域838は、映像信号が補正されたにも係わらず、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されない。このため、この焼き付き表示領域838には、「ABCD」が表示される。なお、表示画面837のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正されないため、初期状態の画素回路の輝度よりも低い輝度になる。
このように、低階調の映像信号を補正することでは、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度になるように補正されない。これにより、変換効率の劣化の補正のみを行う場合では、高階調における焼き付きについて精度よく補正すると、低階調の映像信号に起因する焼き付きは解消されない。
このように変換効率の劣化の補正のみを行うと、映像信号の全ての階調に対して、焼き付きの補正を精度よく行うことができない。そこで、本発明の第1の実施の形態では、高階調の映像信号に起因する焼き付きを補正するとともに、映像信号の全ての階調に対して、焼き付きの補正を精度よく行う例を示す。
[焼き付き補正部の構成例]
図9は、本発明の第1の実施の形態における焼き付き補正部200の機能構成例を示すブロック図である。この焼き付き補正部200は、変換効率劣化情報積算部220と、変換効率劣化補正パターン生成部230と、電流量減少情報積算部320と、電流量減少補正パターン生成部330と、補正演算部340とを備える。なお、本発明の第1の実施の形態における焼き付き補正部200は、特許請求の範囲に記載の信号処理装置および信号処理回路の一例である。
ここで、本発明の第1の実施の形態では、劣化が起きていない初期状態の画素回路における画素特性を補正の基準として、劣化が起きた画素回路600乃至608の画素特性がその基準と一致するように映像信号を補正することを想定する。
また、本発明の第1の実施の形態における焼き付き補正部200は、便宜上、変換効率劣化情報積算部220および電流量減少情報積算部320に保持されている情報を、各フレームの補正された映像信号を1分間隔で取得することによって更新するものとする。さらに、便宜上、変換効率劣化情報積算部220および電流量減少情報積算部320に保持されている情報が更新されるごとに、変換効率劣化補正パターン生成部230および電流量減少補正パターン生成部330は新たな補正パターンを生成するものとする。
変換効率劣化情報積算部220は、画素回路600乃至608の輝度の変換効率の劣化に関する情報(変換効率劣化情報)を保持し、この変換効率劣化情報を順次更新するものである。また、変換効率劣化情報積算部220は、画素回路600乃至608の変換効率の新たな劣化の量をその変換効率劣化情報に順次加算することにより、変換効率劣化情報を更新する。ここで、変換効率劣化情報とは、例えば、画素回路600乃至608の変換効率劣化の量を、特定の階調値の映像信号による発光時間に換算した値である。この変換効率劣化情報積算部220は、変換効率劣化情報更新部221と、変換効率劣化情報保持部222とを備える。
変換効率劣化情報更新部221は、変換効率劣化情報保持部222に保持されている変換効率劣化情報を、画素回路600乃至608の変換効率の新たな劣化の量を加算することによって更新するものである。この変換効率劣化情報更新部221は、例えば、補正演算部340から供給された補正後の映像信号に基づいて、画素回路600乃至608の変換効率の新たな劣化に関する情報を、効率劣化換算係数を用いて算出する。ここで、効率劣化換算係数とは、例えば、時間の経過に応じた発光素子640の劣化量を、発光時間および発光時における階調に基づいて変換するための係数である。
そして、この変換効率劣化情報更新部221は、その新たな劣化に関する情報を変換効率劣化情報に順次加算することによって、更新された変換効率劣化情報を生成する。この変換効率劣化情報更新部221は、その更新された変換効率劣化情報を変換効率劣化情報保持部222に供給する。なお、更新された変換効率劣化情報の生成の一例については、図12を参照して詳細に説明する。
変換効率劣化情報保持部222は、変換効率劣化情報を保持するものであり、画素回路600乃至608のそれぞれの変換効率劣化情報を画素回路ごとに保持する。また、この変換効率劣化情報保持部222は、変換効率劣化情報更新部221により更新された変換効率劣化情報が供給される毎に、その更新された変換効率劣化情報を順次保持する。この変換効率劣化情報保持部222は、保持している変換効率劣化情報を、変換効率劣化情報更新部221および変換効率劣化補正パターン生成部230に供給する。なお、変換効率劣化情報保持部222は、特許請求の範囲に記載の変換効率劣化情報保持部の一例である。
変換効率劣化補正パターン生成部230は、変換効率劣化を補正するためのパターン(変換効率劣化補正パターン)を生成するものである。ここで、変換効率劣化補正パターンとは、画素回路600乃至608のそれぞれに対する変換効率劣化の補正値(変換効率劣化値)により構成される補正パターンであり、変換効率劣化を補正するための補正情報である。この変換効率劣化補正パターン生成部230は、基準変換効率値供給部231と、対象変換効率値生成部232と、変換効率劣化値算出部233と、変換効率劣化補正パターン保持部234とを備える。なお、変換効率劣化補正パターン生成部230は、特許請求の範囲に記載の変換効率劣化値算出部の一例である。
基準変換効率値供給部231は、変換効率劣化の補正の基準となる画素回路の効率係数を基準変換効率値として供給するものである。例えば、この基準変換効率値供給部231は、本発明の第1の実施の形態においては、劣化が起きていない状態(初期状態)の画素回路に関する効率係数を保持し、その保持している効率係数を基準変換効率値として供給する。この基準変換効率値供給部231は、基準変換効率値を変換効率劣化値算出部233に供給する。
対象変換効率値生成部232は、変換効率劣化値の生成対象となる画素回路の効率係数を対象変換効率値として供給するものである。例えば、この対象変換効率値生成部232は、画素回路600乃至608に関する変換効率劣化情報を変換効率劣化情報保持部222から順次取得する。そして、この対象変換効率値生成部232は、係数変換情報を用いて、取得した変換効率劣化情報からその画素回路の効率係数を算出する。この対象変換効率値生成部232は、その算出した効率係数を対象変換効率値として変換効率劣化値算出部233に供給する。ここで、係数変換情報とは、例えば、特定の階調値の映像信号による発光時間に換算した値が変換効率劣化情報である場合には、その発光時間と効率係数との間の相関関係を示す情報である。
変換効率劣化値算出部233は、変換効率劣化補正パターンを生成するため、基準変換効率値および対象変換効率値に基づいて画素回路600乃至608ごとの変換効率劣化値を算出するものである。この変換効率劣化値算出部233は、対象変換効率値と基準変換効率値とに基づいて、図7において説明したΔA(変換効率劣化値)を算出する。例えば、対象変換効率値を分子とし、基準変換効率値を分母とする除算により変換効率劣化値が算出される。この変換効率劣化値算出部233は、画素回路600乃至608の全てに関して変換効率劣化値を生成する。この変換効率劣化値算出部233は、生成した変換効率劣化値を変換効率劣化補正パターン保持部234に供給する。
変換効率劣化補正パターン保持部234は、変換効率劣化値算出部233から供給された変換効率劣化値を画素回路ごとに保持するものである。この各画素回路により構成される変換効率劣化値を変換効率劣化補正パターン(例えば、図10に示す変換効率劣化補正パターン(n)560)として以下では説明する。この変換効率劣化補正パターン保持部234は、保持している変換効率劣化補正パターンを補正演算部340に供給する。
電流量減少情報積算部320は、画素回路600乃至608の駆動電流の電流量の減少に関する情報を電流量減少情報として保持し、画素回路600乃至608の駆動電流の新たな減少量をその電流量減少情報に積算して電流量減少情報を更新するものである。ここで、電流量減少情報とは、例えば、画素回路600乃至608の駆動電流の減少量を、特定の階調値の映像信号による発光時間に換算した値である。この電流量減少情報積算部320は、電流量減少情報更新部321および電流量減少情報保持部322を備える。
電流量減少情報更新部321は、電流量減少情報保持部322に保持されている電流量減少情報を、画素回路600乃至608の駆動電流の新たな減少量を積算することによって更新するものである。この電流量減少情報更新部321は、例えば、補正演算部340から供給された補正後の映像信号に基づいて、画素回路600乃至608の新たな減少量に関する情報を、減少量換算係数を用いて算出する。ここで、減少量換算係数とは、例えば、時間の経過に応じた駆動電流の電流量の減少量を、発光時間および発光時における階調に基づいて変換するための係数である。
そして、この電流量減少情報更新部321は、その新たな減少量に関する情報を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成する。この電流量減少情報更新部321は、その更新された電流量減少情報を電流量減少情報保持部322に供給する。なお、更新された電流量減少情報の生成の一例については、図12を参照して詳細に説明する。
電流量減少情報保持部322は、電流量減少情報を保持するものであり、この電流量減少情報保持部322は、画素回路600乃至608のそれぞれの電流量減少情報を画素回路ごとに保持する。また、この電流量減少情報保持部322は、電流量減少情報更新部321から更新された電流量減少情報が供給される毎に、その更新された電流量減少情報を順次保持する。この電流量減少情報保持部322は、保持している電流量減少情報を、電流量減少情報更新部321および電流量減少補正パターン生成部330に供給する。なお、この電流量減少情報の一例については、図10を参照して詳細に説明する。なお、電流量減少情報保持部322は、特許請求の範囲に記載の電流量劣化情報保持部の一例である。
電流量減少補正パターン生成部330は、駆動電流減少量を補正するためのパターン(電流量減少補正パターン)を生成するものである。ここで、電流量減少補正パターンとは、画素回路600乃至608のそれぞれに対する駆動電流減少量の補正値(電流量劣化値)により構成される補正パターンであり、駆動電流減少量を補正するための補正情報である。この電流量減少補正パターン生成部330は、対象電流量減少値生成部332と、電流量劣化値算出部333と、電流量減少補正パターン保持部334とを備える。
対象電流量減少値生成部332は、電流量劣化値の生成対象となる画素回路の対象電流量減少値を供給するものである。例えば、この対象電流量減少値生成部332は、画素回路600乃至608に関する電流量減少情報を電流量減少情報保持部322から順次取得する。そして、この対象変換効率値生成部232は、減少量変換情報を用いて、取得した電流量減少情報からその画素回路の駆動電流減少量(図7において示したΔS)を算出する。ここで、減少量変換情報とは、例えば、特定の階調値の映像信号による発光時間に換算した値が変換効率劣化情報である場合には、その発光時間と電流量減少情報との間の相関関係を示す情報である。この対象電流量減少値生成部332は、その算出した駆動電流減少量を対象電流量減少値として電流量劣化値算出部333に供給する。
電流量劣化値算出部333は、電流量減少補正パターンを生成するため、対象電流量減少値に基づいて画素回路600乃至608ごとの電流量劣化値を算出するものである。まず、この電流量劣化値算出部333は、対象電流量減少値から電流量劣化値を算出する。例えば、この電流量劣化値算出部333は、駆動電流減少量が対象電流量減少値として供給された場合には、その駆動電流減少量を電流量劣化値として供給する。ここで、電流量劣化値とは、駆動電流減少量の補正対象となる画素回路に供給される映像信号の階調値を変更することによって、補正対象の画素回路と補正基準の画素回路と間の駆動電流減少量の差を無くすための値である。例えば、この電流量劣化値は、初期状態の画素回路が基準である本発明の第1の実施の形態においては、図7において示した駆動電流減少量ΔSの値となる。この電流量劣化値算出部333は、画素回路600乃至608の全てに関して電流量劣化値を生成し、電流量減少補正パターン保持部334に供給する。なお、電流量劣化値算出部333は、特許請求の範囲に記載の電流量劣化値算出部の一例である。
電流量減少補正パターン保持部334は、電流量劣化値算出部333から供給された電流量劣化値を画素回路ごとに保持するものである。この各画素回路により構成される電流量劣化値を電流量減少補正パターンとして以下では説明する。この電流量減少補正パターン保持部334は、画素回路600乃至608の全ての電流量劣化値を保持することによって、画素回路600乃至608の全ての電流量劣化値により構成される電流量減少補正パターンを保持する。この電流量減少補正パターン保持部334は、保持している電流量減少補正パターンを補正演算部340に供給する。なお、この電流量減少補正パターンの一例については、図10を参照して詳細に説明する。
補正演算部340は、信号線301を介して入力された映像信号を補正するものであり、補正された映像信号を、信号線209を介して変換効率劣化情報積算部220と、電流量減少情報積算部320と、水平セレクタ(HSEL)420とに供給する。この補正演算部340は、変換効率劣化補正演算部341および電流量劣化補正演算部342を備える。なお、この補正演算部340の補正内容の一例については、図14を参照して詳細に説明する。なお、補正演算部340は、特許請求の範囲に記載の補正部の一例である。
変換効率劣化補正演算部341は、変換効率劣化補正パターン保持部234から供給された変換効率劣化補正パターンに基づいて、信号線301を介して入力された映像信号の階調値を変更することによって、変換効率劣化を補正するものである。また、この変換効率劣化補正演算部341は、その補正した映像信号を電流量劣化補正演算部342に供給する。
電流量劣化補正演算部342は、電流量減少補正パターン保持部334から供給された電流量減少補正パターンに基づいて、変換効率劣化補正演算部341から出力された映像信号の階調値を変更することによって、駆動電流減少量を補正するものである。また、この電流量劣化補正演算部342は、その補正した映像信号を、信号線209を介して変換効率劣化情報積算部220と、電流量減少情報積算部320と、水平セレクタ(HSEL)420とに供給する。
このように、電流量減少情報積算部320および電流量減少補正パターン生成部330を焼き付き補正部200に設けることによって、画素回路600乃至608における駆動電流の減少に関する補正をすることができる。
なお、ここでは、各フレームについて補正された映像信号を1分間隔で取得することにより、変換効率劣化情報積算部220および電流量減少情報積算部320に保持されている情報を更新したが、本発明はこれに限定されるものではない。例えば、補正された映像信号を10分間隔で取得し、その取得した映像信号によって10分間発光するものと想定して変換効率劣化情報を更新するようにしてもよい。このように、変換効率劣化情報の更新間隔を比較的長い時間とすることにより、演算量をさらに軽減することができる。また、変換効率劣化情報積算部220および電流量減少情報積算部320において、各フレームについて補正された映像信号の取得間隔を短くすることにより、さらに精度よく情報を更新することも考えられる。
また、変換効率劣化補正パターン生成部230および電流量減少補正パターン生成部330は、変換効率劣化情報および電流量減少情報が更新されるごとに、保持している補正パターンを更新したが、本発明はこれに限定されるものではない。例えば、変換効率劣化補正パターンおよび電流量減少補正パターンは、短い間隔での更新では、急激に異なるパターンに更新されるものではない。これは、輝度が画素回路ごとにバラついたとしても、劣化の進行はゆっくり進行するためである。そこで、例えば、変換効率劣化情報および電流量減少情報を1時間間隔で取得し、その取得した情報に基づいて補正パターンを1時間間隔で更新するなどにより、演算量を軽減することが考えられる。
なお、ここでは、変換効率劣化情報更新部221および電流量減少情報更新部321において既に保持されている効率劣化換算係数および減少量換算係数を用いて変換効率劣化情報および電流量減少情報を更新したが、本発明はこれに限定されるものではない。例えば、特定の階調値で発光し、その発光による画素回路の劣化を測定することができるダミー画素を備え、その測定に基づいて効率劣化換算係数および減少量換算係数を生成するようにしてもよい。この画素回路の劣化を測定することにより、表示装置100の実際の使用状態を反映した効率劣化換算係数および減少量換算係数を生成することができる。これにより、既に保持されている効率劣化換算係数および減少量換算係数を用いる場合と比較して、より正確な変換効率劣化情報および電流量減少情報を得ることができる。
また、ここでは、変換効率劣化情報および電流量減少情報は特定の階調値の映像信号による発光時間に換算した値を想定したが、本発明はこれに限定されるものではない。この変換効率劣化情報および電流量減少情報は、変換効率劣化および駆動電流減少量の劣化の度合いを示す値であるため、例えば、初期状態に対する劣化の割合などが考えられる。また、効率係数および駆動電流減少量を算出して変換効率劣化情報および電流量減少情報として保持する場合なども考えられる。
次に、電流量減少補正パターン生成部330による電流量減少補正パターンの生成例について図面を参照して説明する。
[変換効率劣化補正パターンの生成例]
図10は、本発明の第1の実施の形態における変換効率劣化値算出部233による変換効率劣化補正パターンの生成例を示す図である。この図では、変換効率劣化情報保持部222に保持されている変換効率劣化情報に基づいて変換効率劣化補正パターン保持部234の変換効率劣化補正パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置100に備えられている画素回路を、1乃至tにより識別するものとする。
変換効率劣化情報(n−1)550は、変換効率劣化情報保持部222に保持されている変換効率劣化情報である。図10に示す例では、変換効率劣化情報として、n−1(nは2以上の整数)回目の1分間の間の表示に基づいて変換効率劣化情報保持部222に保持される変換効率劣化情報を示す。この変換効率劣化情報(n−1)は、n回目の1分間の間の表示を補正する変換効率劣化補正パターン(n)560を生成するために用いられる。この変換効率劣化情報(n−1)550における左側のカラム(画素番号551)には、画面を構成する画素回路の番号である画素番号「1」、「2」、「i」および「t」が示されている。
また、変換効率劣化情報(n−1)550における右側のカラム(劣化情報552)には、画素番号の画素回路に関する変換効率劣化情報(劣化情報)が示されている。ここで、画素番号551「i」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号551「1」、「2」および「t」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号551「i」に対応する変換効率劣化情報として、「160」時間が保持され、画素番号551「1」、「2」および「t」に対応する変換効率劣化情報として、「100」時間が保持されているものとする。
また、変換効率劣化情報(n−1)550に保持されている劣化情報552(点線553内に示す)は、変換効率劣化情報更新部221により更新されて対象変換効率値生成部232に取得される。
このような変換効率劣化情報(n−1)550が変換効率劣化情報保持部222に保持されている場合において、変換効率劣化補正パターン生成部230は、n回目の変換効率劣化補正パターンの更新を行う。
まず、対象変換効率値生成部232によって、補正対象となる画素回路に関する変換効率劣化情報が取得され、この取得された変換効率劣化情報に基づいて、対象変換効率値が変換効率劣化値算出部233に供給される。ここで、一例として、画素番号551「1」の対象変換効率値が変換効率劣化値算出部233に供給される過程について説明する。まず、変換効率劣化値算出部233によって、画素番号551「1」の劣化情報552の「100」時間が取得され、係数変換情報を用いて効率係数(ここでは、「h」とする)が算出される。そして、この算出された効率係数「h」が対象変換効率値として変換効率劣化値算出部233に供給される。
その後、変換効率劣化値算出部233によって、基準変換効率値と対象変換効率値とに基づいて画素回路ごとの変換効率劣化値が生成される。例えば、基準変換効率値供給部231から基準変換効率値として「g」が供給されている場合には、変換効率劣化値として「h/g」が生成される。
次に、変換効率劣化値算出部233によって生成された画素回路ごとの変換効率劣化値により構成される変換効率劣化補正パターンについて説明する。
変換効率劣化補正パターン(n)560は、変換効率劣化値算出部233により生成される変換効率劣化補正パターンを模式的に表すものである。図10に示す例では、変換効率劣化値算出部233により生成された画素回路ごとの変換効率劣化値を、表示画面を構成する画素の配置に合わせて配置した場合における変換効率劣化補正パターンを模式的に表す。具体的には、変換効率劣化補正パターン(n)560は、変換効率劣化情報(n−1)に基づいて生成された変換効率劣化値により構成される補正パターンの一例である。また、この変換効率劣化補正パターン(n)560は、更新がn回目の変換効率劣化補正パターンであり、n回目の1分間の間に表示される各フレームに関する映像信号を補正するための変換効率劣化補正パターンである。
この変換効率劣化補正パターン(n)560における変換効率劣化値C1は、変換効率劣化情報(n−1)550において示した画素番号551「1」に対応する画素回路を補正するための変換効率劣化値である。また、変換効率劣化補正パターン(n)560における変換効率劣化値C1の位置は、画素番号551「1」に対応する画素回路の表示画面における位置に対応する。また、変換効率劣化値C2、CiおよびCtも変換効率劣化値C1と同様に、変換効率劣化情報(n−1)550において示した画素番号2、iおよびtに対応する画素回路に供給される映像信号を補正するための変換効率劣化値である。また、変換効率劣化補正パターン(n)560における変換効率劣化値C2、CiおよびCtの位置は、画素番号551「2」、「i」および「t」に対応する画素回路の表示画面における位置に対応する。
また、この変換効率劣化補正パターン(n)560における画素領域561乃至564は、画素領域561乃至564以外の画素回路よりも映像信号の階調値を大きくする変換効率劣化値が配置されている領域を表している。また、画素領域561乃至564以外の画素回路は、映像信号の階調値を僅かに大きくする変換効率劣化値が配置されている領域を表している。すなわち、画素領域561乃至564は、劣化の大きい画素回路に関する変換効率劣化値が配置されている領域を示し、画素領域561乃至564以外の画素回路は、劣化の小さい画素回路に関する変換効率劣化値が配置されている領域を示す。
このように、変換効率劣化値算出部233によって、画素回路ごとの駆動電流減少量の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための変換効率劣化値が生成される。そして、この変換効率劣化値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
[電流量減少補正パターンの生成例]
図11は、本発明の第1の実施の形態における電流量劣化値算出部333による電流量減少補正パターンの生成例を示す図である。この図では、電流量減少情報保持部322に保持されている電流量減少情報に基づいて電流量減少補正パターン保持部334の電流量減少パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置100に備えられている画素回路を、1乃至tにより識別するものとする。
電流量減少情報(n−1)570は、電流量減少情報保持部322に保持されている電流量減少情報である。図11に示す例では、電流量減少情報として、n−1(nは2以上の整数)回目の1分間の間の表示に基づいて電流量減少情報保持部322に保持される電流量減少情報を示す。この電流量減少情報(n−1)は、n回目の1分間の間の表示を補正する電流量減少補正パターン(n)を生成するために用いられる。この電流量減少情報(n−1)570における左側のカラム(画素番号571)には、画面を構成する画素回路の番号である画素番号「1」、「2」、「i」および「t」が示されている。また、電流量減少情報(n−1)570における右側のカラム(減少情報572)には、画素番号の画素回路に関する電流量減少情報(減少情報)が示されている。ここで、画素番号571「i」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号571「1」、「2」および「t」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号571「i」に対応する電流量減少情報として、「160」時間が保持され、画素番号571「1」、「2」および「t」に対応する電流量減少情報として、「100」時間が保持されているものとする。
また、電流量減少情報(n−1)570に保持されている減少情報572(点線553内に示す)は、電流量減少情報更新部321により更新されて対象電流量減少値生成部332に取得される。
このような電流量減少情報(n−1)570が電流量減少情報保持部322に保持されている場合において、電流量減少補正パターン生成部330は、n回目の電流量減少補正パターンの更新を行う。
まず、対象電流量減少値生成部332によって、補正対象となる画素回路に関する電流量減少情報が取得され、この取得された電流量減少情報に基づいて、対象電流量減少値が電流量劣化値算出部333に供給される。なお、対象電流量減少値生成部332において、減少量変換情報を用いて電流量減少情報から対象電流量減少値を算出する過程については、図14を参照して説明する。
ここで、一例として、画素番号571「1」の対象電流量減少値が電流量劣化値算出部333に供給される過程について説明する。まず、対象電流量減少値生成部332によって、画素番号551「1」の減少情報572「100」時間が取得され、減少量変換情報を用いて駆動電流減少量(ここでは、「j」とする)が算出される。そして、この算出された駆動電流減少量「j」が対象電流量減少値として電流量劣化値算出部333に供給される。
その後、電流量劣化値算出部333によって、画素回路ごとの電流量劣化値が生成される。例えば、対象電流量減少値生成部332から対象電流量減少値として「j」が供給された場合には、電流量劣化値として「j」が生成される。
次に、電流量劣化値算出部333によって生成された画素回路ごとの電流量劣化値により構成される電流量減少補正パターンについて説明する。
電流量減少補正パターン(n)580は、電流量劣化値算出部333により生成される電流量減少パターンを模式的に表すものである。図11に示す例では、電流量劣化値算出部333により生成された画素回路ごとの電流量劣化値を、表示画面を構成する画素の配置に合わせて配置した場合における電流量減少補正パターンを模式的に表す。具体的には、電流量減少補正パターン(n)580は、電流量減少情報(n−1)に基づいて生成された電流量劣化値により構成される補正パターンの一例である。また、この電流量減少補正パターン(n)580は、更新がn回目の電流量減少補正パターンであり、n回目の1分間の間に表示される各フレームに関する映像信号を補正するための電流量減少補正パターンである。
この電流量減少補正パターン(n)580における電流量劣化値C1は、電流量減少情報(n−1)570において示した画素番号571「1」に対応する画素回路を補正するための電流量劣化値である。また、電流量減少補正パターン(n)580における電流量劣化値C1の位置は、画素番号571「1」に対応する画素回路の表示画面における位置に対応する。また、電流量劣化値C2、CiおよびCtも電流量劣化値C1と同様に、電流量減少情報(n−1)570において示した画素番号2、iおよびtに対応する画素回路に供給される映像信号を補正するための電流量劣化値である。また、電流量減少補正パターン(n)580における電流量劣化値C2、CiおよびCtの位置は、画素番号571「2」、「i」および「t」に対応する画素回路の表示画面における位置に対応する。
また、この電流量減少補正パターン(n)580における画素領域581乃至584は、画素領域581乃至584以外の画素回路よりも映像信号の階調値を大きくする電流量劣化値が配置されている領域を表している。また、画素領域581乃至584以外の画素回路は、映像信号の階調値を僅かに大きくする電流量劣化値が配置されている領域を表している。すなわち、画素領域581乃至584は劣化の大きい画素回路に関する電流量劣化値が配置されている領域を示し、画素領域581乃至584以外の画素回路は、劣化の小さい画素回路に関する電流量劣化値が配置されている領域を示す。
このように、電流量劣化値算出部333によって、画素回路ごとの駆動電流減少量の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための電流量劣化値が生成される。そして、この電流量劣化値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
[電流量減少情報の生成例]
図12は、本発明の第1の実施の形態における電流量減少情報更新部321による電流量減少情報の生成例を示す概念図である。
この図において示すグラフは、電流量減少情報更新部321が電流量減少情報を生成する際に用いられる。なお、図12では、図11において示したnの値が「5」である場合を想定して説明する。すなわち、この図12では、5回目の1分間の間の表示を補正する電流量減少補正パターン(5)を生成するための電流量減少情報(4)の生成例について説明する。また、図12では、説明の便宜上、駆動電流量減少量を算出し、その算出した駆動電流減少量に基づいて電流量減少情報(4)を生成する場合を想定する。
図12において示すグラフでは、横軸を電流量減少情報(発光時間)を示す軸とし、縦軸を駆動電流減少量を示す軸とする減少量特性を示す。この減少量特性の例として、図12(a)では、減少量特性(階調値100)592と、減少量特性(階調値150)593と、減少量特性(階調値200)594とを示す。また、図12(a)では、1回目の1分間は階調値が「100」の映像信号により発光し、2回目の1分間は階調値が「200」の映像信号により発光するものとする。また、3回目の1分間は階調値が「150」の映像信号により発光し、4回目の1分間は階調値が「200」の映像信号により発光するものとする。
図12(a)には、電流量減少情報(4)を生成するための駆動電流減少量の加算例が示されている。
減少量特性(階調値100)592は、階調値「100」の映像信号に基づく発光における発光時間(時間)と、駆動電流減少量との関係を示す曲線である。また、減少量特性(階調値150)593は、階調値が「150」の映像信号に基づく発光における発光時間(時間)と、駆動電流減少量との関係を示す曲線である。また、減少量特性(階調値200)594は、階調値が「200」の映像信号に基づく発光における発光時間(時間)と、駆動電流減少量との関係を示す曲線である。
発光期間(1)F1乃至(4)F4は、1乃至4回目の1分間による劣化を算出するための区間を示す。
加算対象値(1)595乃至(4)597は、発光期間(1)F1乃至(4)F4(1分間)と、この1分間における駆動電流減少量との関係を示す。
駆動電流量減少量(1)E1乃至(4)E4は、加算対象値(1)595乃至(4)597を順次加算することによって算出された1乃至4分間の間の駆動電流量減少量を示す。
ここで、4回目の1分間の間の表示に基づいて算出される駆動電流減少量(4)E4が生成されるまでの過程について、1回目の1分間から順を追って説明する。
まず、1回目の1分間の間において、減少量特性(階調値100)592と、発光期間(1)F1とに基づいて、初期状態の画素回路の劣化による駆動電流の減少量を示す加算対象値(1)595が算出される。この加算対象値(1)595は、初期状態の画素回路を、階調値「100」の映像信号で1分間劣化させることによる1分間の駆動電流劣化量を示す。これにより、1分間の発光による駆動電流の減少量(駆動電流減少量(1)E1)が算出される。
また、2回目の1分間の間において、減少量特性(階調値200)594と、駆動電流減少量(1)E1と、発光期間(2)F2とに基づいて、加算対象値(2)596が算出される。この加算対象値(2)596は、駆動電流減少量(1)E1ほど劣化した状態の画素回路を、階調値「200」の映像信号で1分間劣化させることによる1分間の駆動電流劣化量を示す。これにより、加算対象値(2)596の示す駆動電流劣化量が駆動電流減少量(1)E1に加算され、2分間の発光による駆動電流の減少量(駆動電流減少量(2)E2)が算出される。
また、3回目の1分間の間において、減少量特性(階調値150)593と、駆動電流減少量(2)E2と、発光期間(3)F3とに基づいて、加算対象値(3)597が算出される。この加算対象値(3)597は、駆動電流減少量(2)E2ほど劣化した状態の画素回路を、階調値「150」の映像信号で1分間劣化させることによる1分間の駆動電流劣化量を示す。これにより、加算対象値(3)597の示す駆動電流劣化量が駆動電流減少量(2)E2に加算され、3分間の発光による駆動電流の減少量(駆動電流減少量(3)E3)が算出される。
そして、4回目の1分間の間において、減少量特性(階調値200)594と、駆動電流減少量(3)E3と、発光期間(4)F4とに基づいて、加算対象値(4)598が算出される。これにより、加算対象値(4)598の示す駆動電流劣化量が駆動電流減少量(3)E3に加算され、4分間の発光による駆動電流の減少量(駆動電流減少量(4)E4)が算出される。
図12(b)には、駆動電流減少量(4)E4に基づいて電流量減少情報(4)I4を生成する例が示されている。
ここでは、電流量減少情報保持部322に保持されている電流量減少情報が、階調値「150」の映像信号が画素回路に供給された場合における発光時間であることを想定して説明する。
加算結果値599は、駆動電流減少量(4)E4と、階調値「150」の映像信号による発光期間(電流量減少情報(4)I4)との相関を示す。すなわち、この加算結果値599は、加算対象値(1)595乃至(4)至597が示す駆動電流減少量を全て加算した値と、階調値「150」の映像信号による発光期間との相関を示す。
このように、各期間の駆動電流の減少量を加算することによって、駆動電流減少量および電流量減少情報が生成される。例えば、電流量減少情報更新部321は、n−1回目の階調の減少量特性と、n−1回目の期間の長さと、n−2回目の発光に基づいて算出された電流量減少情報とに基づいて、n−1回目の発光に基づく電流量減少情報を算出する。
なお、この図12では、説明の便宜上、駆動電流減少量(4)E4を算出してから電流量減少情報(4)I4を算出する例について説明した。しかしながら、電流量減少情報更新部321は、駆動電流減少量を一度算出する必要はない。本発明の第1の実施の形態では、電流量減少情報更新部321は、加算対象値を階調値「150」の発光時間に換算し、その発光時間を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成することを想定している。なお、この図12において説明をした方法で駆動電流減少情報を生成する場合には、減少量換算係数は、例えば、各階調の減少量特性を示す係数である。
また、変換効率劣化情報更新部221が生成する変換効率劣化情報については、図12において示した生成例と略同様である。図12において示すグラフを、横軸を電流量減少情報(発光時間)を示す軸とし、縦軸を変換効率劣化量を示す軸とし、曲線を各階調の変換効率劣化に関する特性とすることにより、変換効率劣化情報は説明できるため、ここでの説明を省略する。なお、この図12において説明をした方法で変換効率劣化情報を生成する場合には、効率劣化換算係数は、例えば、各階調の変換効率劣化の特性を示す係数である。
[対象電流量減少値の生成例]
図13は、本発明の第1の実施の形態における電流量減少情報(発光時間)と、駆動電流減少量との関係例を示す図である。
この図において示すグラフは、対象電流量減少値生成部332が対象電流量減少値を生成する際に用いられる。この図において示すグラフでは、横軸を電流量減少情報(発光時間)を示す軸とし、縦軸を駆動電流減少量を示す軸とする減少量特性(階調値150)591を示す。
ここでは、電流量減少情報保持部322に保持されている電流量減少情報が、階調値が「150」の映像信号が画素回路に供給された場合における発光時間であることを想定して説明する。
減少量特性(階調値150)591は、電流量減少情報(発光時間)と、駆動電流減少量との関係を示す曲線である。この減少量特性(階調値150)591には、150番目の階調値による発光時間と駆動電流減少量との関係が示されている。すなわち、対象電流量減少値生成部332は、この減少量特性(階調値150)に関する情報である減少量変換情報を用いることによって、電流量減少情報を駆動電流減少量に変換することができる。
また、対象変換効率値生成部232が用いる係数変換情報については、図13において示したグラフを、横軸を変換効率劣化情報(時間)とし、縦軸を効率係数の劣化率とした曲線に相当するため、ここでの詳細な説明を省略する。
[補正された映像信号の画素特性曲線例]
図14は、本発明の第1の実施の形態における焼き付き補正部200に入力される階調と輝度との関係を示す図である。この図14において示すグラフでは、図7と同様に、横軸を焼き付き補正部200に入力される映像信号の階調の値(入力階調値)とし、縦軸を画素回路600乃至608における発光の輝度の値(輝度値)とする画素特性曲線を示す。また、入力階調値についても、図7と同様のものとする。
図14(a)には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
基準画素特性510は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。この基準画素特性510は、図7において示した画素特性(初期)810と同じ特性のものであるため、ここでの説明を省略する。
補正対象画素特性520は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。この補正対象画素特性520は、発光素子640における駆動電流を輝度に変換する効率の劣化(変換効率劣化)が生じるため、基準画素特性510よりも曲線の傾きが緩やかになっている。また、この補正対象画素特性520は、基準画素特性510と比較して、階調値を示す横軸方向に駆動電流量減少成分D2の量だけシフトしている。この補正対象画素特性520および駆動電流量減少成分D2は、図7において示した画素特性(補正対象)820および駆動電流量劣化成分D1と同様であるため、ここでの説明を省略する。
図14(b)には、変換効率劣化補正演算部341による変換効率劣化の補正内容を示す画素特性が、変換効率補正内容曲線521として示されている。
変換効率補正内容曲線521は、補正対象画素特性520に示す画素特性を備える画素回路に供給される映像信号における変換効率劣化の補正内容を示す画素特性である。この変換効率補正内容曲線521は、補正対象画素特性520の傾きを、基準画素特性510の傾きに略一致させたような画素特性になっている。また、この変換効率補正内容曲線521は、傾きは基準画素特性510と同一だが、階調値を示す横軸方向に駆動電流量減少成分D2だけシフトしている画素特性になっている。
このように、変換効率劣化補正演算部341による補正は、画素特性の傾きの補正に相当する補正となる。
図14(c)には、変換効率劣化補正演算部341による補正の後における、電流量劣化補正演算部342による駆動電流減少量の補正内容が示されている。ここでは、画素特性の傾きの補正に相当する補正の後に変換効率補正内容曲線521の駆動電流量減少成分D2だけシフトさせることによって、入力階調値に対する画素特性は基準画素特性510と同一になることが示されている。
ここで、本発明の第1の実施の形態における変換効率劣化補正演算部341および電流量劣化補正演算部342による補正内容について説明する。変換効率劣化補正演算部341および電流量劣化補正演算部342による補正は、次の式7に示す階調の変更により行われる。
Sout=(ΔA)−1/2×Sin+ΔS ・・・式7
ここで、SoutおよびSinは、図7(b)において示したものと同様のものであるため、ここでの説明を省略する。また、ΔAは、補正対象画素特性520を示す補正対象画素回路の効率係数(Ad)を分子とし、基準画素特性510を示す初期状態の画素回路の効率係数(A)を分母とした変換効率の比を示す分数の値(Ad/A=ΔA)である。すなわち、このΔAは、変換効率劣化値算出部233が生成する変換効率劣化値である。
また、ΔSは、補正対象画素特性520を示す補正対象画素回路の駆動電流量劣化成分D2として示している駆動電流減少量である。すなわち、このΔSは、電流量劣化値算出部333が生成する電流量劣化値である。
この式7を用いた演算により補正をすることによって、焼き付き補正部200は、変換効率劣化および駆動電流減少量についてそれぞれ独立して補正を行い、初期の画素回路の画素特性に合わせた補正を精度良く行うことができる。
このように、本発明の第1の実施の形態によれば、どの入力階調値に対しても画素特性が基準画素の画素特性と同一になるように映像信号を補正することができる。
なお、ここでは、式7を計算することによって映像信号の階調値を変更する例について説明したが、本発明はこれに限定するものではない。変換効率の劣化に関する情報および駆動電流量の減少に関する情報の2つの要素を用いて他の演算方法により焼き付きを補正するようにしてもよい。
[補正後の表示例]
図15は、本発明の第1の実施の形態における映像信号の補正の効果を示す概念図である。ここでは、図8において示した変換効率の劣化の補正のみを行う場合における補正の効果との違いについて説明する。
図15(a)には、本発明の第1の実施の形態において、高階調の映像信号が供給される場合における補正の効果が示されている。この図15(a)における表示画面531は図8における表示画面831と、焼き付き表示領域532は焼き付き表示領域832と、表示画面533は表示画面833と、焼き付き表示領域534は焼き付き表示領域834と同様のものを表している。従って、各表示の詳細な説明は省略する。
この図15(a)には、図8(a)と同様に、高階調の映像信号を補正する場合には、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように補正された様子が示されている。
図15(b)には、本発明の第1の実施の形態において、低階調の映像信号が供給される場合における補正の効果が示されている。この図15(b)における表示画面535は図8における表示画面835と、焼き付き表示領域536は焼き付き表示領域836と、表示画面537は表示画面837と同様のものを表している。従って、各表示の詳細な説明は省略する。
焼き付き表示領域538は、図8における焼き付き表示領域838と同様に、表示画面837において焼き付きが生じた画素回路の位置に相当する領域を表している。しかし、この焼き付き表示領域538は、焼き付き表示領域838とは異なり、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正され、ほとんど劣化していない画素回路による発光の輝度と同一になった様子が示されている。
このように、劣化した画素回路による発光の輝度が、初期状態の画素回路による発光の輝度となるように精度よく補正されることによって、焼き付きを精度よく解消することができる。
[焼き付き補正部の動作例]
次に、本発明の第1の実施の形態における焼き付き補正部200の動作について図面を参照して説明する。
図16は、本発明の第1の実施の形態における焼き付き補正部200の変換効率劣化情報積算部220による変換効率劣化情報の更新処理手順例を示すフローチャートである。
まず、補正演算部340により補正された映像信号が変換効率劣化情報更新部221に入力される(ステップS911)。次に、その映像信号に基づいて、変換効率劣化情報更新部221により、変換効率劣化情報が生成される(ステップS912)。そして、変換効率劣化情報保持部222に保持されている変換効率劣化情報が更新される(ステップS913)。すなわち、変換効率劣化情報更新部221により生成された変換効率劣化情報を変換効率劣化情報保持部222に保持させることにより、変換効率劣化情報が更新される。
その後、表示画面を構成する全ての画素回路について変換効率劣化情報が更新されたか否かが判断される(ステップS914)。そして、全ての画素回路について更新されていないと判断された場合には、ステップS911に戻り、まだ変換効率劣化情報が更新されていない画素回路に関する変換効率劣化情報の更新処理が行われる。
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には(ステップS914)、変換効率劣化情報積算部220による変換効率劣化情報の更新処理は終了する。
図17は、本発明の第1の実施の形態における焼き付き補正部200の電流量減少情報積算部320による電流量減少情報の更新処理手順例を示すフローチャートである。
まず、補正演算部340により補正された映像信号が電流量減少情報更新部321に入力される(ステップS921)。次に、その映像信号に基づいて、電流量減少情報更新部321により、電流量減少情報が生成される(ステップS922)。そして、電流量減少情報保持部322に保持されている電流量減少情報が更新される(ステップS923)。すなわち、電流量減少情報更新部321により生成された電流量減少情報を電流量減少情報保持部322に保持させることにより、電流量減少情報が更新される。
その後、表示画面を構成する全ての画素回路について電流量減少情報が更新されたか否かが判断される(ステップS924)。そして、全ての画素回路について更新されていないと判断された場合には、ステップS921に戻り、まだ電流量減少情報が更新されていない画素回路に関する電流量減少情報の更新処理が行われる。
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には(ステップS924)、電流量減少情報積算部320による電流量減少情報の更新処理は終了する。
図18は、本発明の第1の実施の形態における焼き付き補正部200の変換効率劣化補正パターン生成部230による変換効率劣化補正パターンの生成処理手順例を示すフローチャートである。
まず、変換効率劣化情報保持部222に保持されている変換効率劣化情報のうち、変換効率劣化値の生成対象の画素回路の変換効率劣化情報が対象変換効率値生成部232により取得される(ステップS932)。この変換効率劣化情報の取得時に、対象変換効率値生成部232により、取得された変換効率劣化情報から対象変換効率値が生成される。
次に、基準変換効率値と、対象変換効率値とに基づいて変換効率劣化値が変換効率劣化値算出部233により生成される(ステップS933)。そして、生成された変換効率劣化値が変換効率劣化補正パターン保持部234に保持される(ステップS934)。なお、ステップS933は、特許請求の範囲に記載の変換効率劣化値算出手順の一例である。
その後、表示画面を構成する全ての画素回路について変換効率劣化値が生成されたか否かが判断される(ステップS935)。そして、全ての画素回路については生成されていないと判断された場合には、ステップS932に戻り、まだ生成されていない変換効率劣化値の生成処理が行われる。
一方、表示画面を構成する全ての画素回路について変換効率劣化値が生成され、変換効率劣化補正パターンが保持されたと判断された場合には(ステップS935)、変換効率劣化補正パターン生成部230による変換効率劣化補正パターンの生成処理は終了する。
図19は、本発明の第1の実施の形態における焼き付き補正部200の電流量減少補正パターン生成部330による電流量減少補正パターンの生成処理手順例を示すフローチャートである。
まず、電流量減少情報保持部322に保持されている電流量減少情報のうち、電流量劣化値の生成対象の画素回路の電流量減少情報が対象電流量減少値生成部332により取得される(ステップS942)。この電流量減少情報の取得時に、対象電流量減少値生成部332により、取得された電流量減少情報から対象電流量減少値が生成される。
次に、電流量劣化値算出部333により、対象電流量減少値に基づいて電流量劣化値が生成される(ステップS943)。そして、生成された電流量劣化値が電流量減少補正パターン保持部334により保持される(ステップS944)。なお、ステップS943は、特許請求の範囲に記載の電流量劣化値算出手順の一例である。
その後、表示画面を構成する全ての画素回路について電流量劣化値が生成されたか否かが判断される(ステップS945)。そして、全ての画素回路については生成されていないと判断された場合には、ステップS942に戻り、まだ電流量劣化値が生成されていない画素回路の電流量劣化値の生成処理が行われる。
一方、表示画面を構成する全ての画素回路について電流量劣化値が生成され、電流量減少補正パターンが保持されたと判断された場合には(ステップS945)、電流量減少補正パターン生成部330による電流量減少補正パターンの生成処理は終了する。
図20は、本発明の第1の実施の形態における焼き付き補正部200の補正演算部340による映像信号の補正処理手順例を示すフローチャートである。この例では、1つのフレームに関する映像信号の補正処理の例を示す。
まず、変換効率劣化補正パターン保持部234に保持されている変換効率劣化補正パターンが変換効率劣化補正演算部341により取得される(ステップS951)。また、電流量減少補正パターン保持部334に保持されている電流量減少補正パターンが電流量劣化補正演算部342により取得される(ステップS952)。
そして、信号線301を介して映像信号が変換効率劣化補正演算部341に入力される(ステップS953)。次に、変換効率劣化補正演算部341により、変換効率劣化補正パターンにおける変換効率劣化値を用いて、映像信号の補正が画素回路ごとに行われる(ステップS954)。その後、電流量劣化補正演算部342により、電流量減少補正パターンにおける映像信号を表示させる画素回路の電流量劣化値を用いて、映像信号の補正が行われる(ステップS955)。そして、補正された映像信号が出力される(ステップS956)。なお、ステップS954およびステップS955は、特許請求の範囲に記載の補正手順の一例である。
その後、表示させる1つのフレームを構成する全ての映像信号が補正されたか否かが判断される(ステップS957)。そして、全ての画素回路について映像信号が補正されていないと判断された場合には、ステップS953に戻り、まだ補正されていない映像信号の補正処理が行われる。
一方、表示させる1つのフレームを構成する全ての画素回路に対する映像信号が補正された場合には(ステップS957)、補正演算部340による映像信号の補正処理は終了する。
このように、本発明の第1の実施の形態によれば、劣化した画素回路における発光の輝度が初期状態の画素回路における発光の輝度に一致するように、映像信号の階調値を精度よく変更することができる。このことにより、どのような階調値の映像信号に対しても精度よく焼き付きの補正することができる。
なお、第1の実施の形態においては初期状態の画素回路を基準にしたが、劣化した画素回路を基準にして焼き付きの補正を行う方法も考えられる。
なお、本発明の第1の実施の形態における表示装置は、フラットパネル形状を有し、様
々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、
ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された
映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野
の電子機器のディスプレイに適用することができる。このような表示装置が適用された電
子機器の例を以下に示す。
<2.本発明の適用例>
[電子機器への適用例]
図21は、本発明の実施の形態のテレビジョンセットへの適用例である。このテレビジョンセットは、本発明の第1の実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の実施の形態における表示装置100をその映像表示画面11に用いることにより作製される。
図22は、本発明の実施の形態のデジタルスチルカメラへの適用例である。このデジタルスチルカメラは、本発明の第1の実施の形態が適用されたデジタルスチルカメラである。ここでは、上段にデジタルスチルカメラの正面図を示し、下段にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の実施の形態における表示装置100をその表示部16に用いることにより作製される。
図23は、本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。このノート型パーソナルコンピュータは、本発明の第1の実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の実施の形態における表示装置100をその表示部22に用いることにより作製される。
図24は、本発明の実施の形態の携帯端末装置への適用例である。この携帯端末装置は、本発明の第1の実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。また、この携帯端末装置は、本発明の実施の形態における表示装置100をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図25は、本発明の実施の形態のビデオカメラへの適用例である。このビデオカメラは、本発明の第1の実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の実施の形態における表示装置100をそのモニター36に用いることにより作製される。
このように、本発明の実施の形態によれば、駆動電流の減少に関する補正と変換効率の劣化に関する補正とを別々に行うことによって、焼き付きを精度よく解消することができる。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disk)、メモリカード、ブルーレイディスク(Blu-ray Disc(登録商標))等を用いることができる。