JP2011209481A - 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム - Google Patents

信号処理装置、表示装置、電子機器、信号処理方法およびプログラム Download PDF

Info

Publication number
JP2011209481A
JP2011209481A JP2010076650A JP2010076650A JP2011209481A JP 2011209481 A JP2011209481 A JP 2011209481A JP 2010076650 A JP2010076650 A JP 2010076650A JP 2010076650 A JP2010076650 A JP 2010076650A JP 2011209481 A JP2011209481 A JP 2011209481A
Authority
JP
Japan
Prior art keywords
conversion efficiency
deterioration
current
pixel circuit
current amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010076650A
Other languages
English (en)
Inventor
Junichi Yamashita
淳一 山下
Hiroshi Hasegawa
洋 長谷川
Kazuo Nakamura
和夫 中村
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Kiwamu Miura
究 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010076650A priority Critical patent/JP2011209481A/ja
Publication of JP2011209481A publication Critical patent/JP2011209481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】発光素子を用いた表示装置の焼き付きを精度よく補正する。
【解決手段】変換効率劣化特性生成部４５０は、ダミー画素回路を特定電流で測定した結果に基づいて変換効率劣化特性を生成する。変換効率劣化情報積算部２２０は、変換効率劣化特性を用いて変換効率劣化情報を生成する。変換効率劣化補正パターン生成部２３０は、変換効率劣化情報を用いて変換効率劣化値を生成する。電流量減少特性生成部４８０は、ダミー画素回路を特定電流で測定した結果および駆動電流で測定した結果に基づいて、電流量減少特性を生成する。電流量減少情報積算部２４０は、電流量減少特性を用いて電流量減少情報を生成する。電流量減少補正パターン生成部２５０は、電流量減少情報を用いて電流量劣化値を生成する。補正演算部２６０は、変換効率劣化値および電流量劣化値に基づいて画素回路に入力される映像信号の階調値を補正する。
【選択図】図１２

Description

本発明は、信号処理装置に関し、特に焼き付きを補正する信号処理装置、表示装置、電子機器および信号処理方法ならびに当該方法をコンピュータに実行させるプログラムに関する。
近年、発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が盛んに行われている。この有機ＥＬ素子は表示対象となる画像データに応じて発光量を変えることにより階調を表現するため、有機ＥＬ素子の劣化の度合いが表示装置の表示画面を構成する画素回路ごとに異なる。このように劣化の度合いが画素回路ごとに異なるため、時間の経過に応じて、劣化の大きい画素と、劣化の少ない画素とが表示画面に混在することになる。このように、表示画面において劣化の大きい画素と、劣化の少ない画素とが混在すると、劣化の大きい画素が、周辺の画素よりも暗くなることにより、直前に表示されていた画像が残っているように見える現象（いわゆる、焼き付き現象）が生じる。
この焼き付きを防止する機能を備える表示装置として、例えば、未使用期間中に劣化の度合いの小さい発光素子の劣化を進行させて、劣化の度合いの大きい発光素子の劣化の度合いと均一にする表示装置が提案されている（例えば、特許文献１参照。）。
特開２００８−１７６２７４号公報（図１）
上述の従来技術では、表示装置の未使用期間中に劣化の度合いを均一にする処理を行うことにより、焼き付きを補正することができる。しかしながら、上述の従来技術では、焼き付きの補正を行うたびに劣化の度合いの小さい発光素子の劣化を、劣化の度合いの大きい発光素子に合わせて進行させるため、発光素子全体の劣化を進行させるおそれがある。また、表示装置の未使用期間に焼き付きの補正をするため、表示装置の使用中には補正をすることができない。そこで、表示装置の使用中に、発光素子自体の劣化を考慮して、映像信号の階調値を変更することにより、焼き付きを補正する方法が考えられる。
例えば、映像信号を表示させる画素回路の劣化の度合いに合わせて映像信号の階調値を変更し、その変更した映像信号を用いて発光素子を発光させる補正方法が考えられる。しかしながら、発光素子の輝度の劣化の度合いは画素回路ごとに異なるとともに、画素回路に供給される映像信号も表示対象ごとに異なるため、いかなる映像信号に対しても精度よく階調値の変更をする（焼き付きの補正をする）ことは難しい。
本発明はこのような状況に鑑みてなされたものであり、発光素子を用いた表示装置の焼き付きを精度よく補正することを目的とする。
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、特定の階調値で発光させる特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、上記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成部と、画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、上記画素回路における発光素子の発光時間の経過に応じて生成された上記変換効率の劣化に関する変換効率劣化情報と、上記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成部と、上記測定した結果と、上記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、上記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成部と、上記画素回路における発光素子の発光時間の経過に応じて生成された上記駆動電流の劣化に関する電流量減少情報と上記生成された電流量減少特性とに基づいて、上記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成部と、上記変換効率劣化値および上記電流量減少値に基づいて、上記画素回路に入力される映像信号の階調値を補正する補正部とを具備する信号処理装置、表示装置、電子機器、および信号処理方法ならびに当該方法をコンピュータに実行させるプログラムである。これにより、特定の階調値で発光させる特定発光素子の輝度値を特定電流および駆動電流で測定した結果に基づいて変換効率劣化特性および電流量減少特性を生成することによって、画素回路に入力される映像信号の階調値が補正されるという作用をもたらす。
また、この第１の側面において、上記変換効率劣化値生成部は、上記生成された変換効率劣化特性と、上記補正前に上記画素回路について生成された変換効率劣化情報と、当該画素回路に入力される上記映像信号の階調値とに基づいて順次加算される情報を、新たな変換効率劣化情報として生成する変換効率劣化情報生成部と、所定状態における上記画素回路の発光時における変換効率に関する変換効率情報を基準にして、上記生成された変換効率劣化情報を用いて上記画素回路ごとの変換効率劣化に関する変換効率劣化値を算出する変換効率劣化値算出部とを備えるようにしてもよい。これにより、変換効率劣化情報を用いて変換効率劣化値が算出されるという作用をもたらす。
また、この第１の側面において、電流量減少値生成部は、上記生成された電流量減少特性と、上記補正前に上記画素回路について生成された電流量減少情報と、当該画素回路に入力される上記映像信号の階調値とに基づいて順次加算される情報を、新たな電流量減少情報として生成する電流量減少情報生成部と、所定状態における上記画素回路の発光時における電流量に関する電流量情報を基準にして、上記生成された電流量減少情報を用いて上記画素回路ごとの電流量減少に関する電流量減少値を算出する電流量減少値算出部と
を備えるようにしてもよい。これにより、電流量減少情報を用いて電流量減少値が算出されるという作用をもたらす。
また、この第１の側面において、上記駆動電流で輝度を測定する駆動電流モードと、上記定電流で輝度を測定する定電流モードとを、上記特定発光素子を発光させるためのモードとして決定する発光モード決定部をさらに具備し、上記特定発光素子を備える特定画素回路は、表示対象となる映像の情報を含む上記映像信号に相当する電圧を保持するための保持容量と、上記映像信号を上記特定画素回路に供給するための走査信号のオン電位に基づいて上記映像信号を上記保持容量に書き込み、上記走査信号のオフ電位が供給されている場合には非導通状態となる書込みトランジスタと、上記駆動電流モードにおいて上記保持容量に書き込まれた上記映像信号に相当する電圧に応じた電流を出力する駆動トランジスタと、上記定電流モードにおいて上記特定発光素子のアノード端子に定電流を供給する定電流供給トランジスタとを備え、上記特定発光素子は、上記駆動電流モードにおいて上記駆動トランジスタから出力される上記電流に応じて発光し、上記定電流モードにおいて上記定電流に応じて発光するようにしてもよい。これにより、特定発光素子のアノード端子に定電流を供給させるという作用をもたらす。また、この場合において、上記定電流供給トランジスタは、上記駆動トランジスタが非導通状態である場合にのみ、定電流を供給するようにしてもよい。これにより、駆動トランジスタが非導通状態である場合にのみ、定電流を供給させるという作用をもたらす。
また、この第１の側面において、上記駆動電流で輝度を測定する駆動電流モードと、上記定電流で輝度を測定する定電流モードとを、上記特定発光素子を発光させるためのモードとして決定する発光モード決定部をさらに具備し、上記特定発光素子を備える特定画素回路は、表示対象となる映像の情報を含む上記映像信号に相当する電圧を保持するための保持容量と、上記映像信号を上記複数の画素回路に供給するための走査信号のオン電位に基づいて上記映像信号を上記保持容量に書き込み、上記走査信号のオフ電位が供給されている場合には非導通状態になる書込みトランジスタと、上記駆動電流モードにおいて上記保持容量に書き込まれた上記映像信号に相当する電圧に応じた電流を出力する駆動トランジスタと、上記駆動電流モードにおいて電源信号を上記駆動トランジスタのドレイン端子に供給する電源信号選択トランジスタと、上記定電流モードにおいて定電流を上記駆動トランジスタのドレイン端子に供給する定電流選択トランジスタとを備え、上記特定発光素子は、上記駆動電流モードにおいて上記駆動トランジスタから出力される上記電流に応じて発光し、上記定電流モードにおいて上記定電流に応じて発光する特定発光素子と
を備えるようにしてもよい。これにより、駆動トランジスタのドレイン端子に供給された定電流に応じて特定発光素子を発行させるという作用をもたらす。
また、この第１の側面において、上記所定状態は、上記輝度の劣化が上記画素回路に生じていない状態であるようにしてもよい。これにより、輝度の劣化が生じていない状態の画素回路を基準にさせるという作用をもたらす。
本発明によれば、発光素子を用いた表示装置の焼き付きを、表示装置の使用中に精度よく補正することができるという優れた効果を奏し得る。
本発明の第１の実施の形態における表示装置１００の一構成例を示す概念図である。 本発明の第１の実施の形態における画素回路６００乃至６０５の一構成例を模式的に示す回路図である。 図２の構成における画素回路６００の基本動作の一例に関するタイミングチャートである。 ＴＰ６、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。 ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。 ＴＰ６の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。 本発明の第１の実施の形態において所定の階調値の映像信号で発光させた画素回路６００の使用時間と、画素回路の輝度の劣化量との間の関係を示す図である。 変換効率の劣化の補正のみを行う場合における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。 変換効率の劣化の補正のみを行う場合における映像信号の補正の効果を示す概念図である。 本発明の第１の実施の形態におけるダミー画素アレイ部３００の一構成例を示す概念図である。 本発明の第１の実施の形態における輝度センサ３１２のダミー画素回路５００に対する位置の一例を模式的に示す断面図および配置図である。 本発明の第１の実施の形態における焼き付き補正部２００の機能構成例を示すブロック図である。 本発明の第１の実施の形態における劣化特性供給部４００の機能構成例を示すブロック図である。 本発明の第１の実施の形態におけるダミー画素回路５００の一構成例を模式的に示す回路図である。 本発明の第１の実施の形態における定電流モードのダミー画素回路５００の動作の一例に関するタイミングチャートである。 本発明の第１の実施の形態におけるエージングモードおよび駆動電流モードのダミー画素回路５００の動作の一例に関するタイミングチャートである。 図１５において示した発光期間ＴＰ６ｄｃおよび図１６において示した発光期間ＴＰ６ｄｄにそれぞれ対応するダミー画素回路５００の動作状態を模式的に示す回路図である。 定電流劣化情報保持部４３０および駆動電流劣化情報保持部４４０に保持されるダミー画素劣化情報（定電流劣化情報および駆動電流劣化情報）の一例を模式的に示すグラフが示されている。 本発明の第１の実施の形態において変換効率劣化特性生成部４５０および電流量減少特性生成部４８０により生成される変換効率劣化特性および電流量減少特性の一例を模式的に示す図である。 本発明の第１の実施の形態における電流量減少情報更新部２４１による電流量減少情報の生成例を示す概念図である。 本発明の第１の実施の形態における電流量減少補正値算出部２５３による電流量減少補正パターンの生成例を示す図である。 本発明の第１の実施の形態における変換効率劣化補正値算出部２３３による変換効率劣化補正パターンの生成例を示す図である。 本発明の第１の実施の形態における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。 本発明の第１の実施の形態における映像信号の補正の効果を示す概念図である。 本発明の第１の実施の形態における劣化特性供給部４００の劣化特性生成処理手順例を示すフローチャートである。 本発明の第１の実施の形態におけるダミー画素劣化情報保持処理（ステップＳ９１０）の処理手順例を示すフローチャートである。 本発明の第１の実施の形態における変換効率劣化特性生成処理（ステップＳ９２０）の処理手順例を示すフローチャートである。 本発明の第１の実施の形態における電流量減少特性生成処理（ステップＳ９３０）の処理手順例を示すフローチャートである。 本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理手順例を示すフローチャートである。 本発明の第１の実施の形態における焼き付き補正部２００の電流量減少情報積算部２４０による電流量減少情報の更新処理手順例を示すフローチャートである。 本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理手順例を示すフローチャートである。 本発明の第１の実施の形態における焼き付き補正部２００の電流量減少補正パターン生成部２５０による電流量減少補正パターンの生成処理手順例を示すフローチャートである。 本発明の第１の実施の形態における焼き付き補正部２００の補正演算部２６０による映像信号の補正処理手順例を示すフローチャートである。この例では、１つのフレームに関する映像信号の補正処理の例を示す。 本発明の第１の実施の形態における、定電流線および定電流接続線（ＣＣＬ）に共通線を設けないで複数の画素を同一の階調値で発光させる例と、共通線を設けて複数の画素を同一の階調値で発光させる例とを示す図である。 本発明の第１の実施の形態におけるダミー画素回路、定電流接続トランジスタ、定電流線および定電流接続線（ＣＣＬ）のレイアウト例を模式的に示す図である。 本発明の第２の実施の形態における表示装置１００の一構成例を示す概念図である。 本発明の第２の実施の形態におけるダミー画素回路７７０の一構成例を模式的に示す回路図である。 本発明の第２の実施の形態における定電流モードのダミー画素回路７７０の動作の一例に関するタイミングチャートである。 本発明の第２の実施の形態におけるエージングモードおよび駆動電流モードのダミー画素回路７７０の動作の一例に関するタイミングチャートである。 発光期間ＴＰ６ｄｃおよび発光期間ＴＰ６ｄｄにそれぞれ対応するダミー画素回路５００の動作状態を模式的に示す回路図である。 本発明の第２の実施の形態における、定電流線および電源選択線（ＰＳＬ）に共通線を設けて複数の画素を同一の階調値で発光させる例とを示す図である。 本発明の実施の形態のテレビジョンセットへの適用例である。 本発明の実施の形態のデジタルスチルカメラへの適用例である。 本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。 本発明の実施の形態の携帯端末装置への適用例である。 本発明の実施の形態のビデオカメラへの適用例である。
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（表示制御：ダミー画素回路において定電流を発光素子のアノード端子に供給する例）
２．第２の実施の形態（表示制御：ダミー画素回路において定電流を駆動トランジスタのドレイン端子（ｄ）に供給する例）
３．本発明の適用例（表示制御：電子機器の例）
＜１．第１の実施の形態＞
［表示装置の構成例］
図１は、本発明の第１の実施の形態における表示装置１００の一構成例を示す概念図である。表示装置１００は、焼き付き補正部２００と、ライトスキャナ（ＷＳＣＮ：WriteSCaNner）１１０と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）１２０とを備える。また、この表示装置１００は、電源スキャナ（ＤＳＣＮ：Drive SCaNner）１３０と、画素アレイ部１４０と、ダミー画素発光モード決定部１５０と、ダミー画素アレイ部３００と、定電流源接続スキャナ３５０とを備える。画素アレイ部１４０は、ｎ×ｍ（ｍおよびｎは２以上の整数）個の二次元マトリックス状に配列された画素回路６００乃至６０５を備える。ここでは、便宜上、１行目、２行目およびｍ行目における１列目およびｎ列目に配置された６個の画素回路６００乃至６０５が示されている。
また、表示装置１００には、画素回路６００乃至６０５とライトスキャナ（ＷＳＣＮ）１１０との間を接続する走査線（ＷＳＬ：Write Scan Line）１６０が設けられている。なお、走査線（ＷＳＬ）１６０は、ダミー画素アレイ部３００におけるダミー画素回路とライトスキャナ（ＷＳＣＮ）１１０との間も接続している。ここでは、便宜上、第１行目、第２行目および第ｍ行目の走査線（ＷＳＬ）１６１乃至１６３が示されている。
さらに、表示装置１００には、画素回路６００乃至６０５と水平セレクタ（ＨＳＥＬ）１２０との間を接続するデータ線（ＤＴＬ：DaTa Line）１７０が設けられている。なお、データ線（ＤＴＬ）１７０は、ダミー画素アレイ部３００におけるダミー画素回路と水平セレクタ（ＨＳＥＬ）１２０との間も接続している。ここでは、便宜上、第１列目および第ｎ列目のデータ線（ＤＴＬ）１７１および１７２と、ダミー画素回路に接続されるデータ線（ＤＴＬ）１７３が示されている。
さらに、表示装置１００には、画素回路６００乃至６０５と電源スキャナ（ＤＳＣＮ）１３０との間を接続する電源線（ＤＳＬ：Drive Scan Line）１８０が設けられている。なお、電源線（ＤＳＬ）は、ダミー画素アレイ部３００におけるダミー画素回路と電源スキャナ（ＤＳＣＮ）１３０との間も接続している。ここでは、便宜上、第１行目、第２行目および第ｍ行目の電源線（ＤＳＬ）１８１乃至１８３が示されている。
また、表示装置１００には、ダミー画素アレイ部３００におけるダミー画素回路と定電流源接続スキャナ３５０との間を接続する定電流接続線（ＣＣＬ：Constant current Connect Line）３６０が設けられている。ここでは、便宜上、第１行目、第２行目および第ｍ行目の定電流接続線（ＣＣＬ）３６１乃至３６３が示されている。
焼き付き補正部２００は、画素回路６００乃至６０５のそれぞれの劣化の度合いに合わせて映像信号の階調値を変更することによって、焼き付きを補正するものである。この焼き付き補正部２００は、信号線３９０を介して供給されるダミー画素回路の劣化の輝度と、信号線１５９を介して供給されるダミー画素回路の発光のモードに関するモード情報と、信号線２０９を介して供給する映像信号とを用いて画素回路のそれぞれの劣化の度合いを算出する。ここで、モード情報に関しては、ダミー画素発光モード決定部１５０において説明する。そして、この焼き付き補正部２００は、その算出された画素回路６００乃至６０５のそれぞれの劣化の度合いに基づいて、信号線２０１を介して供給された映像信号の階調値を変更する。ここで、映像信号の階調値とは、発光の輝度の大きさの段階を指定する映像信号の階調の値である。また、ダミー画素回路とは、実際には表示されない画素であって、画素回路の劣化の度合いを測定するための画素である。
ここで、発光の輝度の大きさが２５６段階（階調）で表現される場合を想定する。また、画素回路６００の劣化により、階調値が「１００」の映像信号に基づく発光の輝度が２００ｎｉｔから１００ｎｉｔに劣化し、階調値が「２００」の映像信号に基づく発光の輝度が３００ｎｉｔから２００ｎｉｔに劣化したこととする。この場合において、焼き付き補正部２００は、２００ｎｉｔで画素回路を発光させるために映像信号の階調値を「１００」から「２００」に変更することによって焼き付きを補正する。
この焼き付き補正部２００は、その補正した映像信号（補正階調値）を、信号線２０９を介して水平セレクタ（ＨＳＥＬ）１２０に供給する。なお、本発明の第１の実施の形態における焼き付き補正部２００については、図１８乃至図２５等を参照して詳細に説明する。
ライトスキャナ（ＷＳＣＮ）１１０は、行単位により画素回路６００乃至６０５を順次走査する線順次走査を行うものである。このライトスキャナ（ＷＳＣＮ）１１０は、データ線（ＤＴＬ）１７０から供給されるデータ信号を、画素回路６００乃至６０５に書き込むタイミングを行単位により制御する。また、このライトスキャナ（ＷＳＣＮ）１１０は、ダミー画素アレイ部３００のダミー画素回路に対しても線順次走査を行い、データ線（ＤＴＬ）１７０から供給されるデータ信号をダミー画素回路に書き込むタイミングを行単位により制御する。このライトスキャナ（ＷＳＣＮ）１１０は、データ信号を書き込むためのオン電位、データ信号の書き込みを停止させるためのオフ電位を走査信号として生成する。このライトスキャナ（ＷＳＣＮ）１１０は、その生成した走査信号を走査線（ＷＳＬ）１６０に供給する。
水平セレクタ（ＨＳＥＬ）１２０は、画素アレイ部１４０における画素回路６００乃至６０５と、ダミー画素アレイ部３００におけるダミー画素回路とに発光輝度の大きさを設定するためのデータ信号を供給するものである。この水平セレクタ（ＨＳＥＬ）１２０は、表示画素用セレクタ部１２１およびダミー画素用セレクタ部１２２を備える。
表示画素用セレクタ部１２１は、ライトスキャナ（ＷＳＣＮ）１１０による線順次走査に合わせて、画素回路６００乃至６０５における発光輝度の大きさを設定するためのデータ信号を各列の画素回路６００乃至６０５に供給するものである。この水平セレクタ（ＨＳＥＬ）１２０は、発光の輝度の大きさを設定するための映像信号の電位（信号電位）と、画素回路６００乃至６０５を構成する駆動トランジスタの閾値電圧の補正（閾値補正）を行うための電位（基準電位）とをデータ信号として生成する。この水平セレクタ（ＨＳＥＬ）１２０は、その生成したデータ信号をデータ線（ＤＴＬ）１７０に供給する。
ダミー画素用セレクタ部１２２は、ライトスキャナ（ＷＳＣＮ）１１０による線順次走査に合わせて、ダミー画素アレイ部３００におけるダミー画素回路の発光輝度の大きさを設定するためのデータ信号を供給するものである。このダミー画素用セレクタ部１２２は、ダミー画素発光モード決定部１５０から供給される発光信号に基づいて、ダミー画素に供給する信号電位および基準電位をデータ信号として生成する。このダミー画素用セレクタ部１２２は、その生成したデータ信号をデータ線（ＤＴＬ）１７０に供給する。
電源スキャナ（ＤＳＣＮ）１３０は、ライトスキャナ（ＷＳＣＮ）１１０による線順次走査に合わせて、画素回路６００乃至６０５を駆動させるための電源信号を行単位により生成するものである。この電源スキャナ（ＤＳＣＮ）１３０は、画素回路６００乃至６０５を駆動させるための電源電位と、画素回路６００乃至６０５を初期化するための初期化電位とを電源信号として生成する。また、この電源スキャナ（ＤＳＣＮ）１３０は、画素回路６００乃至６０５と同様に、ダミー画素回路に対しても、電源電位と初期化電位とを電源信号として生成する。この電源スキャナ（ＤＳＣＮ）１３０は、その生成した電源信号を電源線（ＤＳＬ）１８０に供給する。
ダミー画素発光モード決定部１５０は、ダミー画素回路を発光させるモードを決定するものである。この本発明の第１の実施の形態では、このダミー画素回路を発光させるモードは３つある。１つ目は、電源信号の電源電位によりダミー画素回路に駆動電流を供給することによって劣化を進行させるモード（エージングモード）である。２つ目は、定電流源（図示せず）によりダミー画素回路に定電流を供給することによって劣化を測定するモード（定電流モード）である。３つ目は、電源信号の電源電位によりダミー画素回路に駆動電流を供給することによって劣化を測定するモード（駆動電流モード）である。なお、ダミー画素発光モード決定部１５０は、特許請求の範囲に記載の発光モード決定部の一例である。
このダミー画素発光モード決定部１５０は、決定したモードに応じた発光信号を、ダミー画素用セレクタ部１２２に供給する。また、このダミー画素発光モード決定部１５０は、決定したモードに応じて定電流をダミー画素回路に供給するか否かを決定し、その決定に関する情報を定電流源接続スキャナ３５０に供給する。また、このダミー画素発光モード決定部１５０は、決定したモードを示す情報（モード情報）を、信号線１５９を介して焼き付き補正部２００に供給する。
ダミー画素アレイ部３００は、ダミー画素回路を備える。このダミー画素アレイ部３００については、図１４を参照して詳細に説明する。
定電流源接続スキャナ３５０は、ダミー画素発光モード決定部１５０における決定に従って、ダミー画素回路に定電流を供給するための定電流切替信号を供給するものである。この定電流源接続スキャナ３５０は、ダミー画素回路に定電流を供給するための定電流オン電位と、ダミー画素回路に定電流を供給しないための定電流オフ電位とを定電流切替信号として生成する。この定電流源接続スキャナ３５０は、その生成した定電流切替信号を定電流接続線（ＣＣＬ）３６０に供給する。
画素回路６００乃至６０５は、走査線（ＷＳＬ）１６０からの走査信号に基づいて、データ線（ＤＴＬ）１７０からの映像信号の電位を保持してその保持した電位に応じて所定の期間発光するものである。ここで、画素回路６００乃至６０５の構成例については、図２を参照して説明する。
［画素回路の構成例］
図２は、本発明の第１の実施の形態における画素回路６００乃至６０５の一構成例を模式的に示す回路図である。なお、画素回路６００乃至６０５は、同一の構成であるため、この図２以降では、主に画素回路６００について説明し、画素回路６０１乃至６０５についての一部の説明を省略する。
画素回路６００は、書込みトランジスタ６１０と、駆動トランジスタ６２０と、保持容量６３０と、発光素子６４０とを備える。ここでは、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定する。
この画素回路６００において、書込みトランジスタ６１０のゲート端子およびドレイン端子には、走査線（ＷＳＬ）１６０およびデータ線（ＤＴＬ）１７０がそれぞれ接続されている。また、書込みトランジスタ６１０のソース端子には、駆動トランジスタ６２０のゲート端子（ｇ）および保持容量６３０の一方の電極（一端）が接続されている。ここでは、この接続部位を第１ノード（ＮＤ１）６５０とする。また、駆動トランジスタ６２０のドレイン端子（ｄ）には、電源線（ＤＳＬ）１８０が接続され、駆動トランジスタ６２０のソース端子（ｓ）には、保持容量６３０の他方の電極（他端）および発光素子６４０のアノード電極が接続されている。ここでは、この接続部位を第２ノード（ＮＤ２）６６０とする。
書込みトランジスタ６１０は、走査線（ＷＳＬ）１６０からの走査信号に従って、データ線（ＤＴＬ）１７０からのデータ信号を第１ノード（ＮＤ１）６５０に供給するトランジスタである。この書込みトランジスタ６１０は、画素回路６００の駆動トランジスタ６２０の閾値電圧のばらつきを取り除くために、データ信号の基準電位を保持容量６３０の一端に供給する。ここにいう基準電位とは、駆動トランジスタ６２０の閾値電圧に相当する電圧を保持容量６３０に保持させるための基準となる固定電位のことである。
また、書込みトランジスタ６１０は、駆動トランジスタ６２０の閾値電圧に相当する電圧が保持容量６３０に保持された後に、データ信号の信号電位を保持容量６３０の一端に順次書き込む。
駆動トランジスタ６２０は、発光素子６４０を発光させるために、信号電位に応じて保持容量６３０に保持された信号電圧に基づいて、駆動電流を発光素子６４０に出力するものである。この駆動トランジスタ６２０は、駆動トランジスタ６２０を駆動させるための電源電位が電源線（ＤＳＬ）１８０から印加されている状態において、保持容量６３０に保持された信号電圧に応じた駆動電流を発光素子６４０に出力する。
保持容量６３０は、書込みトランジスタ６１０によって供給されたデータ信号に応じた電圧を保持するためのものである。すなわち、保持容量６３０は、書込みトランジスタ６１０によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
発光素子６４０は、駆動トランジスタ６２０から出力された駆動電流の大きさに応じて発光するものである。また、発光素子６４０は、出力端子がカソード線６８０に接続されている。このカソード線６８０からは、発光素子６４０の基準電位としてカソード電位（Ｖｃａｔ）が供給されている。この発光素子６４０は、例えば、有機ＥＬ素子により実現することができる。
なお、この例では、書込みトランジスタ６１０および駆動トランジスタ６２０の各々がｎチャンネル型トランジスタである場合を想定して説明したが、この組み合わせに限られるものではない。例えば、書込みトランジスタ６１０および駆動トランジスタ６２０の各々がｐチェンネル型トランジスタである場合などにおいても適用できる。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。
また、ここでは、２つのトランジスタ６１０および６２０および１つの保持容量６３０により発光素子６４０に駆動電流を供給する画素回路６００の構成例について説明したが、これに限られるものではない。すなわち、駆動トランジスタ６２０および発光素子６４０を含むものであれば適用できる。例えば、３つ以上のトランジスタにより発光が制御される画素回路６００の場合においても、駆動トランジスタ６２０および発光素子６４０を含むものであれば適用ができる。次に、上述の画素回路６００の動作例について、図３を参照して詳細に説明する。
［画素の基本動作の例］
図３は、図２の構成における画素回路６００の基本動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０、データ線（ＤＴＬ）１７０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、画素回路６００の動作の遷移を、ＴＰ１乃至ＴＰ６の期間に便宜的に区切っている。まず、発光期間ＴＰ６では、発光素子６４０は発光状態にある。この発光期間ＴＰ６において、走査線（ＷＳＬ）１６０の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定されている。また、この発光期間ＴＰ６において、電源線（ＤＳＬ）１８０の電源信号の電位が電源電位（Ｖｃｃ）に設定されている。
この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）１８０の電位が、第２ノード（ＮＤ２）６６０を初期化するための初期化電位（Ｖｓｓ）に設定される。これにより、第２ノード（ＮＤ２）６６０の電位が初期化電位（Ｖｓｓ）まで低下する。また、第１ノード（ＮＤ１）６５０の電位は、この第２ノード（ＮＤ２）６６０の電位低下に倣うように、低下する。
続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）１６０の電位がオン電位（Ｖｏｎ）に設定されることによって、第１ノード（ＮＤ１）６５０の電位が基準電位（Ｖｏｆｓ）に初期化される。このように、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０がそれぞれ初期化されることによって、閾値補正動作の準備が完了する。
次に、閾値補正期間ＴＰ３では、画素回路６００の駆動トランジスタ６２０における閾値電圧に対する補正を行うための閾値補正動作が行われる。このとき、電源線（ＤＳＬ）１８０の電源信号が電源電位（Ｖｃｃ）に設定されることによって、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間に、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）が保持される。すなわち、保持容量６３０には、閾値電圧に相当する電圧（Ｖｔｈ）が保持される。
この後、補正切替準備期間ＴＰ４では、走査線（ＷＳＬ）１６０に供給される走査信号の電位がオフ電位（Ｖｏｆｆ）に遷移した後に、データ線（ＤＴＬ）１７０のデータ信号が基準電位（Ｖｏｆｓ）から信号電位（Ｖｓｉｇ）に切り替えられる。これにより、書込み期間／移動度補正動作の準備が完了する。
そして、書込み期間／移動度補正期間ＴＰ５では、映像信号の書込み動作、および、駆動トランジスタ６２０における移動度に対する補正を行うための移動度補正動作が行われる。このとき、走査線（ＷＳＬ）１６０の走査信号の電位がオン電位（Ｖｏｎ）に切り替えられることによって、第１ノード（ＮＤ１）６５０の電位が、信号電位（Ｖｓｉｇ）まで上昇する。すなわち、書込みトランジスタ６１０により、信号電位（Ｖｓｉｇ）が第１ノード（ＮＤ１）６５０に書き込まれる。
これに対して、第２ノード（ＮＤ２）６６０の電位は、閾値補正期間ＴＰ３において与えられた閾値電位（Ｖｏｆｓ−Ｖｔｈ）に対し、信号電位（Ｖｓｉｇ）に対応する駆動トランジスタ６２０の移動度に応じた上昇量（ΔＶ）だけ上昇する。すなわち、移動度補正動作により、第２ノード（ＮＤ２）６６０の電位が「ΔＶ」だけ上昇する。
このように、書込み期間／移動度補正期間ＴＰ５では、保持容量６３０の一端に、信号電位（Ｖｓｉｇ）が印加され、保持容量６３０の他端に、閾値電位（Ｖｏｆｓ−Ｖｔｈ）に上昇量（ΔＶ）を加えた電位（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）が印加される。すなわち、保持容量６３０には、映像信号に応じた信号電圧（Ｖｇｓ１）として、「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」が保持される。このようにして、保持容量６３０に保持された信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）と、移動度補正動作による上昇量（ΔＶ）とによって補正される。このため、画素回路６００ごとの駆動トランジスタ６２０における閾値電圧および移動度のばらつきの影響が取り除かれた信号電圧となる。
この後、発光期間ＴＰ６では、走査線（ＷＳＬ）１６０の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定されることによって、第１ノード（ＮＤ１）６５０が浮遊状態となる。そして、第２ノード（ＮＤ２）６６０の電位は、書込み期間／移動度補正期間ＴＰ５において与えられた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ）に対し「Ｖｅｌ」だけ上昇する。この第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）は、映像信号の電位（Ｖｓｉｇ）が大きくなるほど、大きくなる。このとき、第２ノード（ＮＤ２）６６０の電位が、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）と、カソード線６８０のカソード電位（Ｖｃａｔ）とによって定まる発光電位（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えるため、発光素子６４０が発光する。
これに対し、第１ノード（ＮＤ１）６５０の電位も、保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０の電位上昇に倣うように、信号電位（Ｖｓｉｇ）から「Ｖｅｌ'」だけ上昇する。このように、第２ノード（ＮＤ２）６６０の電位上昇に伴い、保持容量６３０に起因するカップリングによって、浮遊状態にある第１ノード（ＮＤ１）６５０の電位が上昇する動作をブートストラップ動作という。
このブートストラップ動作においては、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）が、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて抑制される。この第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）と、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）との関係は、次の式１により表わすことができる。
Ｖｅｌ'＝Ｇｂ×Ｖｅｌ ・・・式１
ここで、Ｇｂは、「１．０」未満の値であり、次の式２により表わすことができる。なお、ここでは、Ｇｂをブートストラップ利得という。
Ｇｂ＝Ｃｓ／（Ｃｓ＋Ｃｐ） ・・・式２
ここで、Ｃｓは、保持容量６３０の容量値である。また、Ｃｐは、書込みトランジスタ６１０のゲート・ソース端子間の寄生容量（書込みトランジスタｇｓ寄生容量）と、駆動トランジスタ６２０のゲート・ドレイン端子間の寄生容量（駆動トランジスタｇｄ寄生容量）との容量値の和である。なお、ここでは、ブートストラップ利得Ｇｂを低下させる寄生容量は、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量のみを考慮している。
式２より、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐによって、ブートストラップ利得Ｇｂが「１．０」未満の値となることがわかる。このブートストラップ利得Ｇｂは、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐの大きさに応じて変化する。すなわち、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐが大きいほど、ブートストラップ利得Ｇｂは小さくなる。また、この容量値Ｃｐの大きさは画素回路６００乃至６０５のそれぞれで異なるため、ブートストラップ利得Ｇｂの大きさも画素回路６００乃至６０５のそれぞれで異なる。
このように、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐにより、ブートストラップ利得Ｇｂが「１．０」未満の値となるため、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて小さくなる。このため、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５における信号電圧（Ｖｇｓ１）よりも「Ｖｅｌ−Ｖｅｌ'＝Ｖｅｌ・（１−Ｇｂ）」だけ小さくなる。なお、発光期間ＴＰ６の途中において、データ線（ＤＴＬ）１７０のデータ信号が、信号電位（Ｖｓｉｇ）から基準電位（Ｖｏｆｓ）に切り替えられる。したがって、発光期間ＴＰ６では、信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ−（Ｖｅｌ−Ｖｅｌ'））に応じた輝度により、発光素子６４０が発光する。
［画素の動作状態の詳細］
次に、上述の画素回路６００の動作の遷移例について、以下に図面を参照して詳細に説明する。
図４乃至図６は、本発明の第１の実施の形態における画素回路６００の動作の遷移例を模式的に示す図である。以下に示す図４乃至図６では、図３により示したタイミングチャートのＴＰ１乃至ＴＰ６の期間に対応する画素回路６００の動作状態が示されている。また、便宜上、発光素子６４０の寄生容量６４１を図示している。さらに、書込みトランジスタ６１０をスイッチとして図示しており、走査線（ＷＳＬ）４１１については省略している。
図４（ａ）乃至（ｃ）は、ＴＰ６、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。まず、発光期間ＴＰ６では、図４（ａ）に示すように、書込みトランジスタ６１０がオフ（非導通）状態であり、電源線（ＤＳＬ）１８０から電源電位（Ｖｃｃ）が駆動トランジスタ６２０に加えられている状態である。そして、駆動トランジスタ６２０から駆動電流（Ｉｄｓ'）が発光素子６４０に供給されているため、その駆動電流（Ｉｄｓ'）に応じた輝度により発光素子６４０が発光している。
そして、閾値補正準備期間ＴＰ１では、図４（ｂ）に示すように、電源線（ＤＳＬ）１８０の電源信号が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に遷移する。これにより、第２ノード（ＮＤ２）６６０の電位が低下するため、発光素子６４０は非発光状態となる。そして、第２ノード（ＮＤ２）６６０の電位は、初期化電位（Ｖｓｓ）まで低下する。このとき、第１ノード（ＮＤ１）６５０は浮遊状態にあるため、第１ノード（ＮＤ１）６５０の電位も、第２ノード（ＮＤ２）６６０の電位低下に倣うように、低下する。
続いて、閾値補正準備期間ＴＰ２では、図４（ｃ）に示すように、走査線（ＷＳＬ）１６０（図２に示す）の電位がオン電位（Ｖｏｎ）に遷移することによって、書込みトランジスタ６１０がオン（導通）状態となる。これにより、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）４２１からの基準電位（Ｖｏｆｓ）に初期化される。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の間の電位差は「Ｖｏｆｓ−Ｖｓｓ」となる。なお、ここでは、電源線（ＤＳＬ）１８０の初期化電位（Ｖｓｓ）が、基準電位（Ｖｏｆｓ）よりも十分に低い電位に設定されていることを想定している。
図５（ａ）乃至（ｃ）は、ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
閾値補正準備期間ＴＰ２に続いて、閾値補正期間ＴＰ３では、図５（ａ）に示すように、電源線（ＤＳＬ）１８０の電源信号が電源電位（Ｖｃｃ）に遷移する。これにより、駆動トランジスタ６２０がオン状態となり、駆動トランジスタ６２０から第２ノード（ＮＤ２）６６０に電流が供給されることによって、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第２ノード（ＮＤ２）６６０の電位は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が駆動トランジスタ６２０の閾値電圧に相当する電位差（Ｖｔｈ）になるまで上昇する。
このようにして、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）が保持容量６３０に保持される。すなわち、これが閾値補正動作である。なお、カソード線６８０のカソード電位（Ｖｃａｔ）、および、データ線（ＤＴＬ）１７０からの基準電位（Ｖｏｆｓ）は、駆動トランジスタ６２０からの電流が発光素子６４０に流れないように、予め設定しておく。
この後、補正切替準備期間ＴＰ４では、図５（ｂ）に示すように、走査線（ＷＳＬ）１６０から供給される走査信号がオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０がオフ状態となる。そして、データ線（ＤＴＬ）１７０のデータ信号の電位が、基準電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に遷移する。ここでは、このデータ線（ＤＴＬ）１７０のトランジェント特性を考慮して、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ６１０をオフ状態にしている。
続いて、書込み期間／移動度補正期間ＴＰ５では、図５（ｃ）に示すように、走査線（ＷＳＬ）１６０の走査信号の電位がオン電位（Ｖｏｎ）に遷移することによって、書込みトランジスタ６１０がオン状態となる。これにより、書込みトランジスタ６１０によって映像信号の電位（Ｖｓｉｇ）が保持容量６３０の一端に書き込まれるため、第１ノード（ＮＤ１）６５０の電位が、映像信号の電位（Ｖｓｉｇ）に設定される。
このとき、駆動トランジスタ６２０の移動度に応じた電流が駆動トランジスタ６２０から第２ノード（ＮＤ２）６６０に流れるため、保持容量６３０および寄生容量６４１が充電されて、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第２ノード（ＮＤ２）６６０の電位は、閾値電位（Ｖｏｆｓ−Ｖｔｈ）に対し、駆動トランジスタ６２０の移動度に応じた上昇量（ΔＶ）だけ上昇する。すなわち、これが移動度補正動作である。
これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差である信号電圧（Ｖｇｓ１）が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。すなわち、保持容量６３０には、信号電圧（Ｖｇｓ１）として、「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」が保持される。
このようにして、書込み期間／移動度補正期間ＴＰ５において、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正による上昇量（ΔＶ）の調整が行われる。このとき、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動トランジスタ６２０からの電流が大きくなるため、移動度補正による上昇量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができる。
また、画素回路６００乃至６０５のそれぞれの映像信号の電位（Ｖｓｉｇ）が一定である場合において、駆動トランジスタ６２０の移動度が大きい画素回路６００乃至６０５ほど、移動度補正による上昇量（ΔＶ）も大きくなる。すなわち、駆動トランジスタ６２０の移動度が大きい画素回路６００乃至６０５では、移動度が小さい画素回路に比べて、駆動トランジスタ６２０からの電流が大きくなり、その分だけ駆動トランジスタ６２０のゲート−ソース間電圧が小さくなる。したがって、駆動トランジスタ６２０の移動度が大きい画素回路６００では、その駆動トランジスタ６２０から出力される駆動電流が、移動度の小さい画素回路６００乃至６０５と同程度の大きさに調整されることになる。このようにして、画素回路６００乃至６０５ごとの駆動トランジスタ６２０の移動度のばらつきが取り除かれる。
図６は、ＴＰ６の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。
発光期間ＴＰ６では、図６に示すように、走査線（ＷＳＬ）１６０から供給される走査信号の電位がオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０がオフ状態となる。そして、第２ノード（ＮＤ２）６６０の電位は、書込み期間／移動度補正期間ＴＰ５において与えられた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ）に対して駆動トランジスタ６２０からの駆動電流の大きさに応じた電位（Ｖｅｌ）だけ上昇する。
これに対して、第１ノード（ＮＤ１）６５０の電位は、保持容量６３０に起因するブートストラップ動作によって、式１に示す割合により上昇する。このときの第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に「１．０」未満のブートストラップ利得Ｇｂを乗じた値となる。すなわち、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐに応じて抑制されるため、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて小さくなる。
これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差である信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５の終了直前における信号電圧（Ｖｇｓ１）に比べて、「Ｖｅｌ−Ｖｅｌ'」だけ小さくなる。すなわち、発光期間ＴＰ６の終了直前における信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５における信号電圧（Ｖｇｓ１）よりも小さい「Ｖｇｓ１−（Ｖｅｌ−Ｖｅｌ'）」となる。したがって、発光素子６４０は、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）に対応する駆動電流（Ｉｄｓ）に応じた輝度により、発光する。
ここまでの図３乃至６において示したように、本発明の第１の実施の形態における表示装置１００の画素回路６００は、データ線１７０を介して供給される信号電位に応じた駆動電流が発光素子６４０に供給されることにより、駆動電流に応じた輝度により発光する。すなわち、画素回路６００を構成する駆動トランジスタ６２０や発光素子６４０などが劣化すると、駆動電流の量や発光の量の変化により、信号電位に対する輝度の値が初期の状態からズレてしまう。このズレは、全ての画素回路において同じ量のズレが発生するのであれば、直前に表示されていた画像が残っているように見える現象（いわゆる、焼き付き現象）が生じることはない。
しかしながら、有機ＥＬ素子は表示する画像データに応じて発光する量を変えることにより階調を表現するため、有機ＥＬ素子の劣化の度合いが表示画面の画素回路ごとに異なる。このため、劣化の大きい画素回路の表示が周辺の画素回路の表示より暗くなることによって、焼き付き現象が生じる。
［画素回路の劣化例］
次に、本発明の第１の実施の形態における画素回路の劣化の特性について図７を参照して説明する。
図７は、本発明の第１の実施の形態において所定の階調値の映像信号で発光させた画素回路６００の使用時間と、画素回路の輝度の劣化量との間の関係を示す図である。
この図７では、縦軸を画素回路６００の輝度の劣化量（輝度劣化量）を示す軸とし、横軸を画素回路６００の使用時間（発光時間）とする３つの劣化特性（劣化特性６９１乃至６９３）が示されている。
劣化特性（階調値１００）６９１は、階調値が「１００」の映像信号で発光させた画素回路６００の劣化を示す特性である。この劣化特性（階調値１００）６９１には、階調値「１００」の映像信号に基づく劣化は、使用開始直後の劣化は急激に進行し、使用開始から発光時間が経過すると劣化は緩やかに進行することが示されている。
劣化特性（階調値１５０）６９２は、階調値が「１５０」の映像信号で発光させた画素回路６００の劣化を示す特性である。この劣化特性（階調値１５０）６９２には、階調値「１５０」の映像信号に基づく劣化は、階調値「１００」の映像信号で発光させた画素回路６００よりも急激に劣化が進行することが示されている。
劣化特性（階調値２００）６９３は、階調値が「２００」の映像信号で発光させた画素回路６００の劣化を示す特性である。この劣化特性（階調値２００）６９３には、階調値「２００」の映像信号に基づく劣化は、階調値「１５０」の映像信号で発光させた画素回路６００よりも急激に劣化が進行することが示されている。
この図７において示すように、画素回路６００は、階調値が小さい映像信号で発光させると劣化は緩やかに進行し、一方、階調値が大きい映像信号で発光させると劣化が速く進行する。また、画素回路６００の劣化は、画素回路６００の使用開始直後は急激に劣化が進行し、使用開始から発光時間が経過すると緩やかに劣化が進行する。
次に、本発明の第１の実施の形態において、変換効率の劣化の補正のみを行う場合における焼き付きの補正の例について図８および９を参照して説明する。
［補正された映像信号の画素特性曲線例］
図８は、変換効率の劣化の補正のみを行う場合における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。この図８において示すグラフでは、横軸を焼き付き補正部２００に入力される映像信号の階調の値（入力階調値）とし、縦軸を画素回路６００乃至６０５における発光の輝度の値（輝度値）とする画素特性曲線を示す。また、入力階調値において各階調を表現する電圧は、便宜上、画素回路６００乃至６０５に供給されるデータ信号の各階調を表現する電圧（Ｖｓｉｇ−Ｖｏｆｓ）と同じであるものとする。
また、この例では、発光素子６４０の変換効率の劣化に関する情報のみを用いて補正する場合を想定して説明する。また、この例では、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、映像信号を補正する場合を想定して説明する。すなわち、この例では、焼き付き補正部２００は、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、表示装置１００の使用に伴って劣化が起きた画素回路６００乃至６０５の画素特性がその基準と一致するように映像信号を補正することを想定する。また、焼き付き補正部２００は、画素回路６００乃至６０５において表現される階調のうち、高階調における焼き付きについて精度よく補正するものを想定する。
図８（ａ）には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
画素特性（初期）８１０は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。
ここで、画素特性（初期）８１０について説明する。この画素特性（初期）８１０は、例えば、次の式３に示す二次関数により表現される。
Ｌ＝Ａ×Ｓ２ ・・・式３
ここで、Ｌは、輝度値である。また、Ａは、発光素子６４０の変換効率に応じて定まる係数（効率係数）である。また、Ｓは、初期状態の画素回路に供給されるデータ信号の階調値であり、電圧（Ｖｓｉｇ−Ｖｏｆｓ）である。
この式３において、Ｓは、駆動トランジスタ６２０のゲート−ソース間電圧に相当する値である。また、Ｓ２は、駆動トランジスタ６２０の２乗特性を用いて算出した値であって、発光素子６４０に供給される駆動電流に相当する値である。このように、駆動電流Ｓ２に発光素子６４０の変換効率Ａを乗算することによって、輝度値Ｌを算出することができる。
画素特性（補正対象）８２０は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。すなわち、この画素特性（補正対象）８２０は、入力階調値の補正をしない場合における画素回路（例えば、画素回路６００乃至６０８のいずれかの画素回路）における入力階調値と輝度値との関係を示す曲線である。
この画素特性（補正対象）８２０は、発光素子６４０における駆動電流を輝度に変換する効率の劣化（変換効率劣化）が生じるため、画素特性（初期）８１０よりも曲線の傾きが緩やかになっている。また、この画素特性（補正対象）８２０は、画素特性（初期）８１０と比較して、横軸方向に駆動電流量減少成分Ｒ１の分だけ右側へシフトしている。
ここで、駆動電流量減少成分Ｒ１について説明する。この駆動電流量減少成分Ｒ１は、駆動電流の減少した量（駆動電流減少量）を示す成分である。この駆動電流量減少成分Ｒ１は、駆動トランジスタ６２０および発光素子６４０の劣化に起因して生じる。すなわち、駆動トランジスタ６２０が劣化すると、信号電圧（Ｖｇｓ２）に応じて供給される駆動電流が減少する。また、発光素子６４０が劣化すると、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）が増加し、これにより発光期間ＴＰ６（図３に示す）における第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）が増加する。また、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）は、信号電圧（Ｖｇｓ１）よりも「Ｖｅｌ−Ｖｅｌ'＝Ｖｅｌ・（１−Ｇｂ）」だけ小さくなるため、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）の増加に応じて、信号電圧（Ｖｇｓ２）は小さくなる。すなわち、発光素子６４０が劣化すると、信号電圧（Ｖｇｓ２）が減少することにより、駆動電流の電流量が減少する。このように、駆動電流量減少成分Ｒ１は、信号電圧（Ｖｇｓ２）に応じて供給される駆動電流の電流量の減少と、信号電圧（Ｖｇｓ２）の減少とに起因して生じる。
次に、画素特性（補正対象）８２０について説明する。この画素特性（補正対象）８２０は、例えば、次の式４に示す二次関数により表現される。
Ｌｄ＝Ａｄ×（Ｓ−ΔＳ）２ ・・・式４
ここで、Ｌｄは、補正対象となる画素回路の輝度値である。また、Ａｄは、補正対象となる画素回路の発光素子６４０の変換効率に応じて定まる係数である。また、ΔＳは、駆動電流量減少成分Ｒ１として示している駆動電流減少量である。
この式４において、（Ｓ−ΔＳ）２は、駆動電流量減少成分Ｒ１が考慮された発光素子に供給される駆動電流を示す。このように、駆動電流量減少成分Ｒ１が考慮された駆動電流（Ｓ−ΔＳ）２に、発光素子６４０の劣化した変換効率（Ａｄ）を乗算することによって、劣化した輝度値（Ｌｄ）を算出することができる。
このように、表示装置１００の使用に伴って画素回路が劣化すると、変換効率劣化および駆動電流の減少が生じることにより、映像信号の階調値に対する輝度値が低下する。なお、変換効率劣化は画素特性の傾きの劣化に相当し、駆動電流の減少は画素特性の階調のシフトに相当するため、高い輝度を画素回路に表現させる階調（高階調）では変換効率劣化の影響が大きくなる。一方、低い輝度を画素回路に表現させる階調（低階調）では駆動電流の減少の影響が大きくなる。
図８（ｂ）には、画素特性（補正対象）８２０に示す画素特性を備える画素回路に供給される映像信号を補正した際の画素特性が、補正画素特性（補正対象）８２１として示されている。
補正画素特性（補正対象）８２１は、画素特性（補正対象）８２０に示す特性の画素回路に供給される映像信号を、画素特性（初期）８１０に示す特性を基準として補正した場合における画素特性である。この補正画素特性（補正対象）８２１は、低階調における画素特性では画素特性（補正対象）８２０に近い特性となっており、高階調における画素特性では画素特性（初期）８１０に近い特性となっている。すなわち、この補正画素特性（補正対象）８２１は、変換効率の劣化の補正のみを行うと、高階調の入力階調値においては精度よく補正されるが、低階調の入力階調値においてはほとんど補正されないことを示している。
ここで、変換効率の劣化の補正のみを行う場合における表示装置１００の焼き付き補正部２００の補正方法について説明する。焼き付き補正部２００は、次の式５に基づいて映像信号の階調を変更する。
Ｓout＝（ΔＡ）−１／２×Ｓin ・・・式５
ΔＡ＝Ａｄ／Ａ ・・・式６
ここで、Ｓｏｕｔは、焼き付き補正部２００により補正された映像信号の階調値である。また、Ｓｉｎは、焼き付き補正部２００により補正される前の映像信号の階調値である。また、ΔＡは、式６に示すように、補正対象画素回路の効率係数（Ａｄ）を分子とし、初期状態の画素回路の効率係数（Ａ）を分母とした変換効率の比を示す分数の値（変換効率劣化値）である。
この式５に基づいて映像信号の階調値を変更するために、焼き付き補正部２００は、画素回路６００乃至６０８のそれぞれの劣化についての情報を保持し、その劣化の情報から画素回路６００乃至６０８のそれぞれの効率係数を算出する。そして、焼き付き補正部２００は、ΔＡを算出し、この算出したΔＡに基づいて映像信号の階調を変更することによって、映像信号の補正された階調の値（補正階調値）を生成する。これにより、補正された映像信号による画素特性は、補正画素特性（補正対象）８２１に示すような画素特性になる。
上記の式５では、式４に示す駆動電流減少量ΔＳの影響が考慮されていない。このため、変換効率劣化値ΔＡのみを用いて補正する場合には、低階調あるいは高階調のいずれかにおける補正が不正確な補正になる。
また、特定の階調値の映像信号を用いて画素回路の輝度の劣化を測定することによって、駆動電流減少量ΔＳおよび変換効率劣化値ΔＡの影響を両方とも含む補正対象画素回路の変換効率劣化値ΔＡを算出することができる。しかしながら、駆動電流減少量ΔＳは画素特性の階調のシフトであり、変換効率劣化値ΔＡは画素特性の傾きの変化であるため、この両方の影響を含む変換効率劣化値ΔＡでは測定した階調値以外における補正において図８（ｂ）と同様の誤差が生じる。
このように、変換効率の劣化の補正のみを行う場合には、低階調あるいは高階調のいずれかにおける輝度の差は補正できるが、他方における輝度の差は補正できない可能性がある。そこで、本発明の第１の実施の形態では、変換効率劣化値ΔＡおよび駆動電流減少量ΔＳの影響を考慮して補正を行う。
［補正後の表示例］
図９は、変換効率の劣化の補正のみを行う場合における映像信号の補正の効果を示す概念図である。ここでは、図８において示した方法により焼き付きが補正される場合における補正の効果を示す。また、ここでは、表示装置１００の表示画面に、文字（ＡＢＣＤ）の焼き付きが生じていることを想定する。
図９（ａ）には、高階調の映像信号が供給される場合における表示画面の比較例が示されている。ここでは、高階調の映像信号を用いて、表示画面を均一な輝度で発光させる場合を想定する。
表示画面８３１は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３２は、表示画面８３１において焼き付きが生じた画素回路（劣化の程度が大きい画素回路）に対応する領域を表している。図９（ａ）では、この焼き付き表示領域８３２には、文字「ＡＢＣＤ」が灰色で示されている。また、表示画面８３１における焼き付き表示領域８３２以外の領域（白色で表されている領域）は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、焼き付き表示領域８３２に「ＡＢＣＤ」が表示される。
表示画面８３３は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３４は、表示画面８３１における焼き付き表示領域８３２に対応する領域を表している。ここで、焼き付き表示領域８３２には、変換効率の劣化の補正をしない場合には、表示画面８３１において灰色で示される「ＡＢＣＤ」が表示される。しかしながら、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されることにより、表示画面８３３のほとんど劣化していない画素回路による発光の輝度と同一になる。このため、焼き付き表示領域８３４には「ＡＢＣＤ」が表示されない。なお、表示画面８３３のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正される。
このように、高階調の映像信号を補正することにより、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように精度よく補正される。これにより、焼き付きを解消することができる。
図９（ｂ）には、低階調の映像信号が供給される場合における補正後の表示画面の比較例が示されている。ここでは、低階調の映像信号を用いて、表示画面全体を均一な輝度で発光させる場合を想定する。
表示画面８３５は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３６は、表示画面８３５において焼き付きが生じた画素回路（劣化の程度が大きい画素回路）に対応する領域を表している。図９（ｂ）では、この焼き付き表示領域８３６には、文字「ＡＢＣＤ」が濃い灰色で示されている。また、表示画面８３５における焼き付き表示領域８３６以外の領域（僅かに濃い灰色で表されている領域）は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、図９(ａ)と同様に、焼き付き表示領域８３６に「ＡＢＣＤ」が表示される。
表示画面８３７は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３８は、表示画面８３５における焼き付き表示領域８３６に対応する領域を表している。ここで、焼き付き表示領域８３８には、変換効率の劣化の補正をしない場合には、表示画面８３１において僅かに濃い灰色で示される「ＡＢＣＤ」が表示される。この焼き付き表示領域８３８は、映像信号が補正されたにも係わらず、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されない。このため、この焼き付き表示領域８３８には、「ＡＢＣＤ」が表示される。なお、表示画面８３７のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正されないため、初期状態の画素回路の輝度よりも低い輝度になる。
このように、低階調の映像信号を補正することでは、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度になるように補正されない。これにより、変換効率の劣化の補正のみを行う場合では、高階調における焼き付きについて精度よく補正すると、低階調の映像信号に起因する焼き付きは解消されない。
このように変換効率の劣化の補正のみを行うと、映像信号の全ての階調に対して、焼き付きの補正を精度よく行うことができない。そこで、本発明の第１の実施の形態では、ダミー画素回路の輝度を用いて画素回路の劣化の量を算出し、この算出した劣化量を用いることにより、映像信号の全ての階調に対して焼き付きの補正を精度よく行う例を示す。
［ダミー画素アレイ部の構成例］
図１０は、本発明の第１の実施の形態におけるダミー画素アレイ部３００の一構成例を示す概念図である。なお、この本発明の第１の実施の形態では、３つの階調値の発光信号に基づく画素回路の劣化について測定するものとする。
この図１０では、ダミー画素アレイ部３００と、ライトスキャナ（ＷＳＣＮ）１１０と、画素アレイ部１４０と、電源スキャナ（ＤＳＣＮ）１３０と、定電流源接続スキャナ３５０とが示されている。また、ダミー画素アレイ部３００に接続する走査線（ＷＳＬ）１６０として走査線（ＷＳＬ）１６４乃至１６６が示され、ダミー画素アレイ部３００に接続するデータ線（ＤＴＬ）１７０としてデータ線（ＤＴＬ）１７３が示されている。さらに、ダミー画素アレイ部３００に接続する電源線（ＤＳＬ）１８０として電源線（ＤＳＬ）１８４乃至１８６が示され、ダミー画素アレイ部３００に接続される定電流接続線（ＣＣＬ）３６０として定電流接続線（ＣＣＬ）３６１乃至３６３が示されている。また、ダミー画素アレイ部３００と焼き付き補正部２００との間を接続する信号線３９０として、信号線３９１乃至３９３が示されている。この図９では、ダミー画素アレイ部３００に着目して説明する。
ダミー画素アレイ部３００は、実際には表示されない画素回路であって、画素回路の劣化の度合いを測定するためのダミー画素回路が配置された領域である。このダミー画素アレイ部３００は、アレイ基板における表示されない部位（例えば、フレームで隠れる位置）に形成される。このダミー画素アレイ部３００は、輝度検出ユニット３１０、３２０および３３０を備える。なお、この輝度検出ユニット３１０、３２０および３３０は、一列に配置されているものとする。
輝度検出ユニット３１０、３２０および３３０は、所定の階調値の発光信号に基づく画素回路の劣化を測定するためのものである。この輝度検出ユニット３１０、３２０および３３０は、１つのダミー画素回路および１つの輝度センサを備える。なお、輝度検出ユニット３２０および３３０は、輝度検出ユニット３１０と同一のものであるため、ここでは、輝度検出ユニット３１０のダミー画素回路５００および輝度センサ３１２について説明する。
ダミー画素回路５００は、画素回路６００と同様に駆動電流に基づいて所定の期間発光する、または、定電流源（図示せず）から供給される所定量の定電流に基づいて所定の期間発光するものである。また、このダミー画素回路５００には、走査線（ＷＳＬ）１６４、データ線（ＤＴＬ）１７３、電源線（ＤＳＬ）１８４および定電流接続線（ＣＣＬ）３６１が接続されている。
このダミー画素回路５００は、駆動電流に基づいて発光するエージングモードおよび駆動電流モードにおいては、特定の階調値でのみ発光する。例えば、エージングモードおよび駆動電流モードにおいて、輝度検出ユニット３１０のダミー画素回路（ダミー画素回路（＃１））は階調値「２００」で発光し、輝度検出ユニット３２０のダミー画素回路（ダミー画素回路（＃２））は階調値「１５０」で発光する。なお、この場合において、輝度検出ユニット３３０のダミー画素回路（ダミー画素回路（＃３））は階調値「１００」で発光する。
また、このダミー画素回路５００は、定電流に基づいて発光する定電流モードにおいては、特定の電流量でのみ発光する。例えば、定電流モードにおいて、輝度検出ユニット３１０のダミー画素回路は、階調値「２００」で初期状態の画素回路６００が発光する際において、発光素子６４０に供給される駆動電流と同量の電流量（階調値「２００」初期電流量）で発光する。同様に、輝度検出ユニット３２０のダミー画素回路は、階調値「１５０」によって初期状態の画素回路６００の発光素子６４０に供給される駆動電流と同量の電流量（階調値「１５０」初期電流量）で発光する。輝度検出ユニット３３０のダミー画素回路は、階調値「１５０」によって初期状態の画素回路６００の発光素子６４０に供給される駆動電流と同量の電流量（階調値「１００」初期電流量）で発光する。なお、このダミー画素回路５００については、図１４乃至図１７を参照して説明する。なお、ダミー画素回路５００は、特許請求の範囲に記載の特定画素回路の一例である。
輝度センサ３１２は、ダミー画素回路５００の輝度を測定するためのセンサである。この輝度センサ３１２は、例えば、ダミー画素回路５００の発光のみを受光するためにダミー画素回路５００の近くに配置され、かつ、ダミー画素回路５００以外の光は受光しないようにダミー画素回路５００と共に外部の光から遮光される。この輝度センサ３１２は、ダミー画素の輝度に関する情報（ダミー画素輝度情報）を、信号線３９１を介して焼き付き補正部２００に供給する。
このように、ダミー画素アレイ部３００を設けることによって、所定の階調値に基づく発光による画素回路の輝度の劣化と、所定の電流量に基づく発光による画素回路の輝度の劣化とを測定することができるダミー画素回路５００を表示装置１００に設けることができる。
なお、この図１０では輝度検出ユニットを３つとしたが、本発明はこれに限定されるものではない。例えば、輝度検出ユニットの数を増やし計測する階調値を多くすることにより、劣化を測定する階調値の数を増やすことができる。
また、この図１０では輝度検出ユニットを１列とし、ダミー画素アレイ部３００用の走査線（ＷＳＬ）、データ線（ＤＴＬ）および電源線（ＤＳＬ）１８４を配置したが、本発明はこれに限定されるものではない。例えば、画素アレイ部１４０の信号線と共用させることによる回路の簡略化などが考えられる。
［輝度センサおよびダミー画素回路の配置例］
図１１は、本発明の第１の実施の形態におけるダミー画素回路５００および輝度センサ３１２の配置構成例を模式的に示す断面図および配置図である。
図１１（ａ）には、輝度センサ３１２およびダミー画素回路５００の断面構成が模式的に示されている。この図１１（ａ）には、ダミー画素回路５００を構成する回路として、発光素子１９６およびＴＦＴ（Thin Film Transistor）画素回路１９７が示されている。さらに、この図１１（ａ）には、輝度センサ３１２と、樹脂１９８と、ガラス１９９とが示されている。例えば、ガラス１９９上にＴＦＴ画素回路１９７が配置され、このＴＦＴ画素回路１９７上に発光素子１９６が配置される。また、発光素子１９６が樹脂１９８で覆われ、この樹脂１９８上に輝度センサ３１２が配置される。すなわち、輝度センサ３１２は、樹脂１９８を介して、発光素子１９６上に配置される。
この図１１（ａ）に示すように、輝度センサ３１２は、発光素子１９６からの光を効率よく受光できる位置に配置される。
図１１（ｂ）には、表示装置１００を備えるディスプレイにおける輝度センサ３１２およびダミー画素回路５００のディスプレイ内部における配置構成例が模式的に示されている。この図１１（ｂ）には、ディスプレイのフレーム部位であるフレーム領域１９１と、画面を表示する部位である表示領域１９２とが示されている。また、フレーム領域１９１の領域内にダミー画素領域１９３、ＴＦＴ画素回路１９７および輝度センサ３１２が示されている。
この図１１（ｂ）に示すように、輝度センサおよびダミー画素回路は、ディスプレイ等における表示されない領域に配置される。
［焼き付き補正部の構成例］
図１２は、本発明の第１の実施の形態における焼き付き補正部２００の機能構成例を示すブロック図である。この焼き付き補正部２００は、変換効率劣化情報積算部２２０と、変換効率劣化補正パターン生成部２３０と、電流量減少情報積算部２４０と、電流量減少補正パターン生成部２５０と、補正演算部２６０と、劣化特性供給部４００とを備える。
ここで、本発明の第１の実施の形態では、劣化が起きていない初期状態の画素回路における画素特性を補正の基準として、劣化が起きた画素回路６００乃至６０５の画素特性がその基準と一致するように映像信号を補正することを想定する。
また、本発明の第１の実施の形態における焼き付き補正部２００は、便宜上、変換効率劣化情報積算部２２０および電流量減少情報積算部２４０に保持されている情報を、各フレームの補正された映像信号を１分間隔で取得することによって更新するものとする。さらに、便宜上、変換効率劣化情報積算部２２０および電流量減少情報積算部２４０に保持されている情報が更新されるごとに、変換効率劣化補正パターン生成部２３０および電流量減少補正パターン生成部２５０は新たな補正パターンを生成するものとする。
劣化特性供給部４００は、変換効率劣化特性および電流量減少特性を生成し、その生成した２つの劣化特性を供給するものである。ここで、変換効率劣化特性とは、画素回路の使用時間と変換効率劣化の度合いとの相関を表す特性であり、図７において示した劣化特性６９１乃至６９３のような特性である。また、電流量減少特性とは、画素回路の使用時間と電流量の減少（図８において示した駆動電流減少量）の度合いとの相関を表す特性であり、図７において示した劣化特性６９１乃至６９３のような特性である。
この劣化特性供給部４００は、輝度センサ３１２から信号線３９０を介して供給されるダミー画素輝度情報と、ダミー画素発光モード決定部１５０から信号線１５９を介して供給されるモード情報とに基づいて、変換効率劣化特性および電流量減少特性を生成する。この劣化特性供給部４００は、その生成した変換効率劣化特性を、信号線４６８および４６９を介して変換効率劣化補正パターン生成部２３０および変換効率劣化情報積算部２２０に供給する。また、この劣化特性供給部４００は、その生成した電流量減少特性を、信号線４９８および信号線４９９を介して電流量減少補正パターン生成部２５０および電流量減少情報積算部２４０に供給する。
変換効率劣化情報積算部２２０は、画素回路６００乃至６０５の輝度の変換効率の劣化に関する情報（変換効率劣化情報）を保持し、この変換効率劣化情報を順次更新するものである。また、変換効率劣化情報積算部２２０は、画素回路６００乃至６０５の変換効率の新たな劣化の量をその変換効率劣化情報に順次加算することにより、変換効率劣化情報を更新する。ここで、変換効率劣化情報とは、例えば、画素回路６００乃至６０５の変換効率劣化の量を、特定の階調値の映像信号による発光時間に換算した値である。この変換効率劣化情報積算部２２０は、変換効率劣化情報更新部２２１と、変換効率劣化情報保持部２２２とを備える。なお、変換効率劣化情報積算部２２０は、特許請求の範囲に記載の変換効率劣化値生成部および変換効率劣化情報生成部の一例である。
変換効率劣化情報更新部２２１は、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報を、画素回路６００乃至６０５の変換効率の新たな劣化の量を加算することによって更新するものである。この変換効率劣化情報更新部２２１は、例えば、補正演算部２６０から供給された補正後の映像信号に基づいて、画素回路６００乃至６０５の変換効率の新たな劣化に関する情報を、信号線４６９を介して供給された変換効率劣化特性を用いて算出する。
そして、この変換効率劣化情報更新部２２１は、その新たな劣化に関する情報を変換効率劣化情報に順次加算することによって、更新された変換効率劣化情報を生成する。この変換効率劣化情報更新部２２１は、その更新された変換効率劣化情報を変換効率劣化情報保持部２２２に供給する。なお、更新された変換効率劣化情報の生成の一例については、図２０を参照して詳細に説明する。
変換効率劣化情報保持部２２２は、変換効率劣化情報を保持するものであり、画素回路６００乃至６０５のそれぞれの変換効率劣化情報を画素回路ごとに保持する。また、この変換効率劣化情報保持部２２２は、変換効率劣化情報更新部２２１により更新された変換効率劣化情報が供給される毎に、その更新された変換効率劣化情報を順次保持する。この変換効率劣化情報保持部２２２は、保持している変換効率劣化情報を、変換効率劣化情報更新部２２１および変換効率劣化補正パターン生成部２３０に供給する。
変換効率劣化補正パターン生成部２３０は、変換効率劣化を補正するためのパターン（変換効率劣化補正パターン）を生成するものである。ここで、変換効率劣化補正パターンとは、画素回路６００乃至６０５のそれぞれに対する変換効率劣化の補正値（変換効率劣化補正値）により構成される補正パターンであり、変換効率劣化を補正するための補正情報である。この変換効率劣化補正パターン生成部２３０は、基準変換効率値供給部２３１と、対象変換効率値生成部２３２と、変換効率劣化補正値算出部２３３と、変換効率劣化補正パターン保持部２３４とを備える。なお、変換効率劣化補正パターン生成部２３０は、特許請求の範囲に記載の変換効率劣化値生成部および変換効率劣化値算出部の一例である。
基準変換効率値供給部２３１は、変換効率劣化の補正の基準となる画素回路の効率係数を基準変換効率値として供給するものである。例えば、この基準変換効率値供給部２３１は、本発明の第１の実施の形態においては、劣化が起きていない状態（初期状態）の画素回路に関する効率係数を保持し、その保持している効率係数を基準変換効率値として供給する。この基準変換効率値供給部２３１は、基準変換効率値を変換効率劣化補正値算出部２３３に供給する。
対象変換効率値生成部２３２は、変換効率劣化補正値の生成対象となる画素回路の効率係数を対象変換効率値として供給するものである。例えば、この対象変換効率値生成部２３２は、画素回路６００乃至６０５に関する変換効率劣化情報を変換効率劣化情報保持部２２２から順次取得する。そして、この対象変換効率値生成部２３２は、例えば、特定の階調値における発光時間が変換効率劣化情報である場合には、その階調値に関する変換効率劣化特性を、信号線４６８を介して取得する。続いて、この対象変換効率値生成部２３２は、その取得した変換効率劣化特性を用いて、変換効率劣化情報から画素回路の変換効率の劣化の度合い（変換効率劣化量）を算出する。そして、この対象変換効率値生成部２３２は、算出した変換効率劣化量から効率係数を算出し（例えば、変換効率劣化量と効率係数との相関関係を示す数式を用いて算出）、その算出した効率係数を対象変換効率値として変換効率劣化補正値算出部２３３に供給する。
変換効率劣化補正値算出部２３３は、変換効率劣化補正パターンを生成するため、基準変換効率値および対象変換効率値に基づいて画素回路６００乃至６０５ごとの変換効率劣化補正値を算出するものである。この変換効率劣化補正値算出部２３３は、対象変換効率値と基準変換効率値とに基づいて、図８において説明したΔＡ（変換効率劣化値）を算出する。例えば、対象変換効率値を分子とし、基準変換効率値を分母とする除算により変換効率劣化値が算出される。この変換効率劣化補正値算出部２３３は、画素回路６００乃至６０５の全てに関して変換効率劣化値を生成する。この変換効率劣化補正値算出部２３３は、生成した変換効率劣化値を変換効率劣化補正値として変換効率劣化補正パターン保持部２３４に供給する。
変換効率劣化補正パターン保持部２３４は、変換効率劣化補正値算出部２３３から供給された変換効率劣化補正値を画素回路ごとに保持するものである。この各画素回路により構成される変換効率劣化補正値を変換効率劣化補正パターンとして以下では説明する。この変換効率劣化補正パターン保持部２３４は、保持している変換効率劣化補正パターンを補正演算部２６０に供給する。なお、この変換効率劣化補正パターンの一例については、図２２を参照して説明する。
電流量減少情報積算部２４０は、画素回路６００乃至６０５の駆動電流の電流量の減少に関する情報（電流量減少情報）を保持し、この電流量減少情報を順次保持するものである。また、この電流量減少情報積算部２４０は、画素回路６００乃至６０５の電流量の新たな減少の量をその電流量減少情報に順次加算することにより、電流量減少情報を更新する。ここで、電流量減少情報とは、例えば、画素回路６００乃至６０５の駆動電流の減少量を、特定の階調値の映像信号による発光時間に換算した値である。この電流量減少情報積算部２４０は、電流量減少情報更新部２４１および電流量減少情報保持部２４２を備える。なお、電流量減少情報積算部２４０は、特許請求の範囲に記載の電流量減少値生成部および電流量減少情報生成部の一例である。
電流量減少情報更新部２４１は、電流量減少情報保持部２４２に保持されている電流量減少情報を、画素回路６００乃至６０５の駆動電流の新たな減少量を加算することによって更新するものである。この電流量減少情報更新部２４１は、例えば、補正演算部２６０から供給された補正後の映像信号に基づいて、画素回路６００乃至６０５の電流量の新たな減少量に関する情報を、信号線４９９を介して供給された電流量減少特性を用いて算出する。
そして、この電流量減少情報更新部２４１は、その新たな減少量に関する情報を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成する。この電流量減少情報更新部２４１は、その更新された電流量減少情報を電流量減少情報保持部２４２に供給する。なお、更新された電流量減少情報の生成の一例については、図２０を参照して詳細に説明する。
電流量減少情報保持部２４２は、電流量減少情報を保持するものであり、画素回路６００乃至６０５のそれぞれの電流量減少情報を画素回路ごとに保持する。また、この電流量減少情報保持部２４２は、電流量減少情報更新部２４１により更新された電流量減少情報が供給される毎に、その更新された電流量減少情報を順次保持する。この電流量減少情報保持部２４２は、保持している電流量減少情報を、電流量減少情報更新部２４１および電流量減少補正パターン生成部２５０に供給する。
電流量減少補正パターン生成部２５０は、駆動電流減少量を補正するためのパターン（電流量減少補正パターン）を生成するものである。ここで、電流量減少補正パターンとは、画素回路６００乃至６０５のそれぞれに対する駆動電流減少量の補正値（電流量減少補正値）により構成される補正パターンであり、駆動電流減少量を補正するための補正情報である。この電流量減少補正パターン生成部２５０は、対象電流量減少値生成部２５２と、電流量減少補正値算出部２５３と、電流量減少補正パターン保持部２５４とを備える。なお、電流量減少補正パターン生成部２５０は、特許請求の範囲に記載の電流量減少値生成部および電流量減少値算出部の一例である。
対象電流量減少値生成部２５２は、電流量減少補正値の生成対象となる画素回路の電流量の減少値（電流量減少値）を対象電流量減少値として供給するものである。例えば、この対象電流量減少値生成部２５２は、画素回路６００乃至６０５に関する電流量減少情報を電流量減少情報保持部２４２から順次取得する。そして、この対象電流量減少値生成部２５２は、例えば、特定の階調値における発光時間が電流量減少情報である場合には、その階調値に関する電流量減少特性を、信号線４９８を介して取得する。続いて、この対象電流量減少値生成部２５２は、その取得した電流量減少特性を用いて、電流量減少情報から画素回路の駆動電流減少量（図７において示した駆動電流減少量ΔＳ）を算出する。この対象電流量減少値生成部２５２は、その算出した駆動電流減少量（電流量減少値）を対象電流量減少値として電流量減少補正値算出部２５３に供給する。
電流量減少補正値算出部２５３は、電流量減少補正パターンを生成するため、対象電流量減少値に基づいて画素回路６００乃至６０５ごとの電流量減少補正値を算出するものである。例えば、この電流量減少補正値算出部２５３は、駆動電流減少量が対象電流量減少値として供給された場合には、その駆動電流減少量を電流量減少補正値として供給する。ここで、電流量減少補正値とは、駆動電流減少量の補正対象となる画素回路に供給される映像信号の階調値を変更することによって、補正対象の画素回路と補正基準の画素回路と間の駆動電流減少量の差を無くすための値である。例えば、初期状態の画素回路が基準である本発明の第１の実施の形態において、電流量減少補正値は、図８において示した駆動電流減少量ΔＳの値である。この電流量減少補正値算出部２５３は、画素回路６００乃至６０５の全てに関して電流量減少補正値を生成する。この電流量減少補正値算出部２５３は、生成した電流劣化補正値を電流量減少補正パターン保持部２５４に供給する。
電流量減少補正パターン保持部２５４は、電流量減少補正値算出部２５３から供給された電流量減少補正値を画素回路ごとに保持するものである。この各画素回路により構成される電流量減少補正値を電流量減少補正パターンとして以下では説明する。この電流量減少補正パターン保持部２５４は、保持している電流量減少補正パターンを補正演算部２６０に供給する。なお、この電流量減少補正パターンの一例については、図２１を参照して詳細に説明する。
補正演算部２６０は、信号線２０１を介して入力された映像信号を補正するものであり、補正された映像信号を、信号線２０９を介して変換効率劣化情報積算部２２０と、電流量減少情報積算部２４０と、水平セレクタ（ＨＳＥＬ）１２０とに供給する。この補正演算部２６０は、変換効率劣化補正演算部２６１および電流量減少補正演算部２６２を備える。なお、この補正演算部２６０の補正内容の一例については、図２３を参照して説明する。なお、補正演算部２６０は、特許請求の範囲に記載の補正部の一例である。
変換効率劣化補正演算部２６１は、変換効率劣化補正パターン保持部２３４から供給された変換効率劣化補正パターンに基づいて、信号線２０１を介して入力された映像信号の階調値を変更することによって、変換効率劣化を補正するものである。また、この変換効率劣化補正演算部２６１は、その補正した映像信号を電流量減少補正演算部２６２に供給する。
電流量減少補正演算部２６２は、電流量減少補正パターン保持部２５４から供給された電流量減少補正パターンに基づいて、変換効率劣化補正演算部２６１から出力された映像信号の階調値を変更することによって、駆動電流減少量を補正するものである。また、この電流量減少補正演算部２６２は、その補正した映像信号を、信号線２０９を介して、変換効率劣化情報積算部２２０と、電流量減少情報積算部２４０と、水平セレクタ（ＨＳＥＬ）１２０とに供給する。
このように、劣化特性供給部４００を焼き付き補正部２００に設けることによって、輝度センサ３１２から供給されるダミー画素輝度情報を用いて、画素回路６００乃至６０５における駆動電流の減少の補正および変換効率の劣化の補正をすることができる。
なお、ここでは、各フレームについて補正された映像信号を１分間隔で取得することにより、変換効率劣化情報積算部２２０および電流量減少情報積算部２４０に保持されている情報を更新したが、本発明はこれに限定されるものではない。例えば、補正された映像信号を１０分間隔で取得し、その取得した映像信号によって１０分間発光するものと想定して変換効率劣化情報を更新するようにしてもよい。このように、変換効率劣化情報の更新間隔を比較的長い時間とすることにより、演算量をさらに軽減することができる（電流量減少情報も同様）。また、変換効率劣化情報積算部２２０および電流量減少情報積算部２４０において、各フレームについて補正された映像信号の取得間隔を短くすることにより、さらに精度よく情報を更新することも考えられる。
また、変換効率劣化補正パターン生成部２３０および電流量減少補正パターン生成部２５０は、変換効率劣化情報および電流量減少情報が更新されるごとに、保持している補正パターンを更新したが、本発明はこれに限定されるものではない。例えば、変換効率劣化補正パターンおよび電流量減少補正パターンは、短い間隔での更新では、急激に異なるパターンに更新されるものではない。これは、輝度が画素回路ごとにバラついたとしても、劣化の進行はゆっくり進行するためである。そこで、例えば、変換効率劣化情報および電流量減少情報を１時間間隔で取得し、その取得した情報に基づいて補正パターンを１時間間隔で更新するなどにより、演算量を軽減することが考えられる。
また、ここでは、変換効率劣化情報および電流量減少情報は特定の階調値の映像信号による発光時間に換算した値を想定したが、本発明はこれに限定されるものではない。この変換効率劣化情報および電流量減少情報は、変換効率劣化および駆動電流減少量の劣化の度合いを示す値であるため、例えば、初期状態に対する劣化の割合などが考えられる。また、効率係数および駆動電流減少量を算出して変換効率劣化情報および電流量減少情報として保持する場合なども考えられる。
［劣化特性供給部の構成例］
図１３は、本発明の第１の実施の形態における劣化特性供給部４００の機能構成例を示すブロック図である。この劣化特性供給部４００は、ダミー画素劣化情報生成部４１０と、ダミー画素劣化情報分類部４２０と、定電流劣化情報保持部４３０と、駆動電流劣化情報保持部４４０とを備える。さらに、この劣化特性供給部４００は、変換効率劣化特性生成部４５０と、変換効率劣化特性保持部４６０と、電流量減少量算出部４７０と、電流量減少特性生成部４８０と、電流量減少特性保持部４９０とを備える。
ダミー画素劣化情報生成部４１０は、輝度センサから信号線３９０を介して供給されたダミー画素輝度情報に基づいて、ダミー画素回路の輝度の劣化量に関する情報（ダミー画素劣化情報）を生成するものである。例えば、このダミー画素劣化情報生成部４１０は、ダミー画素回路５００の初期状態における輝度を予め保持する。そして、このダミー画素劣化情報生成部４１０は、輝度センサ３１２による輝度の測定結果（ダミー画素輝度情報）と、ダミー画素回路５００の初期状態における輝度とを比較してダミー画素回路の劣化量（ダミー画素劣化量）を生成する。このダミー画素劣化情報生成部４１０は、その生成したダミー画素劣化量をダミー画素劣化情報として、ダミー画素劣化情報分類部４２０に供給する。
ダミー画素劣化情報分類部４２０は、信号線１５９から供給されるモード情報に基づいて、ダミー画素劣化情報を分類するものである。このダミー画素劣化情報分類部４２０は、モード情報に基づいて、ダミー画素劣化情報生成部４１０から供給されたダミー画素劣化情報が、定電流モードにおける発光によるものか、または、駆動電流モードにおける発光によるものかについて判別する。そして、このダミー画素劣化情報分類部４２０は、定電流モードのダミー画素劣化情報を、定電流劣化情報として定電流劣化情報保持部４３０に供給する。また、このダミー画素劣化情報分類部４２０は、駆動電流モードのダミー画素劣化情報を、駆動電流劣化情報として駆動電流劣化情報保持部４４０に供給する。
定電流劣化情報保持部４３０は、ダミー画素劣化情報分類部４２０から供給された定電流劣化情報を保持するものである。この定電流劣化情報保持部４３０は、例えば、輝度検出ユニットが３つ（３１０、３２０、３３０）である場合には、それぞれの輝度検出ユニットにおけるダミー画素回路に関する定電流劣化情報を保持する。この定電流劣化情報保持部４３０は、保持している定電流劣化情報を、変換効率劣化特性生成部４５０および電流量減少量算出部４７０に供給する。
駆動電流劣化情報保持部４４０は、ダミー画素劣化情報分類部４２０から供給された駆動電流劣化情報を保持するものである。この駆動電流劣化情報保持部４４０は、例えば、輝度検出ユニットが３つ（３１０、３２０、３３０）である場合には、それぞれの輝度検出ユニットにおけるダミー画素回路に関する駆動電流劣化情報を保持する。この駆動電流劣化情報保持部４４０は、保持している駆動電流劣化情報を、電流量減少量算出部４７０に供給する。
変換効率劣化特性生成部４５０は、定電流劣化情報保持部４３０から供給される定電流劣化情報に基づいて、変換効率劣化特性を生成するものである。この本発明の第１の実施の形態では、ダミー画素を定電流で発光させることにより、発光素子５４０の変換効率の劣化を測定することができる。このため、変換効率劣化特性生成部４５０は、定電流劣化情報に基づいて変換効率劣化特性を生成する。この変換効率劣化特性生成部４５０は、生成した変換効率劣化特性を変換効率劣化特性保持部４６０に供給する。なお、定電流による発光と発光素子５４０の変換効率の劣化との関係については、図１７を参照して説明する。また、この変換効率劣化特性生成部４５０により生成される変換効率劣化特性の一例については、図１９（ａ）を参照して説明する。
変換効率劣化特性保持部４６０は、変換効率劣化特性生成部４５０から供給された変換効率劣化特性を保持するものである。この変換効率劣化特性保持部４６０は、その保持した変換効率劣化特性を、信号線４６８を介して対象変換効率値生成部２３２に供給する。また、この変換効率劣化特性保持部４６０は、その保持した変換効率劣化特性を、信号線４６９を介して変換効率劣化情報更新部２２１に供給する。
電流量減少量算出部４７０は、駆動電流劣化情報保持部４４０から供給される駆動電流劣化情報と、定電流劣化情報保持部４３０から供給される定電流劣化情報とに基づいて、電流量減少量を算出するものである。例えば、この電流量減少量算出部４７０は、駆動電流劣化情報が示す劣化量から定電流劣化情報が示す劣化量を減算することにより、電流量減少に関する減少量を算出する。この電流量減少量算出部４７０は、算出した減少量を、算出電流量減少量情報として電流量減少特性生成部４８０に供給する。なお、この算出電流量減少量情報の生成については、図１９（ｂ）を参照して説明する。
電流量減少特性生成部４８０は、電流量減少量算出部４７０から供給される算出電流量減少量情報に基づいて、電流量減少特性を生成するものである。この電流量減少特性生成部４８０は、生成した電流量減少特性を電流量減少特性保持部４９０に供給する。なお、この電流量減少特性生成部４８０による電流量減少特性の生成の一例については、図１９（ｂ）を参照して説明する。
電流量減少特性保持部４９０は、電流量減少特性生成部４８０から供給された電流量減少特性を保持するものである。この電流量減少特性保持部４９０は、その保持した電流量減少特性を、信号線４９８を介して対象電流量減少値生成部２５２に供給する。また、この電流量減少特性保持部４９０は、その保持した電流量減少特性を、信号線４９９を介して電流量減少情報更新部２４１に供給する。
なお、この図１３において、ダミー画素輝度情報の輝度と初期状態における輝度とを比較してダミー画素劣化量を生成したが、本発明はこれに限定されるものではない。ダミー画素劣化量は、劣化に関する情報であれば何であってもよく、例えば、ダミー画素輝度情報を保持し、変換効率劣化特性生成部４５０および電流量減少量算出部４７０は、このダミー画素輝度情報を用いて変換効率劣化特性および電流量減少量を生成する場合等も考えられる。
［ダミー画素回路の構成例］
図１４は、本発明の第１の実施の形態におけるダミー画素回路５００の一構成例を模式的に示す回路図である。
ダミー画素回路５００は、書込みトランジスタ５１０と、駆動トランジスタ５２０と、保持容量５３０と、発光素子５４０と、定電流接続トランジスタ５９０とを備える。なお、書込みトランジスタ５１０、駆動トランジスタ５２０および保持容量５３０は、画素回路６００（図２参照）における書込みトランジスタ６１０、駆動トランジスタ６２０および保持容量６３０と同様のものであるため、ここでの説明を省略する。また、この図１４において示す発光素子５４０、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０は、画素回路６００における発光素子６４０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０と同様のものであるため説明を省略する。
この構成において、定電流接続トランジスタ５９０は、そのゲート端子に定電流接続線（ＣＣＬ）３６０が接続され、そのソース端子に定電流線５９８が接続させる。なお、定電流線５９８は、定電流源５９９に接続されている。また、定電流接続トランジスタ５９０のドレイン端子には、第２ノード（ＮＤ２）５６０（駆動トランジスタ６２０のソース端子（ｓ）、保持容量６３０の他端および発光素子６４０のアノード電極）が接続される。
定電流接続トランジスタ５９０は、定電流接続線（ＣＣＬ）３６０から供給される定電流切替信号に従って、定電流源５９９からの定電流を第２ノード（ＮＤ２）５６０に供給するトランジスタである。この定電流接続トランジスタ５９０は、定電流接続線（ＣＣＬ）３６０から定電流オン電位が供給されている場合には、定電流源５９９が供給する定電流を第２ノード（ＮＤ２）５６０に供給する。
［ダミー画素回路の定電流モードにおける動作の例］
図１５は、本発明の第１の実施の形態における定電流モードのダミー画素回路５００の動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、定電流接続線（ＣＣＬ）３６０、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０、データ線（ＤＴＬ）１７０、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
また、このタイミングチャートにおける走査線（ＷＳＬ）１６０および電源線（ＤＳＬ）１８０の電位変化は、図３のタイミングチャートにおいて示した電位変化と同一であることを想定する。
このタイミングチャートは、ダミー画素回路５００の定電流モードにおける動作の遷移を、ＴＰ１ｄｃ乃至ＴＰ６ｄｃの期間に便宜的に区切っている。また、このタイミングチャートには、比較対象として、図３において示した画素回路６００の基本動作の期間（ＴＰ１乃至ＴＰ６）が示されている。
まず、発光期間ＴＰ６ｄｃでは、発光素子５４０は発光状態にある。この発光期間ＴＰ５ｄｃにおいて、定電流接続線（ＣＣＬ）３６０の定電流切替信号の電位が定電流オン電位（Ｖｃｃｏｎ）に設定されている。なお、この発光期間ＴＰ５ｄｃにおける走査線（ＷＳＬ）１６０の走査信号の電位および電源線（ＤＳＬ）１８０の電源信号の電位は、画素回路６００の発光期間ＴＰ６と同様である。
この後、線順次走査の新しいフィールドに入り、消光期間ＴＰ１ｄｃでは、定電流接続線（ＣＣＬ）３６０の電位が、定電流オフ電位（Ｖｃｃｏｆｆ）に設定される。これにより、第２ノード（ＮＤ２）５６０の電位が発光素子５４０の閾値電位（Ｖｔｈｅｌ＋Ｖｃａｔ）まで低下する。また、保持容量５３０によるカップリングの影響を受けることにより、第２ノード（ＮＤ２）５６０の電位の低下に伴い、第１ノード（ＮＤ１）５５０の電位も低下する。
続いて、閾値補正準備期間ＴＰ２ｄｃでは、電源線（ＤＳＬ）１８０の電位が、第２ノード（ＮＤ２）５６０を初期化するための初期化電位（Ｖｓｓ）に設定される。これにより、第２ノード（ＮＤ２）５６０の電位が初期化電位（Ｖｓｓ）まで低下する。また、第１ノード（ＮＤ１）５５０の電位は、この第２ノード（ＮＤ２）５６０の電位低下に倣うように、低下する。この閾値補正準備期間ＴＰ２ｄｃは、図３において示した閾値補正準備期間ＴＰ１と同様の期間であるため、ここでの詳細な説明を省略する。
続いて、閾値補正準備期間ＴＰ３ｄｃでは、走査線（ＷＳＬ）１６０の電位がオン電位（Ｖｏｎ）に設定されることによって、第１ノード（ＮＤ１）５５０の電位が基準電位（Ｖｏｆｓ）に初期化される。この閾値補正準備期間ＴＰ３ｄｃは、図３において示した閾値補正準備期間ＴＰ２と同様の期間であるため、ここでの詳細な説明を省略する。
次に、閾値補正期間ＴＰ４ｄｃでは、電源線（ＤＳＬ）１８０の電源信号が電源電位（Ｖｃｃ）に設定される。この閾値補正期間ＴＰ４ｄｃは、図３において示した閾値補正期間ＴＰ３と同様の期間であるため、ここでの詳細な説明を省略する。
この後、発光待機期間ＴＰ５ｄｃでは、定電流接続線（ＣＣＬ）３６０の電位が定電流オフ電位（Ｖｃｃｏｆｆ）のままに設定される。これにより、保持容量５３０には、駆動トランジスタ５２０の閾値電圧に相当する電圧（Ｖｔｈ）が保持されたままになり、駆動トランジスタ５２０がカットオフ状態のままとなる。また、この発光待機期間ＴＰ５ｄｃにおいて、データ線（ＤＴＬ）１７０のデータ信号の電位が基準電位（Ｖｏｆｓ）のままに設定される。これにより、画素回路６００の書込み期間／移動度補正期間ＴＰ５に相当する期間においても、保持容量５３０に閾値電圧に相当する電圧（Ｖｔｈ）が保持されたままになる。
そして、発光期間ＴＰ６ｄｃでは、定電流接続線（ＣＣＬ）３６０の電位が定電流オン電位（Ｖｃｃｏｎ）に設定されることによって、第２ノード（ＮＤ２）５６０に定電流が供給される。そして、第２ノード（ＮＤ２）５６０の電位は、発光待機期間ＴＰ５ｄｃにおいて与えられた電位（Ｖｏｆｓ−Ｖｔｈ）に対し、「Ｖｅｌ２」だけ上昇する。このとき、第２ノード（ＮＤ２）５６０の電位が、発光素子５４０の閾値電圧（Ｖｔｈｅｌ）と、カソード線５８０のカソード電位（Ｖｃａｔ）とによって定まる発光電位（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えるため、発光素子５４０が発光する。
これに対し、第１ノード（ＮＤ１）５５０の電位も、保持容量５３０を介したカップリングによって、第２ノード（ＮＤ２）５６０の電位上昇に倣うように、基準電位（Ｖｏｆｓ）から「Ｖｅｌ２'」だけ上昇する。この電位上昇は、図３において示したブートストラップ動作と同様の期間であるため、ここでの詳細な説明を省略する。この発光期間ＴＰ６ｄｃにおいて、発光素子５４０は定電流に基づいて発光するため、この第１ノード（ＮＤ１）５５０と第２ノード（ＮＤ２）５６０との間の電位差は、発光素子５４０の発光に影響しない。また、駆動トランジスタ５２０の劣化も、発光素子５４０の発光に影響しない。このように、発光期間ＴＰ６ｄｃでは、定電流源５９９から供給される定電流に応じた輝度により、発光素子５４０が発光する。
なお、この図１５では、発光待機期間ＴＰ５ｄｃを備える一例を示したが、本発明は、これに限定されるものではない。発光期間ＴＰ６ｄｃを開始するタイミングは、閾値補正が終了した後（駆動トランジスタ５２０がカットオフ状態になったあと）であればよい。このため、例えば、閾値補正期間ＴＰ４ｄｃが終了した直後に、発光期間ＴＰ６ｄｃを開始する場合なども考えられる。
［ダミー画素回路のエージングモードおよび駆動電流モードにおける動作の例］
図１６は、本発明の第１の実施の形態におけるエージングモードおよび駆動電流モードのダミー画素回路５００の動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、定電流接続線（ＣＣＬ）３６０、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０、データ線（ＤＴＬ）１７０、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、ダミー画素回路５００のエージングモードおよび駆動電流モードにおける動作の遷移を、ＴＰ１ｄｄ乃至ＴＰ６ｄｄの期間に便宜的に区切っている。また、このタイミングチャートには、比較対象として、図３において示した画素回路６００の基本動作の期間（ＴＰ１乃至ＴＰ６）が示されている。
また、このタイミングチャートにおける走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０およびデータ線（ＤＴＬ）１７０の電位変化は、図３のタイミングチャートにおいて示した電位変化と同一であることを想定する。
この図１６に示すように、ダミー画素回路５００のエージングモードおよび駆動電流モードにおいて、期間ＴＰ１ｄｄ乃至ＴＰ６ｄｄにおける定電流接続線（ＣＣＬ）３６０の定電流切替信号の電位は、常に定電流オフ電位（Ｖｃｃｏｆｆ）に設定される。すなわち、ダミー画素回路５００に定電流が供給される期間はない。
また、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０およびデータ線（ＤＴＬ）１７０の電位変化が画素回路６００の電位変化と同様であるため、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０の電位変化も画素回路６００と同様になる。
このように、ダミー画素回路５００の期間ＴＰ１ｄｄ乃至ＴＰ６ｄｄにおける定電流接続信号線（ＣＣＬ）３６０以外の各信号の電位変化は、図２において示した画素回路６００の期間ＴＰ１乃至ＴＰ６と同様の電位変化になる。したがって、発光期間ＴＰ６ｄｄでは、信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ−（Ｖｅｌ−Ｖｅｌ'））に応じた輝度により、発光素子５４０が発光する。
［ダミー画素回路の発光状態の詳細］
次に、上述のダミー画素回路５００の発光期間における動作について、以下に図面を参照して詳細に説明する。
図１７は、図１５において示した発光期間ＴＰ６ｄｃおよび図１６において示した発光期間ＴＰ６ｄｄにそれぞれ対応するダミー画素回路５００の動作状態を模式的に示す回路図である。
図１７（ａ）には、図１５において示した発光期間ＴＰ６ｄｃにおけるダミー画素回路５００の動作状態を模式的に示す回路図が示されている。
この図１７（ａ）が示す発光期間ＴＰ６ｄｃでは、定電流接続線（ＣＣＬ）３６０の定電流切替信号の電位が定電流オフ電位（Ｖｃｃｏｆｆ）から定電流オン電位（Ｖｃｃｏｎ）に遷移する。このことにより、第２ノード（ＮＤ２）５６０に定電流（Ｉｃｃ）が供給され、発光素子５４０が定電流（Ｉｃｃ）に応じた輝度により、発光する。
なお、この発光期間ＴＰ６ｄｃにおいて、保持容量５３０に保持されている電圧が駆動トランジスタ５２０の閾値電圧（Ｖｔｈ）であるため、駆動トランジスタ５２０はカットオフ状態である。このため、電源線（ＤＳＬ）１８０の電源電位（Ｖｃｃ）は、第２ノード（ＮＤ２）５６０に供給されない。
図１７（ｂ）には、図１６において示した発光期間ＴＰ６ｄｄにおけるダミー画素回路５００の動作状態を模式的に示す回路図が示されている。
この図１７（ｂ）が示す発光期間ＴＰ６ｄｄでは、図６において示した画素回路６００の発光期間ＴＰ６と同様の動作によって、発光素子５４０が発光する。すなわち、発光素子５４０は、駆動電流（Ｉｄｓ）に応じた輝度により、発光する。なお、エージングモードおよび駆動電流モードでは定電流接続線（ＣＣＬ）３６０の定電流切替信号の電位が定電流オフ電位（Ｖｃｃｏｆｆ）に常に設定されるため、定電流は第２ノード（ＮＤ２）５６０に供給されない。
［ダミー画素回路の劣化の測定例］
図１８には、定電流劣化情報保持部４３０および駆動電流劣化情報保持部４４０に保持されるダミー画素劣化情報（定電流劣化情報および駆動電流劣化情報）の一例を模式的に示すグラフが示されている。
このグラフでは、縦軸をダミー画素回路の劣化量を示す軸とし、横軸を発光時間を示す軸として、所定の発光信号（階調値「１００、１５０、２００」）で発光させたダミー画素回路のダミー画素劣化情報（Ｄｃｍ１乃至９およびＤｄｍ１乃至９）が示されている。なお、この図１８で示すグラフの縦軸では、縦軸と横軸が交差する原点に近いほど初期状態のダミー画素回路に近い状態（劣化が小さい状態）を示し、縦軸の下方に向かうほど輝度が弱い状態（劣化が大きい状態）を示す。
また、この図１８では、ダミー画素回路を発光させた期間として、期間Ｔ１乃至Ｔ１８が示されている。なお、この図１８では、期間Ｔ１乃至Ｔ４、期間Ｔ７乃至Ｔ９および期間Ｔ１３乃至Ｔ１６を、エージングモードによる発光の期間であることとする。また、期間Ｔ５、Ｔ１１およびＴ１７を、定電流モードによる発光の期間であることとする。さらに、期間Ｔ６、Ｔ１２およびＴ１８を、駆動電流モードによる発光の期間であることとする。この図１８では、エージングモードによる発光を３回行った後に、定電流モードによる輝度の測定を１回行い、そして、駆動電流モードによる輝度の測定を１回行うこととする。また、この図１８では、そのモードのサイクルを繰り返すことを想定する。
また、本発明の第１の実施の形態では、輝度検出ユニット３１０のダミー画素回路（＃１）は階調値「２００」で発光し、輝度検出ユニット３２０のダミー画素回路（＃２）は階調値「１５０」で発光することを想定する。また、輝度検出ユニット３３０のダミー画素回路（＃３）は階調値「１００」で発光することを想定する。
定電流劣化情報Ｄｃｍ１乃至Ｄｃｍ９は、定電流モードにおけるダミー画素回路の輝度の測定結果に関するダミー画素劣化情報を模式的に示す曲線である。定電流劣化情報Ｄｃｍ１、Ｄｃｍ４およびＤｃｍ７は、階調値「１００」の発光信号で発光させたダミー画素回路（ダミー画素回路（＃３））の輝度の測定結果を示す。また、定電流劣化情報Ｄｃｍ２、Ｄｃｍ５およびＤｃｍ８は階調値「１５０」による発光の測定結果を示し、定電流劣化情報Ｄｃｍ３、Ｄｃｍ６およびＤｃｍ９は階調値「２００」による発光の測定結果を示す。この定電流劣化情報Ｄｃｍ１乃至Ｄｃｍ９には、ダミー画素回路の劣化が使用時間に応じて進行するために、輝度の測定のたびに徐々に劣化が大きくなることが示されている。
駆動電流劣化情報Ｄｄｍ１乃至Ｄｄｍ９は、駆動電流モードにおけるダミー画素回路の輝度の測定結果に関するダミー画素劣化情報を模式的に示す曲線である。駆動電流劣化情報Ｄｄｍ１、Ｄｄｍ４およびＤｄｍ７は、階調値「１００」の発光信号で発光させたダミー画素回路（ダミー画素回路（＃３））の輝度の測定結果を示す。また、駆動電流劣化情報Ｄｄｍ２、Ｄｄｍ５およびＤｄｍ８は、階調値「１５０」による発光の測定結果を示し、駆動電流劣化情報Ｄｄｍ３、Ｄｄｍ６およびＤｄｍ９は、階調値「２００」による発光の測定結果を示す。
ここで、ダミー画素劣化情報生成部４１０と、ダミー画素劣化情報分類部４２０との役割について、期間Ｔ１乃至Ｔ６を用いて説明する。
まず、期間Ｔ１においては、ダミー画素発光モード決定部１５０がモードをエージングモードに決定し、ダミー画素回路は、データ線（ＤＴＬ）１７０から供給されるデータ信号に基づいて発光する。すなわち、ダミー画素回路（＃１）は、階調値「２００」で発光し、ダミー画素回路（＃２）は、階調値「１５０」で発光し、ダミー画素回路（＃１）は、階調値「１００」で発光する。
そして、輝度センサは、ダミー画素回路の発光の輝度を検出し、ダミー画素輝度情報としてダミー画素劣化情報生成部４１０に供給する。次に、ダミー画素劣化情報生成部４１０は、供給されたダミー画素輝度情報からダミー画素劣化情報を生成し、ダミー画素劣化情報分類部４２０に供給する。そして、ダミー画素劣化情報分類部４２０は、信号線１５９を介して供給されるモード情報（エージングモードを示す）を用いて、ダミー画素劣化情報生成部４１０から供給されたダミー画素劣化情報は不要であると判定する。このダミー画素劣化情報分類部４２０は、ダミー画素劣化情報を定電流劣化情報保持部４３０および駆動電流劣化情報保持部４４０に保持しないで、このダミー画素劣化情報を破棄する。そして、次の期間が開始される。
なお、期間Ｔ２乃至Ｔ４における動作は、期間Ｔ１と同様であるため、説明を省略する。
そして、期間Ｔ５においては、ダミー画素発光モード決定部１５０がモードを定電流モードに決定し、ダミー画素回路は、定電流線５９８から供給される定電流に基づいて発光する。すなわち、ダミー画素回路（＃１）は、初期状態の画素回路が階調値「２００」で発光する際に供給される電流量（階調値「２００」初期電流量）の定電流に基づいて発光する。また、ダミー画素回路（＃２）は、階調値「１５０」初期電流量の定電流で発光し、ダミー画素回路（＃３）は、階調値「１００」初期電流量の定電流で発光する。そして、輝度センサは、ダミー画素輝度情報をダミー画素劣化情報生成部４１０に供給する。続いて、ダミー画素劣化情報生成部４１０は、供給されたダミー画素輝度情報からダミー画素劣化情報を生成し、ダミー画素劣化情報分類部４２０に供給する。そして、ダミー画素劣化情報分類部４２０は、モード情報（定電流モードを示す）を用いて判定し、ダミー画素劣化情報生成部４１０から供給されたダミー画素劣化情報を定電流劣化情報として定電流劣化情報保持部４３０に供給する。
続く期間Ｔ６においては、ダミー画素発光モード決定部１５０がモードを駆動電流モードに決定し、ダミー画素回路は、データ線（ＤＴＬ）１７０から供給されるデータ信号に基づいて発光する。なお、この発光した後の期間Ｔ５における動作は、ダミー画素劣化情報がダミー画素劣化情報分類部４２０に供給されるまで、エージングモードと同様のものであるため、ここでの説明を省略する。そして、ダミー画素劣化情報分類部４２０は、モード情報（駆動電流モードを示す）を用いて判定し、ダミー画素劣化情報生成部４１０から供給されたダミー画素劣化情報を駆動電流劣化情報として駆動電流劣化情報保持部４４０に供給する。
このようにして、定電流劣化情報保持部４３０には定電流劣化情報が保持され、駆動電流劣化情報保持部４４０には駆動電流劣化情報が保持される.
なお、この図１８では、１つのサイクルにおけるエージングモードの回数を４回として説明したが、本発明はこれに限定されるものではない。駆動電流で発光させる回数と比較して、定電流で発光させる回数が少ないほど、発光素子５４０の定電流による劣化を減少させることができる。このため、エージングモードの回数は多いほど望ましい。
また、エージングモードと駆動電流モードとは、ダミー画素回路を発光させるための動作が同一のものであるため、エージングモードの代わりに駆動電流モードを繰り返す場合なども考えられる。
［変換効率劣化特性および電流量減少特性の一例］
図１９は、本発明の第１の実施の形態において変換効率劣化特性生成部４５０および電流量減少特性生成部４８０により生成される変換効率劣化特性および電流量減少特性の一例を模式的に示す図である。この図１５では、縦軸をダミー画素回路の劣化量を示す軸とし、横軸を劣化に要する時間を示す軸とする変換効率劣化特性および電流量減少特性が示されている。
図１９（ａ）には、変換効率劣化特性生成部４５０により生成される変換効率劣化特性を模式的に示すグラフが示されている。このグラフには、定電流劣化情報保持部４３０から供給された定電流劣化情報を示す測定劣化特性４５１乃至４５３が太い破線で示され、この測定劣化特性４５１乃至４５３から生成される変換効率劣化特性４６１乃至４６３が細い破線で示されている。
測定劣化特性４５１乃至４５３は、定電流劣化情報により示されるダミー画素回路の劣化の特性を模式的に示す特性である。図１８において示すように、定電流劣化特性は、所定の間隔で取得される。そのため、変換効率劣化特性生成部４５０は、この所定の間隔に基づいて定電流劣化情報が示す劣化量をプロットする。この図１９（ａ）では、このプロットした結果を、測定劣化特性４５１乃至４５３として示している。
変換効率劣化特性４６１乃至４６３は、測定劣化特性４５１乃至４５３に基づいて生成される変換効率劣化特性を模式的に示す特性である。この変換効率劣化特性４６１乃至４６３は、例えば、測定劣化特性４５１乃至４５３を用いて近似曲線を作成することにより生成される。
ここで、変換効率と定電流との間の関係について説明する。
定電流を供給して発光素子５４０を発光させる場合には、劣化した発光素子５４０に供給される電流量は、初期状態の発光素子５４０に供給される電流量と同一である。発光素子５４０の発光における輝度は、図８の式３において説明したように、発光素子５４０の変換効率（式４の変換効率Ａ）と、発光素子５４０に供給される電流（式４の駆動電流Ｓ２）によって輝度の大きさが決まる。すなわち、駆動電流の代わりに定電流を発光素子５４０に供給して輝度を測る（式３の駆動電流Ｓ２に相当する値を一定にして輝度を測る）ことにより、変換効率の劣化を測定することができる。例えば、この本発明の第１の実施の形態では、ダミー画素輝度情報とダミー画素回路５００の初期状態における輝度とを比較した値がダミー画素劣化情報であるため、定電流劣化情報が変換効率の劣化を示す値となる。
このように、変換効率劣化特性生成部４５０によって、定電流モードにおけるダミー画素回路の輝度から変換効率劣化特性が生成される。
図１９（ｂ）には、電流量減少特性生成部４８０により生成される電流量減少特性を模式的に示すグラフが示されている。このグラフには、駆動電流劣化情報と定電流劣化情報とを用いて算出される算出電流量減少特性４８１乃至４８３が太い破線で示され、この算出電流量減少特性４８１乃至４８３から生成される電流量減少特性４９１乃至４９３が細い破線で示されている。
算出電流量減少特性４８１乃至４８３は、電流量減少量算出部４７０において駆動電流劣化情報と定電流劣化情報とにより算出された電流量減少量より生成される電流量減少特性を模式的に示す特性である。
電流量減少特性４９１乃至４９３は、算出電流量減少特性４８１乃至４８３に基づいて生成される電流量減少特性を模式的に示す特性である。この電流量減少特性４９１乃至４９３は、例えば、算出電流量減少特性４８１乃至４８３を用いて近似曲線を生成することにより生成される。
ここで、この算出電流量減少特性４８１乃至４８３の算出について説明する。
定電流劣化情報保持部４３０から供給される定電流劣化情報は、図１９（ａ）において説明したように、発光素子５４０の変換効率の劣化を示す。一方、駆動電流劣化情報は、画素回路全体の劣化（変換効率劣化および電流量減少による劣化）を示す。そのため、駆動電流劣化情報と定電流劣化情報とを比較することにより、電流量減少特性を算出するための電流量減少量を算出することができる。
このように、劣化特性供給部４００を備えることによって、変換効率劣化特性と電流量減少特性を生成することができる。
なお、この図１９では、ダミー画素劣化情報を用いて変換効率劣化特性および電流量減少特性を生成する例について説明したが、本発明はこれに限定されるものではない。本発明は、定電流を用いて測定した輝度と、駆動電流を用いて測定した輝度とから変換効率劣化特性と電流量減少特性を生成するものであればよい。例えば、定電流の輝度および定電流の電流量から図８の式３を用いて（輝度が輝度値Ｌ、定電流が駆動電流Ｓ２）、変換効率Ａを算出する。そして、算出された変換効率Ａ、駆動電流の輝度および初期状態の駆動電流の電流量から図８の式４を用いて、電流量減少量を算出する。このようにして算出された変換効率および電流量減少量を用いて変換効率劣化特性および電流量減少特性を生成することもできる。
［電流量減少情報の生成例］
図２０は、本発明の第１の実施の形態における電流量減少情報更新部２４１による電流量減少情報の生成例を示す概念図である。
この図２０では、電流量減少情報の更新が４回行われたことを想定して説明する。また、この図２０では、１分間の発光が４回行われたことを想定する。なお、この図２０では、１回目の更新は階調値が「１００」の映像信号により更新され、２回目の更新は階調値が「２００」の映像信号により更新されるものとする。そして、３回目の更新は階調値が「１５０」の映像信号により更新され、４回目の更新は階調値が「２００」の映像信号により更新されるものとする。
図２０（ａ）には、４回の更新の過程を模式的に示すグラフが示されている。この図２０（ａ）には、横軸を時間を示す軸とし、縦軸を駆動電流減少量を示す軸として、電流量減少特性４９１乃至４９３が破線で示され、加算対象値２８５乃至２８７が実線で示されている。また、この図２０（ａ）には、電流量減少情報の各更新における期間を示す発光期間Ｔ３１乃至Ｔ３４と、１回乃至４回の発光による画素回路の電流量減少量を示す駆動電流減少量Ｄ１乃至Ｄ４が示されている。
電流量減少特性４９１乃至４９３は、電流量減少特性保持部４９０から供給された電流量減少特性である。
加算対象値２８５乃至２８７は、電流量減少情報更新部２４１により更新ごとに算出された新たな電流量減少量である。この加算対象値２８５乃至２８７は、電流量減少情報の各更新における期間（発光期間Ｔ３１乃至Ｔ３４）と、それまでの画素回路の電流量減少量（初期状態および駆動電流減少量Ｄ１乃至Ｄ３）と、電流量減少特性４９１乃至４９３とを用いて算出される。
ここで、この加算対象値２８５乃至２８７の算出について、１回目の電流量減少情報の更新から順に説明する。
まず、１回目の１分間では、階調値が「１００」の映像信号が供給される。そこで、電流量減少情報更新部２４１は、この階調値「１００」の映像信号、減少量特性（階調値１００）４９１、発光期間（１）Ｔ３１および駆動電流減少情報（無劣化を示す）に基づいて、加算対象値（１）２８５を算出する。この発光期間（１）Ｔ３１における発光の前では、画素回路は初期状態であるため、駆動電流減少量の値は「０」である。そこで、この１回目の１分間の間の劣化（加算対象値（１）２８５）を、電流量減少量特性（階調値１００）４９１において駆動電流減少量「０」から発光期間（１）Ｔ３１ほど劣化の時間を進ませることにより算出する。なお、この１回目の１分間の終了後における画素回路の電流量減少量は、加算対象値（１）２８５が示す電流量減少量である駆動電流減少量（１）Ｄ１である。１回目の電流量減少情報の更新では、電流量減少情報が、初期状態を示す情報からこの駆動電流減少量（１）Ｄ１を示す情報に更新される。
続いて、２回目の１分間では、階調値が「２００」の映像信号が供給される。そこで、電流量減少情報更新部２４１は、この映像信号、電流量減少量特性（階調値２００）４９３、発光期間（２）Ｔ３２および駆動電流減少量（１）Ｄ１に基づいて、加算対象値（２）２８６を算出する。この発光期間（２）Ｔ３２における発光の前では、画素回路の駆動電流減少量の値は、駆動電流減少量（１）Ｄ１を示す値である。そこで、２回目の１分間の間の劣化（加算対象値（２）２８６）を、電流量減少量特性（階調値２００）４９３において、駆動電流減少量（１）Ｄ１ほど劣化するのに要する時間から発光期間（２）Ｔ３２ほど劣化の時間を進ませることにより算出する。なお、この２回目の１分間の終了後における画素回路の電流量減少量は、駆動電流減少量（１）Ｄ１に加算対象値（１）２８５が示す電流量減少量が加算された値である駆動電流減少量（２）Ｄ２である。２回目の電流量減少情報の更新では、電流量減少情報が、駆動電流減少量（１）Ｄ１を示す情報からこの駆動電流減少量（２）Ｄ２を示す情報に更新される。
続く３回目および４回目の１分間でも、２回目の１分間と同様にして、加算対象値（３）２８６および加算対象値（４）２８７が算出され、そして、電流量減少情報が生成される。
図２０（ｂ）には、駆動電流減少量（４）Ｄ４に基づいて電流量減少情報（４）Ｔ４１を生成する例が示されている。
ここでは、電流量減少情報保持部２４２に保持される電流量減少情報が、階調値「１５０」の映像信号が画素回路に供給された場合における発光時間であることを想定して説明する。
この図２０（ｂ）には、横軸を時間を示す軸とし、縦軸を駆動電流減少量を示す軸として、電流量減少特性（階調値１００）４９２が破線で示され、加算結果値２８９が実線で示されている。また、この図２０（ｂ）には、４回目の電流量減少情報の更新の際に電流量減少情報として保持される電流量減少情報が電流量減少情報（４）Ｔ４１として模式的に示されている。
加算結果値２８９は、駆動電流減少量（４）Ｄ４と、階調値「１５０」の映像信号による発光期間（電流量減少情報（４）Ｔ４１）との相関を示す。すなわち、この加算結果値２８９は、加算対象値（１）２８５乃至（４）至２８７が示す駆動電流減少量を全て加算した値と、階調値「１５０」の映像信号による発光期間との相関を示す。この加算結果値２８９より算出された電流量減少情報（４）Ｔ４１が電流流減少情報として、電流量減少情報保持部２４２に保持される
このように、各期間の駆動電流の減少量を加算することによって、駆動電流減少量および電流量減少情報が生成される。
なお、この図２０では、説明の便宜上、駆動電流減少量（４）Ｄ４を算出してから電流量減少情報（４）Ｔ４１を算出する例について説明した。しかしながら、電流量減少情報更新部２４１は、駆動電流減少量を一度算出する必要はない。本発明の第１の実施の形態では、電流量減少情報更新部２４１は、加算対象値を階調値「１５０」の発光時間に換算し、その発光時間を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成することを想定してもよい。
なお、この図２０では、電流量減少特性４９１乃至４９３を用いる例について説明したが、多くのダミー画素回路を用いて多くの階調値における劣化を測定することにより、輝度劣化情報の精度（正確性）を向上させることができる。また、電流量減少特性保持部４９０から電流量減少特性が供給されない階調値については、供給された電流量減少特性から予測の電流量減少特性を生成するようにすることもできる。
なお、変換効率劣化情報更新部２２１が生成する変換効率劣化情報については、図２０において示した生成例と略同様である。図２０において示すグラフを、横軸を時間を示す軸とし、縦軸を変換効率劣化量を示す軸とし、曲線を各階調の変換効率劣化に関する特性とすることにより、変換効率劣化情報は説明できるため、ここでの説明を省略する。
［電流量減少補正パターンの生成例］
図２１は、本発明の第１の実施の形態における電流量減少補正値算出部２５３による電流量減少補正パターンの生成例を示す図である。この図２１では、電流量減少情報保持部２４２に保持されている電流量減少情報に基づいて電流量減少補正パターン保持部２５４の電流量減少パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置１００に備えられている画素回路を、１乃至ｔにより識別するものとする。
電流量減少情報（ｎ−１）２４３は、電流量減少情報保持部２４２に保持されている電流量減少情報である。図２１に示す例では、電流量減少情報として、ｎ−１（ｎは２以上の整数）回目の１分間の間の表示に基づいて電流量減少情報保持部２４２に保持される電流量減少情報を示す。この電流量減少情報（ｎ−１）は、ｎ回目の１分間の間の表示を補正する電流量減少補正パターン（ｎ）を生成するために用いられる。この電流量減少情報（ｎ−１）２４３における左側のカラム（画素番号２４４）には、画面を構成する画素回路の番号である画素番号「１」、「２」、「ｉ」および「ｔ」が示されている。また、電流量減少情報（ｎ−１）２４３における右側のカラム（減少情報２４５）には、画素番号の画素回路に関する電流量減少情報（減少情報）が示されている。ここで、画素番号２４４「ｉ」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号２４４「１」、「２」および「ｔ」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号２４４「ｉ」に対応する電流量減少情報として、「１６０」時間が保持され、画素番号２４４「１」、「２」および「ｔ」に対応する電流量減少情報として、「１００」時間が保持されているものとする。
また、電流量減少情報（ｎ−１）２４３に保持されている減少情報２４５（点線５５３内に示す）は、電流量減少情報更新部２４１により更新されて対象電流量減少値生成部２５２に取得される。
このような電流量減少情報（ｎ−１）２４３が電流量減少情報保持部２４２に保持されている場合において、電流量減少補正パターン生成部２５０は、ｎ回目の電流量減少補正パターンの更新を行う。
まず、対象電流量減少値生成部２５２によって、補正対象となる画素回路に関する電流量減少情報が取得され、劣化特性供給部４００から取得した電流量減少特性を用いてその補正対象の画素回路の電流量減少量が算出される。そして、その算出された電流量減少量が対象電流量減少値として電流量減少補正値算出部２５３に供給される。
ここで、一例として、画素番号２４４「１」の対象電流量減少値が電流量減少補正値算出部２５３に供給される過程について説明する。まず、対象電流量減少値生成部２５２によって、画素番号２４４「１」の減少情報２４５「１００」時間が取得され、電流量減少特性を用いて駆動電流減少量（ここでは、「ｊ」とする）が算出される。そして、この算出された駆動電流減少量「ｊ」が対象電流量減少値として電流量減少補正値算出部２５３に供給される。
その後、電流量減少補正値算出部２５３によって、画素回路ごとの電流量減少補正値が生成される。例えば、対象電流量減少値生成部２５２から対象電流量減少値として「ｊ」が供給された場合には、電流量減少補正値として「ｊ」が生成される。
次に、電流量減少補正値算出部２５３によって生成された画素回路ごとの電流量減少補正値により構成される電流量減少補正パターンについて説明する。
電流量減少補正パターン（ｎ）２５５は、電流量減少補正値算出部２５３により生成される電流量減少パターンを模式的に表すものである。図２１に示す例では、電流量減少補正値算出部２５３により生成された画素回路ごとの電流量減少補正値を、表示画面を構成する画素の配置に合わせて配置した場合における電流量減少補正パターンを模式的に表す。具体的には、電流量減少補正パターン（ｎ）２５５は、電流量減少情報（ｎ−１）に基づいて生成された電流量減少補正値により構成される補正パターンの一例である。また、この電流量減少補正パターン（ｎ）２５５は、更新がｎ回目の電流量減少補正パターンであり、ｎ回目の１分間の間に表示される各フレームに関する映像信号を補正するための電流量減少補正パターンである。
この電流量減少補正パターン（ｎ）２５５における電流量減少補正値Ｃ１は、電流量減少情報（ｎ−１）２４３において示した画素番号２４４「１」に対応する画素回路を補正するための電流量減少補正値である。また、電流量減少補正パターン（ｎ）２５５における電流量減少補正値Ｃ１の位置は、画素番号２４４「１」に対応する画素回路の表示画面における位置に対応する。また、電流量減少補正値Ｃ２、ＣｉおよびＣｔも電流量減少補正値Ｃ１と同様に、電流量減少情報（ｎ−１）２４３において示した画素番号２、iおよびｔに対応する画素回路に供給される映像信号を補正するための電流量減少補正値である。また、電流量減少補正パターン（ｎ）２５５における電流量減少補正値Ｃ２、ＣｉおよびＣｔの位置は、画素番号２４４「２」、「ｉ」および「ｔ」に対応する画素回路の表示画面における位置に対応する。
また、この電流量減少補正パターン（ｎ）２５５における画素領域２５６乃至２５９は、画素領域２５６乃至２５９以外の画素回路よりも映像信号の階調値を大きくする電流量減少補正値が配置されている領域を表している。また、画素領域２５６乃至２５９以外の画素回路は、映像信号の階調値を僅かに大きくする電流量減少補正値が配置されている領域を表している。すなわち、画素領域２５６乃至２５９は劣化の大きい画素回路に関する電流量減少補正値が配置されている領域を示し、画素領域２５６乃至２５９以外の画素回路は、劣化の小さい画素回路に関する電流量減少補正値が配置されている領域を示す。
このように、電流量減少補正値算出部２５３によって、画素回路ごとの駆動電流減少量の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための電流量減少補正値が生成される。そして、この電流量減少補正値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
［変換効率劣化補正パターンの生成例］
図２２は、本発明の第１の実施の形態における変換効率劣化補正値算出部２３３による変換効率劣化補正パターンの生成例を示す図である。この図では、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報に基づいて変換効率劣化補正パターン保持部２３４の変換効率劣化補正パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置１００に備えられている画素回路を、１乃至ｔにより識別するものとする。
変換効率劣化情報（ｎ−１）２２３は、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報である。図２２に示す例では、変換効率劣化情報として、ｎ−１（ｎは２以上の整数）回目の１分間の間の表示に基づいて変換効率劣化情報保持部２２２に保持される変換効率劣化情報を示す。この変換効率劣化情報（ｎ−１）は、ｎ回目の１分間の間の表示を補正する変換効率劣化補正パターン（ｎ）２３５を生成するために用いられる。この変換効率劣化情報（ｎ−１）２２３における左側のカラム（画素番号２２４）には、画面を構成する画素回路の番号である画素番号「１」、「２」、「ｉ」および「ｔ」が示されている。
また、変換効率劣化情報（ｎ−１）２２３における右側のカラム（劣化情報２２５）には、画素番号の画素回路に関する変換効率劣化情報（劣化情報）が示されている。ここで、画素番号２２４「ｉ」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号２２４「１」、「２」および「ｔ」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号２２４「ｉ」に対応する変換効率劣化情報として、「１６０」時間が保持され、画素番号２２４「１」、「２」および「ｔ」に対応する変換効率劣化情報として、「１００」時間が保持されているものとする。
また、変換効率劣化情報（ｎ−１）２２３に保持されている劣化情報２２５（点線５５３内に示す）は、変換効率劣化情報更新部２２１により更新されて対象変換効率値生成部２３２に取得される。
このような変換効率劣化情報（ｎ−１）２２３が変換効率劣化情報保持部２２２に保持されている場合において、変換効率劣化補正パターン生成部２３０は、ｎ回目の変換効率劣化補正パターンの更新を行う。
まず、対象変換効率値生成部２３２によって、補正対象となる画素回路に関する変換効率劣化情報が取得され、この取得された変換効率劣化情報に基づいて、対象変換効率値が変換効率劣化補正値算出部２３３に供給される。ここで、一例として、画素番号２２４「１」の対象変換効率値が変換効率劣化補正値算出部２３３に供給される過程について説明する。まず、対象変換効率値生成部２３２によって、画素番号２２４「１」の劣化情報２２５の「１００」時間が取得され、劣化特性供給部４００から供給された変換効率劣化特性を用いて効率係数（ここでは、「ｈ」とする）が算出される。そして、この算出された効率係数「ｈ」が対象変換効率値として変換効率劣化補正値算出部２３３に供給される。
その後、変換効率劣化補正値算出部２３３によって、基準変換効率値と対象変換効率値とに基づいて画素回路ごとの変換効率劣化補正値が生成される。例えば、基準変換効率値供給部２３１から基準変換効率値として「ｇ」が供給されている場合には、変換効率劣化補正値として「ｈ／ｇ」が生成される。
次に、変換効率劣化補正値算出部２３３によって生成された画素回路ごとの変換効率劣化補正値により構成される変換効率劣化補正パターンについて説明する。
変換効率劣化補正パターン（ｎ）２３５は、変換効率劣化補正値算出部２３３により生成される変換効率劣化補正パターンを模式的に表すものである。図２２に示す例では、変換効率劣化補正値算出部２３３により生成された画素回路ごとの変換効率劣化補正値を、表示画面を構成する画素の配置に合わせて配置した場合における変換効率劣化補正パターンを模式的に表す。具体的には、変換効率劣化補正パターン（ｎ）２３５は、変換効率劣化情報（ｎ−１）に基づいて生成された変換効率劣化補正値により構成される補正パターンの一例である。また、この変換効率劣化補正パターン（ｎ）２３５は、更新がｎ回目の変換効率劣化補正パターンであり、ｎ回目の１分間の間に表示される各フレームに関する映像信号を補正するための変換効率劣化補正パターンである。
この変換効率劣化補正パターン（ｎ）２３５における変換効率劣化補正値Ｃ１は、変換効率劣化情報（ｎ−１）２２３において示した画素番号２２４「１」に対応する画素回路を補正するための変換効率劣化補正値である。また、変換効率劣化補正パターン（ｎ）２３５における変換効率劣化補正値Ｃ１の位置は、画素番号２２４「１」に対応する画素回路の表示画面における位置に対応する。また、変換効率劣化補正値Ｃ２、ＣｉおよびＣｔも変換効率劣化補正値Ｃ１と同様に、変換効率劣化情報（ｎ−１）２２３において示した画素番号２、ｉおよびｔに対応する画素回路に供給される映像信号を補正するための変換効率劣化補正値である。また、変換効率劣化補正パターン（ｎ）２３５における変換効率劣化補正値Ｃ２、ＣｉおよびＣｔの位置は、画素番号２２４「２」、「ｉ」および「ｔ」に対応する画素回路の表示画面における位置に対応する。
また、この変換効率劣化補正パターン（ｎ）２３５における画素領域２３６乃至２３９は、画素領域２３６乃至２３９以外の画素回路よりも映像信号の階調値を大きくする変換効率劣化補正値が配置されている領域を表している。また、画素領域２３６乃至２３９以外の画素回路は、映像信号の階調値を僅かに大きくする変換効率劣化補正値が配置されている領域を表している。すなわち、画素領域２３６乃至２３９は、劣化の大きい画素回路に関する変換効率劣化補正値が配置されている領域を示し、画素領域２３６乃至２３９以外の画素回路は、劣化の小さい画素回路に関する変換効率劣化補正値が配置されている領域を示す。
このように、変換効率劣化補正値算出部２３３によって、画素回路ごとの変換効率の劣化の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための変換効率劣化補正値が生成される。そして、この変換効率劣化補正値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
［補正された映像信号の画素特性曲線例］
図２３は、本発明の第１の実施の形態における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。この図２３において示すグラフでは、図８と同様に、横軸を焼き付き補正部２００に入力される映像信号の階調の値（入力階調値）を示す軸とし、縦軸を画素回路６００における発光の輝度の値（輝度値）を示す軸とする画素特性曲線を示す。また、入力階調値についても、図８と同様のものとする。
図２３（ａ）には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
基準画素特性２６３は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。この基準画素特性２６３は、図８において示した画素特性（初期）８１０と同じ特性のものであるため、ここでの説明を省略する。
補正対象画素特性２６４は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。この補正対象画素特性２６４は、発光素子６４０における駆動電流を輝度に変換する効率の劣化（変換効率劣化）が生じるため、基準画素特性２６３よりも曲線の傾きが緩やかになっている。また、この補正対象画素特性２６４は、基準画素特性２６３と比較して、階調値を示す横軸方向に駆動電流量減少成分Ｒ２の量だけシフトしている。この補正対象画素特性２６４および駆動電流量減少成分Ｒ２は、図８において示した画素特性（補正対象）８２０および駆動電流量減少成分Ｒ１と同様であるため、ここでの説明を省略する。
図２３（ｂ）には、変換効率劣化補正演算部２６１による変換効率劣化の補正内容を示す画素特性が、変換効率補正内容曲線２６５として示されている。
変換効率補正内容曲線２６５は、補正対象画素特性２６４に示す画素特性を備える画素回路に供給される映像信号における変換効率劣化の補正内容を示す画素特性である。この変換効率補正内容曲線２６５は、補正対象画素特性２６４の傾きを、基準画素特性２６３の傾きに略一致させたような画素特性になっている。また、この変換効率補正内容曲線２６５は、傾きは基準画素特性２６３と同一だが、階調値を示す横軸方向に駆動電流量減少成分Ｒ２だけシフトしている画素特性になっている。
このように、変換効率劣化補正演算部２６１による補正は、画素特性の傾きの補正に相当する補正となる。
図２３（ｃ）には、変換効率劣化補正演算部２６１による補正の後における、電流量減少補正演算部２６２による駆動電流減少量の補正内容が示されている。ここでは、画素特性の傾きの補正に相当する補正の後に変換効率補正内容曲線２６５の駆動電流量減少成分Ｒ２だけシフトさせることによって、入力階調値に対する画素特性は基準画素特性２６３と同一になることが示されている。
ここで、本発明の第１の実施の形態における変換効率劣化補正演算部２６１および電流量減少補正演算部２６２による補正内容について説明する。変換効率劣化補正演算部２６１および電流量減少補正演算部２６２による補正は、次の式７に示す階調の変更により行われる。
Ｓout＝（ΔＡ）−１／２×Ｓin＋ΔＳ ・・・式７
ここで、ＳoutおよびＳinは、図８（ｂ）において示したものと同様のものであるため、ここでの説明を省略する。また、ΔＡは、補正対象画素特性２６４を示す補正対象画素回路の効率係数（Ａｄ）を分子とし、基準画素特性２６３を示す初期状態の画素回路の効率係数（Ａ）を分母とした変換効率の比を示す分数の値（Ａｄ／Ａ＝ΔＡ）である。すなわち、このΔＡは、変換効率劣化補正値算出部２３３が生成する変換効率劣化値（変換効率劣化補正値）である。
また、ΔＳは、補正対象画素特性２６４を示す補正対象画素回路の駆動電流量減少成分Ｒ２として示している駆動電流減少量である。すなわち、このΔＳは、電流量減少補正値算出部２５３が生成する電流量減少補正値である。
この式７を用いた演算により補正をすることによって、焼き付き補正部２００は、変換効率劣化および駆動電流減少量についてそれぞれ独立して補正を行い、初期の画素回路の画素特性に合わせた補正を精度良く行うことができる。
このように、本発明の第１の実施の形態によれば、どの入力階調値に対しても画素特性が基準画素の画素特性と同一になるように映像信号を補正することができる。
なお、ここでは、式７を計算することによって映像信号の階調値を変更する例について説明したが、本発明はこれに限定するものではない。変換効率の劣化に関する情報および駆動電流量の減少に関する情報の２つの要素を用いて他の演算方法により焼き付きを補正するようにしてもよい。
［補正後の表示例］
図２４は、本発明の第１の実施の形態における映像信号の補正の効果を示す概念図である。ここでは、図９において示した変換効率の劣化の補正のみを行う場合における補正の効果との違いについて説明する。
図２４（ａ）には、本発明の第１の実施の形態において、高階調の映像信号が供給される場合における補正の効果が示されている。この図２４（ａ）における表示画面２７１は図９における表示画面８３１と、焼き付き表示領域２７２は焼き付き表示領域８３２と、表示画面２７３は表示画面８３３と、焼き付き表示領域２７４は焼き付き表示領域８３４と同様のものを表している。従って、各表示の詳細な説明は省略する。
この図２４（ａ）には、図９（ａ）と同様に、高階調の映像信号を補正する場合には、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように補正された様子が示されている。
図２４（ｂ）には、本発明の第１の実施の形態において、低階調の映像信号が供給される場合における補正の効果が示されている。この図２４（ｂ）における表示画面２７５は図９における表示画面８３５と、焼き付き表示領域２７６は焼き付き表示領域８３６と、表示画面２７７は表示画面８３７と同様のものを表している。従って、各表示の詳細な説明は省略する。
焼き付き表示領域２７８は、図９における焼き付き表示領域８３８と同様に、表示画面８３７において焼き付きが生じた画素回路の位置に相当する領域を表している。しかし、この焼き付き表示領域２７８は、焼き付き表示領域８３８とは異なり、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正され、ほとんど劣化していない画素回路による発光の輝度と同一になった様子が示されている。
このように、劣化した画素回路による発光の輝度が、初期状態の画素回路による発光の輝度となるように精度よく補正されることによって、焼き付きを精度よく解消することができる。
［焼き付き補正部の動作例］
次に、本発明の第１の実施の形態における焼き付き補正部２００の動作について図面を参照して説明する。
図２５は、本発明の第１の実施の形態における劣化特性供給部４００の劣化特性生成処理手順例を示すフローチャートである。
まず、ダミー画素劣化情報生成部４１０、ダミー画素劣化情報分類部４２０、定電流劣化情報保持部４３０および駆動電流劣化情報保持部４４０により、定電流劣化情報および駆動電流劣化情報が保持されるダミー画素劣化情報保持処理が行われる（ステップＳ９１０）。なお、ステップＳ９１０については、図２６を参照して説明する。
次に、新たな定電流劣化情報および駆動電流劣化情報が定電流劣化情報保持部４３０および駆動電流劣化情報保持部４４０に保持されたか否かが、変換効率劣化特性生成部４５０および電流量減少量算出部４７０により判断される(ステップＳ９０１)。そして、新たな劣化情報が保持されたと判断された場合には(ステップＳ９０１)、定電流劣化情報を用いて、変換効率劣化特性生成処理が行われる（ステップＳ９２０）。そして、ステップＳ９２０に続いて、定電流劣化情報および駆動電流劣化情報を用いて、電流量減少特性生成処理が行われる（ステップＳ９３０）。なお、ステップＳ９２０については図２７を参照して説明し、ステップＳ９３０については図２８を参照して説明する。なお、ステップＳ９２０は特許請求の範囲に記載の変換効率劣化特性生成手順の一例である。また、ステップＳ９３０は特許請求の範囲に記載の電流量減少特性生成手順の一例である。
一方、新たな劣化情報が保持されていないと判断された場合には（ステップＳ９０１）、新たな劣化特性を生成しないで劣化特性生成処理手順は終了する。
なお、この図２５では、ステップＳ９２０をステップＳ９３０より先に処理するフローチャートを示したが、このステップＳ９２０およびステップＳ９３０は、順序は関係なく、どちらが先であってもかまわない。
図２６は、本発明の第１の実施の形態におけるダミー画素劣化情報保持処理（ステップＳ９１０）の処理手順例を示すフローチャートである。
まず、輝度センサ３１２により生成されたダミー画素輝度情報が、ダミー画素劣化情報生成部４１０により取得される（ステップＳ９１１）。続いて、その取得したダミー画素輝度情報からダミー画素劣化情報がダミー画素劣化情報生成部４１０により生成される（ステップＳ９１２）。
次に、ダミー画素発光モード決定部１５０より供給されるモード情報が、ダミー画素劣化情報分類部４２０により取得される（ステップＳ９１３）。その後、その取得されたモード情報に基づいて、ダミー画素劣化情報が駆動電流モードにおける発光に関するダミー画素劣化情報であるか否かが、ダミー画素劣化情報分類部４２０により判断される（ステップＳ９１４）。そして、駆動電流モードにおける発光に関するダミー画素劣化情報であると判断された場合には（ステップＳ９１４）、そのダミー画素劣化情報が駆動電流劣化情報として駆動電流劣化情報保持部４４０に保持される（ステップＳ９１５）。その後、ステップＳ９１８に進む。
一方、駆動電流モードのダミー画素劣化情報で無いと判断された場合には（ステップＳ９１４）、そのダミー画素劣化情報が定電流モードのダミー画素劣化情報であるか否かが、ダミー画素劣化情報分類部４２０により判断される（ステップＳ９１６）。そして、定電流モードのダミー画素劣化情報であると判断された場合には（ステップＳ９１６）、そのダミー画素劣化情報が定電流劣化情報として定電流劣化情報保持部４３０に保持される（ステップＳ９１７）。その後、ステップＳ９１８に進む。
一方、定電流モードのダミー画素劣化情報でないと判断された場合には（ステップＳ９１６）、全てのダミー画素回路のダミー画素輝度情報について取得され、保持部への保持が判断されたか否か判断される（ステップＳ９１８）。そして、全てのダミー画素回路のダミー画素輝度情報について取得されていないと判断された場合には（ステップＳ９１８）、ステップＳ９１１に戻り、未だ取得されていないダミー画素輝度情報の保持処理が行われる。
一方、全てのダミー画素回路のダミー画素輝度情報について取得された場合には（ステップＳ９１８）、劣化特性供給部４００によるダミー画素劣化情報保持処理は終了する。
図２７は、本発明の第１の実施の形態における変換効率劣化特性生成処理（ステップＳ９２０）の処理手順例を示すフローチャートである。
まず、定電流劣化情報保持部４３０に保持されている定電流劣化情報が、変換効率劣化特性生成部４５０により取得される（ステップＳ９２１）。次に、その取得された定電流劣化情報に基づいて、変換効率劣化特性が生成される（ステップＳ９２２）。その後、その生成された変換効率劣化特性が、変換効率劣化特性保持部４６０により保持される（ステップＳ９２３）。
続いて、生成予定の全ての変換効率劣化特性が生成されたか否かが判断される（ステップＳ９２４）。そして、生成予定の全ての変換効率劣化特性が生成されていないと判断された場合には（ステップＳ９２４）、ステップＳ９２１に戻る。
一方、生成予定の全ての変換効率劣化特性が生成されたと判断された場合には（ステップＳ９２４）、劣化特性供給部４００による変換効率劣化特性の生成処理手順は終了する。
図２８は、本発明の第１の実施の形態における電流量減少特性生成処理（ステップＳ９３０）の処理手順例を示すフローチャートである。
まず、定電流劣化情報保持部４３０に保持されている定電流劣化情報が、電流量減少量算出部４７０により取得される（ステップＳ９３１）。次に、駆動電流劣化情報保持部４４０に保持されている駆動電流劣化情報が、電流量減少量算出部４７０により取得される（ステップＳ９３２）。
その後、その取得された定電流劣化情報および駆動電流劣化情報に基づいて、算出電流量減少量情報が電流量減少量算出部４７０により算出される（ステップＳ９３３）。続いて、算出された算出電流量減少情報に基づいて、電流量減少特性が電流量減少特性生成部４８０により生成される（ステップＳ９３４）。その後、その生成された電流量減少特性が、電流量減少特性保持部４９０により保持される（ステップＳ９３５）。
続いて、生成予定の全ての電流量減少特性が生成されたか否かが判断される（ステップＳ９３６）。そして、生成予定の全ての電流量減少特性が生成されていないと判断された場合には（ステップＳ９３６）、ステップＳ９３１に戻る。
一方、生成予定の全ての電流量減少特性が生成されたと判断された場合には（ステップＳ９３６）、劣化特性供給部４００による電流量減少特性の生成処理手順は終了する。
図２９は、本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理手順例を示すフローチャートである。
まず、劣化特性供給部４００により生成された変換効率劣化特性が変換効率劣化情報更新部２２１により取得される（ステップＳ９４１）。次に、補正演算部２６０により補正された映像信号が変換効率劣化情報更新部２２１に入力される（ステップＳ９４２）。次に、その映像信号に基づいて、変換効率劣化情報更新部２２１により、変換効率劣化情報が生成される（ステップＳ９４３）。そして、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報が更新される（ステップＳ９４４）。すなわち、変換効率劣化情報更新部２２１により生成された変換効率劣化情報を変換効率劣化情報保持部２２２に保持させることにより、変換効率劣化情報が更新される。
その後、表示画面を構成する全ての画素回路について変換効率劣化情報が更新されたか否かが判断される（ステップＳ９４５）。そして、全ての画素回路について更新されていないと判断された場合には、ステップＳ９４１に戻り、まだ変換効率劣化情報が更新されていない画素回路に関する変換効率劣化情報の更新処理が行われる。
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には（ステップＳ９４５）、変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理は終了する。
図３０は、本発明の第１の実施の形態における焼き付き補正部２００の電流量減少情報積算部２４０による電流量減少情報の更新処理手順例を示すフローチャートである。
まず、劣化特性供給部４００により生成された電流量減少特性が電流量減少情報更新部２４１により取得される（ステップＳ９５１）。次に、補正演算部２６０により補正された映像信号が電流量減少情報更新部２４１に入力される（ステップＳ９５２）。次に、その映像信号に基づいて、電流量減少情報更新部２４１により、電流量減少情報が生成される（ステップＳ９５３）。そして、電流量減少情報保持部２４２に保持されている電流量減少情報が更新される（ステップＳ９５４）。すなわち、電流量減少情報更新部２４１により生成された電流量減少情報を電流量減少情報保持部２４２に保持させることにより、電流量減少情報が更新される。
その後、表示画面を構成する全ての画素回路について電流量減少情報が更新されたか否かが判断される（ステップＳ９５５）。そして、全ての画素回路について更新されていないと判断された場合には、ステップＳ９５２に戻り、まだ電流量減少情報が更新されていない画素回路に関する電流量減少情報の更新処理が行われる。
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には（ステップＳ９５５）、電流量減少情報積算部２４０による電流量減少情報の更新処理は終了する。
図３１は、本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理手順例を示すフローチャートである。
まず、変換効率劣化特性が対象変換効率値生成部２３２により取得される（ステップＳ９６１）。
続いて、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報のうち、変換効率劣化補正値の生成対象の画素回路の変換効率劣化情報が対象変換効率値生成部２３２により取得される（ステップＳ９６２）。この変換効率劣化情報の取得時に、対象変換効率値生成部２３２により、取得された変換効率劣化情報から対象変換効率値が生成される。
次に、基準変換効率値と、対象変換効率値とに基づいて変換効率劣化補正値が変換効率劣化補正値算出部２３３により生成される（ステップＳ９６３）。そして、生成された変換効率劣化補正値が変換効率劣化補正パターン保持部２３４に保持される（ステップＳ９６４）。なお、ステップＳ９６３は、特許請求の範囲に記載の変換効率劣化値生成手順の一例である。
その後、表示画面を構成する全ての画素回路について変換効率劣化補正値が生成されたか否かが判断される（ステップＳ９６５）。そして、全ての画素回路については生成されていないと判断された場合には、ステップＳ９６２に戻り、まだ生成されていない変換効率劣化補正値の生成処理が行われる。
一方、表示画面を構成する全ての画素回路について変換効率劣化補正値が生成され、変換効率劣化補正パターンが保持されたと判断された場合には（ステップＳ９６５）、変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理は終了する。
図３２は、本発明の第１の実施の形態における焼き付き補正部２００の電流量減少補正パターン生成部２５０による電流量減少補正パターンの生成処理手順例を示すフローチャートである。
まず、電流量減少特性が対象電流量減少値生成部２５２により取得される（ステップＳ９７１）。
そして、電流量減少情報保持部２４２に保持されている電流量減少情報のうち、電流量減少補正値の生成対象の画素回路の電流量減少情報が対象電流量減少値生成部２５２により取得される（ステップＳ９７２）。この電流量減少情報の取得時に、対象電流量減少値生成部２５２により、取得された電流量減少情報から対象電流量減少値が生成される。
次に、電流量減少補正値算出部２５３により、対象電流量減少値に基づいて電流量減少補正値が生成される（ステップＳ９７３）。そして、生成された電流量減少補正値が電流量減少補正パターン保持部２５４により保持される（ステップＳ９７４）。なお、ステップＳ９７３は、特許請求の範囲に記載の電流量減少値生成手順の一例である。
その後、表示画面を構成する全ての画素回路について電流量減少補正値が生成されたか否かが判断される（ステップＳ９７５）。そして、全ての画素回路については生成されていないと判断された場合には、ステップＳ９７２に戻り、まだ電流量減少補正値が生成されていない画素回路の電流量減少補正値の生成処理が行われる。
一方、表示画面を構成する全ての画素回路について電流量減少補正値が生成され、電流量減少補正パターンが保持されたと判断された場合には（ステップＳ９７５）、電流量減少補正パターン生成部２５０による電流量減少補正パターンの生成処理は終了する。
図３３は、本発明の第１の実施の形態における焼き付き補正部２００の補正演算部２６０による映像信号の補正処理手順例を示すフローチャートである。この例では、１つのフレームに関する映像信号の補正処理の例を示す。
まず、変換効率劣化補正パターン保持部２３４に保持されている変換効率劣化補正パターンが変換効率劣化補正演算部２６１により取得される（ステップＳ９８１）。また、電流量減少補正パターン保持部２５４に保持されている電流量減少補正パターンが電流量減少補正演算部２６２により取得される（ステップＳ９８２）。
そして、信号線２０１を介して映像信号が変換効率劣化補正演算部２６１に入力される（ステップＳ９８３）。次に、変換効率劣化補正演算部２６１により、変換効率劣化補正パターンにおける変換効率劣化補正値を用いて、映像信号の補正が画素回路ごとに行われる（ステップＳ９８４）。その後、電流量減少補正演算部２６２により、電流量減少補正パターンにおける映像信号を表示させる画素回路の電流量劣化値を用いて、映像信号の補正が行われる（ステップＳ９８５）。そして、補正された映像信号が出力される（ステップＳ９８６）。なお、ステップＳ９８４およびステップＳ９８５は、特許請求の範囲に記載の補正手順の一例である。
その後、表示させる１つのフレームを構成する全ての映像信号が補正されたか否かが判断される（ステップＳ９８７）。そして、全ての画素回路について映像信号が補正されていないと判断された場合には、ステップＳ９８３に戻り、まだ補正されていない映像信号の補正処理が行われる。
一方、表示させる１つのフレームを構成する全ての画素回路に対する映像信号が補正された場合には（ステップＳ９８７）、補正演算部２６０による映像信号の補正処理は終了する。
このように、本発明の第１の実施の形態によれば、劣化した画素回路における発光の輝度が初期状態の画素回路における発光の輝度に一致するように、映像信号の階調値を精度よく変更することができる。このことにより、どのような階調値の映像信号に対しても精度よく焼き付きの補正することができる。
なお、第１の実施の形態においては初期状態の画素回路を基準にしたが、劣化した画素回路を基準にして焼き付きの補正を行う方法も考えられる。
［複数の画素を同一の階調値で発光させる例］
なお、ここまでは、１つのダミー画素回路に対して１つの輝度センサを設ける例について説明した。このように輝度検出ユニットを設けることにより、少ないダミー画素回路で多くの階調値における劣化を測定することができる。しかしながら、輝度センサの感度等の理由により、複数の画素を同一の階調値で発光させ、その発光による輝度を測定するほうが精度よく輝度を測定することができる。この複数の画素を同一の階調値で発光させる場合においては、複数の画素を用いるため、定電流線および定電流接続線（ＣＣＬ）が多くなることが考えられる。そこで、少ない本数の定電流線および定電流接続線（ＣＣＬ）を用いて複数の画素を同一の階調値で発光させる例について、図３４を参照して説明する。
図３４は、本発明の第１の実施の形態における、定電流線および定電流接続線（ＣＣＬ）に共通線を設けないで複数の画素を同一の階調値で発光させる例と、共通線を設けて複数の画素を同一の階調値で発光させる例とを示す図である。この図３４では、一例として、４つのダミー画素回路の発光を１つの輝度センサで測定することを想定して説明する。
図３４（ａ）には、定電流線および定電流接続線（ＣＣＬ）に共通線を設けないで複数の画素を同一の階調値で発光させる輝度検出ユニット３１４が示されている。この図３４（ａ）には、輝度検出ユニット３１４に接続される定電流線（定電流線３７０）として、４本の定電流線（定電流線３７１乃至３７４）が示されている。また、輝度検出ユニット３１４に接続される定電流接続線（定電流接続線（ＣＣＬ）３６０）として、２本の定電流接続線（定電流接続線（ＣＣＬ）３６４乃至３６５）が示されている。
このように、定電流線および定電流接続線に共通線を設けないことにより、複数の定電流線および定電流接続線が必要になる。
図３４（ｂ）には、定電流線および定電流接続線（ＣＣＬ）に共通線を設けて複数の画素を同一の階調値で発光させる輝度検出ユニット３１５が示されている。この図３５（ｂ）には、輝度検出ユニット３１５に接続される定電流線（定電流線３７０）として、１本の定電流線（定電流線３７５）が示されている。また、輝度検出ユニット３１５に接続される定電流接続線（定電流接続線（ＣＣＬ）３６０）として、１本の定電流接続線（定電流接続線（ＣＣＬ）３６６）が示されている。
このように、定電流線および定電流接続線に共通線を設けることにより、定電流線および定電流接続線の本数を減少させることができ、製造時における回路の形成を容易にすることができる。
［定電流線および定電流接続線（ＣＣＬ）のレイアウト例］
ここで、ダミー画素アレイ部３００における定電流線および定電流接続線（ＣＣＬ）のレイアウトの一例について、図３５を参照して説明する。
図３５は、本発明の第１の実施の形態におけるダミー画素回路、定電流接続トランジスタ、定電流線および定電流接続線（ＣＣＬ）のレイアウト例を模式的に示す図である。この図３５には、ダミー画素アレイ部３００においてダミー画素回路５００が位置する領域としてダミー画素領域５０１が示されている。また、定電流接続トランジスタ５９０、定電流線３７７乃至３７９および定電流接続線（ＣＣＬ）３６７が位置する領域として、配線領域５０２が示されている。
この図３５において示す配線領域５０２は、画素アレイ部１４０においては、画素回路６００乃至６０５が配置される領域である。同様に、ダミー画素領域５０１も、画素アレイ部１４０においては、画素回路６００乃至６０５が配置される領域である。
この図３５に示すように、ダミー画素領域５０１と配線領域５０２とを交互に配置することにより、ダミー画素回路は、画素アレイ部１４０における画素回路と同一のものにすることができる。
また、図３５に示すように、配線領域５０２とダミー画素領域５０１とを上下に配置することにより、定電流接続線（ＣＣＬ）３６７を行方向に配置することができる。これにより、ダミー画素回路をＲＧＢ画素構成にする場合において、配線接続が容易になる。
＜２．本発明の第２の実施の形態＞
ここまでの本発明の第１の実施の形態では、定電流を第２ノード（ＮＤ２）５６０に供給する例について説明した。なお、定電流を発光素子５４０に供給する方法としては、駆動トランジスタ５２０のドレイン端子（ｄ）に定電流を供給する方法も考えられる。
そこで、駆動トランジスタ５２０のドレイン端子（ｄ）に定電流を供給する本発明の第２の実施の形態について、図３６乃至図４２を参照して説明する。
［表示装置の構成例］
図３６は、本発明の第２の実施の形態における表示装置１００の一構成例を示す概念図である。この表示装置１００は、図１において示した表示装置１００の定電流源接続スキャナ３５０に代えて、電源選択スキャナ７５０を備えている。また、この表示装置１００では、ダミー画素発光モード決定部１５０は、モード情報を、焼き付き補正部２００、ライトスキャナ（ＷＳＣＮ）１１０、電源スキャナ（ＤＳＣＮ）１３０および電源選択スキャナ７５０に供給する。
なお、本発明の第２の実施の形態における表示装置１００では、ダミー画素アレイ部７００におけるダミー画素回路と電源選択スキャナ７５０との間を接続する電源選択線（ＰＳＬ：Power Select Line）７６０が設けられている。ここでは、便宜上、第１行目、第２行目および第ｍ行目の電源選択線（ＰＳＬ）７６１乃至７６３が示されている。
また、本発明の第２の実施の形態における表示装置１００では、ダミー画素アレイ部７００におけるダミー画素回路の構成が、本発明の第１の実施の形態におけるダミー画素回路の構成と異なる。このダミー画素回路については、図３７を参照して説明する。
ここでは、本発明の第１の実施の形態の表示装置１００との違いについて、簡単に説明する。
電源選択スキャナ７５０は、ダミー画素発光モード決定部１５０から供給されたモード情報に従って、ダミー画素回路に供給する電源を選択する電源選択信号を供給するものである。この電源選択スキャナ７５０は、ダミー画素回路を電源線（ＤＳＬ）１８０に接続するための電源信号選択電位と、ダミー画素回路を定電流源（図示せず）に接続するための定電流選択電位とを電源選択信号として生成する。この定電流源接続スキャナ３５０は、その生成した電源選択信号を電源選択線（ＰＳＬ）７６０に供給する。
この本発明の第２の実施の形態におけるライトスキャナ（ＷＳＣＮ）１１０は、信号線１５９を介して供給されたモード情報に基づいて、ダミー画素回路に供給する走査線（ＷＳＬ）１６０の走査信号の電位の遷移パターンを決定する。また、電源スキャナ（ＤＳＣＮ）１３０も同様に、信号線１５９を介して供給されたモード情報に基づいて、ダミー画素回路に供給する電源線（ＤＳＬ）１８０の電源信号の電位の遷移パターンを決定する。なお、このライトスキャナ（ＷＳＣＮ）１１０および源スキャナ（ＤＳＣＮ）１３０の画素回路６００乃至６０５に対する動作は、図１において示した本発明の第１の実施の形態の各構成と同様の動作である。この走査信号および電源信号については、図３８および図３９を参照して説明する。
［ダミー画素回路の構成例］
図３７は、本発明の第２の実施の形態におけるダミー画素回路７７０の一構成例を模式的に示す回路図である。
ダミー画素回路７７０は、本発明の第１の実施の形態におけるダミー画素回路５００（図１４参照）の定電流接続トランジスタ５９０に代えて、電源信号選択トランジスタ７７１および定電流選択トランジスタ７７２を備える。ここでは、電源信号選択トランジスタ７７１はｐチャネル型トランジスタであり、定電流選択トランジスタ７７２はｎチャンネル型トランジスタである場合を想定する。
なお、ダミー画素回路７７０の電源信号選択トランジスタ７７１および定電流選択トランジスタ７７２以外の構成は、ダミー画素回路５００と同様のものであるため、同一の符号を付してここでの説明を省略する。
また、この図３７では、ダミー画素回路に定電流を供給する定電流源７７９および定電流線７７８が示されている。
この構成において、定電流選択トランジスタ７７２は、そのゲート端子に電源選択線（ＰＳＬ）７６０および電源信号選択トランジスタ７７１のゲート端子が接続される。また、定電流選択トランジスタ７７２のドレイン端子には定電流線７７８が接続され、そのソース端子には駆動トランジスタ５２０のドレイン端子（ｄ）および電源信号選択トランジスタ７７１のドレイン端子が接続される。また、電源信号選択トランジスタ７７１は、そのソース端子に電源線（ＤＳＬ）１８０が接続される。
電源信号選択トランジスタ７７１は、電源選択線（ＰＳＬ）７６０の電源選択信号の電位に従って、電源線（ＤＳＬ）１８０の電源信号をダミー画素回路７７０に供給するものである。この電源信号選択トランジスタ７７１は、電源選択信号の電源信号選択電位が供給されている場合には、電源信号を駆動トランジスタ５２０のドレイン端子（ｄ）に供給する。また、この電源信号選択トランジスタ７７１は、電源選択信号の定電流選択電位が供給されている場合には、カットオフ状態になる。
定電流選択トランジスタ７７２は、電源選択線（ＰＳＬ）７６０の電源選択信号の電位に従って、定電流線７７８の定電流をダミー画素回路７７０に供給するものである。この定電流選択トランジスタ７７２は、電源選択信号の定電流選択電位が供給されている場合には、定電流を駆動トランジスタ５２０のドレイン端子（ｄ）に供給する。また、この定電流選択トランジスタ７７２は、電源選択信号の電源信号選択電位が供給されている場合には、カットオフ状態になる。
［ダミー画素回路の定電流モードにおける動作の例］
図３８は、本発明の第２の実施の形態における定電流モードのダミー画素回路７７０の動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、電源選択線（ＰＳＬ）７６０、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０、データ線（ＤＴＬ）１７０、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、ダミー画素回路７７０の定電流モードにおける動作の遷移を、ＴＰ１ｄｃ乃至ＴＰ５ｄｃの期間に便宜的に区切っている。
なお、ここでは、書き込み期間ＴＰ２ｄｃを詳しく説明するため、第１ノード（ＮＤ１）５５０と第２ノード（ＮＤ２）５６０との間の電位差（信号電圧（Ｖｇｓ５））が小さい発光期間５ｄｃを模式的に示して説明する。
また、この図３８では、定電流モードにおける電源線（ＤＳＬ）１８０の電源信号の電位は常に初期化電位（Ｖｓｓ）に設定され、データ線（ＤＴＬ）１７０の電位は最も高い階調値の信号電位（Ｖｓｉｇ）に常に設定されていることを想定する。
まず、発光期間ＴＰ５ｄｃでは、発光素子５４０は発光状態にある。この発光期間ＴＰ５ｄｃにおいて、電源選択線（ＰＳＬ）７６０の電源選択信号の電位が定電流選択電位（Ｖｓｔｏｎ）に設定されている。また、この発光期間ＴＰ６において、走査線（ＷＳＬ）１６０の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定され、電源線（ＤＳＬ）１８０の電源信号の電位が電源電位（Ｖｃｃ）に設定されている。さらに、この発光期間ＴＰ６において、データ線（ＤＴＬ）１７０の電位が信号電位（Ｖｓｉｇ）に設定されている。
この後、線順次走査の新しいフィールドに入り、消光期間ＴＰ１ｄｃでは、電源選択線（ＰＳＬ）７６０の電位が、電源信号選択電位（Ｖｓｔｏｆｆ）に設定される。これにより、第２ノード（ＮＤ２）５６０の電位が初期化電位（Ｖｓｓ）まで低下する。また、保持容量５３０によるカップリングの影響を受けることにより、第２ノード（ＮＤ２）５６０の電位の低下に伴い、第１ノード（ＮＤ１）５５０の電位も低下する。
続いて、書き込み期間ＴＰ２ｄｃでは、走査線（ＷＳＬ）１６０の電位がオン電位（Ｖｏｎ）に設定されることによって、第１ノード（ＮＤ１）５５０の電位が信号電位（Ｖｓｉｇ）に設定される。一方、第２ノード（ＮＤ２）５６０の電位は初期化電位（Ｖｓｓ）のままになる。これにより、第１ノード（ＮＤ１）５５０と第２ノード（ＮＤ２）５６０との間の電位差（信号電圧（Ｖｇｓ６））として、「Ｖｓｉｇ−Ｖｓｓ」が保持される。なお、この定電流モードにおいては、駆動トランジスタ５２０をスイッチングトランジスタとして用いるため、最も高い階調値の信号電位（Ｖｓｉｇ）を供給することにより信号電圧（Ｖｇｓ６）をできる限り大きくすることが望ましい。
この後、発光待機期間ＴＰ３ｄｃでは、走査線（ＷＳＬ）１６０の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定される。これにより、第１ノード（ＮＤ１）５５０は浮遊状態となる。一方、第２ノード（ＮＤ２）５６０の電位は初期化電位（Ｖｓｓ）のままになる。
そして、発光期間ＴＰ４ｄｃでは、電源選択線（ＰＳＬ）７６０の電源選択信号の電位が定電流選択電位（Ｖｓｔｏｎ）に設定されることによって、第２ノード（ＮＤ２）５６０に定電流が供給される。そして、第２ノード（ＮＤ２）５６０の電位は、発光待機期間ＴＰ５ｄｃにおいて与えられた電位（Ｖｏｆｓ−Ｖｔｈ）に対し、「Ｖｅｌ３」だけ上昇する。このとき、第２ノード（ＮＤ２）５６０の電位が、発光素子５４０の閾値電圧（Ｖｔｈｅｌ）と、カソード線５８０のカソード電位（Ｖｃａｔ）とによって定まる発光電位（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えるため、発光素子５４０が発光する。
なお、この発光期間ＴＰ４ｄｃにおける第１ノード（ＮＤ１）５５０の電位変化は、図１５において示した本発明の第１の実施の形態の定電流モードにおける発光期間ＴＰ６ｄｃとどうようのものであるため、ここでの説明を省略する。
なお、この図３８では、電源線（ＤＳＬ）１８０の電源信号の電位は常に電源電位（Ｖｃｃ）に設定され、データ線（ＤＴＬ）１７０の電位は最も高い階調値の信号電位（Ｖｓｉｇ）に常に設定されていることを想定したが、本発明はこれに限定されるものではない。この定電流モードでは、駆動トランジスタ５２０がスイッチングトランジスタとして機能するとともに、電源選択線（ＰＳＬ）７６０の電源選択信号の電位の遷移によって発光素子５４０の発光が制御されればよい。そこで、例えば、走査線（ＷＳＬ）１６０の走査信号およびデータ線（ＤＴＬ）１７０のデータ信号を画素回路６００における信号と同様にする場合なども考えられる。
［ダミー画素回路のエージングモードおよび駆動電流モードにおける動作の例］
図３９は、本発明の第２の実施の形態におけるエージングモードおよび駆動電流モードのダミー画素回路７７０の動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、電源選択線（ＰＳＬ）７６０、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０、データ線（ＤＴＬ）１７０、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、ダミー画素回路７７０のエージングモードおよび駆動電流モードにおける動作の遷移を、ＴＰ１ｄｄ乃至ＴＰ６ｄｄの期間に便宜的に区切っている。また、このタイミングチャートには、比較対象として、図３において示した画素回路６００の基本動作の期間（ＴＰ１乃至ＴＰ６）が示されている。
また、このタイミングチャートにおける走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０およびデータ線（ＤＴＬ）１７０の電位変化は、図３のタイミングチャートにおいて示した電位変化と同一であることを想定する。
この図３９に示すように、ダミー画素回路７７０のエージングモードおよび駆動電流モードにおいて、期間ＴＰ１ｄｄ乃至ＴＰ６ｄｄにおける電源選択線（ＰＳＬ）７６０の電源選択信号の電位は、常に電源信号選択電位（Ｖｓｔｏｆｆ）に設定される。すなわち、ダミー画素回路７７０に定電流が供給される期間はない。
また、走査線（ＷＳＬ）１６０、電源線（ＤＳＬ）１８０およびデータ線（ＤＴＬ）１７０の電位変化が画素回路６００の電位変化と同様であるため、第１ノード（ＮＤ１）５５０および第２ノード（ＮＤ２）５６０の電位変化も画素回路６００と同様になる。
このように、ダミー画素回路７７０の期間ＴＰ１ｄｄ乃至ＴＰ６ｄｄにおける定電流接続信号線（ＣＣＬ）３６０以外の各信号の電位変化は、図２において示した画素回路６００の期間ＴＰ１乃至ＴＰ６と同様の電位変化になる。したがって、発光期間ＴＰ６ｄｄでは、信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ−（Ｖｅｌ−Ｖｅｌ'））に応じた輝度により、発光素子５４０が発光する。
［ダミー画素回路の発光状態の詳細］
次に、上述のダミー画素回路７７０の発光期間における動作について、以下に図面を参照して詳細に説明する。
図４０は、発光期間ＴＰ６ｄｃおよび発光期間ＴＰ６ｄｄにそれぞれ対応するダミー画素回路７７０の動作状態を模式的に示す回路図である。
図４０（ａ）には、図３８において示した発光期間ＴＰ６ｄｃにおけるダミー画素回路７７０の動作状態を模式的に示す回路図が示されている。
この図４０（ａ）が示す発光期間ＴＰ６ｄｃでは、電源選択線（ＰＳＬ）７６０の定電流切替信号の電位が電源信号選択電位（Ｖｓｔｏｆｆ）から定電流選択電位（Ｖｓｔｏｎ）に遷移する。このことにより、駆動トランジスタ５２０を介して第２ノード（ＮＤ２）５６０に定電流（Ｉｃｃ）が供給され、発光素子５４０が定電流（Ｉｃｃ）に応じた輝度により、発光する。
図４０（ｂ）には、図３９において示した発光期間ＴＰ６ｄｄにおけるダミー画素回路７７０の動作状態を模式的に示す回路図が示されている。
この図４０（ｂ）が示す発光期間ＴＰ６ｄｄでは、図６において示した画素回路６００の発光期間ＴＰ６および図１７において示したダミー画素回路５００の発光期間ＴＰ６ｄｄと同様の動作によって、発光素子５４０が発光する。すなわち、発光素子５４０は、駆動電流（Ｉｄｓ）に応じた輝度により、発光する。
このように、本発明の第２の実施の形態によれば、駆動トランジスタ５２０のドレイン端子（ｄ）に定電流を供給することにより、発光素子５４０に定電流を供給することができる。
［複数の画素を同一の階調値で発光させる例］
図４１は、本発明の第２の実施の形態における、定電流線および電源選択線（ＰＳＬ）に共通線を設けて複数の画素を同一の階調値で発光させる例とを示す図である。
この図４１では、図３４と同様に、４つのダミー画素回路の発光を１つの輝度センサで測定することを想定して説明する。
この図４１では、輝度検出ユニット３６０に接続される定電流線（定電流線７１０）として、１本の定電流線（定電流線７１１）が示されている。また、輝度検出ユニット３６０に接続される電源選択線（電源選択線（ＰＳＬ）７６０）として、１本の電源選択線（電源選択線（ＰＳＬ）７６１）が示されている。
この図４１に示すように、本発明の第２の実施の形態においても、本発明の第１の実施の形態と同様に、共通線を設けることにより、製造時における回路の形成を容易にすることができる。
また、本発明の第２の実施の形態においても、図３５に示すように、ダミー画素領域および配線領域とを交互に設けることができる。
＜３．本発明の適用例＞
＠ なお、本発明の第１乃至第２の実施の形態における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野の電子機器のディスプレイに適用することができる。このような表示装置が適用された電子機器の例を以下に示す。
［電子機器への適用例］
図４２は、本発明の実施の形態のテレビジョンセットへの適用例である。このテレビジョンセットは、例えば、本発明の第１乃至第２の実施の形態のうちのいずれかの実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の実施の形態における表示装置１００をその映像表示画面１１に用いることにより作製される。
図４３は、本発明の実施の形態のデジタルスチルカメラへの適用例である。このデジタルスチルカメラは、例えば、本発明の第１乃至第２の実施の形態のうちのいずれかの実施の形態が適用されたデジタルスチルカメラである。ここでは、上段にデジタルスチルカメラの正面図を示し、下段にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の実施の形態における表示装置１００をその表示部１６に用いることにより作製される。
図４４は、本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。このノート型パーソナルコンピュータは、例えば、本発明の第１乃至第２の実施の形態のうちのいずれかの実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の実施の形態における表示装置１００をその表示部２２に用いることにより作製される。
図４５は、本発明の実施の形態の携帯端末装置への適用例である。この携帯端末装置は、例えば、本発明の第１乃至第２の実施の形態のうちのいずれかの実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。また、この携帯端末装置は、本発明の実施の形態における表示装置１００をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
図４６は、本発明の実施の形態のビデオカメラへの適用例である。このビデオカメラは、例えば、本発明の第１乃至第２の実施の形態のうちのいずれかの実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の実施の形態における表示装置１００をそのモニター３６に用いることにより作製される。
このように、本発明の実施の形態によれば、定電流を用いてダミー画素回路の輝度の劣化を測定することにより、変換効率劣化の測定をすることができる。また、この定電流による輝度の測定結果と、駆動電流による輝度の測定結果とを比較することにより、電流量減少量の測定をすることができる。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイディスク（Blu-ray Disc（登録商標））等を用いることができる。
１００ 表示装置
１１０ ライトスキャナ（ＷＳＣＮ）
１２０ 水平セレクタ（ＨＳＥＬ）
１２１ 表示画素用セレクタ部
１２２ ダミー画素用セレクタ部
１３０ 電源スキャナ（ＤＳＣＮ）
１４０ 画素アレイ部
１５０ ダミー画素発光モード決定部
２００ 焼き付き補正部
２２０ 変換効率劣化情報積算部
２２１ 変換効率劣化情報更新部
２３０ 変換効率劣化補正パターン生成部
２３１ 基準変換効率値供給部
２３２ 対象変換効率値生成部
２３３ 変換効率劣化補正値算出部
２３４ 変換効率劣化補正パターン保持部
２４０ 電流量減少情報積算部
２４１ 電流量減少情報更新部
２４２ 電流量減少情報保持部
２５０ 電流量減少補正パターン生成部
２５２ 対象電流量減少値生成部
２５３ 電流量減少補正値算出部
２５４ 電流量減少補正パターン保持部
２６０ 補正演算部
２６１ 変換効率劣化補正演算部
２６２ 電流量減少補正演算部
３００ ダミー画素アレイ部
４００ 劣化特性供給部
４１０ ダミー画素劣化情報生成部
４２０ ダミー画素劣化情報分類部
４３０ 定電流劣化情報保持部
４４０ 駆動電流劣化情報保持部
４５０ 変換効率劣化特性生成部
４６０ 変換効率劣化特性保持部
４７０ 電流量減少量算出部
５００ ダミー画素回路
５１０ トランジスタ
５２０ 駆動トランジスタ
５３０ 保持容量
５４０ 発光素子
５９０ 定電流接続トランジスタ
７００ ダミー画素アレイ部
７７０ ダミー画素回路
７７１ 電源信号選択トランジスタ
７７２ 定電流選択トランジスタ

Claims (11)

  1. 特定の階調値で発光させる特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成部と、
    画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記画素回路における発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する変換効率劣化情報と、前記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成部と、
    前記測定した結果と、前記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成部と、
    前記画素回路における発光素子の発光時間の経過に応じて生成された前記駆動電流の劣化に関する電流量減少情報と前記生成された電流量減少特性とに基づいて、前記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成部と、
    前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と
    を具備する信号処理装置。
  2. 前記変換効率劣化値生成部は、
    前記生成された変換効率劣化特性と、前記補正前に前記画素回路について生成された変換効率劣化情報と、当該画素回路に入力される前記映像信号の階調値とに基づいて、前記画素回路の変換効率の劣化に関する新たな劣化量を変換効率劣化情報に順次加算して、新たな変換効率劣化情報を生成する変換効率劣化情報生成部と、
    所定状態における前記画素回路の発光時における変換効率に関する変換効率情報を基準にして、前記生成された変換効率劣化情報を用いて前記画素回路ごとの変換効率劣化に関する変換効率劣化値を算出する変換効率劣化値算出部と
    を備える請求項１記載の信号処理装置。
  3. 電流量減少値生成部は、
    前記生成された電流量減少特性と、前記補正前に前記画素回路について生成された電流量減少情報と、当該画素回路に入力される前記映像信号の階調値とに基づいて、前記画素回路の電流量減少に関する新たな劣化量を電流量減少情報に順次加算して、新たな電流量減少情報を生成する電流量減少情報生成部と、
    所定状態における前記画素回路の発光時における電流量に関する電流量情報を基準にして、前記生成された電流量減少情報を用いて前記画素回路ごとの電流量減少に関する電流量減少値を算出する電流量減少値算出部と
    を備える請求項１記載の信号処理装置。
  4. 前記駆動電流で輝度を測定する駆動電流モードと、前記定電流で輝度を測定する定電流モードとを、前記特定発光素子を発光させるためのモードとして決定する発光モード決定部をさらに具備し、
    前記特定発光素子を備える特定画素回路は、
    表示対象となる映像の情報を含む前記映像信号に相当する電圧を保持するための保持容量と、
    前記映像信号を前記特定画素回路に供給するための走査信号のオン電位に基づいて前記映像信号を前記保持容量に書き込み、前記走査信号のオフ電位が供給されている場合には非導通状態となる書込みトランジスタと、
    前記駆動電流モードにおいて前記保持容量に書き込まれた前記映像信号に相当する電圧に応じた電流を出力する駆動トランジスタと、
    前記定電流モードにおいて前記特定発光素子のアノード端子に定電流を供給する定電流供給トランジスタとを備え、
    前記特定発光素子は、前記駆動電流モードにおいて前記駆動トランジスタから出力される前記電流に応じて発光し、前記定電流モードにおいて前記定電流に応じて発光する
    請求項１記載の信号処理装置。
  5. 前記定電流供給トランジスタは、前記駆動トランジスタが非導通状態である場合にのみ、定電流を供給する請求項４記載の信号処理装置。
  6. 前記駆動電流で輝度を測定する駆動電流モードと、前記定電流で輝度を測定する定電流モードとを、前記特定発光素子を発光させるためのモードとして決定する発光モード決定部をさらに具備し、
    前記特定発光素子を備える特定画素回路は、
    表示対象となる映像の情報を含む前記映像信号に相当する電圧を保持するための保持容量と、
    前記映像信号を前記複数の画素回路に供給するための走査信号のオン電位に基づいて前記映像信号を前記保持容量に書き込み、前記走査信号のオフ電位が供給されている場合には非導通状態になる書込みトランジスタと、
    前記駆動電流モードにおいて前記保持容量に書き込まれた前記映像信号に相当する電圧に応じた電流を出力する駆動トランジスタと、
    前記駆動電流モードにおいて電源信号を前記駆動トランジスタのドレイン端子に供給する電源信号選択トランジスタと、
    前記定電流モードにおいて定電流を前記駆動トランジスタのドレイン端子に供給する定電流選択トランジスタとを備え、
    前記特定発光素子は、前記駆動電流モードにおいて前記駆動トランジスタから出力される前記電流に応じて発光し、前記定電流モードにおいて前記定電流に応じて発光する
    請求項１記載の信号処理装置。
  7. 前記所定状態は、前記輝度の劣化が前記画素回路に生じていない状態である請求項１記載の信号処理装置。
  8. 映像信号の階調値を補正する信号処理回路と、
    前記映像信号に応じた駆動電流が発光素子に供給されると前記駆動電流に応じた輝度で発光素子が発光する複数の画素回路と、
    特定の階調値の発光信号により発光素子が発光する特定画素回路と、
    を具備し、
    前記信号処理回路は、
    前記特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成部と、
    前記画素回路における前記発光素子に供給される前記駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、当該画素回路における発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する変換効率劣化情報と、前記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成部と、
    前記測定した結果と、前記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成部と、
    前記画素回路における発光素子の発光時間の経過に応じて生成された前記駆動電流の劣化に関する電流量減少情報と前記生成された電流量減少特性とに基づいて、前記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成部と、
    前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と
    を備える表示装置。
  9. 映像信号の階調値を補正する信号処理回路と、
    前記映像信号に応じた駆動電流が発光素子に供給されると前記駆動電流に応じた輝度で発光素子が発光する複数の画素回路と、
    特定の階調値の発光信号により発光素子が発光する特定画素回路と、
    を具備し、
    前記信号処理回路は、
    前記特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成部と、
    前記画素回路における前記発光素子に供給される前記駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、当該画素回路における発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する変換効率劣化情報と、前記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成部と、
    前記測定した結果と、前記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成部と、
    前記画素回路における発光素子の発光時間の経過に応じて生成された前記駆動電流の劣化に関する電流量減少情報と前記生成された電流量減少特性とに基づいて、前記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成部と、
    前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と
    を備える電子機器。
  10. 特定の階調値で発光させる特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成手順と、
    画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記画素回路における発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する変換効率劣化情報と、前記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成手順と、
    前記測定した結果と、前記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成手順と、
    前記画素回路における発光素子の発光時間の経過に応じて生成された前記駆動電流の劣化に関する電流量減少情報と前記生成された電流量減少特性とに基づいて、前記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成手順と、
    前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正手順と
    を具備する信号処理方法。
  11. 特定の階調値で発光させる特定発光素子の発光時間の経過に応じて劣化する輝度値を特定電流で測定した結果に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流を輝度に変換する変換効率の劣化の度合いとの相関に関する変換効率劣化特性を生成する変換効率劣化特性生成手順と、
    画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記画素回路における発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する変換効率劣化情報と、前記生成された変換効率劣化特性とに基づいて生成する変換効率劣化値生成手順と、
    前記測定した結果と、前記特定発光素子の発光時間の経過に応じて劣化する輝度値を駆動電流で測定した結果との相関関係に基づいて、前記特定発光素子の使用時間と当該特定発光素子に供給される駆動電流の劣化の度合いとの相関に関する電流量減少特性を生成する電流量減少特性生成手順と、
    前記画素回路における発光素子の発光時間の経過に応じて生成された前記駆動電流の劣化に関する電流量減少情報と前記生成された電流量減少特性とに基づいて、前記駆動電流の劣化に関する電流量減少値を生成する電流量減少値生成手順と、
    前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正手順と
    をコンピュータに実行させるプログラム。
JP2010076650A 2010-03-30 2010-03-30 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム Pending JP2011209481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010076650A JP2011209481A (ja) 2010-03-30 2010-03-30 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010076650A JP2011209481A (ja) 2010-03-30 2010-03-30 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2011209481A true JP2011209481A (ja) 2011-10-20

Family

ID=44940616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076650A Pending JP2011209481A (ja) 2010-03-30 2010-03-30 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム

Country Status (1)

Country Link
JP (1) JP2011209481A (ja)

Similar Documents

Publication Publication Date Title
JP5598053B2 (ja) 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
JP5493733B2 (ja) 表示装置および電子機器
US10210805B2 (en) Organic light-emitting diode (OLED) pixel circuit, display device and control method
US8736638B2 (en) Organic light emitting display device and method for adjusting luminance during a deterioration detection process
US8154566B2 (en) Active-matrix display apparatus driving method of the same and electronic instruments
JP5589392B2 (ja) 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
JP4844602B2 (ja) 表示装置、表示制御装置、および表示制御方法、並びにプログラム
US20060066528A1 (en) Pixel circuit, method of driving pixel, and electronic apparatus
US8872867B2 (en) Signal processing device, signal processing method, display device, and electronic apparatus
KR20090050010A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP4534169B2 (ja) 表示装置及びその駆動方法と電子機器
JP2015156002A (ja) 表示装置、および制御方法
KR20190031571A (ko) 픽셀 회로 및 그 구동 방법, 및 디스플레이 디바이스
US20120162280A1 (en) Signal processing device, signal processing method, display device, and electronic apparatus
CN111613178A (zh) 像素电路及其驱动方法、显示基板和显示装置
JP2010224416A (ja) 表示装置および電子機器
US20120162284A1 (en) Signal processing device, signal processing method, display device, and electronic apparatus
JP2011069943A (ja) 表示装置および電子機器
JP2011209481A (ja) 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
JP2011209482A (ja) 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
KR20110002788A (ko) 표시장치 및 전자기기
JP2011064957A (ja) 表示装置および電子機器
WO2023151194A1 (zh) 像素单元电路、显示面板、像素单元的补偿方法及装置
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
CN117672132A (zh) 像素电路及其驱动方法和显示面板、显示装置