JP2011119750A - 貫通電極基板及び貫通電極基板を用いた半導体装置 - Google Patents

Abstract

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板は、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部は、結晶粒径が２９μｍ以上の金属材料を少なくとも含み、前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含む。また、導通部は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を含む。
【選択図】図１

Description

本発明は、基板の表裏を貫通する貫通電極を備えた貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。本明細書において、半導体装置とは、半導体特性を利用して機能し得る装置全般を指し、半導体集積回路、電子機器は半導体装置の範囲に含むものとする。

近年、電子機器の高密度、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、ＬＳＩチップを２次元配置することのみによる高密度化は限界に達しつつある。そこで実装密度を上げるためにＬＳＩチップを分け、それらを３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。

そこで、上記の要求に応えるべく、ＬＳＩチップ間のインターポーザとして基板の表裏を導通する導通部を備えた貫通電極基板が提案されている（特許文献１）。特許文献１によれば、貫通電極基板は、基板に設けられた貫通孔内部を電解めっきによって導電材（Ｃｕ）を充填することで形成される。

特開２００６−５４３０７号公報 特開２００６−１４７９７１号公報

貫通電極基板を複数のＬＳＩチップ間の接続あるいはＬＳＩチップとＭＥＭＳデバイスなどとの間の接続に用いる場合には、電解めっきで形成された導通部において確実に導通性が確保できること、そして抵抗値が低いこと等の電気特性の向上が求められる。

一方、貫通電極の製造工程において、ボイド（空隙）を低減する技術が特許文献２などに開示されている。しかしながら、特許文献２では、導通部の導通性確保に対するアプローチが検討されているが、導通部における電気特性に関して検討がなされていない。

そこで、本発明は上記の課題を鑑みてなされたものであり、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供することにある。

本発明の一実施形態によると、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部は、結晶粒径が２９μｍ以上の金属材料を少なくとも含み、前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含むことを特徴とする貫通電極基板が提供される。

前記導通部は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を少なくとも含むことが好ましい。

前記基板はシリコンからなり、前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されているようにしてもよい。

前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであるのが好ましい。

前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであるのが好ましい。

前記貫通電極基板を複数積層してもよい。

接続端子部を備えた半導体チップを少なくとも１つ含み、前記接続端子部と前記貫通電極基板の導通部とを接続して半導体装置を構成してもよい。

本発明よれば、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びその製造方法並びにそれを用いた半導体装置を提供することができる。

一実施形態に係る本発明の貫通電極基板１００の断面図である。 一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。 一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。 一実施形態に係る本発明の貫通電極基板１００の貫通孔１０４に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。 一実施形態に係る本発明の貫通電極基板１００の貫通孔１０４に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。 一実施形態に係る本発明の貫通電極基板１００の貫通孔１０４に金属材料を充填するための電解めっきに用いる直流電圧を説明する図である。 ＥＢＳＤ装置の構成を説明する図である。 ＥＢＳＤにより測定する試料測定の概念を説明する図である。 一実施形態に係る本発明の貫通電極基板１００の導通部１０６金属材料の結晶粒径を測定した領域を示した図である。 実施例１に係る本発明の貫通電極基板１００の導通部１０６の金属材料の面積重み付けした結晶粒径分布図である。 比較例１に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。 比較例２に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。 実施例１に係る本発明の貫通電極基板１００の導通部１０６の直流電流領域１０６ｂにおける金属材料の面積重み付けした結晶粒径分布図である。 実施例１に係る本発明の貫通電極基板１００の導通部１０６の直流−パルス切替領域１０６ｃにおける金属材料の面積重み付けした結晶粒径分布図である。 実施例１に係る本発明の貫通電極基板１００の導通部１０６の電流初期領域１０６ｅにおける金属材料の面積重み付けした結晶粒径分布図である。 実施例１に係る本発明の貫通電極基板１００の導通部１０６のパルス電流後期領域１０６ｄにおける金属材料の面積重み付けした結晶粒径分布図である。 電解めっき法による充填めっきの成長速度ばらつき及び膜厚を示す模式図である。 一実施形態に係る本発明の貫通電極基板１００の貫通電極基板１００の導通部１０６のめっきの膜厚ｄの測定位置を示す模式図である。 本発明に係る貫通電極基板１００上にＬＳＩチップが積層された半導体装置及び本発明に係る貫通電極基板１００を積層した積層型貫通電極基板３００を説明するための断面図である。 物理量センサにより検出される加速度の変位信号を処理する加速度処理回路の一例を示す図である。 センサモジュールを実装したモバイル端末機の一例を示す図である。

以下、図面を参照して本発明に係る貫通電極基板及びその製造方法について説明する。但し、本発明の貫通電極基板は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（１．貫通電極基板の構成）
図１は本実施形態に係る本発明の貫通電極基板１００の断面図である。本実施形態に係る本発明の貫通電極基板１００は、コアとなる基板１０２の表裏を貫通する貫通孔１０４を備えている。貫通孔１０４の内部には導通部１０６が形成されている。基板１０２はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔１０４が形成されている。基板１０２の厚みは例えば１０〜８００μｍであるが、これに限定されるものではない。なお、図１においては、説明の便宜上、貫通孔１０４を１つしか示していないが、基板１０２に複数の貫通孔１０４が形成され、それぞれの貫通孔１０４に導通部１０６が形成されるようにしてもよい。また、好ましくは、３００〜８００μｍ、又は２０〜１００μｍの範囲の厚さの基板を用途に合わせて適宜選択すればよい。

本実施形態において、貫通孔１０４の内壁及び基板１０２の表面には電気絶縁性確保のための絶縁膜１０８が設けられている。絶縁膜１０８は例えばＳｉＯ₂からなり、熱酸化法、ＣＶＤ法などにより形成される。絶縁膜１０８の厚みは０．１〜２μｍ程度であり、十分な絶縁性が確保できればその厚みは特に限定されない。

本実施形態においては、貫通孔１０４の開口径は１０〜１００μｍ程度である。なお、貫通孔１０４の開口径はこれに限定されるわけではなく、貫通電極基板１００の用途等に応じて適宜設定し得る。

本実施形態において、導通部１０６は貫通電極基板１００の表裏の導通をとる配線であり、金属材料を含む導電材料が充填されている。本実施形態においては、導通部１０６は、後述するように電解めっきにより金属材料が充填される。導通部１０６に用いる金属材料としては、例えば、銅を用いることができる。

本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、面積重み付けした平均結晶粒径が１３μｍ以上の結晶粒を含んでいる。また、本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、最大結晶粒径が２９μｍ以上の結晶粒を含んでいる。本実施形態に係る本発明の貫通電極基板１００において、上記構成により導通部１０６での電気特性を向上することができる。

（２．貫通電極基板１００の製造方法）
ここで、図２及び図３を参照して本実施形態に係る本発明の貫通電極基板１００の製造方法について説明する。

（２−１．貫通電極基板１００の製造方法１）
（１）基板１０２の準備及び貫通孔１０４の穿設（図２（Ａ））
本実施形態においては、シリコンからなる基板１０２を準備する。基板１０２の厚みは特に限定されないが、３００〜８００μｍである。基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、貫通孔１０４を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。なお、基板１０２に対して表裏貫通する貫通孔１０４をエッチングのみで形成してもよいし、基板１０２に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔１０４を形成してもよい。研磨により、基板１０２の厚みを３００μｍ以下にしてもよい。

（２）絶縁膜１０８の形成（図２（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。本実施形態においては、絶縁膜１０８は酸化シリコン膜であり、熱酸化法あるいはＣＶＤ法により形成する。絶縁膜１０８には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。

（３）シード層の形成（図２（Ｃ））
基板１０２の少なくとも一方の面にシード層１１０を形成する。シード層１１０は基板１０２側にＴｉ層、その上にＣｕ層（以下、Ｃｕ／Ｔｉ層）、Ｃｕ層／ＴｉＮ層又はＣｕ／Ｃｒ層などにより構成される。本実施形態においては、シード層１１０にはＣｕ／Ｃｒ層を用いる。シード層１１０の成膜方法は、ＰＶＤ、スパッタ法などから適宜選択できる。シード層１１０に用いる金属材料は、導通部１０６の金属材料によって適宜選択することができる。シード層１１０は、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。

（４）導通部１０６の形成（図２（Ｄ））
電解めっき法を用いてシード層１１０に給電し、貫通孔１０４内に金属材料を充填していく。本実施形態においては、貫通孔１０４に充填する金属材料として、銅（Ｃｕ）を用いる。本実施形態においては、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１０４内に金属材料を充填する。図４に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層１１０に供給する方法である。また、図５に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層１１０に印加する方法である。図５に示すパルス電流の供給によるめっき方法は、ＰＲＣ（Periodical Reversed Current）法と呼ばれ、シード層１１０にプラス電圧とマイナス電圧を周期的に印加することによって、シード層１１０に流れる電流を一定の周期でフォワード（めっきされる側、即ちシード層１１０側がマイナス電位となる状態（正電流が流れる状態））とリバース（めっきされる側、即ちシード層１１０側がプラス電位となる状態（負電流が流れる状態））とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間（デューティー比）を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間（デューティー比）を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層１１０に流れる電流は、正電圧が印加されているときには０.５Ａ以上１.５Ａ以下の電流が流れ、負電圧が印加されているときには−６Ａ以上−２Ａ以下の電流が流れるようにしてもよい。

なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給する電解めっき法により、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成するようにしてもよい。貫通孔１０４に充填する金属材料としては、Ｃｕの他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。

直流電流を供給して蓋状の金属層を形成した場合には、パルス電流に切り替えた初期段階には一定時間は電流密度を小さくし、徐々に（例えば、経過時間に対して段階的に又は比例的に）電流密度を大きくしていく方法が好ましい。直流電流を供給して蓋状の金属層を形成すると、金属層の成長は貫通孔１０４に接する部分において速くなる傾向にある。そのため、蓋状の金属層は中心部に向かって窪んだ形状となる。パルス電流に切り替えた初期段階に、小さな電流密度のパルス電流を一定時間供給することで、この窪部を平坦化するような金属層の成長が生じると考えられる。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上する。

（５）不要な部分の除去（図２Ｅ）
シード層１１０及び導通部１０６の不要部をエッチングあるいはＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）により除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。

（２−２．貫通電極基板の製造方法２）
ここでは、本実施形態に係る本発明の貫通電極基板１００の製造方法の別の例について説明する。上述の貫通電極基板１００の製造方法１と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板１００の製造方法２は、貫通孔の深さが比較的浅い場合（例えば、２０μｍ〜１００μｍ程度）の又は厚さが２０〜１００μｍ程度の薄い貫通電極基板を得たい場合によく用いられる。

（１）基板１０２の準備及び孔の形成（図３（Ａ））
基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、基板１０２を貫通しない有底孔１１２を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。

（２）絶縁膜１０８の形成（図３（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。

（３）シード層の形成（図３（Ｃ））
絶縁膜１０８が形成されている基板１０２面にシード層１１４を形成する。このシード層１１４は、図３（Ｃ）に示すように、孔１１２の内部にも形成する。シード層１１４は、上述のシード層１１０と同様、Ｃｕ層／Ｔｉ層などにより構成される。シード層１１４は、シード層１１０と同様、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。シード層１１４は、ＭＯＣＶＤ法、スパッタ法又は蒸着法等によって形成される。

（４）導通部１０６の形成（図３（Ｄ））
電解めっき法を用いてシード層１１４に給電し、孔１１２内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法２においても、貫通電極基板の製造方法１と同様、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１１２内に金属材料を充填する。なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給してもよい。本実施形態においては、孔１１２に充填する金属材料として、銅（Ｃｕ）を用いた。貫通孔１０４に充填する金属材料としては、銅の他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。

（５）不要な部分の除去（図３（Ｅ））
シード層１１４及び導通部１０６の不要部をエッチングあるいはＣＭＰにより除去する。また、孔１１２が形成されている側と反対側の基板１０２面をバックグラインドによって導通部１０６の表面が露出するまで研磨することにより、導通部１０６を形成する。研磨により、基板１０２の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。

（実施例１）
以下、本発明の貫通電極基板１００の実施例について説明する。厚さ６５０μｍの基板１０２を洗浄後、基板１０２の一方の面側にレジストを塗布し、露光、現像することにより、マスク（図示せず）を形成する。その後、そのマスクを介して基板１０２を厚み方向にＤＲＩＥ法によりエッチングし、４３０μｍの有底孔１１２を形成する（図２（Ａ））。レジストからなるマスクを除去した後、バックグラインドにより４００μｍの厚さとなるまで基板１０２を研磨する。

基板１０２を洗浄後、熱酸化法により基板１０２の表面に厚さ１μｍの熱酸化膜を形成する。その後、ＬＰＣＶＤ法により、厚さ２００ｎｍの窒化シリコン膜を形成する。これら熱酸化膜及び窒化シリコン膜が絶縁膜１０８を構成する（図２（Ｂ））。

基板１０２の一方の面に厚さ３０ｎｍのＣｒと厚さ２００ｎｍのＣｕを順に蒸着することによりシード層１１０を形成する（図２（Ｃ））。

その後、基板１０２をアッシングする。次に、図６に示す直流電流の供給による電解めっき法を用いて、シード層１１０に給電し、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成する。本実施例１においては、電流１.５４Ａ、電流密度１Ａ／ｄｍ²の直流電流を供給したその後、図５に示すパルス電圧の印加による電解めっき法を用いて、シード層１１０に給電し、貫通孔１０４内にＣｕを充填する（図２（Ｄ））。パルス切り替え時間は、正電流を８０ｍｓｅｃ、負電流を２ｍｓｅｃ供給するようにした。正電流が供給されているときには１.０５Ａの電流が流れ（電流密度３Ａ／ｄｍ²）、負電流が供給されているときには−４.２Ａの電流（電流密度−１２Ａ／ｄｍ²）が流れた。

なお、図５に示すパルス電流の供給による電解めっき法によってＣｕを充填し始める際、最初の１時間程度は小さな電流を供給し、正電流が供給されているときには０.３５Ａの電流が流れ（電流密度１Ａ／ｄｍ²）、負電流が供給されているときには−１.４Ａの電流（電流密度−４Ａ／ｄｍ²）が流れるようにした。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上した。

基板１０２を洗浄後、シード層１１０及び導通部１０６の不要部をＣＭＰにより除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施例に係る本発明の貫通電極基板１００を得ることができた。

（３．後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）による結晶状態の分析）
ここで、図７及び図８を参照して、本実施形態に係る導通部１０６の金属材料の結晶粒径の分析に用いる後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）について説明する。

（３−１．ＥＢＳＤの説明）
（結晶粒径の測定）
本実施形態に係る本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶粒径の測定は、ＥＢＳＤ法によって行う。図７はＥＢＳＤ装置の構成を説明する図である。また、図８はＥＢＳＤ装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部１０６の結晶粒径を測定するにあたっては、貫通部１０６の断面部に電子線２１２が照射されるように調節する。

ＥＢＳＤ装置２００は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）２０２に専用の検出器２０４を設け、一次電子の後方散乱電子から結晶方位を分析する手法である。具体的には、電子銃２１０から出射される電子線２１２を鏡体２１４を通して試料室２０５内の試料台２０６に載置された結晶構造を持った試料２０８に入射させる（照射する）と、試料２０８で非弾性散乱が起こり、後方散乱電子２１６が発生する。その中には試料２０８中でブラッグ回折による結晶方位に特有の線状パターン（一般的に菊地像と呼ばれる）も合わせて観察される。この後方散乱電子２１６をスクリーン２１８を通してＳＥＭ２０２の検出器２０４で検出する。そして、検出された菊地像を解析することにより試料２０８の結晶粒径を求めることができる。

各結晶粒径が異なった結晶構造の場合には、試料２０８に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す（マッピング測定）ことで、面状の試料２０８について結晶粒径の情報を得ることができる。結晶粒の面積（Ａ）は結晶粒の数（Ｎ）に測定のステップサイズ（ｓ）で決まる測定点の面積をかけて算出する。ＥＢＳＤ測定では測定点を六角形として表わすことで、結晶粒の面積（Ａ）は以下の式（１）で表すことができる。

Ａ＝Ｎ√３／（２ｓ²） ・・・（１）

結晶粒径（Ｄ）は結晶粒の面積（Ａ）と等しい面積を持つ円の直径として計算する。結晶粒径（Ｄ）は以下の式（２）で表すことができる。

Ｄ＝（４Ａ／π）^1/2 （但し、πは円周率） ・・・（２）

本明細書で定義する「結晶粒径」とは、以上のようにして測定した値を指すものとする。また、結晶粒径の測定においては、エッジグレイン（Edge Grain）を含むものとする。

次に、実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料、並びに比較例１及び２（プロセスの詳細については後述する）による貫通電極基板の導通部を構成する金属材料をＥＢＳＤ測定した結果について説明する。ここでは、それぞれの導通部を構成する金属材料の断面をアルゴンイオンにより加工する、いわゆるイオンポリッシュ法によって測定試料を作製した。また、ＥＢＳＤ測定における測定ポイントは、それぞれ、図９に示す導通部の深さ方向中央部１０６ａ辺りである。

図１０は実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶の面積重み付けした結晶粒径分布図である。結晶粒径（Ｄ）を横軸にとり、面積率（Ｒｓ）を縦軸にとったヒストグラムによって、導通部１０６を構成する結晶粒径の最大値、および平均値を算出できる。

ここで、面積率Ｒｓ（結晶粒径を含む割合（面積重み付け））は、測定領域の面積（Ｓｍ）を用いて、以下の式（３）で表すことができる。

Ｒｓ＝ Ａ×（Ｎ／Ｓｍ） ・・・（３）

図１０に示すヒストグラムの横軸は結晶粒径の値（Ｄ）、縦軸（area fraction）はその値の結晶粒を含む割合を面積重み付けして示している。例えば図１０の縦軸の０．１５は割合１５％を意味している。そして、各結晶粒径（Ｄ）に対して、その割合（Ｒｓ）を掛けたものを積算すると以下の式（４）のとおり面積重み付けした平均結晶粒径（Ｄｓ）が決まる。

Ｄｓ＝Σ｛Ｒｓ × Ｄ｝ ・・・（４）

本実施例においては、結晶粒径の測定において、測定領域を有限（本実施例では５０μｍ×１５０μｍの領域）とするため、所望の領域から上記面積領域を切出して観測することになる。測定領域の縁（Ｅｄｇｅ）に含まれた結晶粒（Ｇｒａｉｎ）を含んだ値を本明細書では結晶粒径としている。また、分析結果は誤差を含んでいるため、小数点以下を考慮せず、切り捨てした数値を用いることにする。

測定条件は以下のとおりである。
使用した分析装置
ＳＥＭ 日本電子製 ＪＳＭ−７０００ＦＥＢＳＤ ＴＳＬ社製 ＯＩＭ ソフトウエアＶｅｒ．４．６
観察条件
ＥＢＳＤ測定
加速電圧 ２５ｋＶ
試料傾斜角 ７０°
測定ステップ ０．３μｍ

実施例１による本発明の貫通電極基板１００の導通部１０６の金属材料の最大粒径は２９μｍ、平均粒径（面積重み付け）は１３μｍであった。導通部１０６の電気特性を評価した結果、実施例１による本発明の貫通電極基板１００の導通部１０６の抵抗値は３．１５×１０^−４Ωであったことから導通部１０６は優れた電気特性を有し、優位性があることが確認された。

一方、比較例１（比較例１において貫通孔に金属材料を充填する前までの工程については実施例１と同様であるので、実施例１における貫通部１０６の直径及び長さ（即ち基板の厚さ）と比較例１における貫通部の直径及び長さ（即ち基板の厚さ）とは、同一である。）による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１１に示す。比較例１による貫通電極基板の導通部を構成する金属材料の最大粒径は１０μｍ、平均粒径（面積重み付け）は２μｍであった。比較例１による貫通電極基板の導通部１０６の抵抗値は７．２５×１０^−３Ωであったことから、導通部の電気特性は実施例１に比して劣ることがわかる。

よって、実施例１による本発明の貫通電極基板１００の導通部１０６の抵抗は、比較例１の導通部の抵抗と比較して１／２３にまで小さくなった。

また、比較例２による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１２に示す。比較例２による貫通電極基板の導通部を構成する金属材料の最大粒径は１１μｍ、平均粒径（面積重み付け）は２μｍであった。比較例２による貫通電極基板の導通部の抵抗値を測定するために、図３に示したように、シード層１１４及び導通部１０６の不要部を除去し、孔１１２が形成されている側と反対側の基板１０２面を導通部１０６の表面が露出するまで研磨した。比較例２による貫通電極基板の導通部１０６の抵抗値は１．０８×１０^−３Ωであったことから、導通部の電気特性は実施例１に比して劣ることがわかる。

ここで、実施例１、比較例１及び比較例２における最大粒径及び平均粒径を纏めると、以下の表のとおり示すことができる。

以上の結果により、貫通電極基板１００の導通部１０６の平均粒径（面積重み付け）が１３μｍ以上のとき、抵抗値が小さく、導通部１０６は優れた電気特性を有することがわかる。これは、貫通電極基板１００の導通部１０６の金属粒径が大きいと、抵抗が小さくなるためであると考えられる。また、貫通電極基板１００の導通部１０６の最大粒径が２９μｍ以上のとき、抵抗値が小さく、導通部１０６は優れた電気特性を有することがわかる。

ここで、実施例１について、直流電流を供給することにより蓋状の金属層を形成した導通部１０６の金属充填開始側と、パルス電流を供給することによって金属材料を充填した金属充填終了側について、結晶粒径を測定して比較した。

図９は、導通部１０６に充填した金属材料の結晶粒径を測定した領域を示した図である。測定領域は、めっき開始側から直流電流領域１０６ｂ、直流−パルス切替領域１０６ｃおよびパルス電流後期領域１０６ｄとする。直流電流領域１０６ｂでは、基板１０２に接する部分の充填速度が速い傾向にあり、直流電流からパルス電流への切替えの境界では、導通部１０６の中心部が窪んだような金属材料の結晶の充填状態となる。

導通部１０６の直流電流領域１０６ｂでは、図１３に示したように、面積重み付けした平均粒径は１．９２μｍであった。直流−パルス切替領域１０６ｃでは、図１４に示したように、面積重み付けした平均粒径は４．８２μｍであった。しかし、直流−パルス切替領域１０６ｃのパルス電流初期領域１０６ｅでは、図１５に示したように、面積重み付けした平均粒径は５．８４μｍであり、直流電流領域に比して平均粒径は顕著に大きくなっていることがわかる。さらに、パルス電流後期領域１０６ｄにおいては、図１６に示したように、面積重み付けした平均粒径は２３．５８μｍとなり、５０μｍ以上の粒径を有する結晶も生じていた。

以下、上述した比較例１及び２について説明する。
（比較例１）
貫通孔に金属材料を充填する前までの工程については、実施例１と同様である。熱酸化膜形成前の基板１０２の厚さは４００μｍであった。基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４Ａ（電流密度１Ａ／ｄｍ²）であった。その後の工程は実施例１と同様であった。

（比較例２）
貫通孔に金属材料を充填する前までの工程については、２−２．貫通電極基板の製造方法２と同様である基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４Ａ（電流密度１Ａ／ｄｍ²）であった。その後の工程は実施例１と同様であった。熱酸化膜形成前の基板１０２の厚さは７０μｍであった。

実施例１および比較例１はそれぞれ電解めっき法を用いており、図１７に示すように、充填めっきの成長速度は、貫通電極基板の導通部ごとに異なる。電解めっき法においては、図１７（ａ）に示すとおり、貫通孔１０４のシード１１０側に金属材料による蓋めっき１０７を形成し、続いて図１７（ｂ）に示すように、金属材料を充填する。ここで、「蓋めっき」とは、電解めっきの初期段階において、シード層表面に金属材料が析出し、電解密度の高い貫通孔の開口部に集中的に金属材料が析出することにより、貫通孔の開口部を閉塞するように形成される金属層のことをいう。電解めっき法により、蓋めっき１０７から貫通孔１０４の上方に向かって金属層が成長する。このとき、金属層の成長速度は貫通孔１０４ごとに異なってしまう。

電解めっき法による金属材料の充填は、絶縁膜１０８と貫通孔１０４に充填されためっきとの段差を測定しながら行い、図１７（ｃ）に示すような成長が最も遅い貫通孔１０４における金属層の上面と基板１０２の絶縁膜１０８の表面との段差がなくなった時点で終了する。すべての貫通孔１０４に金属層が充填された貫通電極基板について、図１７（ｄ）に示すように貫通電極基板からはみ出して成長した金属層の膜厚ｄをいくつかの導通部について測定して比較した。

実施例１および比較例１について、図１８に示す９つの測定点（Ａ〜Ｉ）の導通部について膜厚ｄを測定した。実施例１については３枚の基板について測定を行い、比較例１については４枚の基板を用いて測定を行った。それらの測定結果を表２に示す。

膜厚のばらつきは、膜厚の平均をａｖｅ、膜厚の最大値をＭａｘ、最小値をＭｉｎとして、｛(Max-Min)／ave／2×100｝で表す。表２に示したように、実施例１では膜厚のばらつきは各基板間のばらつきを見ても１０％前後と小さいのに対して、比較例１では膜厚のばらつきは５０％以上で７０％近い大きなばらつきを示す基板もあった。つまり、実施例１のパルス電流を供給することによる金属層の成長は、比較例１の直流電流の供給による金属層の成長に比してばらつきの少ない均一な成長を実現できるという優れた効果を奏する。

（実施形態２）
本実施形態２においては、実施形態１に係る本発明の貫通電極基板１００上にＬＳＩチップが積層された半導体装置の例及び実施形態１に係る本発明の貫通電極基板１００を複数層積層した半導体装置の例について説明する。なお、実施形態１と同様の構成や製造方法については、ここでは改めて説明しない。

図１９（Ａ）及び（Ｂ）を参照する。図１９（Ａ）には、３つの実施形態１に係る本発明の貫通電極基板１００が積層された本実施形態に係る半導体装置が示されている。貫通電極基板１００にはＤＲＡＭ等の半導体素子が形成されている。３つの貫通電極基板１００は積層され、バンプ３０２を介して互いに接続されている。貫通電極基板１００は、それぞれに形成されたＤＲＡＭを電気的に接続するインターボーザとしての役割を果たしている。３層に積層された貫通電極基板１００は、バンプ３０２を介してＬＳＩ基板３０４に接続される。なお、積層する貫通電極基板１００の数は３層に限定されない。バンプ３０４には、Ｉｎ（インジウム）、Ｃｕ、Ａｕ等の金属を用いることができる。また、貫通電極基板１００同士の接合には、主として、ポリイミド、ＢＣＢ（ベンゾシクロブテン）などの樹脂を用いて、塗布、焼成して接着してもよい。また、貫通電極基板１００同士の接合には、エポキシ樹脂を用いてもよい。さらに、貫通電極基板１００同士の接合には、プラズマ活性化による接合、共晶接合などを用いてもよい。

本実施形態のように本発明の貫通電極基板１００が積層した場合、本発明の貫通電極基板１００の導通部１０６（貫通孔）の抵抗をRi、積層し接続する本発明の貫通電極基板１００の積層数をNとすると、直列に接続される導通部１０６（貫通孔）全体の抵抗はN×Riとなり、導通部１０６（貫通孔）の抵抗を小さくすることができる。

図１９（Ｂ）には、ＭＥＭＳデバイスやＣＰＵ、メモリ等のＬＳＩチップ（半導体チップ）３０６−１及び３０６−２が搭載された貫通電極基板１００を有する半導体装置の例を示す。ＬＳＩチップ３０６−１及び３０６−２の接続端子である電極パッド３０８−１及び３０８−２がそれぞれバンプ３０４を介して貫通電極基板１００の導通部１０６と電気的に接続されている。ＬＳＩチップ３０６−１及び３０６−２が搭載された貫通電極基板１００は、ＬＳＩ基板３０６に搭載され、ＬＳＩ基板３０６とＬＳＩチップ３０６−１とがワイヤボンディングによって接続されている。例えば、ＬＳＩチップ３０６−１を３軸加速度センサとし、ＬＳＩチップ３０６−２を２軸磁気センサとすることによって、５軸モーションセンサを一つのモジュールで実現することができる。このように、実施形態１に係る本発明の貫通電極基板１００は、複数のＬＳＩチップ同士を３次元実装するためのインターポーザとして用いることができる。

また、実施形態１に係る本発明の貫通電極基板１００は、上述したように導通部１０６の抵抗値が小さく電気特性が向上しており、その結果、貫通電極基板１００を半導体装置に用いたときの導通部１０６で生じる発熱量を小さくすることができる。これにより、貫通電極基板１００を高密度実装した半導体装置を実現することができる。

（実施形態３）
本実施形態３においては、上述の実施形態１及び２の貫通電極基板に搭載されるＬＳＩチップとして、ＭＥＭＳデバイスを用いる場合について説明する。本実施形態においては、ＭＥＭＳデバイスは、物理量センサ３０２−１を例にとって説明する。

以下、物理量センサ３０２−１により検出される加速度の変位信号を処理する処理回路について説明する。

＜処理回路＞
上記物理量センサ３０２−１により検出される加速度の変位信号を処理する各処理回路の構成例について図２０を参照して説明する。

図２０は、物理量センサ３０２−１により検出される加速度の変位信号を処理する加速度処理回路４００の回路構成を示す図である。この場合、物理量センサはピエゾ抵抗型加速度センサである。図２０において、加速度処理回路４００は、増幅回路４０１と、サンプルホールド回路（Ｓ／Ｈ）４０２〜４０４と、出力抵抗Ｒｏｕｔと、キャパシタＣｘ，Ｃｙ，Ｃｚと、から構成される。なお、図中のＸ軸出力、Ｙ軸出力、Ｚ軸出力は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号である。なお、出力抵抗ＲｏｕｔとキャパシタＣｘ，Ｃｙ，Ｃｚは、加速度信号に対応する周波数成分を通過させるローパスフィルタとして機能する。

増幅回路４０１は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号（静電容量変化）を所定の増幅率で増幅してサンプルホールド回路４０２〜４０４にそれぞれ出力する。サンプルホールド回路４０２は、増幅回路４０１で増幅されたＸ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｘを介してＸ方向の加速度検出信号Ｘｏｕｔを出力する。サンプルホールド回路４０３は、増幅回路４０１で増幅されたＹ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｙを介してＹ方向の加速度検出信号Ｙｏｕｔを出力する。サンプルホールド回路４０４は、増幅回路４０１で増幅されたＺ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｚを介してＺ方向の加速度検出信号Ｚｏｕｔを出力する。

この物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００は、センサモジュールとして携帯情報端末や携帯電話などに搭載される。図２１は、物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００を実装した半導体装置の一例である携帯型情報端末５００の一例を示す図である。図２１において、携帯型情報端末５００は、筐体５０１、ディスプレイ部５０２と、キーボード部５０３、から構成される。センサモジュールは、キーボード部５０２の内部に実装されている。携帯型情報端末５００は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末５００では、物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールにより検出される加速度や角速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。

上記のように物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールをモバイル端末機に実装することにより、新たな機能を実現することができ、モバイル端末機の利便性や信頼性を向上させることが可能になる。

１００：貫通電極基板
１０２：基板
１０４：貫通孔
１０６：導通部
１０６ａ：中央部
１０６ｂ：直流電流領域
１０６ｃ：直流−パルス切替領域
１０６ｄ：パルス電流後期領域
１０６ｅ：パルス電流初期領域
１０７：蓋めっき
１０８：絶縁膜
１１０：シード層
３０２：バンプ
３０４、３０６：ＬＳＩ基板
３０６−１、３０６−２：チップ
３０８−１、３０８−２：電極パッド

Claims (7)

1. 表裏を貫通する貫通孔を有する基板と、
   前記貫通孔内に充填され、金属材料を含む導通部と、
   を備え、
   前記導通部は、結晶粒径が２９μｍ以上の金属材料を少なくとも含み、
   前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含むことを特徴とする貫通電極基板。
2. 前記導通部は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を少なくとも含むことを特徴とする請求項１に記載の貫通電極基板。
3. 前記基板はシリコンからなり、
   前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されていることを特徴とする請求項１又は２に記載の貫通電極基板。
4. 前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであることを特徴とする請求項１乃至３のいずれか一項に記載の貫通電極基板。
5. 前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであることを特徴とする請求項１乃至３のいずれか一項に記載の貫通電極基板。
6. 請求項１乃至５の何れか一に記載の貫通電極基板を複数有し、前記複数の貫通電極基板が積層されていることを特徴とする半導体装置。
7. 接続端子部を備えた半導体チップを少なくとも１つ含み、
   前記接続端子部と請求項１乃至６のいずれか一項に記載の貫通電極基板の導通部とを接続して構成された半導体装置。