JP2011091105A - 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法 - Google Patents

半導体レーザ用パッケージ、半導体レーザ装置及び製造方法 Download PDF

Info

Publication number
JP2011091105A
JP2011091105A JP2009241683A JP2009241683A JP2011091105A JP 2011091105 A JP2011091105 A JP 2011091105A JP 2009241683 A JP2009241683 A JP 2009241683A JP 2009241683 A JP2009241683 A JP 2009241683A JP 2011091105 A JP2011091105 A JP 2011091105A
Authority
JP
Japan
Prior art keywords
semiconductor laser
circuit board
printed circuit
die attach
board type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009241683A
Other languages
English (en)
Other versions
JP5465508B2 (ja
JP2011091105A5 (ja
Inventor
Katsuya Nakazawa
勝哉 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009241683A priority Critical patent/JP5465508B2/ja
Publication of JP2011091105A publication Critical patent/JP2011091105A/ja
Publication of JP2011091105A5 publication Critical patent/JP2011091105A5/ja
Application granted granted Critical
Publication of JP5465508B2 publication Critical patent/JP5465508B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体レーザ素子用パッケージ及び半導体レーザ装置の品質性能を向上させ、生産性を向上させ、さらに、製造コストを低減する。
【解決手段】かしめ部37を有する、半導体レーザ素子搭載用のダイアタッチ部31と、プリント基板上に、半導体レーザ素子及び外部装置と電気的に接続されるためのリード38を設けた、プリント基板型リード部35とを有し、かしめ部37によって、ダイアタッチ部31とプリント基板型リード部35とが結合している半導体レーザ用パッケージ20。
【選択図】図2

Description

本発明は、半導体レーザ用パッケージ、半導体レーザ装置及び製造方法に関する。
光ディスクに代表される光記録媒体に、半導体レーザ素子を用いた光ピックアップ装置が広く使用されて、情報の記録または情報の読み取りが行われている。レーザ光源の半導体レーザ素子は、半導体レーザ用パッケージに搭載され、さらに、パッケージが、光ピックアップ装置に組み込まれる。
光ピックアップ装置を使用する電子応用機器の高速化、高性能化及び低コスト化の要求に伴って、半導体レーザ用パッケージの放熱性の向上等の高性能化及び一層の低コスト化の要求が高まっている。
図1Aは、従来の半導体レーザ用パッケージであるガラス端子11を例示する図である。図1Aの(a)は上側の平面図、(b)は正面図である。ガラス端子11は、アイレット部12、リードピン13a、アースリードピン13b、ヒートシンク14等で構成されている。アイレット部12は、貫通孔(アイレット)15を有し、貫通孔15においてガラス16を介して、リードピン13aを気密に固着している。アースリードピン13bは、アイレット部12にスポット溶接により、固着される。ヒートシンク14は、半導体レーザ素子の載置領域17を有し、半導体レーザ素子の放熱の機能を有しており、銀ろう付け等によりアイレット部12と固着されている。アイレット部12、ヒートシンク14の材料には、それぞれ、鉄または鉄合金、銅または銅合金等を使用する。リードピン13aは、端部分18において、ワイヤボンディングにより、半導体レーザ素子と接続される。半導体レーザ素子が、熱伝導性に優れた銀ペースト等を介して、載置領域17に搭載され、半導体レーザ装置が形成される。
図1Bは、従来の、他の半導体レーザ用パッケージのリードフレームタイプパッケージを例示する図である。このパッケージは、図1Bの(a)に示すリードフレーム21aに、(b)に示すような樹脂封止が施された形態を有している。
図1Bの(a)においては、リードピン22a及びアースリードピン22bによって構成されたリード部22と、半導体レーザ素子の載置領域23を有するダイアタッチ部24とが、タイバー25によって固定され、1組のリードフレームタイプパッケージ21aを形成している。ダイアタッチ部24は、アースリードピン22bを介してタイバー25と一体的に形成されている。さらに、パッケージ21aと同一の形状のリード部とダイアタッチ部との組が、複数組、連なって(図示せず)、タイバー25に固定される。
図1Bの(b)は、熱可塑性樹脂26により固められたリードフレームタイプパッケージ21bを示している。半導体レーザ素子の載置領域23と、リードピン22aのワイヤボンディング領域27とが露出するように、かつ、リードピン22aとダイアタッチ部24との相互位置関係が保てるように、熱可塑性樹脂26により固められてリードフレームタイプパッケージ21bが形成されている。樹脂の成形は、射出成形による。
半導体レーザ装置は、半導体レーザ素子載置領域23に搭載した半導体レーザ素子と、リードピン22aとをボンディングワイヤにより結合し、その後、タイバー25からリードピン22a,アースリードピン22bを切り離すことにより、形成することができる。
特開2006−237418号公報 特開2005−251838号公報 特開2008−098389号公報 特開2009−016794号公報
従来の半導体レーザ用パッケージのガラス端子の製造においては、図1Aに示すように、リードピン13aをアイレット部12の貫通孔15においてガラス封着し、かつ、金属全体に金めっきが施されている。金めっき工程は、ガラス封着工程後に行う。それは、ガラス封着の際の炉内温度約1000℃の高温において、めっきした金の組成が拡散することのないよう、金めっき工程を、ガラス封着工程後として、高温を避けるためである。従って、ダイアタッチ部の半導体レーザ素子の載置の領域への金めっきの厚さは、極薄で十分であるにも関わらず、ダイアタッチ部及びリード部の全体を一時にめっきするため、ワイヤボンディングのための厚さを要するリード部等の金めっきと同等の厚さとなる。従って、ダイアタッチ部等に施される余分のめっき厚についてコストが高くなる。また、金型に関して、アイレット部12やヒートシンク14を成形するための金型が複雑であり、また、複雑な製造工程を要していた。さらに、アイレット部とヒートシンクとの接合に工程を要する等、製造コストが高く、生産性に問題を有していた。さらに、周囲を保護されることなく突き出たリードに関して、他の部品等との接触によって、曲がり不良を発生する場合があった。
図1Bに示された、他の、樹脂モールドを使用するリードフレームタイプパッケージの製造においては、樹脂成形のための複雑な金型を要し、また、複雑な製造工程を要していた。使用される樹脂は、半導体レーザ素子等の発熱に耐性を有する高価な樹脂である。パッケージの樹脂封止部分は複雑な形状を要し、製品を形成する樹脂の歩留まりが低いため、樹脂のコストを低減することが難しかった。また、液状の樹脂を金型に注入する際、樹脂に含まれている揮発性の不純物質がガス化し、リードフレームのめっきの表面に凝固し、付着して、パッケージ製品の品質低下を招くおそれがあった。さらに、ガス化した揮発性物質は、金型内部に凝固して、脂(やに)のように付着し、パッケージの封止樹脂表面に転写されて、金属製品の品質を低下させることがあった。
本発明は、これらの問題点を解決するためになされたものであって、半導体レーザ素子用パッケージ及び半導体レーザ装置の品質性能を向上させ、生産性を向上させ、さらに、製造コストの低減を図ることを目的とする。
上記目的を達成するため、第1の発明は、かしめ部を有する、半導体レーザ素子搭載用のダイアタッチ部と、プリント基板上に、半導体レーザ素子及び外部装置と電気的に接続されるためのリードを設けた、プリント基板型リード部とを有し、前記かしめ部によって、前記ダイアタッチ部と前記プリント基板型リード部とが結合している半導体レーザ用パッケージを提供する。
また、上記目的を達成するため、第2の発明は、半導体レーザ素子用のダイアタッチ部を形成するダイアタッチ部形成工程と、プリント基板上に、半導体レーザ素子及び外部装置と電気的に接続されるためのリードを設けるプリント基板型リード部形成工程と、前記ダイアタッチ部と前記プリント基板型リード部とをかしめ結合するダイアタッチ部・リード部結合工程とを有する半導体レーザ用パッケージの製造方法を提供する。
本発明により、半導体レーザ素子用パッケージ及び半導体レーザ装置の品質性能を向上させ、生産性を向上させ、さらに、製造コストの低減を図ることができる。
従来の半導体レーザ用パッケージを例示する図である。 従来の、他の半導体レーザ用パッケージを例示する図である。 本発明の第1の実施の形態に係る半導体レーザ用パッケージを例示する図である。 本発明の第2の実施の形態に係る、半導体レーザ用パッケージの製造方法を例示する図である。 本発明の第2の実施の形態に係る、プリント基板型リード部の製造方法における各ステップを例示する図である。 本発明の第2の実施の形態に係る、半導体レーザ用パッケージの、製造工程の代表的なステップにおける態様を例示する図である。 本発明の第2の実施の形態に係る、半導体レーザ用パッケージの、製造工程の代表的なステップにおける態様を例示する図である。 本発明の第3の実施の形態に係る、プリント基板型リード部を例示する図である。 本発明の第3の実施の形態の変形例に係る、プリント基板型リード部を例示する図である。 本発明の第4の実施の形態に係る、半導体レーザ装置を例示する図である。
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。なお、各図の説明において、各図に共通している同一構成部分については、その部分に同一の符号を付し、重複する場合にはその説明を省く。
〈第1の実施の形態〉
図2は、本発明の第1の実施の形態に係る半導体レーザ用パッケージを例示する図である。図の左側は正面図、右側は側面図である。半導体レーザ用パッケージ20は、半導体レーザ素子を搭載するためのダイアタッチ部31と、プリント基板型リード部35とが結合された構造を有する。ダイアタッチ部31は、結合のためのかしめ部37を有する。かしめ部37は、ダイアタッチ部31に設けた爪状の部分であり、爪状の部分を折り曲げて加工する「かしめ加工」により、ダイアタッチ部31とプリント基板型リード部35とを結合する機能を有する。「かしめ」の加工については、〈第2の実施の形態〉において説明する。
ダイアタッチ部31は、さらに、半導体レーザ素子の放熱用のフィン、ヒートシンクブロック等を付加してもよい。
プリント基板型リード部35は、プリント基板上に、半導体レーザ素子及び外部装置(図示せず)と電気的に接続されるためのリード38を有している。ダイアタッチ部31の有するかしめ部37によって、ダイアタッチ部31とプリント基板型リード部35とが結合している。プリント基板型リード部35は、その側面に、かしめ結合用のノッチ34aを有していてもよい。図2のノッチ34aのように、通常、ノッチの数は、2個を1対として設けるが、34a,34bのように、2対設けてもよい。2対設けられたノッチの使用については、次の〈第2の実施の形態〉及び図5Aの(e)において説明する。
ダイアタッチ部31には、プリント基板型リード部35との結合用のフック部32を、さらに設けてもよい。フック部32によって、プリント基板型リード部35の上端部35aを突き当てて固定し、かつ、厚さ方向に挟むことができるので、かしめ結合に加えて、結合を一層強固にすることができる。
ダイアタッチ部31の材料としては、例えば、銅、鉄、鉄―ニッケル合金、またはそれらの金属の合金を使用する。寸法は、例えば、板厚が0.1mm〜0.4mm、幅Wが3.0mm〜5.6mm、表側の長さL1が1.0mm〜5.0mmである。プリント基板型リード部35の材料としては、例えば、ガラスエポキシ系樹脂を使用し、リードの線方向の長さL2は6.5mm〜20mmである。
〈第1の実施の形態の効果〉
ダイアタッチ部とプリント基板型リード部との結合構造を有する半導体レーザ用パッケージを提供することにより、パッケージ製品の性能の向上及び製品範囲の拡大を図ることができる。また、この結合構造により、生産性の向上及び製造コストの削減を図ることができる。すなわち、部品の材料の選択において、ダイアタッチ部とプリント基板型リード部のそれぞれの材質は、ほぼ独立して選択することができ、さらに、従来のガラス端子のパッケージにおけるような、ガラスの熱膨張係数に近い値の材料のみに制限されることがないので、材料選択の幅が広がり、パッケージ製品の性能の範囲を拡大できる。また、レーザ素子を、基板にではなく、金属製のダイアタッチ部に搭載する構造であるので、放熱効果の優れた、性能の高い半導体レーザ用パッケージを提供できる。また、プリント基板型リード部において、リードがプリント基板により保護されるので、従来のようなリードピン曲がりを生じることなく、品質向上を図ることができる。
〈第2の実施の形態〉
図3は、本発明の第2の実施の形態に係る、半導体レーザ用パッケージの製造方法を例示する図である。製造方法の工程は、ダイアタッチ部形成工程(S301)、プリント基板型リード部形成工程(S302)、ダイアタッチ部・リード部結合工程(S303)を有する。
図4は、工程(S302)のプリント基板型リード部形成の製造方法を例示する図である。
図5A,5Bは、半導体レーザ用パッケージの、製造工程の代表的なステップにおける態様を例示する図である。
以下、図5A,5Bの半導体レーザ用パッケージの各態様を参照しながら、第2の実施の形態に係る、半導体レーザ用パッケージの製造方法の各ステップにつき、順を追って説明する。
(S301.ダイアタッチ部形成工程)
図3におけるダイアタッチ部形成(S301)の工程は、a.ダイアタッチ部板材金型抜き、b.ダイアタッチ部形状形成及びc.ダイアタッチ部めっきの各工程要素を有している。
工程要素a.ダイアタッチ部板材金型抜きにより、図5Aの(a)に示す部材50が得られる。部材50に用いられる板材の材料は、例えば、銅、鉄、鉄―ニッケル合金、またはそれらの金属の合金を使用する。板厚は、例えば、0.1mm〜0.4mmである。
次いで、工程要素b.ダイアタッチ部形状形成において、金型及びプレス機械等を用いて板状材料の部材50の折り曲げ加工等を行い、図5Aの(b)に示す、ダイアタッチ部51の基板型リード用フック52を形成する。なお、図5Aの(b)〜(f)及び図5Bの(h),(j),(k)は、それぞれ、左側に正面図、右側に側面図を示している。
その後、工程要素c.ダイアタッチ部めっきの加工においてダイアタッチ部51にめっきを施す。めっきにより、部材に防錆処置を施し、また、図5Aの(c)に示す半導体レーザ素子の載置領域53への素子の接着状態を良好にすることができる。めっきの金属は、半導体レーザ用パッケージの使用条件に応じて、金、無電解ニッケル、電解ニッケル、パラジウム、またはそれらの合金等を使用する。めっき厚は、例えば、0.02μm〜10μmである。
なお、工程要素c.のめっき加工は、工程要素b.ダイアタッチ部形状形成の折り曲げ加工の前に行ってもよい。ダイアタッチ部へのめっきは、必要な箇所に限定し、また、リード部と分離して行うことができるので、必要最低限の厚さに留めることができ、コストを低減することができる。従来のガラス端子のパッケージにおいては、ガラス封止のための高温保持による金めっきの拡散防止のため、めっき工程は結合後に行う必要があったが、常温で結合することのできる本発明においては、結合工程とめっき工程との工程順序の制限はない。
(S302.プリント基板型リード部形成)
図3の、プリント基板型リード部形成工程(S302)は、ダイアタッチ部形成工程(S301)から工程上の制約を受けることがないので、S301と独立に工程を進めることができ、生産性の向上を図ることができる。
図4に示すように、工程S302は、銅箔付き樹脂基板準備(S302A)、配線パターン形成(S302B)、分割・個片化(S302C)の各ステップを有する。ただし、半導体レーザ用パッケージの使用目的、条件に応じて、S302Aに示すような銅箔付き樹脂基板を使用せず、アディティブ法等他のプリント基板の製造方法を利用してもよい。
(S302A.銅箔付き樹脂基板準備工程)
図4の銅箔付き樹脂基板準備(S302A)の工程において、基板の材料は、例えば、ガラスエポキシ系樹脂を使用した銅箔付きの基板を使用する。基板の寸法は、例えば、幅340mm、長さ510mm、厚さ0.3mm〜0.6mmであり、基板を個片化してプリント基板型リード部の量産が可能である。
(S302B.配線パターン形成工程)
従来のガラス端子に使用されるリードピンとは異なって、ピンのガラス封止を行うことなく、基板上に設けられた配線リードを、リードピンとして使用することができる。
工程要素a.において、銅箔上にフォトレジストを塗布し、キュアを行う。工程要素b.において、リードの設計形状に基づき、リードとなる部分のフォトレジストを露光、現像して硬化させ、その他の部分のフォトレジストの剥離を行う。工程要素c.において、フォトレジストが剥離された部分の銅箔をエッチングにより除去して、リードを形成する。工程要素d.において、リードとなる部分のフォトレジストの剥離を行う。工程要素e.において、リードの表面に電解めっきを行う。めっきには、例えば、ニッケル、銅、金等の金属を使用する。特に表層には、金、パラジウム等を使用する。半導体レーザ素子とリードとの接続のため、ワイヤボンディングを行うので、めっき厚は、例えば、0.1mm以上の値とする。リード(図5Aの(d)の58)の線幅は、200μm〜500μm、リードのピッチは0.4mm〜2.0mmとすることができる。また、プリント基板の配線パターン形成によってリードを形成するので、半導体レーザ用パッケージが使用される電子機器の寸法形状等の条件に応じて、リードの線が延びている方向に沿って徐々に、その間隔を変化させたり、経路の形状をS字型にする等、任意の配線リードの形状を得ることができる。
工程要素f.において、プリント基板型リード部の表層にレジスト塗布を行う。次に、工程要素g.において、ダイアタッチ部のかしめ部(図5Aの(f)の57)をリード部に固定するためのノッチ(図5Aの(d)の54)を形成する。ただし、かしめの締め付け結合力の大小、パッケージ製品の使用環境等に応じて、ノッチを加工せず、プリント基板型リード部の平坦な側面に対して、かしめ加工をしてもよい。ノッチ54の形状は、必要に応じて、半円形、三角形、台形、長方形等の形状を選択することができる。また、かしめ加工の状況に応じて、多角形の一部や、楕円の一部等種々の形状を使用してもよい。図5Aの(g1)及び(g2)は、半円形及び台形のノッチの形状を例示している。ノッチ54の形成方法は、例えば、半円形の場合には、プリント基板の分割・個片化(S302C)の前に、分割・個片化の切断代における中央の線56の位置に中心を有する、半円形に相当するドリル穴を穿孔する等の方法を用いることができる。その他の形状の場合には、シャーリングまたはソーイング等の方法を用いることができる。
(回転対称の位置のノッチ)
図5Aの(d)において、プリント基板型リード部55のノッチ54が、リード58が延びている方向に2個ずつ2対設けられているのは、次のような生産性向上の目的によるものである。
次工程のダイアタッチ部・リード部結合(図3のS303)において、個々のプリント基板型リード部55は、振り込みによって組立機械へ供給されることが多く、組立の際に、仮に、プリント基板型リード部55の上端部55aと下端部55b(図5Aの(d))の上下方向が一方向のみに限定されていると、振込み時における上下を揃える作業のため、工程と時間を要することになる。しかし、もし、プリント基板型リード部55を、図5Aの(e)の重心点Gを中心に180度回転させても、ノッチが同じ位置になるように、54a,54bの2対のノッチを設けておけば、上下方向を1つの方向に限って揃えることなく、組立を行うことができる。従って、組立工程におけるプリント基板型リード部の上下位置揃えの工程を省くことができ、工程を簡素化することができる。プリント基板型リード部55を、その重心点Gのまわりに、矢印A1及びA2のように180度回転させると重ね合せられる、回転対称の位置にある2対のノッチが、近づいて重なり、1対になった場合であっても、同様に、工程の簡素化の効果があり、プリント基板型リード部の上下位置揃えの手間を省くことができる。
(S302C.切断・個片化工程)
次に、S302Cにおいて、切断装置を使用して、基板を分割・個片化し、図5Aの(d)に示すような個片化されたプリント基板型リード部55を準備する。分割・個片化された個々のプリント基板型リード部55の寸法は、例えば、幅Wが3.0mm〜5.6mmであり、リード58の線方向の長さLが6.5mm〜20mmである。なお、パッケージの使用状態に応じて、プリント基板型リード部を、長手方向の適切な位置において、切断して使用することができる。
(S303.ダイアタッチ部・リード部結合工程)
図3におけるダイアタッチ部・リード部結合(S303)の工程は、工程要素a.組立て、b.ダイアタッチ部・リード部のかしめ結合を有している。
工程要素a.において、先の工程S301で形成されたダイアタッチ部と、工程S302で配線パターン形成及び分割・個片化により形成されたプリント基板型リード部とを、所定の相互位置関係に仮置きし、組立てる。
(かしめ結合)
「かしめ」とは、金属の接合部分を打ったり締めたりして、固くとめる加工方法であり、特に、本発明においては、ダイアタッチ部に設けた爪状の部分(図5Aの(f)のかしめ部57)を折り曲げ、プリント基板型リード部35の所定の位置において、プリント基板型リード部35の部材に対して、締め付け力をもって挟持し、また、厚さ方向にも締め付ける加工を指す。かしめ部57を90度ずつ2回折り曲げて、プリント基板型リード部35の幅方向及び厚さ方向について、締め付け力を発揮することができる。かしめ結合部は、挟持するダイアタッチ部内に発生する引張り応力と、挟持され締め付けられたプリント基板型リード部内の圧縮応力とが均衡して、強固に結合される。
(ノッチにおけるかしめ結合)
ダイアタッチ部51のかしめ部57を、プリント基板型リード部55に設けたノッチ54aの位置において、ノッチに食い込ませてかしめ結合を行うことができる。
図5Aの(g1)及び(g2)は、(f)の部分Bの拡大図である。図の(g1)の半円形のノッチ54aにおいて、かしめ部57は、ノッチ54aに対して、隙間54c,54dが確保されるような位置関係にある。かしめ部57によるかしめ結合を行う時に、ノッチ54aの半円の内部にかしめ部57を食い込ませて、かしめることができる。すなわち、矢印Xの方向に、かしめ部57が折り返されて、プリント基板型リード部55を締め付けると、かしめ部57の辺60が、ノッチ54aの、半円の中心に向かって円弧を描いている縁部59aに沿ってすべりつつ締め付けて、締まり勝手の状態となるので、締め付けを効果的に行うことができる。
図5Aの(g2)は、ノッチの形状が台形の場合を示している。台形のノッチ59cの斜めの縁部59bにより、上記の半円のノッチ54aの場合と同様、締まり勝手の締め付けを効果的に行うことができる。
(基板型リード用フックによる固定)
ダイアタッチ部に、プリント基板型リード用フックを設けることにより、プリント基板型リード部との結合を、一層強固にすることができる。図5Aの(f)に示すように、ダイアタッチ部51の基板型リード用フック52を、プリント基板型リード部55の上端部55aに掛けて固定する。基板型リード用フック52とダイアタッチ部51の部材との間にスリット52aが形成され、このスリット52aに、プリント基板型リード部55の上端部55a近傍の部分が、差し込まれる。このように上端部55aを、スリット52aの部分で保持することにより、ダイアタッチ部とリード部との、リードの線の長手方向の相互位置を固定する。フック固定を行うことにより、かしめ結合に加え一層強固な結合を行うことができる。
図5Bの(h)は、このフックによる固定と、かしめ結合とによって、ダイアタッチ部51とプリント基板型リード部55とが固着され、半導体レーザ用パッケージの製造工程が終了した状態を示している。
なお、図5Bの(i)に示す短いかしめ部67を有する部材50を用いて、より簡素に、かしめ結合を行うことができる。次の図(j)に示すように、基板型リード用フック52を折り曲げ加工により形成し、このフック52でプリント基板型リード部65を固定し、さらに、図(k)の側面図に示すように、かしめ部67を、プリント基板型リード部65の幅方向を挟みこむように、ノッチ64の位置において90度折り曲げて、かしめ結合を完成させてもよい。
〈第2の実施の形態の効果〉
ダイアタッチ部とプリント基板型リード部とを、かしめ結合により一体化する半導体レーザ用パッケージの製造方法によって、半導体レーザ用パッケージの製品の品質を向上させ、製品の製造コストを低減し、また、製品の生産性の向上を図ることができる。すなわち、プリント基板型のリード部を用いることによって、リード曲がりの発生しない製品を提供でき、また、ダイアタッチ部、リード部ごとの適正なめっき厚の選択により、コストを削減できる。さらに、簡素化したダイアタッチ部を製造するための金型が、簡素化できるので、コスト削減を図ることができる。また、プリント基板型リード部の使用によって、生産工程の変更、立ち上げが容易にできるので、需要家からの多種にわたるパッケージ仕様の要求に対して、即応した生産をすることができ、低コストで製品の範囲拡大を図ることができる。
〈第3の実施の形態〉
図6は、本発明の第3の実施の形態に係る、ファンアウトまたはファンインするリードを有するプリント基板型リード部を例示する図である。ここに「ファンアウト」は、扇が広がるように、リードの間隔が徐々に広がっていく状態を、「ファンイン」は、逆に徐々に狭まっていく状態を、表している。
図6の(a)は、プリント基板型リード部55の有するリード58が、ダイアタッチ部(図示せず)と結合する上端部55aから、反対側の下端部55bへ進むにつれて、ファンアウトする形状を例示している。
図6の(b)は、(a)の例とは反対に、リード58がファンインする形状を例示している。下端部55b及びその近傍は、電気的接続用の差し込み端を形成している。差し込み端は、光ピックアップ装置等の外部装置と、コネクタ等を通じて電気的に接続されるための接続端子である。上端部55a、下端部55bにおける、複数のリード58の寸法は、例えば、幅が200μm〜500μm、間隔が0.4mm〜2.0mmである。
〈第3の実施の形態の効果〉
半導体レーザ用パッケージのリードが、プリント基板によりその位置が確実に保持され、リードのピッチ変換が、プリント基板型リード部の半導体レーザ素子側から電気的接続用の差し込み端側に向けて、容易に、かつ、確実になされるので、半導体レーザ用パッケージの製品の利用範囲を拡大することができ、また、製品の品質・性能の向上を図ることができる。
〈第3の実施の形態の変形例〉
図7は、本発明の第3の実施の形態の変形例に係る、電気的接続用の差し込み端に特徴を有するプリント基板型リード部を例示する図である。プリント基板型リード部55において、リード58は、上端部55aから下端部55bの向きにファンアウトする形状を有し、リードの長手方向の位置71において、各々のリードが平行な状態となって、電気的接続用の差し込み端72を形成している。
〈第3の実施の形態の変形例の効果〉
半導体レーザ素子用パッケージの、電子応用機器への接続の条件に応じて、電気的接続用の差し込み端の寸法・形状につき、柔軟に対応して設計製造できるので、製品の適用範囲を拡大することができる。
〈第4の実施の形態〉
図8は、本発明の第4の実施の形態に係る、半導体レーザ装置81を例示する図である。半導体レーザ素子用パッケージのダイアタッチ部51上に、発光素子のレーザダイオード82及び受光素子のフォトダイオード83が搭載され、各素子が、プリント基板型リード部55のリード58と、ボンディングワイヤ84により電気的に接続されて、半導体レーザ装置81が形成される。各素子の発熱の状態に応じて、ダイアタッチ部51にヒートシンク等の熱放散用部材を設けてもよい。
半導体レーザ装置81が組み込まれる電子応用機器の設計条件に応じて、ダイオードの個数、配置、リードの本数、配置等の半導体レーザ装置の設計仕様は様々に異なるが、本発明においては、これらの多様な設計仕様に対し、十分な対応が可能な半導体レーザ用パッケージの特徴を生かした、半導体レーザ装置を提供することができる。
〈第4の実施の形態の効果〉
かしめ結合を有する半導体レーザ素子用パッケージを使用した半導体レーザ装置を提供して、生産性の向上及びコストの低減を図ることができる。また、半導体レーザ素子を、プリント基板に接することなく、ダイアタッチ部に搭載するので、放熱効果のすぐれたレーザ装置を構成することができ、半導体レーザ素子の寿命を延ばすことができる。従って、半導体レーザ装置の、性能・品質の向上を図ることができる。
〈本発明に係る他の実施の形態〉
以上、本発明に係る好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、第2の実施の形態等においては、銅箔付き樹脂基板の製造工程を例示したが、使用目的、使用環境等の条件に応じてアディティブ法、セミアディティブ法等のプリント基板の製造方法を利用することができる。これらの基板の製造方法によれば、プリント基板型リード部におけるリードの幅と間隔が、例えば10μmのレベルの、非常に細かい設計寸法にも対応することが可能である。
11 ガラス端子
12 アイレット部
13a,22a リードピン
13b,22b アースリードピン
14 ヒートシンク
15 貫通孔(アイレット)
16 ガラス
17,23,53 半導体レーザ素子の載置領域
21a,21b リードフレームタイプパッケージ
20 半導体レーザ用パッケージ
22 リード部
24,51 ダイアタッチ部
25 タイバー
26 熱可塑性樹脂
27 ワイヤボンディング領域
37,57,67 かしめ部
50 部材
51 ダイアタッチ部
52 基板型リード用フック
52a スリット
54,54a,54b,59c,64 ノッチ
54c,54d 隙間
55,65 プリント基板型リード部
55a 上端部
55b 下端部
56 分割・個片化の切断代における中央の線
58 リード
59a,59b 縁部
60 かしめ部57の辺
71 リードの長手方向の位置
72 差し込み端
81 半導体レーザ装置
82 レーザダイオード
83 フォトダイオード
84 ボンディングワイヤ
G プリント基板型リード部の重心点
L1 ダイアタッチ部の表側の長さ
L2 プリント基板型リード部のリードの線方向の長さ
W プリント基板型リード部の幅
X かしめ部のかしめ方向

Claims (9)

  1. かしめ部を有する、半導体レーザ素子搭載用のダイアタッチ部と、
    プリント基板上に、半導体レーザ素子及び外部装置と電気的に接続されるためのリードを設けた、プリント基板型リード部とを有し、
    前記かしめ部によって、前記ダイアタッチ部と前記プリント基板型リード部とが結合している半導体レーザ用パッケージ。
  2. 前記プリント基板型リード部は、かしめ結合用のノッチを有していることを特徴とする請求項1記載の半導体レーザ用パッケージ。
  3. 前記ノッチの形状は、半円形、三角形、台形、長方形のいずれかの形状である請求項2記載の半導体レーザ用パッケージ。
  4. 複数組の前記ノッチが、前記プリント基板型リード部の重心点に関して回転対称の位置に設けられたことを特徴とする請求項2又は3記載の半導体レーザ用パッケージ。
  5. 前記ダイアタッチ部は、前記プリント基板型リード部との結合用のフック部を有することを特徴とする請求項1乃至4の何れか1項記載の半導体レーザ用パッケージ。
  6. 前記プリント基板型リード部の、前記ダイアタッチ部との結合部の反対側の端部分が、電気的接続用の差し込み端を形成していることを特徴とする請求項1乃至5の何れか1項記載の半導体レーザ用パッケージ。
  7. 請求項1乃至6の何れか1項記載の半導体レーザ用パッケージに半導体レーザ素子が搭載された半導体レーザ装置。
  8. 半導体レーザ素子用のダイアタッチ部を形成するダイアタッチ部形成工程と、
    プリント基板上に、半導体レーザ素子及び外部装置と電気的に接続されるためのリードを設けるプリント基板型リード部形成工程と、
    前記ダイアタッチ部と前記プリント基板型リード部とをかしめ結合するダイアタッチ部・リード部結合工程とを有する半導体レーザ用パッケージの製造方法。
  9. 前記かしめ結合の方法が、前記ダイアタッチ部の有するかしめ部を、前記プリント基板型リード部の有するノッチの部分に食い込ませながらかしめるかしめ結合であることを特徴とする請求項8記載の半導体レーザ用パッケージの製造方法。
JP2009241683A 2009-10-20 2009-10-20 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法 Expired - Fee Related JP5465508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009241683A JP5465508B2 (ja) 2009-10-20 2009-10-20 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009241683A JP5465508B2 (ja) 2009-10-20 2009-10-20 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法

Publications (3)

Publication Number Publication Date
JP2011091105A true JP2011091105A (ja) 2011-05-06
JP2011091105A5 JP2011091105A5 (ja) 2012-09-06
JP5465508B2 JP5465508B2 (ja) 2014-04-09

Family

ID=44109120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009241683A Expired - Fee Related JP5465508B2 (ja) 2009-10-20 2009-10-20 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法

Country Status (1)

Country Link
JP (1) JP5465508B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141086A1 (ja) 2011-04-15 2012-10-18 日本電気株式会社 コンピュータシステム、コントローラ、及びネットワークアクセスポリシ制御方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125687A (ja) * 1988-11-04 1990-05-14 Sony Corp 半導体レーザ装置
JPH03128982U (ja) * 1990-04-05 1991-12-25
JPH044772U (ja) * 1990-04-25 1992-01-16
JPH0428492U (ja) * 1990-06-30 1992-03-06
JPH0964485A (ja) * 1995-06-13 1997-03-07 Fuji Electric Co Ltd 半導体レーザ装置
JPH0969584A (ja) * 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 集積回路のパッケージ
JP2000353850A (ja) * 1999-06-11 2000-12-19 Sharp Corp 半導体レーザ装置
JP2005251838A (ja) * 2004-03-02 2005-09-15 Sharp Corp 半導体レーザ装置
JP2006086433A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 光モジュール
JP2009187983A (ja) * 2008-02-01 2009-08-20 Shinko Electric Ind Co Ltd レーザ素子用フレームパッケージおよびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125687A (ja) * 1988-11-04 1990-05-14 Sony Corp 半導体レーザ装置
JPH03128982U (ja) * 1990-04-05 1991-12-25
JPH044772U (ja) * 1990-04-25 1992-01-16
JPH0428492U (ja) * 1990-06-30 1992-03-06
JPH0964485A (ja) * 1995-06-13 1997-03-07 Fuji Electric Co Ltd 半導体レーザ装置
JPH0969584A (ja) * 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 集積回路のパッケージ
JP2000353850A (ja) * 1999-06-11 2000-12-19 Sharp Corp 半導体レーザ装置
JP2005251838A (ja) * 2004-03-02 2005-09-15 Sharp Corp 半導体レーザ装置
JP2006086433A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 光モジュール
JP2009187983A (ja) * 2008-02-01 2009-08-20 Shinko Electric Ind Co Ltd レーザ素子用フレームパッケージおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141086A1 (ja) 2011-04-15 2012-10-18 日本電気株式会社 コンピュータシステム、コントローラ、及びネットワークアクセスポリシ制御方法

Also Published As

Publication number Publication date
JP5465508B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
JP3664045B2 (ja) 半導体装置の製造方法
US6617200B2 (en) System and method for fabricating a semiconductor device
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP5465508B2 (ja) 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法
JP2593702B2 (ja) 半導体装置の製造方法
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JP2007311518A (ja) 半導体装置の製造方法及び半導体装置
JP4534675B2 (ja) 集積回路装置
JP5334481B2 (ja) 電池パック装置の製造方法
JP6352508B2 (ja) リードフレーム及びリードフレームの製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP5857556B2 (ja) マルチチップ用複合リードフレーム及び半導体装置
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP6258044B2 (ja) リードフレーム及びリードフレームの製造方法
JP2022086084A (ja) 電子回路装置の製造方法
JP4654394B6 (ja) 電子機器の製造方法及び電子回路基板
JP2009054611A (ja) 実装構造体、その製造方法、半導体装置およびその製造方法
JP2006060102A (ja) 半導体装置
JP2010219087A (ja) 表面実装部品の実装構造および実装方法
JP2009231743A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140122

R150 Certificate of patent or registration of utility model

Ref document number: 5465508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees