JP2011086768A - 電力半導体装置とその製造方法 - Google Patents

電力半導体装置とその製造方法 Download PDF

Info

Publication number
JP2011086768A
JP2011086768A JP2009238518A JP2009238518A JP2011086768A JP 2011086768 A JP2011086768 A JP 2011086768A JP 2009238518 A JP2009238518 A JP 2009238518A JP 2009238518 A JP2009238518 A JP 2009238518A JP 2011086768 A JP2011086768 A JP 2011086768A
Authority
JP
Japan
Prior art keywords
solder
power semiconductor
circuit pattern
plating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009238518A
Other languages
English (en)
Other versions
JP5463845B2 (ja
Inventor
Hiroshi Nishibori
弘 西堀
Kunihiro Yoshihara
邦裕 吉原
Minoru Uejima
稔 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Senju Metal Industry Co Ltd
Original Assignee
Mitsubishi Electric Corp
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Senju Metal Industry Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP2009238518A priority Critical patent/JP5463845B2/ja
Priority to US12/868,375 priority patent/US8334598B2/en
Priority to EP10175447.1A priority patent/EP2312622B1/en
Priority to EP14156808.9A priority patent/EP2750173B1/en
Priority to KR1020100097146A priority patent/KR20110041405A/ko
Priority to CN201010521765.1A priority patent/CN102074536B/zh
Priority to BRPI1005613-0A priority patent/BRPI1005613B1/pt
Publication of JP2011086768A publication Critical patent/JP2011086768A/ja
Application granted granted Critical
Publication of JP5463845B2 publication Critical patent/JP5463845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】本発明は、回路パターンの無電解Ｎｉ−Ｐめっきの厚さを厚膜化することなくＮｉ−Ｐめっき中のＮｉがはんだ中に拡散することを抑制し、かつ、信頼性および歩留まりを高めることができる電力半導体装置とその製造方法を提供することを目的とする。
【解決手段】基板と、該基板上に形成された、Ｎｉ−Ｐめっき層でＣｕを覆う構成の素子用回路パターンと、はんだを介して該素子用回路パターンに固着された半導体素子とを備える。そして、該はんだはＳｎとＳｂとＣｕの合金であり、かつＣｕの重量百分率は０．５％以上１％以下のいずれかであることを特徴とする。
【選択図】図１

Description

本発明は少なくとも２種類の無鉛はんだを用いて製造される電力半導体装置とその製造方法に関する。
電力半導体装置は例えばＩＧＢＴや高耐圧ダイオードなどの電力半導体素子を樹脂ケース内に収容してパッケージ化したものである。典型的な電力半導体装置について図１７を参照して説明する。図１７は電力半導体素子のはんだ付けについて説明する図であるため樹脂ケースは省略されている。図１７に記載の通り、セラミック基板２００の上面には回路パターン２０２、２０４が形成される。回路パターン２０２には第１ステップはんだ２１０を介して電力半導体素子２１４が固定される。第１ステップはんだ２１０の組成は９５ｗｔ％Ｓｎ−５ｗｔ％Ｓｂである。ｗｔ％とは重量百分率である。さらに、回路パターン２０４には第２ステップはんだ２１８を介して電極端子２２０が固定される。第２ステップはんだ２１８の組成は９６．５ｗｔ％Ｓｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕである。
一方、セラミック基板２００の下面には裏面パターン２０６が形成される。裏面パターン２０６には第１ステップはんだ２１２を介してヒートシンク２１６が固定される。ヒートシンク２１６は電解Ｎｉめっきで覆われている。ここで、回路パターン２０２、２０４、裏面パターン２０６はすべてＣｕのパターンが無電解Ｎｉ−Ｐめっき（以下、「Ｎｉ−Ｐめっき」と称す）で覆われたものである。セラミック基板２００と回路パターン２０２、２０４、裏面パターン２０６はまとめて絶縁基板２０８と称する場合がある。
このような構成の電力半導体装置はリフローはんだ付けが二回行われて完成する。すなわち、一回目のリフローはんだ付けでは第１ステップはんだ２１０、２１２が溶融される。これにより電力半導体素子２１４およびヒートシンク２１６を回路パターン２０２、裏面パターン２０６へ固定する。二回目のリフローはんだ付けでは第２ステップはんだ２１８が溶融される。これにより樹脂ケースにインサートされた電極端子２２０を回路パターン２０４へ固定する。
ここで、二回目のリフローはんだ付けは第１ステップはんだ２１０、２１２が再溶融しない温度で行われなければならない。すなわち、二回目のリフローはんだ付けで第１ステップはんだ２１０、２１２が再溶融すると、電力半導体素子２１４や絶縁基板２０８の傾き、ずれ、あるいははんだのはみ出しなどの不良発生の要因となる。換言すれば、第１ステップはんだ２１０、２１２の固相線温度は第２ステップはんだ２１８の液相線温度よりも十分高くなければならない。固相線温度とは、溶融したはんだを徐々に冷却していき、はんだが完全に固体化する時の温度である。液相線温度とは、固体のはんだを徐々に加熱していき、はんだが完全に溶解する時の温度である。上述の構成では第１ステップはんだ２１０は固相線温度が２４０℃であり、第２ステップはんだ２１８の液相線温度は２２０℃である。ゆえに、二回目のリフローはんだ付けで第１ステップはんだ２１０、２１２の再溶融を回避できる。
特許文献１−６には無鉛はんだに関する技術について記載がある。
特開平０９−１８１１２５号公報 特開平１０−２８６６８９号公報 特開平１０−１９３１７１号公報 特開２００１−１４４１１１号公報 特開２００１−２４４６２２号公報 特開２００９−６０１０１号公報
第１ステップはんだ２１０、２１２にＳｎ−Ｓｂの２元系はんだを使用すると、リフローはんだ付けの際に回路パターン２０２、裏面パターン２０６のＮｉ−ＰめっきのＮｉがはんだ中に拡散しやすい。第１ステップはんだ２１０、２１２へのＮｉの拡散が進めば、移動したＮｉがあった場所にはＮｉ−Ｐめっきの近傍のＣｕが移動してくる。その結果、ＣｕとＮｉ−Ｐめっきとの界面にカーケンダルボイドと呼ばれる微小隙間が発生する。そして熱履歴の過程でＮｉ−Ｐめっきが剥離し半導体素子の放熱性が悪化する問題があった。
さらに、Ｎｉ−Ｐめっきの中のＮｉがはんだ中に拡散することにより、Ｎｉ−Ｐめっきに占めるＰ濃度が相対的に高まることになる（Ｐリッチ）。これにより、Ｎｉ−Ｐめっきの接合信頼性が低下する問題もあった。
Ｎｉがはんだ中に拡散した例について図１８を参照して説明する。図１８は裏面パターン中のＮｉ−ＰめっきとＣｕ（裏面Ｃｕパターン）の界面およびその近傍について、１７５℃で２００時間の高温保存評価を行ったあとの断面ＳＥＭ像の輪郭線を抽出した図である。図１８にはＮｉ−ＰめっきのＮｉがはんだへ拡散し、裏面ＣｕパターンとＮｉ−Ｐめっきとの界面にＮｉ−Ｐめっき剥離部が形成された様子が記載されている。また、Ｎｉ−Ｐめっき形成直後には４μｍであったＮｉ−Ｐめっきの膜厚は０．６μｍまで低下していた。しかもその０．６μｍのＮｉ−ＰめっきのすべてがＰリッチ化していた。なお、図１８では絶縁基板の下面について説明したが、絶縁基板の上面についても同様である。
このような接合信頼性低下の問題は、形成されたＮｉ−Ｐめっき厚が薄いほど顕著である。そこで、通常２μｍ程度の厚さで形成されるＮｉ−Ｐめっきを５μｍ程度まで厚くして接合信頼性の問題を回避することが考えられる。しかしながらＮｉ−Ｐめっき厚を厚くすることは、絶縁基板メーカのめっき処理において生産性を阻害する要因になる。また、絶縁基板のコストアップにもなる。さらに、要求される信頼性のレベルが高い場合にはＮｉ−Ｐめっきの厚膜化では対応しきれない場合もあった。よってＮｉ−Ｐめっき厚の厚膜化では根本的な解決とはならない問題があった。
本発明は、上述のような課題を解決するためになされたもので、回路パターン等のＮｉ−Ｐめっき厚を厚膜化することなくＮｉ−ＰめっきのＮｉがはんだ中に拡散することを抑制し、かつ、信頼性および歩留まりを高めることができる電力半導体装置とその製造方法を提供することを目的とする。
本願の発明にかかる電力半導体装置は、基板と、該基板上に形成された、Ｎｉ−Ｐめっき層でＣｕを覆う構成の素子用回路パターンと、はんだを介して該素子用回路パターンに固着された半導体素子とを備える。そして、該はんだはＳｎとＳｂとＣｕの合金であり、かつＣｕの重量百分率は０．５％以上１％以下のいずれかであることを特徴とする。
本願の発明にかかる電力半導体装置は、基板と、該基板上に形成されためっきレスのＣｕパターンである回路パターンと、ＳｎとＳｂとＣｕの合金を材料とするはんだを介して該回路パターンに固着された半導体素子と、該基板上に形成された端子用回路パターンと、Ｓｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだを材料とする端子用はんだにより該端子用回路パターンに固着された端子とを備える。そして、該はんだのＣｕの重量百分率は０．５％以上１％以下のいずれかであって固相線温度は２３５℃以上２３８℃以下のいずれかであり、該端子用はんだは液相線温度が２１５℃以上２２０℃以下のいずれかであることを特徴とする。
本願の発明にかかる電力半導体装置の製造方法は、Ｎｉ−Ｐめっき層でＣｕを覆う構成の素子用回路パターンと端子用回路パターンとが上面に形成された基板を用意する工程と、該素子用回路パターンに第１はんだを塗布する工程と、該第１はんだ上に半導体素子を搭載する工程と、該第１はんだを溶融し該半導体素子を該素子用回路パターンに固着する第１リフロー工程と、該端子用回路パターンに第２はんだを塗布する工程と、該第２はんだ上に端子を搭載する工程と、該第２はんだを溶融し該端子を該端子用回路パターンに固着する第２リフロー工程とを備える。そして、該第１はんだはＳｎとＳｂとＣｕの合金であり、Ｓｎの重量百分率が９１％以上９３％以下のいずれかであり、Ｓｂの重量百分率が６．５％以上８％以下のいずれかであり、Ｃｕの重量百分率は０．５％以上１％以下のいずれかであり、該第２はんだは液相線温度が２１５℃以上２２０℃以下のいずれかであるＳｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだであり、該第２リフローは２３５℃未満で行われることを特徴とする。
本発明により安価で信頼性の高い電力半導体装置を、高歩留まりで製造できる。
電力半導体装置の全体の構成について説明する図である。 電力半導体装置の製造方法を説明するフローチャートである。 第１はんだによるはんだ付けを説明する図である。 第２はんだによるはんだ付けを説明する図である。 ワイヤボンディングについて説明する図である。 制御基板について説明する図である。 封止ゲル注入前の電力半導体装置の構成について説明する図である。 はんだ間温度差を概念的に説明する図である。 Ｓｎ−ｘＳｂの固相線温度と液相線温度を説明する図である。 Ｓｎ−５Ｓｂ−ｘＣｕの固相線温度と液相線温度を説明する図である。 Ｓｎ−７Ｓｂ−ｘＣｕの固相線温度と液相線温度を説明する図である。 はんだ合金組成を変化させたときの溶融率等について説明する図である。 引張強さ、伸びについて説明する図である。 低サイクル疲労特性について説明する図である。 Ｎｉ−Ｐめっき電極の溶解試験結果を示す図である。 高温保存評価を行ったあとの断面ＳＥＭ像の輪郭線を抽出した図である。 課題を説明するための図である。 課題を説明するための図である。
実施の形態
本実施形態は図１−１６を参照して説明する。なお、異なる図番であっても同一の又は対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。図１は本実施形態の電力半導体装置の断面図である。以後、図１を参照して本実施形態の電力半導体装置の構成について説明する。
本実施形態の電力半導体装置は、電力半導体素子４０、４２などを樹脂ケース１０内部に収容してパッケージ化したものである。電力半導体素子４０、４２は、熱伝導性と絶縁機能を有するセラミック基板１４に固定されるものである。セラミック基板１４の上面には回路パターン１６、１８、２０が形成される。そして回路パターン１６は素子が固定される素子用回路パターンであり、回路パターン１８、２０は端子が固定される端子用回路パターンである。回路パターン１６、１８、２０はＣｕのパターンがＮｉ−Ｐめっき層で覆われる構成である。
回路パターン１６には第１はんだ３０、３２を用いて電力半導体素子４０、４２が固定される。電力半導体素子４０、４２は例えばＩＧＢＴやＦＷＤｉであるが特に限定しない。第１はんだ３０、３２の組成（成分）は、９２．４ｗｔ％Ｓｎ−７ｗｔ％Ｓｂ−０．６ｗｔ％Ｃｕである。ここでｗｔ％とは重量百分率を意味する。なお、説明の便宜上、ｗｔ％との表示を省略する場合がある。また、ＳｂおよびＣｕの重量百分率が定まればＳｎの重量百分率も定まる。よってＳｎの重量百分率は省略する場合がある。たとえば、９２．４ｗｔ％Ｓｎ−７ｗｔ％Ｓｂ−０．６ｗｔ％ＣｕのはんだであればＳｎ−７Ｓｂ−０．６Ｃｕと表示することがある。また、単に５％のＣｕ添加量などという場合には重量百分率が５％であることを意味する。
回路パターン１８には第２はんだ５０を用いて電極端子５２が固定される。第２はんだ５０の組成はＳｎ−３Ａｇ−０．５Ｃｕである。電極端子５２は電力半導体装置と外部を接続する端子である。そして、電極端子５２は樹脂ケース１０にインサート形成されている。
回路パターン２０はアルミワイヤ６４を介して信号端子６８と電気的に接続されている。また、電力半導体素子４０、４２の上面にはアルミワイヤ６０、６２が接続される。アルミワイヤ６０は電力半導体素子４０と信号端子６６を電気的に接続する。信号端子６６、６８は電力半導体素子の制御信号等を伝送する端子である。そして、信号端子６６、６８は樹脂ケース１０にインサート形成されている。
一方、セラミック基板の裏面には裏面パターン２２が形成される。裏面パターン２２はＣｕのパターンがＮｉ−Ｐめっきで覆われる構成である。なお、回路パターン１６、１８、２０および裏面パターン２２に含まれるＣｕのパターンは、セラミック基板１４の表裏それぞれに活性金属法等を用いて張り合わせることとしてもよい。裏面パターン２２には第１はんだ３４を用いてヒートシンク４６が固定される。ヒートシンク４６は例えば熱伝導性の高いＣｕなどを材質とする。ヒートシンク４６の全表面は５μｍ程度の厚さの電解Ｎｉめっき（通称、「電気Ｎｉめっき」とも称される）で表面処理されている。電界ＮｉめっきはＮｉ−Ｐめっきに比べてＮｉ食われ（Ｎｉ拡散）が起こりづらく安価に形成できる。また、Ｐが含有されていないからＰリッチ化もしない。ここで、回路パターン１６、１８、２０に電界Ｎｉめっきを用いないのは以下の理由による。すなわち、電界Ｎｉめっきは原理上一体型金属の場合にのみ実用されるのに対し、回路パターンは島状に分断され、かつ回路パターンが形成された面と裏面パターンが形成された面がセラミック基板で分離されているからである。回路パターンのように分離されている場合には、電解（電気）Ｎｉめっきが困難となり、化学的な無電解Ｎｉ−Ｐめっきが施される。なおＰ（燐）は、めっき膜質の安定性から添加される。そして、このような構成のヒートシンク４６は接着剤７２により樹脂ケース１０と接着される。
前述した電力半導体素子４０、４２およびアルミワイヤ６０、６２、６４などを塵や異物から保護し、かつケース内部の絶縁性を高めるために、樹脂ケース１０には一定水準まで封止ゲル７０が充填される。そして、樹脂ケース１０の内部であって封止ゲル７０に覆われない部分には制御基板８０が配置される。制御基板８０はスルーホール９０、９２を有する。そしてスルーホール９０、９２には信号端子６６、６８が挿入され、はんだ９４、９６によりそれぞれ固定されるとともに電気的な接続がなされる。制御基板８０には電子部品８２、８４がそれぞれはんだ８７、８８で固定されている。また、外部接続ソケット８６もはんだ８９で固定される。そして、外部接続ソケット８６を外部に露出させるようにふた９８が配置される。
ここで、回路パターン１６、１８、２０および、裏面パターン２２のＮｉ−Ｐめっきは２μｍ程度の厚さの無電解めっきである。Ｎｉ−Ｐめっきははんだ付け性の向上などを目的に形成される。
本実施形態の電力半導体装置は上述の構成を備えるものである。以後、図２を参照してこの電力半導体装置の製造方法について説明する。図２は本実施形態の電力半導体装置の製造方法を説明するフローチャートである。
まず絶縁基板１２に第１はんだ３０、３２が塗布される（ステップ１００）。前述のとおり、絶縁基板１２には回路パターン１６、１８、２０および裏面パターン２２が形成されている。次いでステップ１０２では、第１はんだ３０、３２上に電力半導体素子４０、４２が搭載される。次いでステップ１０４では、ヒートシンク４６に第１はんだ３４が塗布される。次いでステップ１０６では、ヒートシンク４６に塗布された第１はんだ３４上に、絶縁基板１２を搭載する。
次いで、ステップ１０８では第１リフロー工程によるはんだ付けが行われる。第１リフロー工程は、加熱リフロー炉内で第１はんだ３０、３２、３４を溶融し、電力半導体素子４０、４２およびヒートシンク４６を絶縁基板１２にはんだ付けする工程である。ステップ１０８を終えると図３に示す構造が完成する。すなわち、第１はんだ３０は電力半導体素子４０を回路パターン１６に固定し、第１はんだ３２は電力半導体素子４２を回路パターン１６に固定する。また第１はんだ３４はヒートシンク４６を裏面パターン２２に固定する。そしてステップ１０８のあとのステップ１１０では洗浄工程が実施される。
次いで、ステップ１１２では、ヒートシンク４６の外周部に熱硬化タイプの接着剤７２が塗布される。接着剤７２は後述の樹脂ケース１０を固定するためのものである。次いで、ステップ１１４では絶縁基板１２の回路パターン１８上に第２はんだ５０が塗布される。次いで、ステップ１１６では接着剤７２と重なるように樹脂ケース１０が配置される。この樹脂ケース１０には電極端子５２と信号端子６６、６８がインサートされており、ステップＳ１１６で樹脂ケースの配置が行われたとき、電極端子５２の一端が第２はんだ５０が塗布された回路パターン１８上に位置する。樹脂ケース１０とヒートシンク４６は接着剤７２で固定されるが、さらに固定を強固にするためにねじ締結を行ってもよい。
次いで、ステップ１１８では、第２リフロー工程によるはんだ付けおよび接着剤７２のキュアが行われる。第２リフロー工程は、加熱リフロー炉内で第２はんだ５０を溶融し、電極端子５２を回路パターン１８に固定する。ここで、第２はんだ５０として使用するＳｎ−３Ａｇ−０．５Ｃｕの固相線温度は２１７℃であり、液相線温度は２２０℃である。よって第２リフロー工程に必要な最低限の温度は２２０℃あるが、第２はんだ５０を完全溶融させる目的で第２リフロー工程は２３０℃で行われる。ところで、詳細は後述するが、第１はんだ３０、３２、３４として使用するＳｎ−７Ｓｂ−０．６Ｃｕの固相線温度は２３７℃であり、液相線温度は２４２℃である。従って、第２リフロー工程において第１はんだ３０、３２、３４が再溶融することはない。
ステップ１１８を終えると図４に示す構造が完成する。すなわち、回路パターン１８と電極端子５２は第２はんだ５０により固定される。また、樹脂ケース１０は接着剤７２および必要に応じてねじにより、ヒートシンク４６に固定される。ステップ１１８のあとには、ステップ１２０において洗浄工程が実施される。
次いで、ステップ１２２ではアルミワイヤによるワイヤボンディングが行われる。ステップ１２２を終えると図５に示す構造が完成する。すなわち、アルミワイヤ６０は信号端子６６と電力半導体素子４０を電気的に接続する。アルミワイヤ６２は電力半導体素子４０と電力半導体素子４２を電気的に接続する。アルミワイヤ６４は回路パターン２０と信号端子６８を電気的に接続する。
次いで、ステップ１２４では図６に示す制御基板が製造される。ステップ１２４で製造される制御基板は正面図である図６に示す構造を有する。制御基板８０にはスルーホール９０、９２が設けられている。制御基板８０にははんだ８７により電子部品８２が固定される。同様にはんだ８８により電子部品８４が固定される。さらに、はんだ８９により外部接続ソケット８６が固定される。次いで、ステップ１２６では前述の制御基板８０が信号端子６６、６８に固定される。
図７は制御基板８０と信号端子６６、６８が固定された状態を説明する図である。図７から分かるように、制御基板８０のスルーホール９０、９２に信号端子６６、６８が挿入される。そして信号端子６６、６８ははんだ９４、９６により制御基板８０に固定される。このはんだ付けは、液相線温度が２１０℃近辺の比較的低融点のはんだを用いたスポット加熱法により行われる。したがって、第１はんだ３０、３２、３４および第２はんだ５０の再溶融の心配はない。
次いで、ステップ１２８では封止ゲル７０が樹脂ケース１０内に注入される。その後、必要なキュア工程が行われる。ここで、封止ゲル７０のキュア温度は前述したすべてのはんだの再溶融温度より低い。次いで、ステップ１３０ではふた９８が取り付けられる。次いで、ステップ１３２では不良品検出のための検査工程が実施される。ここまでの工程を終えると図１に示す本実施形態の電力半導体装置が完成する。
以後、本実施形態の第１はんだ３０、３２、３４が、９２．４Ｓｎ−７Ｓｂ−０．６Ｃｕであることの意義などについて説明する。本実施形態の電力半導体装置は以下の優れた特性を有するものである。つまり、「第１はんだの再溶融防止」、「Ｎｉの拡散防止」、「溶融率の低減」、「良好なはんだ付け性」、「良好な機械的特性」を同時に充足する。これらについて個別に説明していく。
「第１はんだの再溶融防止」について説明する。本実施形態の電力半導体装置によれば、第２リフロー工程で第２はんだ５０を溶融する際の第１はんだ３０、３２、３４の再溶融を回避できる。ここで、第２リフロー工程において第１はんだ３０、３２、３４が再溶融することを回避するためには、第１はんだ３０、３２、３４の固相線温度が第２はんだ５０の液相線温度より１５℃以上高いことを要する。以後、第１はんだ３０、３２、３４の固相線温度と第２はんだ５０の液相線温度の温度差を「はんだ間温度差」と称する。
はんだ間温度差として１５℃を要する根拠は次のとおりである。第２リフロー工程では、第２はんだ５０を完全溶融させるために第２はんだ５０の液相線温度より１０℃高い温度まで昇温される。そして、第１はんだ３０、３２、３４の再溶融を確実に防止するために５℃程度の裕度をもたせておくことが要求される。前述の１０℃と５℃の和で１５℃となる。そして、本実施形態では第１はんだの固相線温度は２３７℃であり、第２はんだの液相線温度は２２０℃である。よって、はんだ間温度差は１７℃であり、１５℃以上のはんだ間温度差を確保できる。このことを概念的に表すと図８に示すようになる。よって、本実施形態の電力半導体装置によれば、第１はんだ３０、３２、３４の再溶融を防止できるため電力半導体素子４０、４２や絶縁基板１２の傾き、ずれ、あるいははんだのはみ出しなどの不良の発生を抑制できる。
「Ｎｉの拡散防止」について説明する。本実施形態の電力半導体装置によれば、回路パターン１６、１８、２０のＮｉ−Ｐめっきの厚さを厚膜化することなくＮｉ−ＰめっきのＮｉがはんだ中に拡散することを抑制できる。すなわち、Ｎｉ−Ｐめっきの剥離を抑制し、Ｎｉ−Ｐめっきに占めるＰ濃度が相対的に高まることによる接合信頼性低下の問題を解消できる。この効果は、本実施形態の第１はんだ３０、３２、３４に添加されたＣｕにより得られる。より詳細には、第１はんだ３０、３２、３４にＣｕが添加されていることにより、第１はんだ３０、３２、３４の溶融時にＣｕ−Ｓｎ−Ｎｉの化合物層がＮｉ−Ｐめっき層と第１はんだ３０、３２、３４の界面に形成される。このＣｕ−Ｓｎ−Ｎｉの化合物層がバリア層となってＮｉ−Ｐめっき層のＮｉが第１はんだ３０、３２、３４へ拡散することを防止する。このような効果を「Ｎｉ拡散防止効果」と称する。
Ｎｉ拡散防止効果を得るために必要なＣｕ添加量について図１５を参照して説明する。図１５には、はんだ付けによるＮｉ−Ｐめっき電極（Ｎｉ−Ｐめっきに相当する）の溶解を調査した調査結果が示されている。ここで、Ｎｉ−Ｐめっき電極の初期膜厚は１．７μｍとした。このＮｉ−Ｐめっき電極に対し、図１５のはんだ合金組成の欄に記載されるはんだではんだ付けを行った。はんだ付けは２４０℃以上で８分３０秒、２８０℃以上で６分３０秒、ピーク温度を２９７℃とするリフロー工程により行った。はんだ付けの後、接合部の断面組織ＳＥＭを、２０００倍で２０ｍｍの範囲における界面状態を観察した。そして代表的なＮｉ溶解状態を示す部分を３箇所撮影し、各箇所について残存Ｎｉ膜厚を測定した。その結果が図１５に示されている。図１５から０．５％以上のＣｕ添加量によりＮｉ溶解を抑制できることが分かる。一方０．３％以下のＣｕ添加量ではＮｉ溶解抑制が不十分である。Ｓｎ−７Ｓｂ−ｘＣｕ（ｘは任意の数）の合金ではＣｕ添加量が０．３％以下では１．７μｍであったＮｉ−Ｐめっき電極の一部が貫通する。一方、同合金でＣｕ添加量が０．５％〜１％の場合は一番薄い部分でも０．５μｍのＮｉ−Ｐめっき電極が残存している。Ｓｎ−５Ｓｂ−ｘＣｕの合金の場合にも、Ｃｕ添加量が０．３％以下ではＮｉ−Ｐめっき電極の一部が貫通する。そしてＣｕ添加量が０．５％以上の場合は一番薄い部分でも０．４μｍのＮｉ−Ｐめっき電極が残存する。以上より、Ｎｉ−ＰめっきのＮｉのはんだへの拡散は、Ｓｂ添加量ではなくＣｕ含有量により定められることが分かる。ここまでの考察によりＮｉ拡散防止効果を得るためにはＣｕ添加量を０．５％以上とする必要がある。本実施形態の第１はんだ３０、３２、３４は、Ｓｎ−７Ｓｂ−０．６Ｃｕである。よって、Ｎｉ拡散防止効果を得ることができる。
ここで、Ｎｉ拡散防止効果による電力半導体装置の信頼性レベル向上について図１６を参照して説明する。図１６は、本実施形態の電力半導体装置について１７５℃で１０００時間の高温保存評価を行ったあとの断面ＳＥＭ像の輪郭線を抽出したものである。なお、１７５℃という温度設定は通常の信頼性レベルよりも高い温度で評価するためのものである。信頼性評価として高温保存評価を選択した理由は−４０℃〜１２５℃などの低高温を数分のインターバルで繰り返すヒートサイクルにおいては十分な熱履歴が付与されず、効果確認が不十分となることを事前評価により確認しているからである。図１６から分かるとおり、裏面パターン２２のＣｕパターンとＮｉ−Ｐめっきの間にＮｉ−Ｐめっきの剥離現象は見られない。また、Ｎｉ−Ｐめっきの残厚も１０００時間におよぶ評価でありながら２．５μｍと厚い。さらに、Ｐリッチ化した層はわずか０．５μｍであった。Ｐリッチ化などについては元素マッピング分析手法に基づいている。また、断面ＳＥＭ像の観察と同時に行われた超音波解析画像についても白化現象は観察されなかった。本実施形態の構成によれば、上述の通り、極めて高い信頼性を達成できる。そのため、Ｎｉ−Ｐめっき層の厚膜化を要しない。Ｎｉ−Ｐめっき層としては２μｍから３μｍ程度までの膜厚を有していれば上述の効果を得ることができる。
「溶融率の低減」について説明する。上述のとおり、第１はんだの再溶融を防止するためにはんだ間温度差を１５℃以上とすることが必要である。また、Ｎｉ拡散防止効果を得るために第１はんだ３０、３２、３４にＣｕを添加する必要がある。ここで、第２はんだ５０の組成をＳｎ−３Ａｇ−０．５Ｃｕに固定すると、第１はんだ３０、３２、３４の固相線温度は２３５℃以上であることが必要である。Ｓｎ−Ｓｂの２元系はんだであれば、図９の相図（状態図）に示すとおり、固相線温度を２３５℃以上とするのは容易である。なお、図９などにおいて固／液とあるのはそれぞれ固相線温度、液相線温度の意である。ところが、図１０の相図に示すとおりＳｎ−５ＳｂにＣｕを添加した合金（図１０ではＳｎ−５Ｓｂ−ｘＣｕと表す）ではＣｕ濃度にかかわらず固相線温度は約２３３℃を維持する。よってＳｎ−５ＳｂにＣｕを添加した合金では必要なはんだ間温度差を得ることができない。
一方、図１１の相図に示すとおりＳｎ−７ＳｂにＣｕを添加した合金（図１１ではＳｎ−７Ｓｂ−ｘＣｕと表す）ではＣｕ濃度にかかわらず固相線温度は約２３７℃を維持する。この場合であればはんだ間温度差を１５℃以上とすることができる。
このようにして、ＳｎＳｂＣｕ系合金の各構成要素を変動させて固相線温度、液相線温度、２３７℃における溶融率について調査した結果を図１２に示す。ここで、溶融率とは、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｒｙ：示差走査熱量）測定での完全融解に至る全吸熱反応量に対するその温度に至る吸熱反応量の割合のことである。本実施形態では２３７℃における溶融率を調査した。
溶融率を調査することにより固相線温度近傍でのはんだの溶融状態を確認することができる。つまり、たとえば固相線温度が２４０℃のＳｎ−５ＳｂにおいてもＤＳＣ測定により２３７℃でも極わずかに吸熱反応を開始していることが分かる。極わずかに吸熱反応を開始している場合には、はんだは実質上固体状態のままであるが内部では極一部液状化が始まっている。Ｓｎ−５Ｓｂ−０．６Ｃｕでは、同じ２３７℃に於ける溶融率は、６５％に急上昇する。一方、第１はんだ３０、３２、３４の固相線温度である２３７℃における溶融率は十分低く押さえ、その液状化（再溶融）を防止する必要がある。実質的に再溶融による不具合を抑制するためには、２３７℃における溶融率が１０％以下であることが好ましい。図１２から、溶融率を１０％以下とするためにはＳｂ添加量は６．５％以上が好ましい。また、Ｓｂ添加量は７％以上とすれば溶融率は３％以下となるのでさらに好ましい。本実施形態の第１はんだ３０、３２、３４は、Ｓｎ−７Ｓｂ−０．６Ｃｕであるから２３７℃でも十分低い溶融率である。
「良好なはんだ付け性」について説明する。液相線温度が固相線温度に近接した方がはんだ付け性が向上する。すなわち、液相線温度が固相線温度から隔たれば隔たるほどはんだの溶融温度域が広くなる。はんだの溶融温度域が広くなると、はんだの凝固収縮過程におけるはんだの引け巣の発生や、接合材相手（たとえば、絶縁基板やヒートシンク）との線膨張係数のアンマッチによるはんだの微細クラックなどの問題が発生する。
そこで、図１２に示す各はんだ合金組成について固相線温度と液相線温度の差に着目する。Ｃｕ添加量が０．６％の場合において、Ｓｂ添加量が７％から８％に上昇した場合には液相線温度は４℃しか上昇しない。しかしながら、Ｃｕ添加量が０．６％の場合にＳｂ添加量が８％から９％に上昇した場合には液相線温度は９℃も上昇する。よってＳｂ添加量が８％を超えると液相線温度の変動が大きくなることが分かる。ここまでの考察により、たとえ設備や機材の工夫によりはんだ付け温度を高めに設定することが可能であったとしても、プロセス安定化のためにはＳｂ添加量は８％以下が好ましい。一方、Ｓｂ濃度を７％に固定して考えてみると、Ｃｕ添加量が１％であれば液相線温度が２３８℃以下でありはんだ付けには有利である。しかしＣｕ添加量が１％を超過すると液相線温度は急激に上昇し２％のＣｕ添加量では液相線温度が２８０℃になる。ゆえにＣｕ添加量が１％を超えて液相線温度が急上昇することを防止するために、Ｃｕ濃度を厳しく管理する必要がある。また、液相線温度のＣｕ添加量依存性についてはＳｂ添加量が６．５％〜８％の範囲においてＳｂ添加量が７％の場合と同様である。よって、いずれのＳｂ添加量においてもＣｕ添加量は１％以下とすることが必要である。以上より、良好なはんだ付け性を得るためにはＳｂ添加量は８％以下が好ましく、Ｃｕ添加量は１％以下が好ましい。本実施形態で用いられる第１はんだ３０、３２、３４は、Ｓｎ−７Ｓｂ−０．６Ｃｕであるから上の要件を満たす。
「良好な機械的特性」について説明する。図１３はＳｎＳｂ合金の引張特性および伸びとＳｂ含有量の関係について説明する図である。ＳｎＳｂ合金の引張強度や伸びはＳｂ添加量を増やすと増加する傾向である。しかし、Ｓｎ添加量が１０％を超えると伸びが著しく低下する。図１４はＳｎＳｂ合金の低サイクル疲労特性とＳｂ含有量の関係について説明する図である。図１４には参考までに従来用いられていたＳｎ−３．５Ａｇ合金の低サイクル疲労特性についても記載する。図１４から、ＳｎＳｂ合金のＳｂ添加量が７％〜１０％であればＳｎ−３．５Ａｇと比較して良好な低サイクル疲労特性が得られる。しかしながらＳｎ−１５ＳｂやＳｎ−３．５Ｓｂの場合には同特性が低下する。ここで、本実施形態で用いられる第１はんだ３０、３２、３４は、Ｓｎ−７Ｓｂ−０．６Ｃｕである。よって良好な引張強さ、伸び、低サイクル疲労特性を有する。
本実施形態は様々な変形が可能である。たとえば、上述の記載から明らかであるが、第１はんだ３０、３２、３４はＳｎ−７Ｓｂ−０．６Ｃｕに限定されない。上述のすべての効果を得るためには、Ｓｂ添加量は６．５％〜８％（より望ましくは７％〜８％）かつ、Ｃｕ添加量は０．５％以上〜１％であればよい。なお、この範囲の組成に対応する固相線温度は２３５℃〜２３８℃である。
たとえば、第２はんだ５０はＳｎ−３Ａｇ−０．５Ｃｕであることとしたが本発明はこれに限定されない。すなわち、第２はんだ５０は液相線温度が２１５℃程度〜２２０℃のＳｎＡｇ系またはＳｎＡｇＣｕ系の鉛フリーはんだであればよい。
たとえば、部材コスト低減を目的としてヒートシンク４６を電解Ｎｉめっきレスとしても良い。この場合、第１はんだ３４に添加されているＣｕに加えて、ヒートシンク４６のＣｕもＮｉ−Ｐめっき（Ｎｉ）の剥離抑制効果に寄与する。すなわち、ヒートシンク４６のＣｕが第１はんだ３４へ侵入し、第１はんだ３４のＣｕ添加量を上昇させる。ここで、発明者らは、第１はんだのＣｕ添加量は１．６％程度で飽和することを実験的に確認している。これは第１はんだのようにＳｎ−７ＳｂにＣｕを添加する場合だけではなくＳｎ−５ＳｂにＣｕを添加する場合でも同様である。Ｃｕ添加量が１．６％で飽和すると固相線温度と液相線温度は、Ｓｎ−５Ｓｂの場合、それぞれ２４０℃、２４３℃が２３３℃、２６３℃へと固相線温度は７℃低下するが、Ｓｎ−７Ｓｂ−０．６Ｃｕの場合は、２３７℃、２４２℃が２３７℃、２６３℃となる。このように第１はんだ３４のＣｕ添加量が１．６％にまで増加しても固相線温度はＣｕ添加量が０．６％の場合と同じ値である。よって第１はんだ３４の再溶融は起こらない。これと同じ観点から、回路パターン１６、１８、２０、裏面パターン２２のＮｉ−Ｐめっきを廃止しても２３７℃の固相線温度は維持できる。
たとえば、本実施形態では回路パターン１６、１８、２０や裏面パターン２２はＣｕのパターンを有しているがこれに限定されない。Ｃｕに代えてＡｌを用いた場合であっても本発明の効果を失わない。すなわち、Ｎｉ−Ｐめっき層でＡｌを覆う構成の回路パターン、裏面パターンの場合でも、Ｎｉ−ＰめっきのＮｉの拡散によりＮｉ−Ｐめっき剥離の問題が生じると予想される。そのような場合でも本発明にかかる第１はんだによればＮｉの拡散を防止できると考えられる。
１０ 樹脂ケース、 １２ 絶縁基板、 １４ セラミック基板、 １６ 回路パターン、 １８ 回路パターン、 ２０ 回路パターン、 ２２ 裏面パターン、 ３０ 第１はんだ、 ３２ 第１はんだ、 ３４ 第１はんだ、 ４０ 電力半導体素子、 ４２ 電力半導体素子、 ４６ ヒートシンク、 ５０ 第２はんだ ５２ 電極端子、 ６６ 信号端子、 ６８ 信号端子

Claims (7)

  1. 基板と、
    前記基板上に形成された、無電解Ｎｉ−Ｐめっき層でＣｕを覆う構成の素子用回路パターンと、
    はんだを介して前記素子用回路パターンに固着された電力半導体素子とを備え、
    前記はんだはＳｎとＳｂとＣｕの合金であり、かつＣｕの重量百分率は０．５％以上１％以下のいずれかであることを特徴とする電力半導体装置。
  2. 前記合金は、Ｓｎの重量百分率が９１％以上９３％以下のいずれかであり、Ｓｂの重量百分率が６．５％以上８％以下のいずれかであることを特徴とする請求項１に記載の電力半導体装置。
  3. 前記基板上に形成された端子用回路パターンと、
    端子用はんだにより前記端子用回路パターンに固着された端子とを備え、
    前記端子用はんだは液相線温度が２１５℃以上２２０℃以下のいずれかであるＳｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだであり、
    前記はんだの固相線温度は２３５℃以上２３８℃以下のいずれかであることを特徴とする請求項２に記載の電力半導体装置。
  4. 前記Ｎｉ−Ｐめっき層の厚さは２μｍ以上３μｍ以下のいずれかであることを特徴とする請求項１に記載の電力半導体装置。
  5. 基板と、
    前記基板上に形成されためっきレスのＣｕパターンである回路パターンと、
    ＳｎとＳｂとＣｕの合金を材料とするはんだを介して前記回路パターンに固着された電力半導体素子と、
    前記基板上に形成された端子用回路パターンと、
    Ｓｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだを材料とする端子用はんだにより前記端子用回路パターンに固着された端子とを備え、
    前記はんだのＣｕの重量百分率は０．５％以上１％以下のいずれかであって固相線温度は２３５℃以上２３８℃以下のいずれかであり、
    前記端子用はんだは液相線温度が２１５℃以上２２０℃以下のいずれかであることを特徴とする電力半導体装置。
  6. 前記基板の前記回路パターンが形成された面と反対の面に形成された裏面パターンと、
    前記はんだと同一組成のはんだにより前記裏面パターンに固着されたヒートシンクとを備え、
    前記ヒートシンクはめっきレスのＣｕであることを特徴とする請求項５に記載の電力半導体装置。
  7. Ｎｉ−Ｐめっき層でＣｕを覆う構成の素子用回路パターンと端子用回路パターンとが上面に形成された基板を用意する工程と、
    前記素子用回路パターンに第１はんだを塗布する工程と、
    前記第１はんだ上に電力半導体素子を搭載する工程と、
    前記第１はんだを溶融し前記電力半導体素子を前記素子用回路パターンに固着する第１リフロー工程と、
    前記端子用回路パターンに第２はんだを塗布する工程と、
    前記第２はんだ上に端子を搭載する工程と、
    前記第２はんだを溶融し前記端子を前記端子用回路パターンに固着する第２リフロー工程とを備え、
    前記第１はんだはＳｎとＳｂとＣｕの合金であり、Ｓｎの重量百分率が９１％以上９３％以下のいずれかであり、Ｓｂの重量百分率が６．５％以上８％以下のいずれかであり、Ｃｕの重量百分率は０．５％以上１％以下のいずれかであり、
    前記第２はんだは液相線温度が２１５℃以上２２０℃以下のいずれかであるＳｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系の無鉛はんだであり、
    前記第２リフローは２３５℃未満で行われることを特徴とする電力半導体装置の製造方法。
JP2009238518A 2009-10-15 2009-10-15 電力半導体装置とその製造方法 Active JP5463845B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009238518A JP5463845B2 (ja) 2009-10-15 2009-10-15 電力半導体装置とその製造方法
US12/868,375 US8334598B2 (en) 2009-10-15 2010-08-25 Power semiconductor device and manufacturing method therefor
EP14156808.9A EP2750173B1 (en) 2009-10-15 2010-09-06 Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder
EP10175447.1A EP2312622B1 (en) 2009-10-15 2010-09-06 Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor
KR1020100097146A KR20110041405A (ko) 2009-10-15 2010-10-06 전력 반도체장치와 그 제조방법
CN201010521765.1A CN102074536B (zh) 2009-10-15 2010-10-14 功率半导体装置及其制造方法
BRPI1005613-0A BRPI1005613B1 (pt) 2009-10-15 2010-10-14 Dispositivo semicondutor de energia e método de fabricação do mesmo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009238518A JP5463845B2 (ja) 2009-10-15 2009-10-15 電力半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2011086768A true JP2011086768A (ja) 2011-04-28
JP5463845B2 JP5463845B2 (ja) 2014-04-09

Family

ID=43447687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009238518A Active JP5463845B2 (ja) 2009-10-15 2009-10-15 電力半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US8334598B2 (ja)
EP (2) EP2312622B1 (ja)
JP (1) JP5463845B2 (ja)
KR (1) KR20110041405A (ja)
CN (1) CN102074536B (ja)
BR (1) BRPI1005613B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013049067A (ja) * 2011-08-30 2013-03-14 Mitsubishi Electric Corp 半田材および半導体装置
WO2014050389A1 (ja) * 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール
JP2015026724A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 半導体モジュール
JP5696776B1 (ja) * 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール
JP2016005847A (ja) * 2011-10-31 2016-01-14 フロニウス・インテルナツィオナール・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｏｎｉｕｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｇｍｂｈ 大電流変圧器、変圧器要素、接触板、および二次巻線、ならびにそのような大電流変圧器を製造する方法
JPWO2015125855A1 (ja) * 2014-02-24 2017-03-30 株式会社弘輝 鉛フリーはんだ合金、はんだ材料及び接合構造体
KR101937410B1 (ko) * 2017-04-14 2019-01-10 현대오트론 주식회사 전력 반도체 소자 및 그 패키징 방법
WO2019073505A1 (ja) * 2017-10-10 2019-04-18 新電元工業株式会社 モジュールおよび電力変換装置
JP2019155399A (ja) * 2018-03-12 2019-09-19 トヨタ自動車株式会社 半導体装置
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
WO2022190449A1 (ja) * 2021-03-10 2022-09-15 株式会社日立パワーデバイス 半導体モジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103934A1 (ja) * 2012-12-25 2014-07-03 三菱マテリアル株式会社 パワーモジュール
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
US20170092838A1 (en) * 2015-09-29 2017-03-30 Seiko Epson Corporation Piezoelectric driving apparatus, method of manufacturing the same, motor, robot, and pump
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
DE102018123924A1 (de) 2018-09-27 2020-04-02 Infineon Technologies Ag Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
FR3087368B1 (fr) * 2018-10-19 2020-10-30 Dehon Sa Alliage de brasure sans plomb et utilisation d'un tel alliage
EP3898070A1 (en) * 2018-12-17 2021-10-27 Heraeus Precious Metals North America Conshohocken LLC Process for forming an electric heater
US20230027138A1 (en) * 2021-07-22 2023-01-26 Semiconductor Components Industries, Llc Power module
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP2004298931A (ja) * 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2005259918A (ja) * 2004-03-11 2005-09-22 Hitachi Ltd 電力変換装置
JP2006035310A (ja) * 2004-06-24 2006-02-09 Sumitomo Metal Mining Co Ltd 無鉛はんだ合金
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
WO2006095417A1 (ja) * 2005-03-09 2006-09-14 Senju Metal Industry Co., Ltd. 低融点金属粒子の製造方法及びその装置
JP2007152385A (ja) * 2005-12-05 2007-06-21 Hitachi Ltd 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2008221330A (ja) * 2007-03-16 2008-09-25 Fuji Electric Holdings Co Ltd はんだ合金
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213145A (ja) * 1983-05-18 1984-12-03 Toshiba Corp 半導体装置及びその製造方法
EP0174196B1 (en) * 1984-09-06 1989-03-22 Kabushiki Kaisha Toshiba Material for in-tube components & method of manufacture thereof
US6224690B1 (en) 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH10193171A (ja) 1996-12-27 1998-07-28 Murata Mfg Co Ltd 半田付け物品
JP3353640B2 (ja) 1997-04-16 2002-12-03 富士電機株式会社 はんだ合金
JP4154793B2 (ja) 1999-03-25 2008-09-24 三菱電機株式会社 半導体装置の製造方法並びに製造装置
JP2001144111A (ja) 1999-11-12 2001-05-25 Tanaka Electronics Ind Co Ltd 半導体装置の製造方法
JP2001244622A (ja) 2000-03-01 2001-09-07 Hitachi Ltd 電子回路装置
JP4089143B2 (ja) 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP2002158328A (ja) 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
CN100578778C (zh) 2000-12-21 2010-01-06 株式会社日立制作所 电子器件
US20030021718A1 (en) 2001-06-28 2003-01-30 Osamu Munekata Lead-free solder alloy
JP3836010B2 (ja) 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP2006054227A (ja) 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2007335767A (ja) 2006-06-19 2007-12-27 Hitachi Ltd 半導体パワーモジュール用部品接続端子
JP5203765B2 (ja) 2008-03-26 2013-06-05 三菱重工業株式会社 車両空調装置用操作装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP2004298931A (ja) * 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2005259918A (ja) * 2004-03-11 2005-09-22 Hitachi Ltd 電力変換装置
JP2006035310A (ja) * 2004-06-24 2006-02-09 Sumitomo Metal Mining Co Ltd 無鉛はんだ合金
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
WO2006095417A1 (ja) * 2005-03-09 2006-09-14 Senju Metal Industry Co., Ltd. 低融点金属粒子の製造方法及びその装置
JP2007152385A (ja) * 2005-12-05 2007-06-21 Hitachi Ltd 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2008221330A (ja) * 2007-03-16 2008-09-25 Fuji Electric Holdings Co Ltd はんだ合金
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013049067A (ja) * 2011-08-30 2013-03-14 Mitsubishi Electric Corp 半田材および半導体装置
CN105345244B (zh) * 2011-10-31 2017-07-04 弗罗纽斯国际有限公司 用于制造大电流变压器的方法
KR101819631B1 (ko) 2011-10-31 2018-02-28 프로니우스 인터내셔널 게엠베하 멀티-포인트 접촉을 갖는 강전류 변류기, 변류기 엘리먼트, 접촉 플레이트, 2차 권선 및 이러한 강전류 변류기를 제조하기 위한 방법
JP2016005847A (ja) * 2011-10-31 2016-01-14 フロニウス・インテルナツィオナール・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｏｎｉｕｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｇｍｂｈ 大電流変圧器、変圧器要素、接触板、および二次巻線、ならびにそのような大電流変圧器を製造する方法
CN105345244A (zh) * 2011-10-31 2016-02-24 弗罗纽斯国际有限公司 具有多点接触的大电流变压器、变压器元件、接触板和次级绕组以及用于制造这种大电流变压器的方法
WO2014050389A1 (ja) * 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール
JP2015026724A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 半導体モジュール
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール
JP5696776B1 (ja) * 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
JPWO2015125855A1 (ja) * 2014-02-24 2017-03-30 株式会社弘輝 鉛フリーはんだ合金、はんだ材料及び接合構造体
KR101937410B1 (ko) * 2017-04-14 2019-01-10 현대오트론 주식회사 전력 반도체 소자 및 그 패키징 방법
WO2019073505A1 (ja) * 2017-10-10 2019-04-18 新電元工業株式会社 モジュールおよび電力変換装置
JP6522852B1 (ja) * 2017-10-10 2019-05-29 新電元工業株式会社 モジュールおよび電力変換装置
US11129300B2 (en) 2017-10-10 2021-09-21 Shindengen Electric Manufacturing Co., Ltd. Module and power conversion device
JP2019155399A (ja) * 2018-03-12 2019-09-19 トヨタ自動車株式会社 半導体装置
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
WO2022190449A1 (ja) * 2021-03-10 2022-09-15 株式会社日立パワーデバイス 半導体モジュール
JP7470074B2 (ja) 2021-03-10 2024-04-17 株式会社 日立パワーデバイス 半導体モジュール

Also Published As

Publication number Publication date
EP2750173A3 (en) 2014-09-24
BRPI1005613A2 (pt) 2013-02-13
CN102074536A (zh) 2011-05-25
BRPI1005613B1 (pt) 2018-02-14
CN102074536B (zh) 2015-02-04
EP2312622A2 (en) 2011-04-20
US20110089568A1 (en) 2011-04-21
EP2312622A3 (en) 2011-06-08
JP5463845B2 (ja) 2014-04-09
US8334598B2 (en) 2012-12-18
EP2312622B1 (en) 2019-10-23
EP2750173B1 (en) 2019-10-23
EP2750173A2 (en) 2014-07-02
KR20110041405A (ko) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5463845B2 (ja) 電力半導体装置とその製造方法
CN108290250B (zh) 软钎焊接合部
JP4453612B2 (ja) 無鉛はんだ合金
JP5278616B2 (ja) Ｂｉ−Ｓｎ系高温はんだ合金
TWI454332B (zh) 焊料、焊接方法及半導體裝置
JP2006237561A (ja) 回路装置およびその製造方法
JP6281916B2 (ja) はんだ材料および接合構造体
JP4722751B2 (ja) 粉末はんだ材料および接合材料
JP3827322B2 (ja) 鉛フリーはんだ合金
WO2009157130A1 (ja) 接合構造および電子部品
JPWO2018168858A1 (ja) はんだ材
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
TW201527543A (zh) 無鉛銲料合金
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead
JP2008034514A (ja) 半導体装置
JP3444832B2 (ja) 半導体装置の製造方法
JP6329212B2 (ja) 鉛半田接合構造及び製造方法
JP6543890B2 (ja) 高温はんだ合金
WO2011001818A1 (ja) 半導体装置および半導体装置の製造方法
WO2024029258A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5463845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250