BRPI1005613B1 - Dispositivo semicondutor de energia e método de fabricação do mesmo - Google Patents

Dispositivo semicondutor de energia e método de fabricação do mesmo Download PDF

Info

Publication number
BRPI1005613B1
BRPI1005613B1 BRPI1005613-0A BRPI1005613A BRPI1005613B1 BR PI1005613 B1 BRPI1005613 B1 BR PI1005613B1 BR PI1005613 A BRPI1005613 A BR PI1005613A BR PI1005613 B1 BRPI1005613 B1 BR PI1005613B1
Authority
BR
Brazil
Prior art keywords
weld
circuit pattern
solder
alloy
coating
Prior art date
Application number
BRPI1005613-0A
Other languages
English (en)
Inventor
Nishibori Hiroshi
Yoshihara Kunihiro
Ueshima Minoru
Original Assignee
Senju Metal Industry Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co., Ltd. filed Critical Senju Metal Industry Co., Ltd.
Publication of BRPI1005613A2 publication Critical patent/BRPI1005613A2/pt
Publication of BRPI1005613B1 publication Critical patent/BRPI1005613B1/pt

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

dispositivo semicondutor de energia e método de fabricação do mesmo. a presente invenção refere-se a um dispositivo semicondutor de ariergia que inclui um substrato, um, padrão de circuito de elemento formado sobre o substrato e fabricado de cu coberto com uma camada de revesti- nento de ni-p sem eletricidade, e um elemento semicondutor de energia igado ao padrão de circuito de elemento por uma solda, onde a solda é uma liga de sn, sb e cu, e a porcentagem em peso de cu está na faixa de 0,5 a 1%, inclusive.

Description

(54) Título: DISPOSITIVO SEMICONDUTOR DE ENERGIA E MÉTODO DE FABRICAÇÃO DO MESMO (51) Int.CL: B23K 1/00; B23K 35/26; C22C 13/02 (30) Prioridade Unionista: 15/10/2009 JP 2009-238518 (73) Titular(es): SENJU METAL INDUSTRY CO., LTD.
(72) Inventor(es): HIROSHI NISHIBORI; KUNIHIRO YOSHIHARA; MINORU UESHIMA
1/26
Relatório Descritivo da Patente de Invenção para
DISPOSITIVO SEMICONDUTOR DE ENERGIA E MÉTODO DE FABRICAÇÃO DO MESMO.
Antecedentes da Invenção
Campo da Invenção [001] A presente invenção refere-se a um dispositivo semicondutor de energia fabricado usando pelo menos dois tipos de soldas sem chumbo, e também se refere a um método de fabricação de tal dispositivo semicondutor.
Antecedentes da Técnica [002] Dispositivos semicondutores de energia são constituídos, por exemplo, por um elemento semicondutor de energia, tal como um IGBT ou um diodo de alta voltagem, embalado em um estojo de resina. Um dispositivo semicondutor de energia exemplar será descrito com referência a figura 15. A figura 15 omite o estojo de resina do dispositivo semicondutor de energia para ilustrar o modo no qual o elemento semicondutor de energia é soldado. Como mostrado na figura 15, padrões de circuito 202 e 204 são formados sobre a superfície superior de um substrato cerâmico 200. Um elemento semicondutor de energia 214 é ligado ao padrão de circuito 202 através de uma solda de primeira etapa 210. A solda de primeira etapa 210 tem uma composição de 95% em peso de Sn - 5% em peso de Sb, onde % em peso é a abreviação para porcentagem em peso. Ainda, um terminal eletrodo 220 é ligado ao padrão de circuito 204 por uma solda de segunda etapa 218. A solda de segunda etapa 218 tem uma composição de 96,5% em peso de Sn = 3% em peso de Ag 0,5% em peso de Cu.
[003] Por outro lado, um padrão de superfície de inferior 206 é formado sobre a superfície inferior do substrato cerâmico 200. Uma pia térmica 216 é ligada ao padrão de superfície inferior 206 através de
Petição 870170052957, de 26/07/2017, pág. 4/37
2/26 uma solda de primeira etapa 212. A pia térmica 216 é coberta com revestimento de Ni eletrolítico. Deve ser notado que todos os padrões de circuito 202 e 204 e o padrão de superfície inferior 206 são padrões de Cu cobertos com revestimento de Ni-P sem eletricidade (daqui por diante referidos simplesmente como revestimento Ni-P). O substrato cerâmico 200, os padrões de circuito 202 e 204, e o padrão de superfície inferior 206 são algumas vezes referidos coletivamente como substrato de isolamento 208.
[004] Duas etapas de soldagem de refluxo são requeridas para completar a fabricação de dispositivos semicondutores de energia tendo uma tal configuração. Especificamente, as soldas de primeira etapa 210 e 212 são fundidas na primeira etapa de soldagem de refluxo, de modo que o elemento semicondutor de energia 214 e a pia térmica 216 sejam ligados aos padrões de circuitos 202 e o padrão de superfície inferior 206, respectivamente. A solda de segunda etapa 218, por outro lado, é fundida na segunda etapa de soldagem de refluxo, de modo que um terminal eletrodo 220 inserido no estojo de resina é ligado ao padrão de circuito 204.
[005] Deve ser notado que a temperatura na segunda etapa de soldagem de refluxo tem de ser tal que as soldas de primeira etapa 210 e 212 não sofram refundição. A razão é que se as soldas da primeira etapa 210 e 212 sofrem refundição na segunda etapa de soldagem de refluxo, defeitos podem resultar tais como inclinação e deslocamento do elemento semicondutor de energia 214 e o substrato isolante 208 e desvio de solda. Ou seja, a temperatura solidus das soldas de primeira etapa 210 e 212 tem de ser suficientemente maior que a temperatura liquidus da solda de segunda etapa 218. A temperatura solidus é a temperatura na qual solda fundida solidifica completamente com resfriamento gradual. A temperatura liquidus, por outro lado, é a temperatura na qual solda solidificada funde
Petição 870170052957, de 26/07/2017, pág. 5/37
3/26 completamente com aquecimento gradual. No exemplo acima, as soldas de primeira etapa 210 e 212 têm uma temperatura solidus de 240oC, e a solda de segunda etapa 218 tem uma temperatura liquidus de 220oC. Por isso, refundição das soldas de primeira etapa 210 e 212 pode ser evitada na segunda etapa de soldagem de refluxo. (Vide, por exemplo, patente Japonesa aberta a inspeção pública No. 09-181125, No 10-286689, No 10-193171, No. 2001-144111, No 2001-244622, e N°. 2009-60101).
[006] Quando as soldas de primeira etapa 210 e 212 são fabricadas de liga binária de Sn-Sb, como no exemplo acima, Ni é provável difundir do revestimento de Ni-P do padrão de circuito 202 e o padrão de superfície inferior 206 nestas soldas nas etapas de soldagem de refluxo. Se esta difusão de Ni nas soldas de primeira etapa 210 e 212 progride, então Cu adjacente ao revestimento de Ni-P move-se em vazios deixados pelo Ni difundido. Como um resultado, pequenas folgas chamadas vazios Kirkendall são formadas na interface de Cu e o revestimento de Ni-P. Foi verificado que isto pode conduzir a descascamento do revestimento de Ni-P devido a ciclos térmicos, resultando em degradação das características de dissipação de calor do elemento semicondutor.
[007] Ainda, a difusão de Ni a partir do revestimento de Ni-P nas soldas resulta em um aumento na concentração de P do revestimento de Ni-P (tornando-se relativamente rico em P). Isto resultou na degradação da confiabilidade de ligação do revestimento de Ni-P.
[008] Um exemplo da difusão de Ni na solda será descrito com referência a figura 16. A figura 16 é um diagrama mostrando perfil ou linhas de contorno extraídas de uma imagem SEM de seção transversal da área circundando a interface entre o padrão de Cu de superfície inferior e o revestimento de Ni-P sobre a o mesmo, onde esta imagem SEM foi tomada após o dispositivo semicondutor de
Petição 870170052957, de 26/07/2017, pág. 6/37
4/26 energia ser mantido a 175oC por 200 horas em um teste de avaliação de estocagem em alta temperatura. A figura 16 mostra que Ni difundiu a partir do revestimento de Ni-P na solda resultando na formação de uma folga ou vazio na interface entre o padrão de Cu de superfície inferior e o revestimento de Ni-P devido a delaminação do revestimento de Ni-P. Ainda, a espessura restante do revestimento de Ni-P foi de 0,6 um, embora a espessura original do revestimento de NiP imediatamente após sua formação fosse 4 um. Além disso, a inteira porção do revestimento de Ni-P de 0,6 um de espessura foi mais rico em P que foi antes de ser submetido a este teste de avaliação de estocagem em alta temperatura. Embora a difusão de Ni em solda tenha sido descrita em conexão com o revestimento Ni-P do padrão sobre a superfície de fundo do substrato isolante, é para ser entendido que o mesmo problema também ocorre com o revestimento de Ni-P dos padrões sobre a superfície superior do substrato isolante.
[009] Será notado que quanto mais fino o revestimento Ni-P, maior a diminuição em sua confiabilidade de ligação devido ao problema de difusão de Ni descrito acima. De modo a evitar uma excessiva diminuição na confiabilidade de ligação do revestimento de Ni-P, o revestimento de Ni-P pode ser formado para uma espessura de aproximadamente 5 um, embora sua espessura típica seja de aproximadamente 2 um. Entretanto, um aumento na espessura do revestimento de Ni-P pode resultar em uma redução na produtividade do método de revestimento realizado pelo fabricante do substrato isolante, assim como um aumento no custo do substrato isolante. Ainda, foi verificado que aumento de espessura do revestimento de NiP sozinho pode não ser suficiente para obter um alto nível de confiabilidade. Ou seja o problema de confiabilidade acima não é fundamentalmente resolvido por aumento de espessura do revestimento de Ni-P.
Petição 870170052957, de 26/07/2017, pág. 7/37
5/26
Sumário da Invenção [0010] A presente invenção foi feita para resolver os problemas anteriores. Por isso, é um objeto da presente invenção prover um dispositivo semicondutor de energia onde o revestimento de Ni-P dos padrões de circuitos, etc., não é espesso, mas a difusão de Ni a partir do revestimento nas soldas é reduzida, e que tem confiabilidade alta e pode ser fabricado com alto rendimento. A presente invenção também provê um método de fabricação de um tal dispositivo semicondutor de energia.
[0011] De acordo com um aspecto da presente invenção, um dispositivo semicondutor de energia inclui um substrato, um padrão de circuito de elemento formado sobre o substrato e fabricado de Cu revestido com uma camada de revestimento de Ni-P sem eletricidade, e um elemento semicondutor de energia ligado ao elemento padrão de circuito por uma solda, onde a solda é uma liga de Sn, Sb, e Cu, e a porcentagem em peso de Cu está na faixa de 0,5 a 1%, inclusive. [0012] De acordo com um outro aspecto da presente invenção, um dispositivo semicondutor de energia inclui um substrato, um padrão de circuito que é um padrão de Cu não revestido formado sobre o substrato, um elemento semicondutor de energia ligado ao padrão de circuito por uma solda fabricada de uma liga de Sn, Sb, e Cu, um padrão de circuito terminal formado sobre o substrato, e um terminal ligado ao padrão de circuito terminal através de uma solda de terminal fabricada de uma solda sem chumbo baseada em Sn-Ag ou baseada em Sn-Ag-Cu, onde a porcentagem em peso de Cu na solda está na faixa de 0,5 a 1%, inclusive, e a solda tem uma temperatura solidus na faixa de 235 a 238oC, inclusive, e onde a solda terminal tem uma temperatura liquidus na faixa de 215 a 220oC, inclusive.
[0013] De acordo com um outro aspecto da presente invenção, um método de fabricação de um dispositivo semicondutor de energia,
Petição 870170052957, de 26/07/2017, pág. 8/37
6/26 inclui provimento de um substrato tendo um padrão de circuito de elemento e um padrão de circuito terminal formados sobre a superfície superior do substrato, o padrão de circuito de elemento e o padrão de circuito terminal sendo fabricados de Cu coberto com uma camada de revestimento de Ni-P, aplicando uma primeira solda ao padrão de circuito de elemento, montando um elemento semicondutor de energia sobre a primeira solda, realizando um primeiro método de refluxo para fundir a primeira solda de modo que o elemento semicondutor de energia está ligado ao padrão de circuito de elemento através da primeira solda, aplicando uma segunda solda ao padrão de circuito terminal, montando um terminal sobre a segunda solda, e realizando um segundo método de refluxo para fundir a segunda solda de modo que o terminal seja ligado ao padrão de circuito terminal pela segunda solda, onde a primeira solda é uma liga de Na, Sb, e Cu, onde a porcentagem em peso de Sn na liga está na faixa de 91 a 93%, inclusive, a porcentagem em peso de Sb na liga está na faixa de 6,5 a 8%, inclusive, e a porcentagem em peso de Cu na liga está na faixa de 0,5 a 1%, inclusive, onde a segunda solda é uma solda sem chumbo baseada em Sn-Ag ou baseada em Sn-Ag-Cu tendo uma temperatura liquidus na faixa de 215 a 220oC, inclusive, e onde o segundo método de refluxo é realizado em uma temperatura menor que 235oC.
[0014] Outros e ainda objetos, características e vantagens da invenção aparecerão mais inteiramente a partir da descrição que segue.
Breve Descrição dos Desenhos [0015] A figura 1 é uma vista em seção transversal de um dispositivo semicondutor de energia da modalidade;
a figura 2 é um fluxograma ilustrando o método de fabricação de dispositivo semicondutor de energia de acordo com a modalidade;
Petição 870170052957, de 26/07/2017, pág. 9/37
7/26 a figura 3 mostra o dispositivo semicondutor de energia após o primeiro método de refluxo;
a figura 4 mostra o dispositivo semicondutor de energia após o segundo método de refluxo;
a figura 5 mostra o dispositivo semicondutor de energia após a ligação de arame;
a figura 6 mostra a estrutura do substrato de controle; a figura 7 é um diagrama ilustrando a maneira pela qual o substrato de controle é seguro nos terminais de sinal;
a figura 8 mostra a diferença de temperatura inter-solda; a figura 9 é um diagrama de fase da liga de solda Sn-xSb; a figura 10 é um diagrama de fase da liga de Sn-5Sb contendo Cu;
a figura 11 é um diagrama de fase da liga de Sn-7Sb contendo Cu;
a figura 12 é um diagrama ilustrando as características de tração (ou resistência) e elongação de liga de SnSb como uma função do teor de Sb;
a figura 13 é um diagrama ilustrando as características de fadiga de baixo ciclo de ligas de SnSb como uma função do teor de Sb;
a figura 14 mostra perfis ou linhas de contorno extraídas de uma imagem SEM de seção transversal da área circundando a interface entre o padrão de Cu de superfície de fundo e o revestimento de Ni-P sobre o mesmo no dispositivo semicondutor de energia após o teste de avaliação de estocagem em alta temperatura;
a figura 15 mostra um dispositivo semicondutor de energia exemplar; e a figura 16 mostra o dispositivo semicondutor de energia exemplar.
Petição 870170052957, de 26/07/2017, pág. 10/37
8/26
Descrição Detalhada da Modalidade Preferida [0016] Uma modalidade da presente invenção será descrita com referência as figuras 1 a 16 e tabelas 1 e 2. Deve ser notado que certos dos mesmos ou correspondentes componentes são designados pelos mesmos numerais de referência mesmo em diferentes figuras e descritos somente uma vez. A figura 1 é uma vista em seção transversal de um dispositivo semicondutor de energia da presente modalidade. A configuração deste dispositivo semicondutor de energia será descrita com referência a figura 1.
[0017] O dispositivo semicondutor de energia da presente modalidade inclui elementos semicondutores de energia 40 e 42, etc. embalados em um estojo de resina 10. Estes elementos semicondutores de energia 40 e 42 são montados fixamente sobre um substrato cerâmico isolante e conduzindo calor 14. Padrões de circuito 16, 18, e 20 são formados sobre o substrato cerâmico 14. O padrão de circuito 16 é um padrão de circuito de elemento ao qual elementos são ligados, e os padrões de circuito 18 e 20 são padrões de circuito terminais aos quais um terminal está ligado. Os padrões de circuito 16, 18, 20 são constituídos por um padrão de Cu coberto com uma camada de revestimento de Ni-P.
[0018] Os elementos semicondutores de energia 40 e 42 são ligados ao padrão de circuito 16 por primeiras soldas 30 e 32, respectivamente. Por exemplo, os elementos semicondutores de energia 40 e 42 podem ser, mas não são limitados a, um IGBT e um FWDi. As primeiras soldas 30 e 32 têm uma composição de 92,4% em peso de Sn - 7% em peso de Sb - 0,6% em peso de Cu, onde % em peso é a abreviatura para porcentagem em peso. Deve ser notado que o símbolo % em peso pode ser omitido por conveniência de descrição. Ainda, no caso da composição das primeiras soldas 30 e 32, por exemplo, a determinação das porcentagens em peso de Sb e
Petição 870170052957, de 26/07/2017, pág. 11/37
9/26
Cu determina a porcentagem em peso de Sn. Por isso, a indicação da porcentagem em peso de Sn pode ser omitida. Por exemplo, a composição destas soldas pode ser representada como Sn-7Sb-0,6Cu ao invés de 92,4% em peso Sn-7 % em peso Sb- 0,6% em peso de Cu. Ainda, por exemplo, a expressão um teor de Cu de 5% significa um teor de Cu de 5 porcento em peso (ou % em peso).
[0019] Um terminal eletrodo 52 é ligado ao padrão de circuito 18 por uma segunda solda 50. A segunda solda 50 tem uma composição de Sn-3Ag-0,5Cu. O terminal eletrodo 52 é usado para conectar o dispositivo semicondutor de energia a um dispositivo ou componente externo. O terminal eletrodo 52 é inserido moldado no estojo de resina 10.
[0020] O padrão de circuito 20 é conectado eletricamente a um terminal de sinal 68 através de um arame de alumínio 64. Ainda, um arame de alumínio 60 está conectado à superfície superior do elemento semicondutor de energia 40, e um arame de alumínio 62 está conectado em uma extremidade à superfície superior do elemento semicondutor de energia 40 e na outra extremidade à superfície superior do elemento semicondutor de energia 42. O dispositivo semicondutor de energia 40 está eletricamente conectado a um terminal de sinal 66 através de arame de alumínio 60. Os terminais de sinal 66 e 68 são usados para suprirem um sinal de controle, etc., para os elementos semicondutores de energia. Estes terminais de sinal 66 e 68 são inseridos moldados no estojo de resina 10.
[0021] Por outro lado, um padrão de superfície de fundo 22 é formado sobre a superfície de fundo do substrato cerâmico. O padrão de superfície de fundo 22 é constituído por um padrão de Cu coberto com revestimento de Ni-P. Deve ser notado que solda forte ativa pode ser usada para ligar os padrões de Cu dos padrões de circuito 16, 18, e 20 à superfície superior do substrato cerâmico 14 e para ligar o
Petição 870170052957, de 26/07/2017, pág. 12/37
10/26 padrão de Cu do padrão de superfície de fundo 22 à superfície de fundo do substrato. Uma pia térmica 46 está ligada ao padrão de superfície de fundo 22 através de uma primeira solda 34. A pia térmica 46 é fabricada, por exemplo, de um material tendo alta condutividade térmica, tal como Cu. As inteiras superfícies da pia térmica 46 são tratadas e cobertas com um revestimento de Ni-P eletrolítico (comumente chamado eletrorrevestimento de Ni) de aproximadamente 5 pm de espessura. Difusão de Ni é menos provável de ocorrer a partir de revestimento de Ni eletrolítico do que de revestimento de Ni-P, e revestimento de Ni eletrolítico pode ser formado em menor custo. Ainda, revestimento de Ni eletrolítico é imune ao problema de aumento de concentração de P associado com revestimento de Ni-P descrito acima, uma vez que revestimento de Ni eletrolítico não contém P. Entretanto, revestimento de Ni eletrolítico não é aplicado aos padrões de circuito 16, 18, e 20 pelas seguintes razões. Na prática, revestimento de Ni eletrolítico, devido a seu princípio, é somente aplicado a uma peça separada única de metal. Ou seja, é difícil aplicar revestimento de Ni eletrolítico a estes padrões de circuito 16, 18 e 20, uma vez que eles estão espaçados uns dos outros como ilhas e, além disso, estão separados do padrão de superfície de fundo pelo substrato cerâmico. Assim, revestimento de Ni eletrolítico (ou eletrorrevestimento de Ni) não pode produzir resultados satisfatórios quando aplicado a padrões de circuitos separados, e por isso ao invés é usado revestimento de Ni-P sem eletricidade, químico. Deve ser notado que P(fosforoso) no revestimento de Ni-P serve para manter a qualidade de filme de revestimento. A pia térmica 46 configurada como descrito acima é aderida ao estojo de resina 10 através de adesivo 72.
[0022] O estojo de resina 10 é enchido para um nível predeterminado com um gel de selagem 70 para proteger os
Petição 870170052957, de 26/07/2017, pág. 13/37
11/26 elementos semicondutores de energia 40 e 42 e os arames de alumínio 60, 62, e 64 de poeira e matéria estranha e para aperfeiçoar o isolamento dos componentes dentro do estojo. Um substrato de controle 80 é disposto dentro de estojo de resina 10 e espaçado do gel de selagem 70. O substrato de controle 80 tem orifícios através 90 e 92. Os terminais de sinal 66 e 68 são inseridos nos orifícios através 90 e 92, respectivamente, e ligados e eletricamente conectados aos mesmos através de soldas 94 e 96, respectivamente. Componentes eletrônicos 82 e 84 são ligados ao substrato de controle 80 através de soldas 87 e 88, respectivamente. Ainda, um soquete de conexão externa 86 também está conectado ao substrato de controle 80 através de uma solda 89. Uma cobertura 98 tendo uma abertura está disposta de modo a expor o soquete de conexão externa 86 ao exterior.
[0023] Deve ser notado que o revestimento de Ni-P dos padrões de circuito 16, 18, e 20 e o padrão de superfície de fundo 22 é revestimento sem eletricidade de aproximadamente 2 pm de espessura. Este revestimento de Ni-P serve para aperfeiçoar as propriedades de solda destes padrões, etc.
[0024] Isto completa a descrição da configuração do dispositivo semicondutor de energia da presente modalidade. Um método de fabricação deste dispositivo semicondutor de energia será agora descrito com referência a figura 2. A figura 2 é um fluxograma ilustrando este método de fabricação de dispositivo semicondutor de energia de acordo com a presente modalidade.
[0025] Primeiro, primeiras soldas 30 e 32 são aplicadas a um substrato isolante 12 na etapa 100. Como descrito acima, o substrato isolante 12 tem formado, sobre o mesmo, padrões de circuito 16, 18, e e um padrão de superfície de fundo 22. A seguir, elementos semicondutores de energia 40 e 42 são montados sobre as primeiras
Petição 870170052957, de 26/07/2017, pág. 14/37
12/26 soldas 30 e 32, respectivamente, na etapa 102. Uma primeira solda 34 é então aplicada a uma pia térmica 46 na etapa 104. Então na etapa 106, o substrato isolante 12 é montado sobre a primeira solda 34 revestindo a pia térmica 46.
[0026] A seguir, na etapa 108, um primeiro método de refluxo é realizado para efetuar soldagem. Especificamente, no primeiro método de refluxo, as primeiras soldas 30, 32, e 34 são fundidas dentro de uma câmara de aquecimento de refluxo para soldar os elementos semicondutores de energia 40 e 42 e a pia térmica 46 ao substrato isolante 12. O resultado de etapa 108 é a estrutura mostrada na figura
3. Ou seja, o dispositivo semicondutor de energia 40 está ligado ao padrão de circuito 16 através de primeira solda 30, e o dispositivo semicondutor de energia 42 está ligado ao padrão de circuito 16 pela primeira solda 32. Ainda, a pia térmica 46 está ligada ao padrão de superfície de fundo 22 pela primeira solda 34. Após o término de etapa 108, um método de limpeza é realizado na etapa 110.
[0027] Então na etapa 112, um adesivo termoendurecível 72 é aplicado à porção periférica da pia térmica 46. O adesivo 72 é usado para ligar um estojo de resina 10 (descrito mais tarde) à pia térmica
46. Uma segunda solda 50 é então aplicada à superfície do padrão de circuito 18 sobre o substrato isolante 12 na etapa 114. Então na etapa 116, o estojo de resina 10 é montado sobre o adesivo 72. Especificamente, este estojo de resina 10 tem inserido ali um terminal eletrodo 52 e terminais de sinal 66 e 68, e a montagem do estojo de resina 10 na etapa 116 é tal que uma extremidade do terminal eletrodo 52 está localizada acima de padrão de circuito 18 revestido com a segunda solda 50. Embora o estojo de resina 10 seja aderido à pia térmica 46 através de adesivo 72, eles podem ser aparafusados juntos para manter os dois juntos mais rigidamente.
[0028] Então na etapa 118, um segundo método de refluxo é
Petição 870170052957, de 26/07/2017, pág. 15/37
13/26 realizado para efetuar soldagem e cura de adesivo 72. Especificamente, no segundo método de refluxo, a segunda solda 50 é fundida dentro de uma câmara de aquecimento de refluxo para ligar o terminal eletrodo 52 ao padrão de circuito 18. A segunda solda 50 é fabricada de uma liga de Sn-3Ag-0,5Cu tendo uma temperatura solidus de 217oC e uma temperatura liquidus de 220oC. Isto significa que a temperatura mínima requerida no segundo método de refluxo é 220oC. Na realidade, entretanto, o segundo método de refluxo é realizado a 230oC para fundir completamente a segunda solda 50. Incidentalmente, as primeiras soldas 30, 32, e 34 são fabricadas de liga Sn-7Sb-0,6Cu tendo uma temperatura solidus de 237oC e uma temperatura liquidus de 242oC, como descrito em detalhes posteriormente. Por isso, as primeiras soldas 30, 32, e 34 não fundem novamente no segundo método de refluxo.
[0029] O resultado da etapa 118 é a estrutura mostrada na figura
4. Ou seja, o terminal eletrodo 52 está ligado ao padrão de circuito 18 pela segunda solda 50. Ainda, o estojo de resina 10 é seguro à pia térmica 46 através de adesivo 72 e, quando necessário, através de parafusos. Após término de etapa 118, um método de limpeza é realizado na etapa 120.
[0030] Então na etapa 122, ligação de arame é feita usando arames de alumínio. O resultado de etapa 122 é a estrutura mostrada na figura 5. Ou seja, o terminal de sinal 66 é eletricamente conectado ao elemento semicondutor de energia 40 por um arame de alumínio 60. O elemento semicondutor de energia 40 também é eletricamente conectado ao elemento semicondutor de energia 42 através de um arame de alumínio 62. O terminal de sinal 68 é eletricamente conectado ao padrão de circuito 20 por um arame de alumínio 64. [0031] Então na etapa 124, um substrato de controle 80 mostrado na figura 6 é fabricado. Este substrato de controle tem a estrutura
Petição 870170052957, de 26/07/2017, pág. 16/37
14/26 mostrada na figura 6, que é uma vista plana. O substrato de controle 80 tem orifícios através 90 e 92. Um componente eletrônico 82 é ligado ao substrato de controle 80 através de uma solda 87. Da mesma maneira, um componente eletrônico 84 está ligado ao substrato 80 através de uma solda 88. Ainda, um soquete de conexão externa 86 está ligado ao substrato 80 através de uma solda 89. O substrato de controle 80 é então montado de modo fixo sobre os terminais de sinal 66 e 68 na etapa 126.
[0032] A figura 7 é um diagrama ilustrando o modo no qual o substrato de controle 80 é fixado aos terminais de sinal 66 e 68. Como mostrado na figura 7, os terminais de sinais 66 e 68 são inseridos nos orifícios através 90 e 92, respectivamente, do substrato de controle 80. Os terminais de sinal 66 e 68 são então ligados ao substrato de controle 80 por soldas 94 e 96, respectivamente. Esta soldagem é feita através de aquecimento de ponto usando uma solda de ponto de fusão relativamente baixo tendo uma temperatura liquidus de aproximadamente 210oC. Por isso, não há possibilidade das primeiras soldas 30, 32, e 34 e a segunda solda 50 sofrerem refundição na etapa 126.
[0033] O estojo de resina 10 é então enchido com um gel de selagem 70 na etapa 128. Um necessário método de cura é subsequentemente realizado. Deve ser notado que a temperatura na qual o gel de selagem 70 é curado é menor que as temperaturas de refundição de todas as soldas descritas acima. Uma cobertura 98 é então montada na etapa 130. Então na etapa 132, um método de inspeção é realizado para detectar produtos defeituosos. Isto completa a fabricação do dispositivo semicondutor de energia da presente modalidade mostrada na figura 1.
[0034] As vantagens da presente modalidade serão agora descritas incluindo aquelas resultantes do fato de que as primeiras
Petição 870170052957, de 26/07/2017, pág. 17/37
15/26 soldas 30, 32, e 34 são fabricadas de liga de 92,4Sn-7Sb-0,6Cu. O dispositivo semicondutor de energia da presente modalidade tem as seguintes características superiores: prevenção de refundição das primeiras soldas, prevenção de difusão de Ni, redução da porcentagem de fusão, aperfeiçoadas propriedades de soldagem, e aperfeiçoadas características mecânicas. Cada uma destas características será discutida separadamente abaixo.
[0035] A característica prevenção de refundição das primeiras soldas será agora descrita. Na fabricação do dispositivo semicondutor de energia da presente modalidade, refundição das primeiras soldas 30, 32, e 34 pode ser evitada quando a segunda solda 50 é fundida no segundo método de refluxo. Especificamente, de modo que as primeiras soldas 30, 32, e 34 não sofram refundição no segundo método de refluxo, estas primeiras soldas têm de ter uma temperatura solidus pelo menos 15oC maior que a temperatura liquidus da segunda solda 50. A diferença entre a temperatura solidus das primeiras soldas 30, 32, e 34 e a temperatura liquidus da segunda solda 50 é daqui por diante referida como a diferença de temperatura inter - solda [0036] A razão de a diferença de temperatura inter - solda ter de ser de 15oC ou mais é como segue. No segundo método de refluxo, a segunda solda 50 é aquecida para uma temperatura de 10o maior que sua temperatura liquidus de modo a fundir completamente a segunda solda 50. De modo a assegurar que as primeiras soldas 30, 32, e 34 não fundem no segundo método de refluxo, o material das primeiras soldas 30, 32, e 34 tem de ser selecionado para ter uma temperatura solidus que excede a temperatura aquecida acima da segunda solda 50 por aproximadamente 5oC (uma margem). Ou seja, a diferença de temperatura inter - solda tem de ser 15oC (isto é, 10oC mais 5oC) ou mais. Na presente modalidade, as primeiras soldas têm uma temperatura solidus de 237oC e a segunda solda tem uma temperatura
Petição 870170052957, de 26/07/2017, pág. 18/37
16/26 liquidus de 220oC. Por isso, a diferença de temperatura inter - solda é de 17oC, que é maior que a diferença de temperatura inter - solda requerida (15oC). Isto é esquematicamente mostrado na figura 8. Assim, na fabricação do dispositivo semicondutor de energia da presente modalidade, refundição das primeiras soldas 30, 32, e 34 pode ser evitada, pelo que evitando defeitos tais como inclinação e deslocamento dos elementos semicondutores de energia 40 e 42 e o substrato isolante 12 e escorrimento de solda.
[0037] A característica prevenção de difusão de Ni será agora descrita. No dispositivo semicondutor de energia da presente modalidade, a difusão de Ni a partir do revestimento de Ni-P dos padrões de circuitos 16, 18, e 20 nas soldas é reduzida, embora o revestimento de Ni-P não seja espesso. Isto evita descascamento do revestimento de Ni-P, assim como prevenindo um aumento na concentração de P do revestimento de Ni-P e a resultante degradação da confiabilidade de ligação do revestimento de Ni-P. Isto é realizado pelo fato de que as primeiras soldas 30, 32, e 34 da presente modalidade contêm Cu. Mais especificamente, uma vez que as primeiras soldas 30, 32, e 34 contêm Cu, uma camada de composto de Cu-Sn-Ni é formada na interface de camada de revestimento de NiP e as primeiras soldas 30, 32, e 34 quando estas soldas são fundidas. Esta camada de composto Cu-Sn-Ni atua como uma camada de barreira para prevenir a difusão de Ni a partir da camada de revestimento de Ni-P nas primeiras soldas 30, 32, e 34. Este efeito é aqui referido como o efeito de prevenção de difusão de Ni.
[0038] O teor de Cu requerido para produzir o efeito de prevenção de difusão de Ni será descrito com referência à tabela 1. A tabela 1 mostra os resultados de experimentos sobre a dissolução de eletrodos de revestimento de Ni-P (correspondendo ao revestimento de Ni-P descrito acima) devido à aplicação de solda aos mesmos. A espessura
Petição 870170052957, de 26/07/2017, pág. 19/37
17/26 inicial dos eletrodos de revestimento de Ni-P foi de 1,7 pm. As soldas indicadas na coluna de composição de liga de solda da tabela 1 foram aplicadas a estes eletrodos de revestimento de Ni-P. Esta aplicação de solda (ou soldagem) foi realizada em um método de refluxo; especificamente, a temperatura no método de refluxo foi mantida em 240oC ou maior por 8 minutos e 30 segundos e em 280oC ou maior por 6 minutos e 30 segundos, com a temperatura de pico sendo 297oC. Após a aplicação de solda aos eletrodos, as estruturas de seção transversal das porções de junção foram observadas sob SEM em um aumento de 2000 vezes para observar as condições de porções de interface (20 mm de comprimento). Três localizações ao longo de interface foram feitas imagens, onde cada localização exibiu um típico estado de dissolução de Ni. A espessura de filme de Ni restante foi medida em cada localização. A tabela 1 mostra os resultados de medições. A tabela 1 indica que a dissolução de Ni pode ser reduzida para um nível satisfatório quando o teor de Cu é 0,5% ou mais. Quando o teor de Cu foi 0,3% ou menos, por outro lado, a dissolução de Ni não foi suficientemente reduzida. No caso onde liga de solda de Sn-7Sb-xCu (onde x é qualquer número) foi aplicada a um eletrodo de revestimento de Ni-P, quando o teor de Cu foi 0,3% ou menos, o eletrodo de revestimento de Ni-P, cuja espessura inicial foi de 1,7 pm, sofreu uma penetração devido a dissolução de Ni. Por outro lado, quando o teor de Cu na mesma liga foi 0,5-1%, mesmo a mais fina porção do eletrodo de revestimento de Ni-P restante teve uma espessura de 0,5 pm. No caso onde liga de solda de Sn-5Sb-xCu foi aplicada a um eletrodo de revestimento de Ni-P, quando o teor de Cu foi de 3% ou menos, o eletrodo de revestimento de Ni-P também sofreu uma penetração devido a dissolução de Ni. Por outro lado, quando o teor de Cu foi 0,5% ou mais, mesmo a mais fina porção do eletrodo de revestimento de Ni-P restante teve uma espessura de 0,4
Petição 870170052957, de 26/07/2017, pág. 20/37
18/26 pm. Assim, a difusão de Ni a partir do revestimento de Ni-P na solda é ditada pelo teor de Cu da solda, não pelo teor de Sb da solda. Será visto a partir das considerações acima que de modo a obter o efeito de prevenção de difusão de Ni, o teor de Cu da solda tem de ser 0,5% ou mais. Na presente modalidade, as primeiras soldas 30, 32, e 34 são fabricadas de liga de Sn-7Sb-0,6Cu, que permite o efeito de prevenção de difusão de Ni.
[0039] O aperfeiçoamento na confiabilidade do dispositivo semicondutor de energia devido ao efeito de prevenção de difusão de Ni será descrito com referência à figura 14. A figura 14 mostra o perfil ou linhas de contorno extraídas de uma imagem SEM de seção transversal da área circundando a interface de padrão de Cu de superfície de fundo e revestimento de Ni-P sobre o mesmo no dispositivo semicondutor de energia da presente modalidade, onde esta imagem SEM foi tomada após o dispositivo semicondutor de energia ser mantido a 175oC por 1000 horas em um teste de avaliação de estocagem em alta temperatura. Deve ser notado que esta temperatura (175oC) é maior que a temperatura para testes de confiabilidade comuns de tais dispositivos, permitindo um teste mais severo de avaliação de confiabilidade. A razão para a seleção do teste de avaliação de estocagem em alta temperatura para a avaliação de confiabilidade é que repetição de um ciclo de aquecimento de poucos minutos entre temperaturas altas e baixas, por exemplo, -40oC e 125oC, foi verificada falhar para prover suficiente história térmica para avaliação de confiabilidade. Como pode ser visto a partir da figura 14, não houve descascamento do revestimento de Ni-P a partir do padrão de Cu do padrão de superfície de fundo 22. Ainda, a espessura restante do revestimento de Ni-P foi grande (por exemplo, 2,5 pm), embora o dispositivo tenha sido submetido a 1000 horas do teste de avaliação. Além disso, a camada rica em P formada teve uma
Petição 870170052957, de 26/07/2017, pág. 21/37
19/26 espessura de somente 0,5 pm, que foi verificada por análise de mapeamento de elemento. Ainda, observação de uma imagem de análise ultrassônica, cuja observação foi feita junto com aquela da imagem SEM de seção transversal, revelaram que nenhum embranquecimento ocorreu. Deste modo a construção de dispositivo da presente modalidade pode prover confiabilidade muito alta, como descrito acima. Por isso, não é necessário aumentar a espessura das camadas de revestimento de Ni-P no dispositivo. O efeito descrito acima pode ser obtido se as camadas de revestimento de Ni-P têm uma espessura de aproximadamente 2-3 pm.
[0040] A característica de redução de porcentagem de fusão será agora descrita. Como descrito acima, de modo a evitar refundição das primeiras soldas, a diferença de temperatura inter - solda tem de ser 15oC ou mais. Ainda, as primeiras soldas 30, 32, e 34 têm de conter Cu de modo a proverem o efeito de prevenção de difusão de Ni. Quando a segunda solda 50 tem uma composição de Sn-3Ag-0,5Cu, a temperatura solidus das primeiras soldas 30, 32, e 34 tem de ser 235oC ou mais. É fácil produzir uma liga de solda de Sn-Sb binária tendo uma temperatura solidus de 235oC ou mais, como mostrado no diagrama de equilíbrio ou fase da figura 9. Deve ser notado que na figura 9, etc., a expressão sólido / líquido significa temperatura solidus / temperatura liquidus. Por outro lado, liga Sn-5Sb contendo Cu (representada como Sn-5Sb-xCu na figura 10) tem uma temperatura solidus de aproximadamente 233oC, independente da concentração de Cu, como mostrado no diagrama de fase da figura 10. Por isso, o uso de liga Sn-5Sb contendo Cu não pode prover a requerida diferença de temperatura inter - solda.
[0041] Liga de Sn-7Sb contendo Cu (representada como Sn-7SbxCu na figura 11), por outro lado, tem uma temperatura solidus de aproximadamente 237oC, independentemente da concentração de Cu,
Petição 870170052957, de 26/07/2017, pág. 22/37
20/26 como mostrado no diagrama de fases da figura 11. Por isso, o uso desta liga de solda pode prover uma diferença de temperatura inter solda de 15oC ou mais.
[0042] A tabela 2 mostra resultados de um estudo das temperaturas solidus, temperaturas liquidus, e porcentagens de fusão a 237oC de ligas baseadas em SnSbCu tendo diferentes composições. Deve ser notado que o termo porcentagem de fusão, como aqui usado, refere-se à razão da quantidade de calor absorvida por uma substância quando a substância é aquecida para uma dada temperatura em DSC (Calorimetria de Varredura Diferencial), em relação à quantidade total de calor absorvida pela mesma substância quando ela é aquecida em DSC até fundir completamente. O estudo acima, feito em conexão com a presente modalidade, lista as porcentagens de fusão de ligas a 237oC.
[0043] O estado fundido de solda ao redor de sua temperatura solidus pode ser determinado através de medição de sua porcentagem de fusão. Ou seja, por exemplo, quando liga de Sn-5Sb tendo uma temperatura solidus de 240oC é aquecida a 237oC em DSC, a liga absorve uma leve quantidade de calor (ou seja, uma reação endotérmica da liga de solda já foi iniciada, embora ela tenha uma temperatura solidus de 240oC). Neste estado, uma porção interna muito pequena da liga está em um estado líquido (ou seja, a liga já começou a fundir), embora a liga de solda esteja substancialmente em estado sólido. A porcentagem de fusão de liga de Sn-5Sb-0,6Cu como medida em DSC, por outro lado, é tanto quanto 65% na mesma temperatura de 237oC. Por outro lado, o material das primeiras soldas 30, 32, e 34 tem de ser selecionado para ter uma porcentagem de fusão suficientemente baixa a 237oC para evitar refundição destas soldas. Praticamente, de modo a evitar refundição das primeiras soldas 30, 32, e 34, o material destas soldas preferivelmente deve ter
Petição 870170052957, de 26/07/2017, pág. 23/37
21/26 uma porcentagem de fusão de 10% ou menos a 237oC. Julgando a partir da tabela 2, o teor de Sb é preferivelmente 6,5% ou mais para assegurar que a porcentagem de fusão seja 10% ou menos. Ainda, o teor de Sb é mais preferivelmente 7% ou mais, em cujo caso a porcentagem de fusão é 3% ou menos. As primeiras soldas 30, 32, e 34 da presente modalidade exibem uma porcentagem de fusão suficientemente baixa mesmo a 237oC, uma vez que elas são fabricadas de liga de Sn-7Sb-0,6Cu.
[0044] A característica de propriedades de soldagem aperfeiçoadas serão agora descritas. Quanto mais próxima a temperatura liquidus de solda para a temperatura solidus, melhor as propriedades de soldagem da solda. Especificamente, quanto maior a diferença entre a temperatura solidus e a temperatura liquidus da solda, mais ampla a região de temperatura de fusão e portanto mais provável que cavidades de contração serão formadas na solda durante a solidificação e contração da solda, e mais provável que pequenas rachaduras sejam formadas na solda devido à diferença em coeficiente de expansão linear entre a solda e o membro ao qual a solda é aplicada (por exemplo, um substrato isolante ou pia térmica). [0045] Por isso, vamos focar nossa atenção sobre a diferença entre as temperaturas solidus e liquidus de cada composição de liga de solda mostrada na tabela 2. Quando o teor de Cu é 0,6%, o aumento no teor de Sb de 7% para 8% resulta em somente um aumento de 4oC na temperatura liquidus. Entretanto, o aumento no teor de Sb de 8% para 9% resulta em tanto quanto um aumento de 9oC na temperatura liquidus quando o teor de Cu é 0,6%. Isto indica que a temperatura liquidus muda grandemente com mudança do teor de Sb quando o teor de Sb excede 8%. O teor de Sb preferivelmente deve ser 8% ou menos para estabilização de método mesmo se a temperatura de soldagem pode ser fixada relativamente alta através
Petição 870170052957, de 26/07/2017, pág. 24/37
22/26 de uso de equipamento apropriado, levando em conta as considerações acima. Por outro lado, quando o teor de Sb é 7%, se o teor de Cu é 1%, a temperatura liquidus é 238oC ou menos, que é vantajosa para soldagem. Entretanto, quando o teor de Cu excede 1%, a temperatura liquidus aumenta rapidamente com crescente teor de Cu. Por exemplo, quando o teor de Cu é 2%, a temperatura liquidus é de 280oC. Por isso, o teor de Cu tem de ser estritamente controlado de modo a não exceder 1% de modo a prevenir um excessivo aumento na temperatura liquidus. Ainda, a dependência da temperatura liquidus sobre o teor de Cu é a mesma quando o teor de Sb está na faixa de
6,5-8%. Por isso, o teor de Cu tem de ser 1% ou menos quando o teor de Sb está nesta faixa, como descrito em conexão com o caso onde o teor de Sb é de 7%. Ou seja, o teor de Sb é preferivelmente 8% ou menos e o teor de Cu é preferivelmente 1% ou menos de modo a obter aperfeiçoadas propriedades de soldagem. As primeiras soldas 30, 32, e 34 da presente invenção satisfazem este requisito, uma vez que são fabricadas de liga de Sn-7Sb-0,6Cu.
[0046] A característica características mecânicas aperfeiçoadas será agora descrita. A figura 12 é um diagrama ilustrando as características de tração (ou resistência) e elongação de liga de SnSb como uma função do teor de Sb. Genericamente, a resistência à tração e elongação de liga SnSb aumenta com o teor de Sb. Entretanto, quando teor de Sb excede 10%, a elongação da liga diminui dramaticamente. A figura 13 é um diagrama ilustrando as características de fadiga de ciclo inferior de ligas de SnSb como uma função do teor de Sb. Para propósitos de referência, a figura 13 também mostra as características de fadiga de ciclo inferior de liga de Sn-3,5Ag que é convencionalmente usada. Como pode ser visto a partir da figura 13, as ligas de SnSb tendo um teor de Sb na faixa de 7 a 10% têm boas características de fadiga de ciclo inferior, comparadas
Petição 870170052957, de 26/07/2017, pág. 25/37
23/26 à liga de Sn-3,5Ag. Entretanto, as ligas de Sn-15Sb e Sn-3,5Sb têm características de fadiga de ciclo inferior relativamente pobres. Será notado que uma vez que as primeiras soldas 30, 32, e 34 da presente modalidade são fabricadas de liga de Sn-7Sb-0,6Cu, elas têm grande resistência à tração e elongação e boas características de fadiga de ciclo - inferior.
[0047] Várias alterações podem ser feitas para a presente modalidade. Por exemplo, como é claro a partir da descrição acima, as primeiras soldas 30, 32, e 34 não são limitadas a liga de Sn-7Sb0,6Cu. De modo a produzir todos os efeitos descritos acima, é somente necessário que o teor de Sb esteja na faixa de 6,5 a 8% (mais preferivelmente 7 a 8%) e o teor de Cu esteja na faixa de 0,5 a 1%. Deve ser notado que estas composições de ligas têm temperaturas solidus de 235-238oC.
[0048] Por exemplo, embora a segunda solda 50 tenha sido descrita como sendo constituída por liga de Sn-3Ag-0,5Cu, é para ser entendido que a presente invenção não é limitada a esta particular composição. A presente invenção somente requer que a segunda solda 50 seja solda sem chumbo baseada em SnAg ou AnAgCu tendo uma temperatura liquidus na faixa de aproximadamente 215oC a 220oC.
[0049] Por exemplo, a pia térmica 46 pode ser não revestida (isto é, pode não ter um revestimento de Ni eletrólito) para reduzir custo de partes. Neste caso, em adição a Cu contido na primeira solda 34, Cu na pia térmica 46 também contribui para prevenção de descascamento do revestimento de Ni-P (Ni) do padrão de superfície de fundo 22. Especificamente, Cu difunde a partir da pia térmica 46 na primeira solda 34, pelo que aumentando o teor de Cu da primeira solda 34. Os presentes inventores verificaram, através de experimento, que quando as primeiras soldas são saturadas com Cu, as soldas têm um teor de
Petição 870170052957, de 26/07/2017, pág. 26/37
24/26
Cu de aproximadamente 1,6%. Isto é verdade não somente com solda de Sn-7Sb contendo Cu (por exemplo, as primeiras soldas), mas também com solda Sn-5Sb contendo Cu. Liga de Sn-5Sb não contendo Cu (cobre) tem uma temperatura solidus de 240oC e uma temperatura liquidus de 243oC, enquanto liga de Sn-5Sb saturada com Cu (isto é, tendo um teor de Cu de 1,6%) tem uma temperatura solidus de 233oC (que é uma queda de 7oC da temperatura solidus da liga de Sn-5Sb não contendo Cu) e uma temperatura liquidus de 263oC. Ainda, liga Sn-7Sb-0,6Cu tem uma temperatura solidus de 237oC e uma temperatura liquidus de 242oC, enquanto liga de Sn-7Sb saturada com Cu (isto é, tendo um teor de Cu de 1,6%) tem uma temperatura solidus de 237oC e uma temperatura liquidus de 263oC. Isto significa que a temperatura solidus da primeira solda 34, cujo teor de Cu inicial é 0,6%, permanece a mesma mesmo quando seu teor de Cu tornou-se 1,6% (isto é, mesmo quando a solda está saturada com Cu). Por isso, a primeira solda 34 não funde novamente no segundo método de refluxo mesmo se a pia térmica 46 não tem revestimento de Ni. Da mesma maneira, a temperatura solidus das primeiras soldas 30, 32, e 34 permanece em 237oC mesmo se os padrões de circuitos 16, 18, e 20 e o padrão de superfície de fundo 22 não têm revestimento de Ni-P. [0050] Por exemplo, embora na presente modalidade os padrões de circuitos 16, 18, e 20 e o padrão de superfície de fundo 20 sejam constituídos por um padrão de Cu, é para ser entendido que a presente invenção não é limitada a este material em particular. Estes padrões podem ser fabricados de Al ao invés de Cu enquanto retendo as vantagens da invenção.Ou seja, também no caso onde os padrões de circuito de Al e padrão de superfície de fundo de Al são cobertos com uma camada de revestimento de Ni-P, Ni pode difundir a partir da camada de revestimento de Ni-P nas soldas, de modo que a camada de revestimento de Ni-P possa descascar. A presente invenção
Petição 870170052957, de 26/07/2017, pág. 27/37
25/26 também pode prevenir tal difusão de Ni.
[0051] A presente invenção permite a fabricação de um dispositivo semicondutor de energia altamente confiável ainda de baixo custo com alto rendimento.
[0052] Obviamente muitas modificações e variações da presente invenção são possíveis à luz dos ensinamentos acima. Por isso é para ser entendido que, dentro do escopo das reivindicações apostas, a invenção pode ser praticada de outro modo que não como especificamente descrito.
[0053] A inteira descrição de um Pedido de Patente Japonês No. 2009-238518, depositado em 15 de outubro de 2009 incluindo relatório descritivo, reivindicações, desenhos e resumo, sobre o qual a prioridade de Convenção do presente pedido de patente é baseada, é aqui incorporada por referência em sua totalidade.
Tabela 1 - Resultados de experimentos sobre a dissolução de eletrodos de revestimento de Ni-P.
Composição de liga de solda Espessura de dissolução máxima [pm] Espessura de dissolução média [pm] Espessura da porção mais fina do eletrodo restante [pm]
Sn-5Sb 1,7 1,4 0 (Penetração)
Sn-5Sb-0,02Cu 1,7 1,4 0 (Penetração)
Sn-5Sb-0,3Cu 1,7 1,3 0 (Penetração)
Sn-5Sb-0,5Cu 1,3 1 0,4
Sn-7Sb-0,3Cu 1,7 1,3 0 (Penetração)
Sn-7Sb-0,5Cu 1,2 1 0,5
Sn-7Sb-0,8Cu 1,1 0,8 0,6
Sn-7Sb-1Cu 0,9 0,7 0,8
Petição 870170052957, de 26/07/2017, pág. 28/37
26/26
Tabela 2- Resultados de um estudo das temperaturas de solidus, temperaturas de liquidus, e porcentagens de fusão.
Composição de liga de solda Linha solidus (°C) Linha liquidus (°C) Porcentagem de fusão 237 °C
Sn-5Sb 240 243 0%
Sn-5Sb-0,6Cu 233 238 65%
Sn-6Sb-0,6Cu 235 240 25%
Sn-6Sb-1,6Cu 235 263 18%
Sn-6,5Sb-0,6Cu 235 240 10%
Sn-6,5Sb-1,6Cu 235 263 7%
Sn-7Sb 243 247 0%
Sn-7Sb-0,5Cu 237 242 1,80%
Sn-7Sb-0,6Cu 237 242 2%
Sn-7Sb-1Cu 237 238 3%
Sn-7Sb-1,6Cu 237 263 3%
Sn-7Sb-2Cu 237 280 2%
Sn-8Sb-0,6Cu 238 246 0,20%
Sn-8Sb-1,6Cu 238 259 0%
Sn-9Sb-0,6Cu 239 255 0%
Petição 870170052957, de 26/07/2017, pág. 29/37
1/4

Claims (7)

  1. REIVINDICAÇÕES
    1. Dispositivo semicondutor de energia compreendendo: um substrato (14);
    um padrão de circuito de elemento (16) formado sobre o dito substrato (14) e fabricado de Cu coberto com uma camada de revestimento de Ni-P sem eletricidade (16,18,20); e um elemento semicondutor de energia (40,42) ligado ao dito padrão de circuito de elemento (16) através de uma solda (30,32);
    caracterizado pelo fato de que a dita solda (30,32) é uma liga de Sn, Sb, e Cu e a porcentagem em peso de Cu está na faixa de 0,5 a 1%, inclusive.
  2. 2. Dispositivo semicondutor de energia de acordo com a reivindicação 1, caracterizado pelo fato de que a porcentagem em peso de Sn na dita liga está na faixa de 91 a 93%, inclusive, e a porcentagem em peso de Sb na dita liga está na faixa de 6,5 a 8%, inclusive.
  3. 3. Dispositivo semicondutor de energia de acordo com a reivindicação 2, caracterizado pelo fato de que ainda compreende:
    um padrão de circuito terminal (18,20) formado sobre o dito substrato (14); e um terminal (52) ligado ao dito padrão de circuito terminal (18,20) através de uma solda terminal (50);
    onde a dita solda terminal (50) é uma solda sem chumbo baseada em Sn-Ag ou baseada em Sn-Ag-Cu tendo uma temperatura liquidus na faixa de 215 a 220oC, inclusive; e onde a dita solda (30,32) tem uma temperatura solidus na faixa de 235 a 238oC, inclusive.
  4. 4. Dispositivo semicondutor de energia de acordo com a reivindicação 1, caracterizado pelo fato de que a dita camada de revestimento de Ni-P (16,18,20) tem uma espessura na faixa de 2 a 3
    Petição 870170052957, de 26/07/2017, pág. 30/37
    2/4 pm, inclusive.
  5. 5. Dispositivo semicondutor de energia compreendendo: um substrato (14);
    um padrão de circuito que é um padrão de Cu não revestido formado sobre o dito substrato (14);
    um elemento semicondutor de energia (40,42) ligado ao dito padrão de circuito por uma solda (30,32) fabricada de uma liga de Sn, Sb, e Cu;
    um padrão de circuito terminal (18,20) formado sobre o dito substrato (14);
    um terminal (52) ligado ao dito padrão de circuito terminal (18,20) por uma solda terminal (50) fabricada de uma solda sem chumbo baseada em Sn-Ag ou baseada em Sn-Ag-Cu;
    caracterizado pelo fato de que a porcentagem em peso de Cu na dita solda (30,32) está na faixa de 0,5 a 1%, inclusive, e a dita solda (30,32) tem uma temperatura solidus na faixa de 235 a 238oC, inclusive; e a dita solda terminal (50) tem uma temperatura liquidus na faixa de 215 a 220oC, inclusive.
  6. 6. Dispositivo semicondutor de energia de acordo com a reivindicação 5, caracterizado pelo fato de que ainda compreende:
    um padrão de superfície de fundo (22) formado sobre a superfície do dito substrato (14) oposta àquela sobre a qual o dito padrão de circuito (16,18) é formado; e uma pia térmica (46) ligada ao dito padrão de superfície de fundo (22) através de uma solda (34) tendo a mesma composição como a dita solda (30,32);
    onde a dita pia térmica (46) é Cu e não é revestida.
  7. 7. Método de fabricação de um dispositivo semicondutor de energia, caracterizado pelo fato de que compreende:
    Petição 870170052957, de 26/07/2017, pág. 31/37
    3/4 provimento de um substrato (14) tendo um padrão de circuito de elemento (16) e um padrão de circuito terminal (18) formados sobre uma superfície superior do dito substrato (14), o dito padrão de circuito de elemento (16) e dito padrão de circuito terminal (18) sendo fabricados de Cu cobertos com uma camada de revestimento de Ni-P;
    aplicação de uma primeira solda (30,32) ao dito padrão de circuito de elemento;
    montagem de um elemento semicondutor de energia (40,42) sobre a dita primeira solda (30,32);
    realização de um primeiro método de refluxo para fundir a dita primeira solda (30,32) de modo que o dito elemento semicondutor de energia (40,42) seja ligado ao dito padrão de circuito de elemento (16) através da dita primeira solda (30,32);
    aplicação de uma segunda solda (50) ao dito padrão de circuito terminal (18);
    montagem de um terminal (52) sobre a dita segunda solda (50); e realização de um segundo método de refluxo para fundir a dita segunda solda (50) de modo que o dito terminal (52) seja ligado ao dito padrão de circuito terminal (18) pela dita segunda solda (50);
    em que a dita primeira solda (30,32) é uma liga de Sn, Sb, e Cu;
    a porcentagem em peso de Sn na dita liga está na faixa de 91 a 93%, inclusive, a porcentagem em peso de Sb na dita liga está na faixa de 6,5 a 8%, inclusive, e a porcentagem em peso de Cu na dita liga está na faixa de 0,5 a 1%, inclusive;
    a dita segunda solda (50) é uma solda sem chumbo baseada em Sn-Ag ou baseada em Sn-Ag-Cu tendo uma temperatura liquidus na faixa de 215 a 220oC, inclusive; e
    Petição 870170052957, de 26/07/2017, pág. 32/37
    4/4 o dito segundo método de refluxo é realizado em uma temperatura menor que 235oC.
    Petição 870170052957, de 26/07/2017, pág. 33/37
    1/10
BRPI1005613-0A 2009-10-15 2010-10-14 Dispositivo semicondutor de energia e método de fabricação do mesmo BRPI1005613B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009238518A JP5463845B2 (ja) 2009-10-15 2009-10-15 電力半導体装置とその製造方法
JP2009-238518 2009-10-15

Publications (2)

Publication Number Publication Date
BRPI1005613A2 BRPI1005613A2 (pt) 2013-02-13
BRPI1005613B1 true BRPI1005613B1 (pt) 2018-02-14

Family

ID=43447687

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1005613-0A BRPI1005613B1 (pt) 2009-10-15 2010-10-14 Dispositivo semicondutor de energia e método de fabricação do mesmo

Country Status (6)

Country Link
US (1) US8334598B2 (pt)
EP (2) EP2312622B1 (pt)
JP (1) JP5463845B2 (pt)
KR (1) KR20110041405A (pt)
CN (1) CN102074536B (pt)
BR (1) BRPI1005613B1 (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839892B2 (ja) * 2011-08-30 2016-01-06 三菱電機株式会社 半田材および半導体装置
AT512064B1 (de) * 2011-10-31 2015-11-15 Fronius Int Gmbh Hochstromtransformator, transformatorelement, kontaktplatte und sekundärwicklung sowie verfahren zur herstellung eines solchen hochstromtransformators
JP5925328B2 (ja) * 2012-09-27 2016-05-25 富士電機株式会社 パワー半導体モジュール
US9642275B2 (en) 2012-12-25 2017-05-02 Mitsubishi Materials Corporation Power module
JP6255771B2 (ja) * 2013-07-26 2018-01-10 住友電気工業株式会社 半導体モジュール
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール
JP5696776B1 (ja) * 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
US9764430B2 (en) * 2014-02-24 2017-09-19 Koki Company Limited Lead-free solder alloy, solder material and joined structure
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
US20170092838A1 (en) * 2015-09-29 2017-03-30 Seiko Epson Corporation Piezoelectric driving apparatus, method of manufacturing the same, motor, robot, and pump
KR101937410B1 (ko) * 2017-04-14 2019-01-10 현대오트론 주식회사 전력 반도체 소자 및 그 패키징 방법
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
JP6522852B1 (ja) * 2017-10-10 2019-05-29 新電元工業株式会社 モジュールおよび電力変換装置
JP2019155399A (ja) * 2018-03-12 2019-09-19 トヨタ自動車株式会社 半導体装置
DE102018123924A1 (de) 2018-09-27 2020-04-02 Infineon Technologies Ag Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
FR3087368B1 (fr) 2018-10-19 2020-10-30 Dehon Sa Alliage de brasure sans plomb et utilisation d'un tel alliage
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
JP6928129B2 (ja) * 2020-01-17 2021-09-01 三菱電機株式会社 電力変換装置
JP7470074B2 (ja) 2021-03-10 2024-04-17 株式会社 日立パワーデバイス 半導体モジュール
US20230027138A1 (en) * 2021-07-22 2023-01-26 Semiconductor Components Industries, Llc Power module
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213145A (ja) * 1983-05-18 1984-12-03 Toshiba Corp 半導体装置及びその製造方法
EP0174196B1 (en) * 1984-09-06 1989-03-22 Kabushiki Kaisha Toshiba Material for in-tube components & method of manufacture thereof
US6224690B1 (en) 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH10193171A (ja) 1996-12-27 1998-07-28 Murata Mfg Co Ltd 半田付け物品
JP3353640B2 (ja) 1997-04-16 2002-12-03 富士電機株式会社 はんだ合金
JP4154793B2 (ja) 1999-03-25 2008-09-24 三菱電機株式会社 半導体装置の製造方法並びに製造装置
JP2001144111A (ja) 1999-11-12 2001-05-25 Tanaka Electronics Ind Co Ltd 半導体装置の製造方法
JP2001244622A (ja) 2000-03-01 2001-09-07 Hitachi Ltd 電子回路装置
JP4089143B2 (ja) 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP2002158328A (ja) 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
AU2002216373A1 (en) 2000-12-21 2002-07-01 Hitachi Ltd. Solder foil and semiconductor device and electronic device
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
TW592872B (en) 2001-06-28 2004-06-21 Senju Metal Industry Co Lead-free solder alloy
JP3836010B2 (ja) 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP4401671B2 (ja) * 2003-03-31 2010-01-20 千住金属工業株式会社 高温鉛フリーはんだ合金および電子部品
JP4344560B2 (ja) * 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
JP2005259918A (ja) * 2004-03-11 2005-09-22 Hitachi Ltd 電力変換装置
JP4453612B2 (ja) * 2004-06-24 2010-04-21 住友金属鉱山株式会社 無鉛はんだ合金
JP2006054227A (ja) 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP2006140039A (ja) * 2004-11-12 2006-06-01 Hitachi Cable Ltd リード線及びそれを用いた太陽電池
KR100962455B1 (ko) * 2005-03-09 2010-06-14 센주긴조쿠고교 가부시키가이샤 저융점 금속 입자의 제조 방법 및 그 장치
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2007335767A (ja) 2006-06-19 2007-12-27 Hitachi Ltd 半導体パワーモジュール用部品接続端子
JP2008221330A (ja) * 2007-03-16 2008-09-25 Fuji Electric Holdings Co Ltd はんだ合金
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP5203765B2 (ja) 2008-03-26 2013-06-05 三菱重工業株式会社 車両空調装置用操作装置

Also Published As

Publication number Publication date
EP2312622B1 (en) 2019-10-23
KR20110041405A (ko) 2011-04-21
JP2011086768A (ja) 2011-04-28
EP2750173A3 (en) 2014-09-24
CN102074536B (zh) 2015-02-04
BRPI1005613A2 (pt) 2013-02-13
EP2750173B1 (en) 2019-10-23
JP5463845B2 (ja) 2014-04-09
US8334598B2 (en) 2012-12-18
US20110089568A1 (en) 2011-04-21
EP2312622A3 (en) 2011-06-08
EP2750173A2 (en) 2014-07-02
EP2312622A2 (en) 2011-04-20
CN102074536A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
BRPI1005613B1 (pt) Dispositivo semicondutor de energia e método de fabricação do mesmo
JP6380539B2 (ja) 接合構造、接合材、及び接合方法
ES2822311T3 (es) Método para soldar un componente de montaje superficial y componente de montaje superficial
ES2799421T3 (es) Uso de una aleación de soldadura y una unión soldada de alta densidad de corriente
JP4453612B2 (ja) 無鉛はんだ合金
WO2017217145A1 (ja) はんだ接合部
EP1391261A1 (en) Lead-based solder alloys containing copper
TWI632623B (zh) 製造半導體裝置的方法
BR102015027638A2 (pt) dispositivo semicondutor e método de fabricação do dispositivo semicondutor
BR112020005521B1 (pt) Liga, pasta, bola e junta de solda, e, solda com núcleo de fluxo em resina
JPWO2018168858A1 (ja) はんだ材
JP3892190B2 (ja) 混載実装構造体及び混載実装方法並びに電子機器
JP2005340268A (ja) トランジスタパッケージ
CN100384309C (zh) 焊接方法、通过该焊接方法连接的元件和连接结构
JP2011023631A (ja) 接合構造体
US20110108996A1 (en) Joint structure, joining material and method for producing joining material
CN102842555B (zh) 半导体器件及其制造方法
JP3444832B2 (ja) 半導体装置の製造方法
US9386699B2 (en) Mounted structure and manufacturing method of mounted structure
JP6543890B2 (ja) 高温はんだ合金
TW201625376A (zh) 電子裝置及其製造方法
JP5807213B2 (ja) 半導体装置、実装構造体、及び実装構造体の製造方法
WO2024029258A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
US20230387062A1 (en) Semiconductor device
JPH07169908A (ja) はんだ付け方法、半導体装置の製造方法及び複合はんだ板

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]