JP2019155399A - 半導体装置 - Google Patents

Abstract

【課題】 複数のリフロー工程が実施される半導体装置の製造方法において、はんだ層の再溶融を防止又は抑制して、半導体装置の製造品質を向上する。【解決手段】 半導体素子の製造方法は、第１リフロー工程と第２リフロー工程とを備える。第１リフロー工程では、複数の部材を互いにはんだ付けして、半製品を形成する。第２リフロー工程では、半製品を構成する部材に、少なくとも一つの部材をはんだ付けする。この製造方法では、第２リフロー工程で使用されるはんだ材料の融点が、第１リフロー工程で使用されるはんだ材料の融点よりも低く、第２リフロー工程における処理温度が、第１リフロー工程で使用されるはんだ材料の融点よりも低い値に設定される。【選択図】図１

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１に、半導体装置が開示されている。この半導体装置では、半導体素子を含む複数の部材が、はんだ付けによって接合されており、その製造工程では、二度のリフロー工程が実施される。

特開２００５−１３６０１８号公報

上記した半導体装置の製造方法では、二度目のリフロー工程を実施したときに、一度目のリフロー工程で形成されたはんだ層が、意図せず再溶融することがある。この場合、半導体素子又はその他の部材の位置が変化してしまい、半導体装置の製造品質が低下することがある。本明細書は、このような問題を解決する、又は、少なくとも低減し得る技術を提供する。

本明細書が開示する技術は、半導体素子の製造方法に具現化される。この製造方法は、第１リフロー工程と第２リフロー工程とを備える。第１リフロー工程では、複数の部材を互いにはんだ付けして、半製品を形成する。第２リフロー工程では、半製品を構成する部材に、少なくとも一つの部材をはんだ付けする。この製造方法では、第２リフロー工程で使用されるはんだ材料の融点が、第１リフロー工程で使用されるはんだ材料の融点よりも低く、第２リフロー工程における処理温度が、第１リフロー工程で使用されるはんだ材料の融点よりも低い値に設定される。

上記した製造方法では、第２リフロー工程における処理温度が、第１リフロー工程で使用されるはんだ材料の融点よりも、低い値に設定されている。これにより、第２リフロー工程を実施したときに、第１リフロー工程で形成されたはんだ層が、再溶融することを避けることができる。従って、半導体素子又はその他の部材の位置が変化して、半導体装置の製造品質が低下することを避けることができる。

実施例１の半導体装置２の構成を模式的に示す断面図。 半導体装置２の製造方法の一工程であって、特に、第１リフロー工程を示す図。 半導体装置２の製造方法の一工程を示す図。 半導体装置２の製造方法の一工程であって、特に、第２リフロー工程を示す図。 実施例２の半導体装置１０２の構成を模式的に示す断面図。 半導体装置１０２の製造方法の一工程であって、特に、第１リフロー工程を示す図。 半導体装置１０２の製造方法の一工程であって、特に、第２リフロー工程を示す図。 半導体装置１０２の製造方法の一工程を示す図。 半導体装置１０２の製造方法の一工程であって、特に、第３リフロー工程を示す図。 実施例３の半導体装置２０２の構成を模式的に示す断面図。 半導体装置２０２の製造方法の一工程であって、特に、第１リフロー工程を示す図。 半導体装置２０２の製造方法の一工程を示す図。 半導体装置２０２の製造方法の一工程であって、特に、第２リフロー工程を示す図。

（実施例１） 図面を参照して、実施例１の半導体装置２について説明をする。本実施例の半導体装置２は、特に限定されないが、例えば電動型の自動車において、コンバータやインバータに採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。

図１に示すように、半導体装置２は、半導体素子１０と、半導体素子１０を封止している封止体２０とを備える。封止体２０は、絶縁性を有する材料で構成されている。特に限定されないが、封止体２０を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってよい。半導体素子１０は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）といったパワー半導体素子であってよい。半導体装置２は、複数の半導体素子１０を備えてもよく、複数の半導体素子１０は並列に接続されてもよいし、直列に接続されてもよい。

半導体素子１０は、半導体基板１２と、第１主電極１４と、第２主電極１６と、複数の信号パッド１８とを有する。半導体基板１２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった半導体材料で構成されており、半導体基板１２の内部には、ＭＯＳＦＥＴ又はＩＧＢＴといった素子構造が設けられている。第１主電極１４は、半導体基板１２の上面に設けられており、第２主電極１６は、半導体基板１２の下面に設けられている。第１主電極１４と第２主電極１６とは、半導体基板１２内の素子構造を介して互いに接続されている。第１主電極１４と第２主電極１６を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）やニッケル（Ｎｉ）といった金属であってよい。

複数の信号パッド１８は、半導体基板１２の上面に設けられている。各々の信号パッド１８は、所定の信号を出力する小電極であり、導体で構成されている。複数の信号パッド１８には、一例ではあるが、半導体装置２への駆動信号が入力されるもの、半導体装置２の温度に応じた信号を出力するもの、半導体装置２に流れる電流に対応する信号を出力するもの、第１主電極１４の電圧に対応する信号を出力するもの、が含まれる。但し、信号パッド１８の数や具体的な機能については、様々に変更することができる。第１主電極１４と第２主電極１６を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）といった金属であってよい。

半導体装置２はさらに、上側導体板２２、導体スペーサ２４、下側導体板２６及び信号端子３０を備える。上側導体板２２は、導体スペーサ２４を介して、半導体素子１０の第１主電極１４にはんだ付けされている。詳しくは、上側導体板２２の下面と導体スペーサ２４の上面とが、はんだ層４２を介して接合されており、導体スペーサ２４の下面と半導体素子１０の第１主電極１４とが、はんだ層４４を介して接合されている。上側導体板２２及び導体スペーサ２４は、例えば銅といった金属で構成されている。上側導体板２２は、導体スペーサ２４を介して半導体素子１０の第１主電極１４へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、上側導体板２２は、封止体２０の上面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。

下側導体板２６は、半導体素子１０の第２主電極１６に接合されている。詳しくは、下側導体板２６の上面と半導体素子１０の第２主電極１６との間が、はんだ層４６を介して接合されている。下側導体板２６は、例えば銅といった金属で構成されている。下側導体板２６は、半導体素子１０の第２主電極１６へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、下側導体板２６は、封止体２０の下面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。即ち、本実施例の半導体装置２は、封止体２０の両面に放熱板が露出する両面冷却構造を有する。

信号端子３０は、封止体２０の内外に亘って延びており、封止体２０の内部において、ボンディングワイヤ２８を介して信号パッド１８に接続されている。信号端子３０は、導体で構成された部材であり、例えば銅といった金属で構成されることができる。複数の信号端子３０は、外部の制御装置（図示省略）に接続され、当該制御装置と半導体素子１０との間で各種の信号を伝送する。ボンディングワイヤ２８を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）といった金属であってよい。なお、信号端子３０は、ボンディングワイヤ２８を介することなく、信号パッド１８へ直接的にはんだ付けされてもよい（後述する実施例３参照）。

以上のように、本実施例の半導体装置２では、半導体素子１０を含む複数の部材が、三つのはんだ層４２、４４、４６を介して接合されている。それらのはんだ層４２、４４、４６層に関して、上側導体板２２と導体スペーサ２４の間のはんだ層４２には、その他のはんだ層４４、４６とは異なる種類のはんだ材料が採用されている。詳しくは、上側導体板２２と導体スペーサ２４の間のはんだ層４２には、その他のはんだ４４、４６層よりも融点の低いはんだ材料が採用されている。これは半導体装置２の製造方法に由来するものであり、複数のリフロー工程の間で、融点の異なるはんだ材料が使用されるためである。なお、はんだ４２、４４、４６の具体的なはんだ材料については、特に限定されない。例えば、錫を主成分とする鉛フリーはんだ材料であってよく、この場合、銅や銀といった添加物の含有率に応じて、はんだ材料の融点は変化する。

図２−４を参照して、半導体装置２の製造方法を説明する。先ず、図２に示すように、第１リフロー工程を実施する。第１リフロー工程では、下側導体板２６と半導体素子１０との間をはんだ付けするとともに、半導体素子１０と導体スペーサ２４との間をはんだ付けする。これにより、図２に示す第１の半製品２ａが形成される。第１の半製品２ａでは、下側導体板２６と半導体素子１０との間にはんだ層４６が形成され、半導体素子１０と導体スペーサ２４との間にはんだ層４４が形成される。第１リフロー工程で使用するはんだ材料は、特に限定されない。二つのはんだ層４４、４６には、同じはんだ材料が使用されてもよいし、異なるはんだ材料が使用されてもよい。

次に、図３に示すように、ワイヤボンディング工程を実施する。このワイヤボンディング工程では、半導体素子１０の信号パッド１８に、ボンディングワイヤ２８を介して信号端子３０を接続する。なお、ワイヤボンディング工程に代えて、信号端子３０を信号パッド１８へ直接的にはんだ付けしてもよい。また、信号端子３０については、下側導体板２６と一体に形成されたリードフレームとして、第１リフロー工程の段階から既に用意されていてもよい。

次に、図４に示すように、第２リフロー工程を実施する。第２リフロー工程では、第１の半製品２ａを構成する導体スペーサ２４に、上側導体板２２をはんだ付けする。これにより、図４に示す第２の半製品２ｂが形成される。第２の半製品２ｂでは、上側導体板２２と導体スペーサ２４との間に、はんだ層４２がさらに形成される。第２リフロー工程で使用するはんだ材料についても、特に限定されない。但し、第２リフロー工程で使用するはんだ材料には、第１リフロー工程で使用したはんだ材料よりも、融点の低いものを採用する。そして、第２リフロー工程における処理温度を、第１リフロー工程で使用したはんだ材料の融点よりも、低い値に設定する。これにより、第２リフロー工程を実施したときに、第１リフロー工程で形成されたはんだ層４４、４６が、再溶融することを避けることができる。従って、半導体素子１０又はその他の部材２４、２６の位置が変化して、半導体装置２の製造品質が低下することを避けることができる。

その後、封止体２０の成形を行うとともに、その他の必要な工程を実施することによって、図１に示す半導体装置２が完成する。これらの工程については、公知の技術に属することから、ここでは詳細な説明を省略する。

（実施例２） 図５を参照して、実施例２の半導体装置１０２について説明をする。図５に示すように、本実施例の半導体装置１０２は、実施例１の半導体装置２と類似する構成を有する。但し、本実施例の半導体装置１０２では、下側導体板２６と半導体素子１０との間に位置するはんだ層４６と、半導体素子１０と導体スペーサ２４との間に位置するはんだ層４４との間で、異なるはんだ材料が採用されている。これは半導体装置１０２の製造方法に由来するものであり、実施例１の製造方法と同様に、複数のリフロー工程の間で融点の異なるはんだ材料が使用されるためである。その他の構成については、実施例１の半導体装置２と共通することから、同一の符号を付すことによって重複する説明を省略する。

図６−９を参照して、半導体装置１０２の製造方法を説明する。先ず、図６に示すように、第１リフロー工程を実施する。第１リフロー工程では、下側導体板２６と半導体素子１０との間をはんだ付けする。これにより、図６に示す第１の半製品１０２ａが形成される。第１の半製品１０２ａでは、下側導体板２６と半導体素子１０との間にはんだ層４６が形成されている。第１リフロー工程で使用するはんだ材料は、特に限定されない。

次に、図７に示すように、第２リフロー工程を実施する。第２リフロー工程では、第１の半製品１０２ａを構成する半導体素子１０に、導体スペーサ２４をはんだ付けする。これにより、図７に示す第２の半製品１０２ｂが形成される。第２の半製品１０２ｂでは、半導体素子１０と導体スペーサ２４との間に、はんだ層４４がさらに形成される。第２リフロー工程で使用するはんだ材料は、特に限定されない。但し、第２リフロー工程で使用するはんだ材料には、第１リフロー工程で使用したはんだ材料よりも、融点の低いものを採用する。そして、第２リフロー工程における処理温度を、第１リフロー工程で使用したはんだ材料の融点よりも、低い値に設定する。これにより、第２リフロー工程を実施したときに、第１リフロー工程で形成されたはんだ層４６が、再溶融することを避けることができる。

次に、図８に示すように、ワイヤボンディング工程を実施する。このワイヤボンディング工程では、半導体素子１０の信号パッド１８に、ボンディングワイヤ２８を介して信号端子３０を接続する。なお、ワイヤボンディング工程に代えて、信号端子３０を信号パッド１８へ直接的にはんだ付けしてもよい。また、信号端子３０については、下側導体板２６と一体に形成されたリードフレームとして、第１リフロー工程の段階から既に用意されていてもよい。

次に、図９に示すように、第３リフロー工程を実施する。第３リフロー工程では、第２の半製品１０２ｂを構成する導体スペーサ２４に、上側導体板２２をはんだ付けする。これにより、図９に示す第３の半製品１０２ｃが形成される。第３の半製品１０２ｃでは、上側導体板２２と導体スペーサ２４との間に、はんだ層４２がさらに形成される。第３リフロー工程で使用するはんだ材料についても、特に限定されない。但し、第３リフロー工程で使用するはんだ材料には、第２リフロー工程で使用したはんだ材料よりも、融点の低いものを採用する。そして、第３リフロー工程における処理温度を、第２リフロー工程で使用したはんだ材料の融点よりも、低い値に設定する。これにより、第３リフロー工程を実施したときに、第１リフロー工程や第２リフロー工程で形成されたはんだ層４４、４６が、再溶融することを避けることができる。従って、半導体素子１０又はその他の部材２４、２６の位置が変化して、半導体装置１０２の製造品質が低下することを避けることができる。

その後、封止体２０の成形を行うとともに、その他の必要な工程を実施することによって、図５に示す半導体装置１０２が完成する。これらの工程については、公知の技術に属することから、ここでは詳細な説明を省略する。

（実施例３） 図１０を参照して、実施例３の半導体装置２０２について説明をする。図１０に示すように、本実施例の半導体装置２０２は、実施例１の半導体装置２と比較して、導体スペーサ２４を有しておらず、上側導体板２２が、はんだ層４２を介して半導体素子１０の第１主電極１４へ直接的に接合されている。また、信号端子３０についても、はんだ層４８を介して、半導体素子１０の信号パッド１８へ直接的に接合されている。その他の構成については、実施例１の半導体装置２と共通することから、同一の符号を付すことによって重複する説明を省略する。

図１１−１３を参照して、半導体装置２０２の製造方法を説明する。先ず、図１１に示すように、第１リフロー工程を実施する。第１リフロー工程では、下側導体板２６と半導体素子１０との間をはんだ付けする。これにより、図１１に示す第１の半製品２０２ａが形成される。第１の半製品２０２ａでは、下側導体板２６と半導体素子１０との間にはんだ層４６が形成されている。第１リフロー工程で使用するはんだ材料は、特に限定されない。

次に、図１２に示すように、信号端子３０を接続するはんだ付け工程を実施する。この工程では、信号端子３０を、半導体素子１０の信号パッド１８へはんだ付けする。これにより、信号端子３０と信号パッド１８との間にはんだ層４８が形成される。ここで使用するはんだ材料は特に限定されない。一例ではあるが、第１リフロー工程と同じはんだ材料を使用してもよい。但し、この工程でもリフロー式のはんだ付けを実施する場合は、第１リフロー工程で使用するはんだ材料よりも、融点の低いものを採用するとよい。なお、信号端子３０は、実施例１と同様に、ボンディングワイヤを介して信号パッド１８へ接続されてもよい。

次に、図１３に示すように、第２リフロー工程を実施する。第２リフロー工程では、第１の半製品２０２ａを構成する半導体素子１０に、上側導体板２２をはんだ付けする。これにより、図１３に示す第２の半製品２０２ｂが形成される。第２の半製品２０２ｂでは、半導体素子１０と上側導体板２２との間に、はんだ層４２がさらに形成される。第２リフロー工程で使用するはんだ材料は、特に限定されない。但し、第２リフロー工程で使用するはんだ材料には、第１リフロー工程で使用したはんだ材料よりも、及び、信号端子３０を接続するはんだ層４８のはんだ材料よりも、融点の低いものを採用する。そして、第２リフロー工程における処理温度を、第１リフロー工程で使用したはんだ材料の融点、及び、信号端子３０を接続するはんだ層４８のはんだ材料の融点よりも、低い値に設定する。これにより、第２リフロー工程を実施したときに、第１リフロー工程で形成されたはんだ層４６や、信号端子３０を接続するはんだ層４８が、再溶融することを避けることができる。従って、半導体素子１０又はその他の部材２６、３０の位置が変化して、半導体装置２０２の製造品質が低下することを避けることができる。

その後、封止体２０の成形を行うとともに、その他の必要な工程を実施することによって、図１０に示す半導体装置２０２が完成する。これらの工程については、公知の技術に属することから、ここでは詳細な説明を省略する。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

２、１０２、２０２：半導体装置
２ａ、２ｂ、１０２ａ、１０２ｂ、１０２ｃ、２０２ａ、２０２ｂ：半製品
１０：半導体素子
２０：封止体
２２：上側導体板
２４：上側導体板
２６：導体スペーサ
２８：ボンディングワイヤ
４２、４４、４６：はんだ層

Claims (1)

1. 半導体装置の製造方法であって、
   複数の部材を互いにはんだ付けして、半製品を形成する第１リフロー工程と、
   前記半製品に、少なくとも一つの部材をはんだ付けする第２リフロー工程と、
   を備え、
   前記第２リフロー工程で使用されるはんだ材料の融点は、前記第１リフロー工程で使用されるはんだ材料の融点よりも低く、
   前記第２リフロー工程における処理温度は、前記第１リフロー工程で使用されるはんだ材料の融点よりも低い値に設定される、
   製造方法。

Images