JP2011060940A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011060940A
JP2011060940A JP2009207952A JP2009207952A JP2011060940A JP 2011060940 A JP2011060940 A JP 2011060940A JP 2009207952 A JP2009207952 A JP 2009207952A JP 2009207952 A JP2009207952 A JP 2009207952A JP 2011060940 A JP2011060940 A JP 2011060940A
Authority
JP
Japan
Prior art keywords
wire
capillary
bonding
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207952A
Other languages
English (en)
Other versions
JP5586901B2 (ja
Inventor
Yasunori Takada
泰紀 高田
Hideyuki Shinkawa
秀之 新川
Yoshi Sumitomo
芳 住友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009207952A priority Critical patent/JP5586901B2/ja
Priority to TW099122044A priority patent/TWI506710B/zh
Priority to CN201010253727.2A priority patent/CN102024724B/zh
Priority to KR1020100088015A priority patent/KR101672053B1/ko
Priority to US12/878,228 priority patent/US8415245B2/en
Publication of JP2011060940A publication Critical patent/JP2011060940A/ja
Application granted granted Critical
Publication of JP5586901B2 publication Critical patent/JP5586901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディングのステッチボンディングにおいてその接合強度を確保して接合信頼性の向上を図る。
【解決手段】ワイヤボンディングのステッチボンディング（２ｎｄボンディング）においてキャピラリの高さ制御を行うことにより、ワイヤ接合部におけるステッチ部の厚さ制御を行うことが可能になり、その接合強度を確保して接合信頼性の向上を図ることができる。また、ステッチ部の厚さを確保することができるため、ワイヤボンディングにおいて銅線を採用することが可能になり、ワイヤボンディングのコストの低減化を図れる。
【選択図】図１１

Description

本発明は、半導体装置の製造技術に関し、特に、ワイヤボンディング工程でのワイヤの接合強度の向上化に適用して有効な技術に関する。
ワイヤボンディングにおいて、ワイヤをリードの表面にウェッジボンディングするに際して、先端のエッジの周りに曲面状の第１圧下面とその周りに環状に形成された第２圧下面を備えたキャピラリを用いて、更に圧下量を大きくしてキャピラリに偏平部を形成してリード表面への接合力を強くする技術が、例えば、特開２０００−９１３７２号公報（特許文献１）に記載されている。
特開２０００−９１３７２号公報
半導体チップの電極パッドとリードフレームのインナリードとを金属製のワイヤによって電気的に接続するワイヤボンディングにおいて、そのワイヤの材料としては、主に金が用いられている。しかしながら、近年の金の価格高騰により、金に代わる材料が求められており、金より低価格なワイヤの材料として、銅が知られている。
ワイヤボンディングにおける銅線の適用については、コストの低減化だけでなく、金線より電気伝導率が高く電気特性面でも優れていることが理由である。
ワイヤボンディングのリード側（２ｎｄ側）のボンディングであるステッチボンディングでは、温度、荷重、超音波によって接合が行われるが、その際、図１６の比較例に示すように、接合と併用して機械的な振幅動作Ｓを付与してステッチ接合を補完している。
本願発明者は前記ステッチボンディングについて検討を行った。
ステッチボンディングでは、ワイヤがリードに着地した後、その場所でワイヤへの荷重の付与（この動作を以降、荷重制御ともいう）のみを行っている。すなわち、ステッチボンディングでは、キャピラリの案内によってワイヤがリードに着地した後、キャピラリはその場所に留まり、ワイヤに対して予め設定された所定の荷重と超音波を付与して接合を行っている。
したがって、ワイヤが金等の柔らかな材料の場合には、ステッチボンディングにおける接合マージンを大きく取ることができ、接合強度を十分確保することが可能であるが、金はコストが高いという問題がある。
一方、銅線を用いた場合には、銅線は金線より酸化しやすく、表面の酸化被膜を破らなければならないため、銅線に比較的大きめの荷重や超音波を付与する必要がある。さらに、金線に比べて硬い材質の銅線は、金線に比べて接合力が弱く、もともと接合マージンが少ない。したがって、十分な接合強度を得るために、大きめの荷重や超音波と前記機械的な振幅動作Ｓを付与すると、図１６に示すように、ステッチ部２０の厚さが薄くなり過ぎてワイヤ切れが発生するという問題が起こる。
なお、前記特許文献１（特開２０００−９１３７２号公報）には、ステッチボンディング時のワイヤ接合部のワイヤの高さ制御（肉厚制御）についての記載はなく、前記特許文献１に記載されたワイヤボンディング技術を用いても、ステッチボンディング時のワイヤ接合部のワイヤの高さ制御（肉厚制御）を行うことはできない。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ステッチボンディングの接合強度を確保してその接合信頼性の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、ワイヤボンディングのコストの低減化を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、（ａ）半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のリードとを備えたリードフレームを準備する工程と、（ｂ）前記リードフレームの前記チップ搭載部に前記半導体チップを搭載する工程と、（ｃ）前記半導体チップの電極パッドと前記電極パッドに対応する前記リードとを、キャピラリの案内によってワイヤで接続する工程とを有し、前記（ｃ）工程は、前記ワイヤを前記リードに接続する際に、前記ワイヤが前記リードに接触する第１地点から前記キャピラリが前記リードに接触する第２地点までの間、前記キャピラリが前記ワイヤを段階的に押圧するように前記キャピラリの高さを制御する高さ制御工程を含むものである。
また、本発明は、（ａ）半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のボンディングリードとを備えた配線基板を準備する工程と、（ｂ）前記配線基板の前記チップ搭載部に前記半導体チップを搭載する工程と、（ｃ）前記半導体チップの電極パッドと前記電極パッドに対応する前記ボンディングリードとを、キャピラリの案内によってワイヤで接続する工程とを有し、前記（ｃ）工程は、前記ワイヤを前記ボンディングリードに接続する際に、前記ワイヤが前記ボンディングリードに接触する第１地点から前記キャピラリが前記ボンディングリードに接触する第２地点までの間、前記キャピラリが前記ワイヤを段階的に押圧するように前記キャピラリの高さを制御する高さ制御工程を含むものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ワイヤボンディングのステッチボンディングにおいて十分な接合強度を確保してステッチボンディングの接合信頼性の向上を図ることができる。
ワイヤボンディングにおいて銅線を採用することが可能になるため、ワイヤボンディングのコストの低減化を図ることができる。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図１に示す半導体装置の組み立て手順の一例を示す製造フロー図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図である。 図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造の一例を示す構成ブロック図である。 図７に示すワイヤボンダを用いたワイヤボンディングにおけるルーピングまでの手順の一例を示す斜視図である。 図７に示すワイヤボンダを用いたワイヤボンディングにおけるステッチボンディング以降の手順の一例を示す斜視図である。 図７に示すワイヤボンダを用いたワイヤボンディングにおける１ｓｔボンドから２ｎｄボンドまでのキャピラリの軌跡の一例を示す動作図である。 図７に示すワイヤボンダによるワイヤボンディングにおけるキャピラリの高さ位置と荷重と超音波の制御状況の一例を示す制御図である。 図７に示すワイヤボンダによるステッチボンディング時の着地検知時と高さ制御時の構造の一例を示す拡大部分断面図である。 図７に示すワイヤボンダによるステッチボンディング時の荷重制御開始時と終了時の構造の一例を示す拡大部分断面図である。 図７に示すワイヤボンダによるステッチボンディング時の理想のキャピラリの移動量の一例を示す拡大部分断面図である。 図７に示すワイヤボンダによってステッチボンディングを行った際のステッチ形状の一例を示す拡大部分断面図である。 比較例のステッチ形状を示す拡大部分断面図である。 図１５に示す本実施の形態のステッチ形状と図１６に示す比較例のステッチ形状とで引っ張り破断強度の評価を行った際の評価結果の一例を示す結果図である。 図１７の引っ張り破断強度の評価結果の数値例を示す結果図である。 図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。 本発明の変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図である。 図２１に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。
本実施の形態の半導体装置は、リードフレームを用いて組み立てられる多ピンで、かつ樹脂封止型の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、図１に示すような多ピンのＱＦＰ（Quad Flat Package)１を取り上げて説明する。
図１、図２に示すＱＦＰ１の構成について説明すると、半導体集積回路が形成された半導体チップ４と、半導体チップ４の周囲に放射状に配置された複数のインナリード（リード）２ａと、インナリード２ａと一体に形成された複数のアウタリード２ｂと、半導体チップ４の主面４ａに形成された表面電極である電極パッド４ｃとこれに対応するインナリード２ａとを電気的に接続するワイヤ５とを有している。
さらに、ＱＦＰ１は、銀ペースト等のダイボンディング材を介して半導体チップ４が固定されたチップ搭載部であるタブ（ダイパッドともいう）２ｃと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ４とタブ２ｃと複数のワイヤ５と複数のインナリード２ａを封止する封止体３とを有している。ＱＦＰ１であるため、複数のインナリード２ａそれぞれと一体に形成された複数のアウタリード２ｂは、封止体３の４辺それぞれから外部に向かって突出しており、各アウタリード２ｂは、ガルウィング状に曲げ成形されている。
ここで、ＱＦＰ１に搭載された半導体チップ４は、その主面４ａに形成された複数の電極パッド４ｃが、狭パッドピッチで設けられており、これにより、多ピン化が図られている。
また、半導体チップ４の複数の電極パッド４ｃとそれぞれに対応する複数のインナリード２ａとをそれぞれ電気的に接続する複数のワイヤ５は、銅から成る銅線である。すなわち、本実施の形態のＱＦＰ１は、ワイヤ５に銅線を採用しており、低コスト化が図られている。
さらに、ＱＦＰ１ではその組み立てのワイヤボンディングにおけるステッチボンディング時（２ｎｄボンド時）に、ワイヤ５の接合部の高さ制御（ステッチ部５ａ（図１５参照）の肉厚制御）が行われて組み立てられたものである。
つまり、インナリード２ａとのワイヤボンディング時に、図１５に示すようにワイヤ５のステッチ部５ａの厚さの制御を行って銅線（ワイヤ５）の接合強度が十分に確保されたものである。
なお、インナリード２ａ、アウタリード２ｂ及びタブ２ｃは、例えば、銅合金等の薄板状の部材によって形成され、さらに、封止体３は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。
次に、本実施の形態の半導体装置（ＱＦＰ１）の製造方法を、図３に示すフロー図に沿って説明する。
図３は図１に示す半導体装置の組み立て手順の一例を示す製造フロー図、図４は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図５は図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図、図６は図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。また、図７は図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造の一例を示す構成ブロック図、図８は図７に示すワイヤボンダを用いたワイヤボンディングにおけるルーピングまでの手順の一例を示す斜視図、図９は図７に示すワイヤボンダを用いたワイヤボンディングにおけるステッチボンディング以降の手順の一例を示す斜視図である。さらに、図１０は図７に示すワイヤボンダを用いたワイヤボンディングにおける１ｓｔボンドから２ｎｄボンドまでのキャピラリの軌跡の一例を示す動作図、図１１は図７に示すワイヤボンダによるワイヤボンディングにおけるキャピラリの高さ位置と荷重と超音波の制御状況の一例を示す制御図、図１２は図７に示すワイヤボンダによるステッチボンディング時の着地検知時と高さ制御時の構造の一例を示す拡大部分断面図、図１３は図７に示すワイヤボンダによるステッチボンディング時の荷重制御開始時と終了時の構造の一例を示す拡大部分断面図である。また、図１４は図７に示すワイヤボンダによるステッチボンディング時の理想のキャピラリの移動量の一例を示す拡大部分断面図、図１５は図７に示すワイヤボンダによってステッチボンディングを行った際のステッチ形状の一例を示す拡大部分断面図、図１６は比較例のステッチ形状を示す拡大部分断面図である。さらに、図１７は図１５に示す本実施の形態のステッチ形状と図１６に示す比較例のステッチ形状とで引っ張り破断強度の評価を行った際の評価結果の一例を示す結果図、図１８は図１７の引っ張り破断強度の評価結果の数値例を示す結果図、図１９は図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図、図２０は図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。
まず、図３のステップＳ１に示すリードフレーム準備を行う。ここでは、図４に示すリードフレームの一例であるマトリクスフレーム２を準備する。マトリクスフレーム２には、半導体チップ４が搭載されるデバイス領域２ｄが複数個並んで形成されているとともに、それぞれのデバイス領域２ｄに複数のインナリード（リード）２ａやアウタリード２ｂが設けられている。
本実施の形態１で用いられる図４に示すマトリクスフレーム２には、１つのＱＦＰ１を形成するための領域であるデバイス領域２ｄが複数行×複数列（例えば、図４では２行×２列）に亘ってマトリクス配置で複数個形成されており、各デバイス領域２ｄに、１つのタブ（ダイパッド）２ｃ、複数のインナリード２ａと複数のアウタリード２ｂ等が形成されている。
また、マトリクスフレーム２は、例えば、銅合金等によって形成された長方形の薄板材であり、タブ２ｃ、複数のインナリード２ａ及びアウタリード２ｂが一体に形成されている。図４に示すマトリクスフレーム２では、Ｘ方向が長方形の長手方向であり、Ｙ方向が長方形の幅方向である。
また、マトリクスフレーム２の幅方向の両端部の枠部２ｅには、処理の際の位置決め用の長孔２ｇやガイド用のスプロケットホール２ｆが複数個設けられている。
なお、図４に示すマトリクスフレーム２における１つのデバイス領域２ｄのインナリード２ａの本数は、図１に示すＱＦＰ１におけるアウタリード２ｂの本数と異なっているが、これはマトリクスフレーム２のリード部分の形状をわかり易く示すためのものであり、ＱＦＰ１を組み立てるために用いられるマトリクスフレーム２の１つのデバイス領域２ｄのインナリード２ａの本数は、ＱＦＰ１のアウタリード２ｂの本数と同じであることは言うまでもない。
その後、図３のステップＳ２に示すダイボンディングを行う。ここでは、マトリクスフレーム２の複数のデバイス領域２ｄのタブ（チップ搭載部）２ｃに、図５に示すようにダイボンディング材を介して半導体チップ４を搭載する。すなわち、半導体チップ４の裏面４ｂとタブ２ｃとを前記ダイボンディング材によって接合する。
その後、図３のステップＳ３に示すワイヤボンディングを行う。すなわち、図６に示すように、半導体チップ４の主面４ａの電極パッド４ｃと、これに対応するインナリード２ａとを図７に示すボンディングツールであるキャピラリ６ｅの案内によってワイヤ５で電気的に接続する。なお、ワイヤ５は、銅線である。
ここで、ステップＳ３のワイヤボンディング工程で使用される図７に示すワイヤボンダ６について説明する。
ワイヤボンダ６は、その主要部に、ワイヤボンディングを行うボンディングヘッド部６ｂと、ボンディングヘッド部６ｂを支持し、かつボンディングヘッド部６ｂをＸＹ方向に移動させるＸＹテーブル６ａと、ボンディングヘッド部６ｂの高さ制御を行う高さ制御部６ｃとを備えている。
さらに、ボンディングヘッド部６ｂには、ワイヤボンディング時にワイヤ５を案内するキャピラリ６ｅと、高さ制御部６ｃと連動し、かつキャピラリ６ｅが取り付けられたホーン６ｄと、ワイヤ５にテンションを掛けるテンショナ６ｈ、ワイヤ５をカットする際にワイヤ５を挟むクランパ６ｇ等が設けられている。
ここで、図８及び図９を用いて本実施の形態のＱＦＰ１の組み立てにおけるワイヤボンディングの手順について説明する。なお、本実施の形態で説明するワイヤボンディングは、ボールボンディングである。
まず、図８のステップＳ３−１に示すボール形成を行う。ここでは、ヒートステージ６ｊ上にマトリクスフレーム２を配置した後、キャピラリ６ｅによって案内されたワイヤ５の先端をトーチ６ｉで放電してボール状とする。
その後、ステップＳ３−２に示すボールボンド（チップ側）を行う。ここでは、超音波や熱等を付与してボール状のワイヤ５の先端を半導体チップ４の電極パッド４ｃに接合する１ｓｔボンドを実施する。
その後、ステップＳ３−３に示すルーピングを行う。ここでは、キャピラリ６ｅの案内によってワイヤ５のループ形状を形成した後、ワイヤ５をインナリード２ａ上に配置する。
その後、図９のステップＳ３−４に示すステッチボンディング（インナリード側）を行う。ここでは、超音波や熱等を付与してキャピラリ６ｅの案内によりワイヤ５をインナリード２ａに接合する２ｎｄボンドを実施する。
その後、ステップＳ３−５に示すテールカットを行う。ここでは、クランパ６ｇによっりワイヤ５を挟んだ状態でキャピラリ６ｅによりワイヤ５を引っ張ってワイヤ５を引きちぎる。
その後、ステップＳ３−１〜ステップＳ３−５の動作を他の電極パッド４ｃに対しても同様に行い、ステップＳ３−６の工程完了となる。
次に、本実施の形態のワイヤボンディングにおけるステッチボンディングについて説明する。
本実施の形態におけるステッチボンディングは、半導体チップ４の電極パッド４ｃに対して１ｓｔボンドを行った後のインナリード２ａへの２ｎｄボンドに関するものである。図１０は１ｓｔボンドから２ｎｄボンドまでのキャピラリ６ｅの先端の軌跡を示しており、ステッチボンディング部、すなわち２ｎｄボンドの箇所においてワイヤ５がインナリード２ａに接触した後、キャピラリ６ｅが徐々に降下してインナリード２ａに接触しているのがわかる。
さらに、図１１は、１ｓｔボンドから２ｎｄボンドに至る時間（ｔ）に対するキャピラリ６ｅの高さ位置、ワイヤボンド荷重及びワイヤボンド超音波のそれぞれの関係を示すものである。つまり、ステッチボンディング部（２ｎｄボンド部）における時間（ｔ）に対するキャピラリ６ｅの高さ位置と荷重と超音波の関係がわかる図となっている。
図１１に示すように、本実施の形態のステッチボンディングは、ワイヤ５をインナリード２ａに接続する際に、ワイヤ５がインナリード２ａに接触する第１地点Ｖからキャピラリ６ｅがインナリード２ａに接触する第２地点Ｗまでの間、キャピラリ６ｅがワイヤ５を段階的に押圧するようにキャピラリ６ｅの高さを制御する高さ制御工程を含んでいる。
つまり、１ｓｔボンド終了後、ルーピングを行い、その後キャピラリ６ｅの案内でワイヤ５を降下させ、インナリード２ａに対して２ｎｄボンドを行う際に、キャピラリ６ｅの高さ制御を行うものである。
その際、２ｎｄボンドであるステッチボンディングにおいて、ワイヤ５がインナリード２ａに接触する地点を第１地点Ｖとし、さらにキャピラリ６ｅを降下させてキャピラリ６ｅがインナリード２ａに接触する地点を第２地点Ｗとし、この第１地点Ｖから第２地点Ｗまでの間でキャピラリ６ｅの高さ制御を行う。
キャピラリ６ｅの高さ制御では、キャピラリ６ｅの高さ方向の位置をモニタリングしながら、キャピラリ６ｅからワイヤ５に対して荷重や超音波を印加してワイヤ５を押圧してキャピラリ６ｅが降下していくそのキャピラリ６ｅの高さ方向の位置を制御するものである。
なお、キャピラリ６ｅの高さ制御の具体的な一例として、キャピラリ６ｅの先端部の高さをモニタリングし、キャピラリ６ｅの降下速度が予め設定された設定値より大きくなった際には、キャピラリ６ｅからワイヤ５に付与する荷重の大きさを小さくし、キャピラリ６ｅの降下速度が前記設定値より小さくなった際には、キャピラリ６ｅからワイヤ５に付与する荷重の大きさを大きくする。
すなわち、キャピラリ６ｅの高さ制御工程では、キャピラリ６ｅの下降速度（図１１における高さ制御でのグラフの傾き）の設定値を、予め評価やシミュレーション等で算出しておき、この設定値を基準としてキャピラリ６ｅの下降速度が前記設定値より大きいか、または小さいかを検出し、なるべく前記設定値に近づくようにフィードバックを掛けながらステッチボンディングを行う。
なお、キャピラリ６ｅの高さ制御においては、図１１に示すように、ワイヤ５に対して荷重を付与するのと同時に超音波も印加し、第１地点Ｖから第２地点Ｗの間で、キャピラリ６ｅが段階的にワイヤ５を押圧するようにキャピラリ６ｅの高さを制御する。あるいは、ワイヤ５における２ｎｄボンド部のワイヤ接合部（図１５に示すワイヤ５のステッチ部５ａ）の厚さが所望の厚さになるようにキャピラリ６ｅの高さ位置を制御する。
また、図１１に示すように高さ制御後（第２地点Ｗ到達後）は、荷重制御を行う。ここでは、第２地点Ｗ到達後、キャピラリ６ｅからワイヤ５に荷重を付与するとともに超音波を印加する。その際、荷重制御工程ではキャピラリ６ｅは水平方向に移動することなく、第２地点Ｗにおいてワイヤ５に荷重と超音波を付与してワイヤ５とインナリード２ａの接合の強度を高める。
ここで、図１２及び図１３を用いて高さ制御と荷重制御でのキャピラリ６ｅの詳細動作について説明する。その際、一例としてワイヤ５の径が３０μｍの場合を取り上げて説明する。
図１２の高さ制御開始に示すようにワイヤ５がインナリード２ａに接触して着地を検知した時点（第１地点Ｖ）からキャピラリ６ｅの高さ制御を開始する。ここでは、前述のように、予め算出されたキャピラリ６ｅの下降速度の設定値を、この設定値を基準としてキャピラリ６ｅの下降速度が前記設定値より大きいか、または小さいかを検出し、なるべく前記設定値に近づくようにフィードバックを掛けながらステッチボンディングする。
つまり、図１２の高さ制御途中に示すように、フィードバックを掛けながらキャピラリ６ｅの高さ制御を行って、段階的に（少しずつ）キャピラリ６ｅをワイヤ５に押し込んでいく。その際、高さ制御部６ｃによってホーン６ｄの高さ方向及びＸＹ方向（水平方向）の駆動を行う。
ここで、高さ制御におけるキャピラリ６ｅの高さ方向の降下量（移動量）は、ワイヤ５の直径と同じであることが好ましく、かつキャピラリ６ｅのＸＹ方向（水平方向）の移動量もワイヤ５の直径と同じであることが好ましい。
その後、図１３の高さ制御終了／荷重制御開始を行う。すなわち、下降していたキャピラリ６ｅの先端がインナリード２ａに接触した時点（第２地点Ｗ）で高さ制御を終了するとともに、今度は荷重制御を開始する。なお、高さ制御終了時点（荷重制御開始時点）でのワイヤ５のステッチ部５ａの肉厚は、略ゼロ（零）である。
そして、荷重制御では、前述のようにキャピラリ６ｅを移動させずに第２地点Ｗに留まった状態でキャピラリ６ｅからワイヤ５に荷重と超音波を印加する。すなわち、キャピラリ６ｅのエッジ部６ｆでワイヤ５に荷重と超音波を印加する。
その後、図１３の荷重制御終了に示すように、キャピラリ６ｅからワイヤ５に荷重と超音波を所定時間印加して接合終了となる。
ここで、図１４は キャピラリ６ｅの理想的な高さ制御の状態の一例を示すものであり、例えば、ワイヤ５の直径（Ｅ）が３０μｍである場合、高さ制御におけるキャピラリ６ｅの先端の水平方向の移動量（Ｆ）は、３０μｍであり、かつ、高さ制御におけるキャピラリ６ｅの先端の高さ方向の移動量（Ｇ）も、３０μｍである。その際、高さ制御でのキャピラリ６ｅの前記移動時間は、約０．１秒である。
なお、キャピラリ６ｅの高さ制御の後に荷重制御を行っている時間は、約０．０２秒である。
次に、図１７及び図１８は本実施の形態のキャピラリ６ｅの高さ制御によって形成されたステッチ部５ａ（図１５、ステッチ部の肉厚が厚い）と、比較例のステッチ部２０（図１６、ステッチ部の肉厚が薄い）とで引っ張り破断強度を比べたものであり、複数本の銅線のワイヤ５に対して評価を行ったものである。図１７及び図１８によれば、ＭＡＸ（最大）、ＡＶＥ（平均）、ＭＩＮ（最小）の全てにおいて図１５に示す本実施の形態のステッチ部５ａの方が引っ張り破断強度の値が高く、ステッチボンドにおいてもその接合強度が高いことが示されている。
以上のようにして順次ワイヤボンディングを行い、図３のステップＳ３に示すワイヤボンディング工程の完了となる。
ワイヤボンディング工程完了後、図３のステップＳ４に示す樹脂モールディングを行う。ここでは、図示しない樹脂成形金型を用いてマトリクスフレーム２のデバイス領域２ｄにおける図１９に示すタブ２ｃ、半導体チップ４、複数のインナリード２ａ及びワイヤ５を封止用樹脂を用いて樹脂封止し、封止体３を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
その後、図３のステップＳ５に示す切断・成形を行う。ここでは、マトリクスフレーム２を切断して各パッケージ単位に個片化する。その際、図２０に示すように、封止体３から突出する複数のアウタリード２ｂのそれぞれをガルウィング状に曲げ成形してＱＦＰ１の組立て完了となる。
本実施の形態の半導体装置の製造方法によれば、ワイヤボンディングの２ｎｄボンディングであるステッチボンディングにおいてキャピラリ６ｅの先端の高さを制御することにより、ワイヤ接合部の高さ制御（ステッチ部５ａの肉厚の制御）を行うことが可能になり、ステッチ部５ａの厚さを十分に確保できるとともに、ステッチ部５ａにおいて応力集中点のない滑らかな形状を形成することができる。
その結果、ワイヤ接合部（ステッチ部５ａ）において十分な接合強度を確保してステッチボンディングにおけるワイヤ５の接合信頼性の向上を図ることができる。
さらに、ステッチボンディングにおいてステッチ部５ａの厚さを確保できるため、ワイヤボンディングにおいて銅線を採用することが可能になり、ワイヤボンディングのコストの低減化を図ることができる。また、銅線を採用することが可能になるため、ワイヤ５の電気伝導率を高めることができる。
また、ステッチ部５ａの肉厚の制御を行うことが可能になるため、ワイヤ接合部（ステッチ部５ａ）の厚さを所望の厚さにすることができる。すなわち、ステッチ部５ａの厚さをより厚くすることもでき、もしくは、より薄くすることも可能になる。
また、ワイヤボンディングの２ｎｄボンディングにおけるステッチ部５ａの肉厚の制御を行うことが可能になるため、ワイヤ５として、例えば金線を採用した際に、金線がさらに細くなった場合でも、そのワイヤ接合部における接合強度を高めることができる。
次に、本実施の形態の変形例について説明する。
図２１は本発明の変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図、図２２は図２１に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。
図２１に示す半導体装置であるＢＧＡ（Ball Grid Array)７は、ＢＧＡ基板（配線基板）８の主面８ａ上に樹脂ペースト材１０などのダイボンディング材を介して搭載された半導体チップ４を有するものであり、半導体チップ４の表面電極とＢＧＡ基板８の主面８ａのボンディングリード８ｃとが複数のワイヤ５によって電気的に接続されている。さらに、半導体チップ４と複数のワイヤ５がＢＧＡ基板８の主面８ａ上において封止用樹脂から成る封止体３によって樹脂封止されている。
また、ＢＧＡ基板８の裏面８ｂ側には、外部接続端子となる複数の半田ボール１１がグリッド状（格子状）に並んで設けられている。
図２２は、このような構造のＢＧＡ７の組み立てに用いられる多数個取り基板（配線基板）９の構造を示すものであり、その主面９ｄ上には、１つのＢＧＡ７を組み立てられる領域であるデバイス領域９ａが複数個マトリクス配列で形成されている。それぞれのデバイス領域９ａは、ダイシングライン９ｂによって区画されており、各デバイス領域９ａには半導体チップ４を搭載する領域であるチップ搭載部９ｅが形成されている。なお、多数個取り基板９の主面９ｄの外周部には、基板の搬送などで位置決めやガイド用として用いられる複数の貫通孔９ｃが形成されている。
このような多数個取り基板９を用い、かつワイヤボンディングが行われて組み立てられるＢＧＡ７においても、ワイヤボンディングの２ｎｄボンディングであるステッチボンディングにおいてキャピラリ６ｅの先端の高さを制御することにより、ワイヤ接合部の高さ制御（ステッチ部５ａの肉厚の制御）を行うことが可能になり、ステッチ部５ａの厚さを十分に確保できるとともに、ステッチ部５ａにおいて応力集中点のない滑らかな形状を形成することができる。
その結果、ワイヤ接合部（ステッチ部５ａ）において十分な接合強度を確保してステッチボンディングにおけるワイヤ５の接合信頼性の向上を図ることができる。
なお、図２１に示すＢＧＡ７のその他の製造方法については、図１に示すＱＦＰ１の製造方法と同様であるため、その重複説明は省略する。
また、図２１に示すＢＧＡ７の製造方法によって得られるその他の効果については、図１に示すＱＦＰ１の製造方法によって得られるその他の効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態のＱＦＰ１の製造方法では、リードフレームがマトリクスフレーム２の場合について説明したが、前記リードフレームは、複数のＱＦＰ１を形成可能な単列のリードフレームであってもよい。また、ＢＧＡ７の製造方法においても単列の多数個取り基板９であってもよい。
さらに、前記半導体装置は、ワイヤボンディングが行われて組み立てられる半導体パッケージであれば、ＱＦＰ１やＢＧＡ７以外のＱＦＮ（Quad Flat Non-leaded Package) やＳＯＰ（Small Outline Package)、さらにはＬＧＡ（Land Grid Array)等であってもよく、ワイヤボンディングが行われて組み立てられる全ての半導体パッケージに適用可能である。
本発明は、ワイヤボンディングが行われる電子装置の組み立てに好適である。
１ ＱＦＰ（半導体装置）
２ マトリクスフレーム（リードフレーム）
２ａ インナリード（リード）
２ｂ アウタリード
２ｃ タブ（チップ搭載部）
２ｄ デバイス領域
２ｅ 枠部
２ｆ スプロケットホール
２ｇ 長孔
３ 封止体
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ 電極パッド
５ ワイヤ
５ａ ステッチ部
６ ワイヤボンダ
６ａ ＸＹテーブル
６ｂ ボンディングヘッド部
６ｃ 高さ制御部
６ｄ ホーン
６ｅ キャピラリ
６ｆ エッジ部
６ｇ クランパ
６ｈ テンショナ
６ｉ トーチ
６ｊ ヒートステージ
７ ＢＧＡ（半導体装置）
８ ＢＧＡ基板（配線基板）
８ａ 主面
８ｂ 裏面
８ｃ ボンディングリード
９ 多数個取り基板（配線基板）
９ａ デバイス領域
９ｂ ダイシングライン
９ｃ 貫通孔
９ｄ 主面
９ｅ チップ搭載部
１０ 樹脂ペースト材
１１ 半田ボール
２０ ステッチ部

Claims (12)

  1. （ａ）半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のリードとを備えたリードフレームを準備する工程と、
    （ｂ）前記リードフレームの前記チップ搭載部に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極パッドと前記電極パッドに対応する前記リードとを、キャピラリの案内によってワイヤで接続する工程とを有し、
    前記（ｃ）工程は、前記ワイヤを前記リードに接続する際に、前記ワイヤが前記リードに接触する第１地点から前記キャピラリが前記リードに接触する第２地点までの間、前記キャピラリが前記ワイヤを段階的に押圧するように前記キャピラリの高さを制御する高さ制御工程を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｃ）工程の前記高さ制御工程で、前記キャピラリの先端部の高さをモニタリングし、前記キャピラリの降下速度が設定値より大きくなった際には、前記キャピラリから前記ワイヤに付与する荷重の大きさを小さくし、前記キャピラリの降下速度が前記設定値より小さくなった際には、前記キャピラリから前記ワイヤに付与する荷重の大きさを大きくすることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、前記ワイヤは、銅線であることを特徴とする半導体装置の製造方法。
  4. 請求項２記載の半導体装置の製造方法において、前記（ｃ）工程は、前記高さ制御工程の後、前記キャピラリから前記ワイヤに荷重を付与する荷重制御工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項３記載の半導体装置の製造方法において、前記（ｃ）工程では前記ワイヤに対して超音波を印加することを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、前記高さ制御工程での前記キャピラリの高さ方向の移動量は、前記ワイヤの直径と同じであることを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、前記高さ制御工程での前記キャピラリの水平方向の移動量は、前記ワイヤの直径と同じであることを特徴とする半導体装置の製造方法。
  8. 請求項４記載の半導体装置の製造方法において、前記荷重制御工程では、前記キャピラリは水平方向に移動せずに前記ワイヤに荷重を付与することを特徴とする半導体装置の製造方法。
  9. （ａ）半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のボンディングリードとを備えた配線基板を準備する工程と、
    （ｂ）前記配線基板の前記チップ搭載部に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極パッドと前記電極パッドに対応する前記ボンディングリードとを、キャピラリの案内によってワイヤで接続する工程とを有し、
    前記（ｃ）工程は、前記ワイヤを前記ボンディングリードに接続する際に、前記ワイヤが前記ボンディングリードに接触する第１地点から前記キャピラリが前記ボンディングリードに接触する第２地点までの間、前記キャピラリが前記ワイヤを段階的に押圧するように前記キャピラリの高さを制御する高さ制御工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、前記（ｃ）工程の前記高さ制御工程で、前記キャピラリの先端部の高さをモニタリングし、前記キャピラリの降下速度が設定値より大きくなった際には、前記キャピラリから前記ワイヤに付与する荷重の大きさを小さくし、前記キャピラリの降下速度が前記設定値より小さくなった際には、前記キャピラリから前記ワイヤに付与する荷重の大きさを大きくすることを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、前記ワイヤは、銅線であることを特徴とする半導体装置の製造方法。
  12. 請求項１０記載の半導体装置の製造方法において、前記（ｃ）工程は、前記高さ制御工程の後、前記キャピラリから前記ワイヤに荷重を付与する荷重制御工程を含むことを特徴とする半導体装置の製造方法。
JP2009207952A 2009-09-09 2009-09-09 半導体装置の製造方法 Expired - Fee Related JP5586901B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009207952A JP5586901B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法
TW099122044A TWI506710B (zh) 2009-09-09 2010-07-05 半導體裝置之製造方法
CN201010253727.2A CN102024724B (zh) 2009-09-09 2010-08-12 半导体器件的制造方法以及半导体器件
KR1020100088015A KR101672053B1 (ko) 2009-09-09 2010-09-08 반도체 장치의 제조 방법 및 반도체 장치
US12/878,228 US8415245B2 (en) 2009-09-09 2010-09-09 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207952A JP5586901B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011060940A true JP2011060940A (ja) 2011-03-24
JP5586901B2 JP5586901B2 (ja) 2014-09-10

Family

ID=43948252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207952A Expired - Fee Related JP5586901B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5586901B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249724A (ja) * 2010-05-31 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
WO2023211970A1 (en) * 2022-04-28 2023-11-02 Kulicke And Soffa Industries, Inc. Methods of improving wire bonding operations

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114541A (ja) * 1984-11-09 1986-06-02 Toshiba Corp ワイヤボンデイング方法
JPH05283463A (ja) * 1992-03-31 1993-10-29 Toshiba Seiki Kk ワイヤボンディング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114541A (ja) * 1984-11-09 1986-06-02 Toshiba Corp ワイヤボンデイング方法
JPH05283463A (ja) * 1992-03-31 1993-10-29 Toshiba Seiki Kk ワイヤボンディング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249724A (ja) * 2010-05-31 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
WO2023211970A1 (en) * 2022-04-28 2023-11-02 Kulicke And Soffa Industries, Inc. Methods of improving wire bonding operations

Also Published As

Publication number Publication date
JP5586901B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
KR101672053B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP2012138476A (ja) 半導体装置の製造方法
US8133759B2 (en) Leadframe
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
JP5001872B2 (ja) 半導体装置
JP2004289153A (ja) 半導体パッケージ用のワイヤボンディング
JP2003243600A (ja) 半導体装置およびその製造方法
KR101638676B1 (ko) 워터폴 와이어 본딩
KR20070044812A (ko) 낮은 루프 와이어 접합을 위한 방법 및 시스템
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
US9824959B2 (en) Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
TW201505145A (zh) 半導體裝置及其製造方法
JP5586901B2 (ja) 半導体装置の製造方法
CN112189253A (zh) 具有当附着到pwb时能够检查焊点的机构的qfn器件及其制造方法
JP5444125B2 (ja) 半導体装置の製造方法
JP2007150144A (ja) 半導体装置およびその製造方法
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP5266371B2 (ja) 半導体装置及びその製造方法
JP2013038370A (ja) 半導体装置の製造方法
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP2008218703A (ja) 半導体装置及びその製造方法
JP2006100651A (ja) 半導体装置の製造方法
JP2017183623A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723

R150 Certificate of patent or registration of utility model

Ref document number: 5586901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees