JP2011041288A - スチルまたはビデオ写真用のイメージセンサ - Google Patents

Abstract

【課題】ビデオの場合、３０フレーム／秒で撮像し、一方ピクセルアレイ全体もサンプリング可能とする。
【解決手段】画像センサは、（ａ）複数の垂直シフトレジスタ、（ｂ）第１のＨＣＣＤ４００、第１のＨＣＣＤから電荷を受け取る第２のＨＣＣＤ４１０、（ｃ）第１と第２のＨＣＣＤの間に配置され、第１と第２のＨＣＣＤの転送チャネルを１つおきに接続する転送ゲート、を有する。また、（ｄ）第１と第２のＨＣＣＤに対して複数の読み出しモードを提供し、フル解像度読み出しモードでは、複数の転送ゲートの１つおきのゲートにクロックを供給して、各ＨＣＣＤの各電荷パケットを読み出し、低解像度モードでは、各転送ゲートに隣接するゲートを一定電圧に保持し、残りのゲートにクロックを供給して、各ＨＣＣＤにおいて２つの列の同じ色の電荷パケットを加算して、フル解像度読み出しモードと比較して半数の電荷パケットを読み出す。
【選択図】図２０

Description

本発明は、画像センサの分野に関し、特に画像センサの全アレイをサンプリングして所定の方法で全てのピクセル値を足し合わせることにより、少なくとも３０フレーム／秒（ビデオ）の生成に関する。

図１を参照して、インターライン電荷結合素子（ＣＣＤ）イメージセンサ１０は、フォトダイオード２０のアレイにより構成されている。フォトダイオード２０は、フォトダイオード中に狭い帯域の光波のみに電荷を発生させるカラーフィルタによりカバーされている。図２を参照して、一般に画像センサは、図２に示したように、２×２のサブアレイで、フォトダイオード上に配置された３つ以上の異なるカラーフィルタのパターンを有している。一般的な説明をするために、２×２アレイは、４色、Ａ，Ｂ，Ｃ及びＤを有すると仮定する。デジタルカメラで最も一般的に使用されているカラーフィルタは、バイエルパターンを呼ばれることが多いが、色Ａは赤、色ＢとＣは緑、そして色Ｄは青である。

図１に戻り、光により発生した電荷の画像読み出しは、フォトダイオード電荷の一部または全部を垂直ＣＣＤ（ＶＣＣＤ）３０に転送することにより始まる。プログレッシブスキャンＣＣＤの場合、すべてのフォトダイオードは、同時に電荷をＶＣＣＤ３０に転送する。２フィールドインターレースＣＣＤの場合、最初に偶数番号のフォトダイオード行が第１フィールド画像読み出しのため電荷をＶＣＣＤ３０に転送し、次に奇数番号のフォトダイオード行が第２フィールド画像読み出しのため電荷をＶＣＣＤ３０に転送する。

ＶＣＣＤ３０中の電荷は、すべての列を並行して（in parallel）１度に１行ずつ水平ＣＣＤ（ＨＣＣＤ）４０に転送することにより読み出される。ＨＣＣＤ４０は、電荷を出力アンプ５０に順次転送する。

図１は、２４ピクセルのアレイを示す。スチル写真用の多数のデジタルカメラは数百万ピクセルの画像センサを利用する。１０メガピクセルの画像センサは、４０ＭＨｚのデータレートで読み出すには少なくとも１／３秒を要する。同じカメラをビデオ記録に使用することは好適ではない。ビデオ記録には１／３０秒での画像読み出しが必要である。本発明により解決される欠点は、１００万ピクセルより多い画像センサを、高品質のデジタルスチルカメラと３０フレーム／秒のビデオカメラの両方としてどのように使用するかということである。

先行技術は、この問題を、ビデオ画像の解像度を低下させる（典型的には６４０×６４０ピクセル）ことにより解決している。例えば、３２００×２４００ピクセルの画像センサは、特許文献１に記載されているように、５ピクセルおきに読み出す。これは、サブサンプリングと呼ばれることが多いが、間引きモードまたはスキッピングモードとも呼ばれる。ファクタ５で画像をサブサンプリングするときの不利な点は、４％のフォトダイオードしか使用されないことである。サブサンプルされた画像は光感度が低くエリアスアーティファクトの問題がある。画像センサにフォーカスされたシャープなラインがサンプリングされていないピクセル上だけにある場合、そのラインはビデオ画像では再生されない。他のサブサンプリングスキームが、特許文献２と３に記載されている。

特許文献４と５に記載された先行技術は、ピクセルを足し合わせることによりサブサンプリングの問題の解決を図っている。しかし、この先行技術では、一部のピクセルがサンプリングされないで残ってしまう。

特許文献６では、サブサンプリングせずにピクセルを足し合わせることによりフレームレートを上げている。しかし、２フィールドインターレースの読み出しが必要である。より望ましいことは、プログレッシブスキャン読み出しでビデオを得ることである。インターレースビデオは異なる時間における２つのフィールドを捕捉する。画像中の動く対象は、各インターレースフィールドが捕捉される時に、異なる場所に見える。

先行技術の他の不利な点は、垂直方向の画像解像度のみが低下することである。水平方向では、ＨＣＣＤはすべてのピクセルを読み出さねばならない。垂直方向においてサブサンプリングその他の方法で画像解像度を低下させるだけでは、フレームレートが（８百万画素より大きい）非常に大きな画像センサの場合、３０フレーム／秒まで上がらない。

特許文献７は、より高速の画像読み出しでも垂直と水平で画像解像度を低下させる。
しかし、この先行技術はストライプのカラーフィルタパターン（３×１カラーフィルタアレイ）を必要とする。これは、バイエルすなわち２×２カラーフィルタアレイパターンよりも劣っていると一般には考えられている。
米国特許公報第６，３４２，９２１号 米国特許公報第５，６６８，５９７号 米国特許公報第５，８２８，４０６号 米国特許公報第６，６６１，４５１号 米国特許公開公報第２００２／０１３５６８９Ａ１号 米国特許公開公報第２００１／００１０５５４Ａ１号 米国特許公開公報第２００３／００６７５５０Ａ１号

先行技術の欠点を考慮して、２×２カラーフィルタパターンを用いてメガピクセルの画像センサから３０フレーム／秒のビデオを生成することができ、一方ピクセルアレイを１００％サンプリングしプログレッシブスキャン（非インターレース）でビデオ画像を読み出す発明が望まれる。

本発明は、上記の問題の１つ以上の解消に関する。簡単に要約すると、本発明の一態様による画像センサは、
（ａ）アレイ状に構成された複数の垂直シフトレジスタと、
（ｂ）互いに並列に接続された、前記垂直シフトレジスタから電荷を受け取る第１の水平電荷結合デバイス（ＨＣＣＤ）と、前記第１のＨＣＣＤから電荷を受け取る第２のＨＣＣＤと、
（ｃ）前記第１と第２のＨＣＣＤの間に配置され、前記第１と第２のＨＣＣＤの転送チャネルを１つおきに接続する複数の転送ゲートと、
（ｄ）前記複数の転送ゲートにクロックを供給して、前記第１と第２のＨＣＣＤに対して複数の読み出しモードを提供する、クロック供給手段であって、フル解像度読み出しモードでは、前記複数の転送ゲートの１つおきのゲートに補完的にクロックを供給して、各ＨＣＣＤの各電荷パケットを読み出し、低解像度モードでは、各転送ゲートに隣接するゲートを一定電圧に保持し、残りのゲートに補完的にクロックを供給して、各ＨＣＣＤにおいて２つの列の同じ色の電荷パケットを加算して、前記フル解像度読み出しモードと比較して半数の電荷パケットを読み出す。

本発明により、ビデオの場合、３０フレーム／秒を生成でき、一方ピクセルアレイ全体をサンプリングすることができる。

先行技術の画像センサである。 画像センサの典型的な先行技術のカラーフィルタアレイである。 本発明の画像センサにおける電荷の流れを示す図である。 ＶＣＣＤを含むピクセルの詳細図である。 図５ａ−５ｃは、本発明の画像センサ中の電荷の流れの別の実施形態の図である。 図６ａ−６ｄは、本発明の画像センサ中の電荷の流れの別の実施形態である。 チャネル中の電荷の区ロッキングの図を含む、図６ａ−６ｄの側面図である。 図７のタイミング図である。 図９ａ−９ｆは、本発明のさらに別の実施形態である。 チャネル中の電荷のクロッキングを含む、図９ａ−９ｆの側面図である。 図１０のタイミング図である。 図１２ａ−１２ｆは、本発明の他の実施形態である。 チャネル中の電荷のクロッキングを含む、図１２ａ−１２ｆの側面図である。 チャネル中の電荷の流れを含む先行技術の画像センサの側面図である。 図１４の先行技術のタイミング図である。 チャネル中の電荷の流れを含む、先行技術の画像センサの側面図である。 図１６の先行技術のタイミング図である。 ＶＣＣＤとＨＣＣＤを含む、本発明の画像センサである。 図１９ａ−１９ｄは、ＶＣＣＤとＨＣＣＤ中の電荷のクロッキングを含む、本発明の画像センサの図である。 図２０ａ−２０ｂは、ＨＣＣＤ中の電荷のクロッキングを含む、本発明の画像センサの図である。 ＨＣＣＤの詳細図である。 図２１のタイミング図である。 図２３ａと２３ｂは、フル解像度モードにおけるＨＣＣＤ中の電荷のクロッキングを示す、図２２の画像センサの側面図である。 図２３ａと２３ｂのタイミング図である。 図２５ａと２５ｂは、電荷のクロッキングを示す本発明の画像センサの側面図である。 図２５ａと２５ｂのタイミング図である。 本発明の画像センサの典型的な商業的実施形態を示すカメラである。

図３ａと３ｂを参照して、本発明の画像センサ１００が示されている。分かりやすくするため、画像センサ１００のピクセルアレイの小さな一部分のみを示している。フォトダイオード１２０のアレイにより構成され、ＶＣＣＤ１３０がフォトダイオード１２０の列の間に位置している。フォトダイオードアレイ全体をわたって広がる２×２アレイで繰り返すカラーフィルタがある。４つのカラーフィルタＡ，Ｂ，Ｃ及びＤは、３色または４色の一意的な色である。色は、限定はされないが、Ａ＝赤、Ｂ＝Ｃ＝緑、Ｄ＝青である。他の一般的なカラースキームでは、シアン、マゼンタ、黄色、または白のフィルタを使用する。

図４を参照して、１つの画素を示した。ＶＣＣＤ１３０は、インターレース４フェーズタイプであり、１つのフォトダイオード１２０あたり２つの制御ゲート電極１３２と１３４を有する。

図３ａに戻り、フォトダイオード１２０中に格納された画像のフル解像度読み出しは、インターレース画像センサ１００の場合、以下に説明するように動く。最初に、フィールド１の電荷は、ライン１とラベルされた全てのラインにより構成され、フォトダイオード１２０から隣接するＶＣＣＤ１３０に転送される。ＶＣＣＤ１３０は、色ＡとＣを含むラインからの電荷のみを受け取る。本発明の技術分野で周知であるように、電荷が一旦ＶＣＣＤ１３０中に入ると、並行して（in parallel）シリアルのＨＣＣＤ（図示せず）に転送され、次にアンプ（図示せず）に転送され出力される。次に図３ｂにおいて、色ＡとＣからのすべての信号がＶＣＣＤ１３０から転送された後、ライン２のフォトダイオード１２０中の残りの電荷がＶＣＣＤ１３０に転送される。これは、色ＢとＤのみを含むフィールド２である。画像は２つのフィールドで読み出されるから、第１のフィールドが読み出されている間に光を遮断して、第２のフィールド中の信号のさらなる集積を防止するために、外部シャッタを使用する。

センサがデジタルカメラに組み込まれていて、ビデオモードで使用される時、外部シャッタは開かれ、画像センサ１００は連続的に動作させる。ほとんどの出願では、ビデオを少なくとも１０フレーム／秒のフレームレートであり、３０フレーム／秒が最も望ましいレートであると定義している。現在、画像センサは、典型的には解像度が高いので、５０ＭＨｚより低いデータレートで、１つまたは２つの出力アンプでは３０フレーム／秒のフル解像度画像読み出しは不可能である。本発明の解決策は、画像センサ内の画素を足し合わせて、ビデオレート画像化が可能な解像度まで画素数を減らすものである。

最初に、垂直解像度を半分に減らすことによりフレームレートを上げる場合を説明する。図５ａを参照して、これは、図３ａと３ｂに示したのと同じ画像センサ１００であるが、読み出しシーケンスが異なる。最初に、フォトダイオード１２０のライン１とライン３中の電荷がＶＣＣＤ１３０に転送され、ライン１と３からの２つの電荷パケットがＶＣＣＤ１３０中で足し合わされるように、ＶＣＣＤ１３０がクロックされる。ここで、画像センサ１００は図５ｂに示した状態にある。色ＡとＣの２つの行は足し合わされ、ＶＣＣＤ１３０中に保持される。次に、残りのライン２と４がフォトダイオード１２０からＶＣＣＤ１３０に転送される。これらの２つのラインは、足し合わされるが、ライン１と３の足し合わされた電荷パケットとはミックスされない。ここで、画像センサ１００は、図５ｃに示した状態にある。すべてのフォトダイオード１２０は、読み出されて２つの行が足し合わされる。色Ａ，Ｂ，Ｃ及びＤに対応する電荷パケットは、元の２×２カラーフィルタのパターン構成が保たれて、垂直解像度が半分になって、ＶＣＣＤ１３０中にある。ここで、１つのフィールドのみがＶＣＣＤから転送されねばならないので、フレームレートが高くなる。図５ａ−５ｃのシーケンスは、好ましくは、ＶＣＣＤ１３０中で画素を足し合わせるのに必要な時間に対して露光時間が長い条件下である。カメラが屋外の明るい太陽光中で使用される場合、必要な露光時間が非常に短くて済むように、画素の足し合わせにより感度が向上する。露光時間は１００μｓｅｃないし２００μｓｅｃ程度の短さである。色Ａのフォトダイオード１２０は、色Ｂのフォトダイオード１２０より前にＶＣＣＤ１３０に転送される。この時間差は長く、約４０μｓｅｃである。色Ｂのフォトダイオード１２０は、色Ａのフォトダイオード１２０よりも、露光時間が長い。よって、露光時間が非常に短いビデオ記録には望ましくないカラーヒューシフトが見られる。

この短い露光によるカラーヒューシフトは、電荷を全ての色のフォトダイオード１２０からＶＣＣＤ１３０に常に転送することにより、避けることができる。これは図６ａにしめした。ライン３と４のフォトダイオード１２０は、ＶＣＣＤ１３０に同時に転送される。すべての色が同時に転送されるので、露光が非常に短くてもヒューシフトは起こらない。電荷はライン１と２のフォトダイオード中に留まる。

図６ｂを参照して、ＶＣＣＤ１３０中の電荷パケットは、ライン１と２の同じ色から電荷を受け取るために、適当に整列させるため、２ライン分シフトダウンされる。図６ｃでは、ライン１と２のフォトダイオード１２０の電荷は、転送され、ＶＣＣＤ１３０にすでにある同じ色と足し合わされる。図６ｄにおいて、電荷加算後にＶＣＣＤ１３０の最終状態は、元のフォトダイオードアレイの２×２のカラーフィルタのパターンを含み、垂直分解能は半分に低減される。ＶＣＣＤ１３０中の電荷パケットは、単一のフィールドプログレッシブスキャン画像として、イメージャから転送される。プログレッシブスキャン画像では、インターレースフィールドの分離の問題はない。この読み出し方法も画像中の全ての画素をサンプリングし、最大光感度、最小モアレアーティファクト、及び最小カラーエイリアスを与える。

図７を参照して、電荷パケットのクロッキングの詳細を示す。図７は、色ＡとＢの画素を含む列のＶＣＣＤ１３０の中心とする断面図である。ラベルＡまたはＢと数字の添字は電荷パケットを識別している。文字は、その電荷パケットがどのフォトダイオードからのものであるかを識別している。添字はその電荷パケットがどのフォトダイオードラインからのものであるかを識別している。ラベルＴ０ないしＴ５は、図８の電荷転送クロッキングシーケンスの時間ステップを示す。図７のゲートは、８つの制御電圧Ｖ１ないしＶ８に接続されている。各時間ステップにおいて各ゲートに印加される電圧を図８に示した。ゲートの電圧は、３つのレベルのうちの１つである：ＶＬは最低レベルでありＶＣＣＤチャネル電位中にバリアを作る（オフ状態）、ＶＭは中レベルでありＶＣＣＤチャネル電位中に井戸を作る（オン状態）、ＶＨは最高レベルでありフォトダイオードとＶＣＣＤの間の転送チャネルをオンにする。

クロッキングシーケンスは、図８において、図７のゲートＶ５とＶ８の下のフォトダイオード転送チャネルをオンにすることにより始まる。これにより、電荷パケットＡ３とＢ４がＶＣＣＤに置かれる。これは、図７の時間ステップＴ０で示した。ゲート電圧は、図８のように、時間ステップＴ１からＴ４に変化し、電荷パケットを４ゲート分（２ライン）進める。そして、ゲートＶ１とＶ４の下のフォトダイオード転送チャネルは、オンにされ、電荷パケットＡ３とＢ４に電荷パケットＡ１とＢ２を足す。時間ステップＴ５の後、ＶＣＣＤは周知の標準４フェーズＣＣＤタイミングシーケンスでクロックされる。ライン数は半分に低減されるので、画像センサのフレームレートは２倍になる。図８は可能な唯一のタイミング図ではなく、当業者は小さな変更を多数施して、同じ電荷足し合わせ結果を得ることができる。

速さを２倍にしても十分でないことがある。また、ビデオ画像は４８０ラインであることが望ましい。１４４０ラインを有する画像センサは３分の１に低減しなければならない。

次に、３分の１にライン数を低減するためのＶＣＣＤクロッキングシーケンスを説明する。図９ａを参照して、ライン２と５だけのフォトダイオード中の電荷がＶＣＣＤ１３０に転送される。次に、図９ｂにおいて、ＶＣＣＤ１３０は２ラインずつ電荷を転送し、ライン２と５からの電荷パケットをライン３と６に整列させる（align）。図９ｃで、ライン３と６中のフォトダイオード１２０からの電荷は、転送され、ＶＣＣＤ１３０中にすでにある電荷パケットの上に付け加わる。図９ｄで、足された電荷パケットは、もう２ライン転送され、ライン１と４と整列される。ここで、図９ｅでは、ライン１と４中の最後に残っているフォトダイオード電荷は、転送され、ＶＣＣＤ１３０中にすでにある電荷パケットの上に足される。図９ｆの最終フォトダイオード転送の後、ライン数が元のフル解像度画像の１／３であるＶＣＣＤ１３０中の２×２カラーフィルタパターンがある。

図９ａ−ｆのシーケンスでは、いつも、フォトダイオードからＶＣＣＤへの転送が起こり、２×２のカラーフィルタのパターンの４つの色すべてが同時にＶＣＣＤ１３０に転送されることに留意せよ。

図１０は、ファクタ３だけライン数を低減する電荷パケットのクロッキングの詳細を示す。図１０は、色ＡとＢの画素を含む列のＶＣＣＤを中心とする断面図である。ラベルＡまたはＢ、及び数字添字は電荷パケットを識別している。文字は電荷パケットがどの色のフォトダイオードに由来するかを示す。添字はその電荷パケットがどのフォトダイオードラインに由来するかを示す。ラベルＴ０ないしＴ８は、図１１中の電荷転送クロッキングシーケンスの時間ステップを示す。図１０のゲートは、１２の制御電圧Ｖ１ないしＶ１２に接続されている。各時間ステップでゲートに印加される電圧は、図１１に示した。ＶＣＣＤは６フェーズＣＣＤとしてクロックされ、通常は４つのゲートがオンで２つのゲートがオフである。

このクロッキング（clocking）シーケンスは、図１１において、図１０のゲートV4とV10の下のフォトダイオード転送チャネルをオンにすることにより始まる。これにより、電荷パケットＡ２とＢ５がＶＣＣＤに置かれる。これは、図１０の時間ステップＴ０で示されている。ゲート電圧は、図１１により、時間ステップＴ１からＴ４への６フェーズＣＣＤタイミングで変化し、電荷パケットを４ゲート（２ライン）だけ進める。次に、ゲートＶ６とＶ１２の下のフォトダイオード転送チャネルをオンにし、電荷パケットＡ６とＢ３を電荷パケットＡ２とＢ５に足し合わせる。時間ステップＴ４からＴ８で、ＶＣＣＤはさらに４ゲート電荷パケットを進めるようクロックされる。これにより、ライン１と４中のフォトダイオードと電荷パケットが整列する。ゲートＶ２とＶ８の下のフォトダイオード転送チャネルがオンにされ、電荷パケットＢ１とＡ４をＶＣＣＤ中にすでにある電圧パケットに加える。時間ステップＴ８の後、全てのフォトダイオードが読み出され、ライン数が１／３の画像がＶＣＣＤ中に入る。６フェーズＣＣＤクロッキングを用いてＶＣＣＤから読み出される。図１１は可能な唯一のタイミング図ではなく、当業者は多数の小さな変更をして、同じ電荷足し合わせ結果を得ることができる。

図１２ａ−１２ｆは、３つのラインを足し合わせる別の電荷転送シーケンスを示す。図１２ａを参照して、ライン５と６だけのフォトダイオード１２０中の電荷はＶＣＣＤ１３０に転送される。そして、図１２ｂで、ＶＣＣＤ１３０電荷を２ライン転送して、ライン５と６からの電荷パケットをライン３と４と整列する。図１２ｃで、ライン３と４中のフォトダイオード１２０からの電荷が転送され、ＶＣＣＤ１３０中に既にある電荷パケットの上に追加される。図１２ｄで、足し合わされた電荷パケットはさらに２ライン転送され、ライン１と２と整列される。ここで、図１２ｅにおいて、ライン１と２に最後に残っているフォトダイオード電荷が転送され、ＶＣＣＤ１３０に既にある電荷パケットに追加される。図１２ｆの最終フォトダイオード転送の後、ＶＣＣＤ１３０にはライン数が元のフル解像度画像の１／３の２×２カラーフィルタパターンがある。

図１２ａ−１２ｆのシーケンスでは、いつも、フォトダイオードからＶＣＣＤへの転送があり、２×２カラーフィルタパターンの４つの色はすべてＶＣＣＤ１３０に同時に転送されている。

図１３を参照して、図１２ａ−１２ｆの電荷転送シーケンスの詳細を示す。図１３の時間ステップＴ０において、ゲートＶ９とＶ１２の下のフォトダイオードからＶＣＣＤへの転送チャンネルをオンにして、色Ｂライン５（Ｂ５）と色Ａライン６（Ａ６）からの電荷パケットを転送する。Ａ６とＢ５の電荷パケットは、６フェーズＣＣＤクロッキングを用いて２つのライン分転送される。次に、色Ｂライン３（Ｂ３）がフォトダイオードからゲートＶ５の下のＶＣＣＤに転送され、色Ａライン４（Ａ４）がフォトダイオードからゲートＶ８の下のＶＣＣＤに転送される。足し合わされた電荷パケットＡ４＋Ａ６とＢ３＋Ｂ５は、６フェーズクロッキングでＶＣＣＤ中の２つのラインだけ転送される。電荷の最後の２行はフォトダイオードからゲートＶ１とＶ４の下のＶＣＣＤに転送される。Ａ２とＢ１電荷パケットは、ＶＣＣＤにすでにあるＡ４＋Ａ６とＢ３＋Ｂ５電荷パケットに足し合わされる。

このように、本発明は、２ラインまたは３ラインの電荷パケットをいかに足し合わせて、ファクタ２または３だけフレームレートを上げるかを開示している。１４４０ラインの画像センサが３つのラインペアを足し合わせることにより４８０ラインの解像度に低減されても、画像を読み出すには１／３０秒より長い時間がかかる。画像読み出しをより速くする解決策は、電荷パケットをＨＣＣＤでも足し合わせることである。

図１４を参照して、周知の先行技術のＨＣＣＤが示されている。これは、１列につき４つの制御ゲートを使用する疑似２フェーズＣＣＤである。２つのゲートの各ペアＨ１、Ｈ２、Ｈ３は、２つのゲートの１つの下でチャネル電位インプラント調整３８０で接続されている。チャネル電位インプラント調整３８０は、ＨＣＣＤ中の電荷転送の方向を制御する。電荷はＨＣＣＤのＨ２ゲートの下で、１度に１ラインずつ、ＶＣＣＤから転送される。図１４は、図１の色ＡとＣを含むラインからの電荷パケットがあることを示している。電荷パケットは、図１５のクロック信号を印加することにより、時間ステップＴ０、Ｔ１、Ｔ２において、ＨＣＣＤにより順次１行ずつ進む。

米国特許公報第６，４６２，７７９号は、ＨＣＣＤ中の２つの画素を足し合わせて、ＨＣＣＤクロックサイクルの全数を半分に低減する方法を提供している。これを図１６に示した。この方法は、すべての画素が１色であるリニアイメージセンサのために設計されている。図２の２×２カラーパターンを使用する２次元アレイでは、各ラインは１色より多くの色を有する。よって、図１６では、色ＡとＣを含むラインがＨＣＣＤに転送され、図１７のタイミングでクロックされる時、色ＡとＣが足し合わされる。これにより色情報と画像が破壊される。

図１８に示した本発明は、ＨＣＣＤ中の画素を足し合わせる時、色のミキシングを防止する方法を提供する。本発明は、４つの色Ａ，Ｂ，Ｃ及びＤの２×２のカラーフィルタパターンによりカバーされたフォトダイオード４３０のアレイから構成されている。フォトダイオード４３０からの電荷パケットは、前述の２または３ラインの足し合わせを用いて、転送されＶＣＣＤ４２０中で垂直に足し合わされる。２ラインの足し合わせは図１８に示されている。画素アレイの下部に、第１のＨＣＣＤ４００と第２のＨＣＣＤ４１０がある。第１のＨＣＣＤ４００から第２のＨＣＣＤ４１０への電荷パケットの半分を転送するために、１列ごとに、転送チャネル４６０がある。各ＨＣＣＤの端に、電荷パケットをさらに処理するため電圧に変換する出力アンプ４４０と４５０がある。

図１９ａ−１９ｄは、ＨＣＣＤによる１ライン読み出しのための電荷転送シーケンスを示す。最初、図１９ａで、色ＡとＣを含む１ラインを、図１９ｂに示すように、第１のＨＣＣＤ４００に転送する。電荷パケットは色に対応する文字と、その電荷が由来する列に対応する添字でラベルされている。図１９ｃでは、偶数番号の列からの電荷パケットだけが、転送ゲート４６０を通過して第２のＨＣＣＤ４１０に行く。図１９ｄでは、第２のＨＣＣＤ４１０中の電荷パケットは１列だけ進み、第１のＨＣＣＤ４００中の電荷パケットと整列する。各ＨＣＣＤを読み出すのに必要なクロックサイクル数は、ＨＣＣＤ中の列数の半分である。第２のＨＣＣＤ４１０の足し合わせにより、読み出し時間が半分に低減される。最も重要なことは、各ＨＣＣＤが１つの色タイプのみを含むことである。

２つの電荷パケットは、図２０ａと２０ｂに示したように、各ＨＣＣＤ４００と４１０中で水平に足し合わされる。足し合わせにより、異なる色の電荷パケットがミックスされることはない。２画素の足し合わせにより、各ＨＣＣＤ４００と４１０から読み出す電荷パケット数が半分に減少する。このＨＣＣＤ設計により、速さが全体で４倍になる。前述の２ラインまたは３ラインの足し合わせと組み合わせると、ビデオモードでフレームレートが８倍から１２倍になる。これで、十分に、１１００万画素の画像センサにおいて全ての画素のサンプリングを３０フレーム／秒のフレームレートでできるようになる。

図２１は、ＨＣＣＤの構造をより詳細に示している。第１のＨＣＣＤ４００と第２のＨＣＣＤ４１０があり、ｎタイプの埋め込みチャネルＣＣＤ５２０の上に作られている。埋め込みチャネルＣＣＤ５２０は、疑似２フェーズクロッキングようのチャネル電位インプラント調整５３０を有する。図２１の上部に、第１のＨＣＣＤ４００を通る側断面Ｋ−Ｍが示されている。７つの配線がされ、ＨＣＣＤゲートＨ１からＨ７に制御電圧を供給する。別の配線ＴＧは、２つのＨＣＣＤ４００と４１０の間の転送ゲートを制御する。ゲート電極は、必ずしも必要ではないが、典型的には少なくとも２レベルのポリシリコン材料である。使用する製造プロセスでは第１レベルまたは第２レベルのポリシリコンを使用できない場合、第３レベルのポリシリコンを転送ゲートに使用してもよい。転送ゲート領域の埋め込みチャネルにおいてインプラントと少し変更したゲート電圧とを注意深く使用して、転送ゲートをそっくり省略することもできる。転送ゲートのはっきりした構造は、本発明の機能にとっては重要ではない。

図２１のＨＣＣＤに印加される、電荷を第１のＨＣＣＤから第２のＨＣＣＤに転送するためのクロック電圧は、図２２に示されている。図２２の時刻Ｔ０において、Ｈ１、Ｈ６及びＨ７ゲートをハイに切り換えて第１のＶＣＣＤ４００から電荷を受け取る。Ｈ２、Ｈ３、及びＨ４バリアゲートをローに保持して、電荷パケットが第１のＨＣＣＤ４００でミックスされるのを防止する。時刻Ｔ１において、転送ゲートＴＧをオンにして、Ｈ１をローでクロックして、Ｈ１ゲートの下の電荷パケットのみを第１のＨＣＣＤ４００から第２のＨＣＣＤ４１０に転送する。ＴＧは時刻Ｔ２にオフになる。最後に、時刻Ｔ３において、第２のＨＣＣＤクロックを切り換えて、第２のＨＣＣＤ４１０中の電荷パケットを進め、その電荷パケットが第１のＨＣＣＤ４００電荷パケットと同じゲートの下に保持されるようにする。

スチル写真の場合のフル解像度モードにおけるＨＣＣＤの読み出しを次に説明する。図２３ａは第１のＨＣＣＤの電荷転送シーケンスを示し、図２３ｂは第２のＨＣＣＤの電荷転送シーケンスを示す。電荷パケットＡ，Ｂ，ＣまたはＤの色に対応する文字は、電荷パケットを識別する。電荷パケットラベルについた添字は、電荷パケットの列数に対応する。各時間ステップのクロック電圧は、図２４に示されている。ＨＣＣＤは２つの電圧ＨとＬの間の疑似２フェーズＣＣＤとしてクロックされる。転送ゲートＴＧは、オフ状態（Ｌ）に保持され、２つのＨＣＣＤの間の電荷のミキシングを防止する。

ビデオモードでは、２つの電荷パケットが、第１のＨＣＣＤの場合、図２５ａに示したように足し合わされ、第２のＨＣＣＤの場合、図２５Ｂに示したように足し合わされる。第１のＨＣＣＤは色Ａの画素からの電荷パケットのみを含み、第２のＨＣＣＤは色Ｃの画素からの電荷パケットのみを含むことに留意せよ。図２６は、ゲート電圧クロッキングシーケンスを示す。ゲートＨ１、Ｈ２及びＨ５は、ＨとＬの間のほぼ中間の電圧で一定に保持される。ビデオモードにおける電圧ＨとＬは、フル解像度スチル写真で使用される電圧と等しくなくても良い。ゲートＨ３、Ｈ４、Ｈ６及びＨ７のみが、相補的にクロックされる。図２５ａと２５ｂで分かるように、１つのクロックサイクルで、電荷パケットがＨＣＣＤ中の４列だけ進む。これは、ビデオモードで４倍の増速をもたらすものである。

多数のフォトダイオード電荷が足し合わされるため、ＶＣＣＤまたはＨＣＣＤ中の電荷が大きくなりすぎてブルーミング（blooming）を起こす可能性がある。ＶＣＣＤとＨＣＣＤは、容易にあふれてしまう。広く知られているところによれば、垂直オーバーフロー度ラインタイプフォトダイオード中の電荷量は、画像センサ基板に印加される電圧により安定化される。この電圧を調整して、ＶＣＣＤまたはＨＣＣＤがあふれるのを防止するレベルに、フォトダイオードの電荷容量を低減する。これは、画素を足し合わせることがなくても通常用いるのとまったく同じ手順である。

図２７は、前述のように、ビデオと高解像度のスチル写真が可能な画像センサ６００を含む電子カメラ６１０を示す。ビデオモードでは、１００％の画素がサンプリングされる。

ＶＣＣＤ電荷容量は、ＶＣＣＤゲートクロック電圧の大きさにより制御されている。本発明は、ＨＣＣＤ中の電荷を足し合わせるので、出力アンプにおいてフル信号を発生するために、ＶＣＣＤはフル電荷パケットを含む必要はない。ＨＣＣＤが２つの電荷パケットを足し合わせる場合、ＶＣＣＤクロック電圧の大きさを下げることにより、ＶＣＣＤ電荷容量を１／２に低減することができる。ＶＣＣＤクロック電圧を低くする利点は、ビデオモードでパワー消費が減ることである。パワー消費は電圧の２乗で変化する。よって、カメラは、スチル写真モードで動作している場合、ＶＣＣＤクロック電圧を大きくし、ビデオモードで動作している場合、ＶＣＣＤクロック電圧を小さくする。

本欄において開示した実施形態について、以下の付記を記す。
（付記１）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、
前記方法は、
（ａ）前記２行パターンの各々から１行を読み出す段階と、
（ｂ）前記垂直シフトレジスタ中の各行の同じ色を足し合わせて解像度を半分に減らす段階と、
（ｃ）前記垂直シフトレジスタから電荷を転送することなしに、残りの行に対して段階（ａ）と（ｂ）を繰り返す段階と、
（ｄ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す段階と、
を有することを特徴とする方法。
（付記２）付記１に記載の方法であって、
（ｅ）並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す段階と、
（ｆ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する段階と、
（ｇ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する段階と、
（ｈ）前記第１と第２の水平シフトレジスタ中の電荷を転送して、読み出し時間を短くするために、前記第１と第２の水平シフトレジスタ中で同じ色の２つの電荷をそれぞれ足し合わせる段階と、
をさらに有することを特徴とする方法。
（付記３）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の４ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、
前記方法は、
（ａ）ライン３及び４を、色を分けて保持する垂直シフトレジスタに読み取る段階と、
（ｂ）前記垂直シフトレジスタ中で電荷を転送してライン３と４の電荷をライン１及び２とそれぞれ整列させる段階と、
（ｃ）ライン１及び２から電荷を前記垂直シフトレジスタに転送して、ライン３及び４とそれぞれ足し合わせる段階と、
（ｄ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す段階と、
を有することを特徴とする方法。
（付記４）付記３に記載の方法であって、
（ｅ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す段階と、
（ｆ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する段階と、
（ｇ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する段階と、
（ｈ）前記第１と第２の水平シフトレジスタの両方において電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタ中でそれぞれ足し合わされるようにする段階と、
をさらに有することを特徴とする方法。
（付記５）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の６ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、
前記方法は、
（ａ）ライン２及び５を、色を分けて保持する垂直シフトレジスタに読み取る段階と、
（ｂ）前記垂直シフトレジスタ中で電荷を転送してライン５の電荷を隣接する６ラインサブアレイのライン３と、ライン２の電荷をライン６とそれぞれ整列させる段階と、
（ｃ）前記ライン６及び３からの電荷を前記垂直シフトレジスタに転送して、ライン２及び５とそれぞれ足し合わせ、足し合わせたライン６及び２と足し合わせたライン３及び５をそれぞれ形成する段階と、
（ｄ）電荷を前記垂直シフトレジスタに転送して、足し合わせたライン６及び２の電荷を前記隣接するサブアレイのライン４と整列させ、足し合わせたライン３及び５の電荷をライン１と整列させる段階と、
（ｅ）ライン４の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン６及び２と足し合わせる段階と、
（ｆ）ライン１の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン３及び５と足し合わせる段階と、
（ｇ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す段階と、
を有することを特徴とする方法。
（付記６）付記５に記載の方法であって、
（ｈ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す段階と、
（ｉ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する段階と、
（ｊ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する段階と、
（ｋ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、
をさらに有することを特徴とする方法。
（付記７）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の６ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、
前記方法は、
（ａ）ライン５及び６を、色を分けて保持する垂直シフトレジスタに読み取る段階と、
（ｂ）前記垂直シフトレジスタ中で電荷を転送してライン５の電荷をライン３と、ライン６の電荷をライン４とそれぞれ整列させる段階と、
（ｃ）前記ライン３及び４からの電荷を前記垂直シフトレジスタに転送して、ライン５及び６とそれぞれ足し合わせ、足し合わせたライン５及び３と足し合わせたライン４及び６をそれぞれ形成する段階と、
（ｄ）前記垂直シフトレジスタ中の電荷を転送して、足し合わせたライン４及び６の電荷をライン２と整列させ、足し合わせたライン５及び３の電荷をライン１と整列させる段階と、
（ｅ）ライン２の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン４及び６と足し合わせる段階と、
（ｆ）ライン１の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン３及び５と足し合わせる段階と、
（ｇ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す段階と、
を有することを特徴とする方法。
（付記８）付記７に記載の方法であって、
（ｈ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す段階と、
（ｉ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する段階と、
（ｊ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する段階と、
（ｋ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、
をさらに有することを特徴とする方法。
（付記９）２つの色を含む電荷の１ラインを並行して接続された第１と第２の水平シフトレジスタに読み出す方法であって、
（ａ）複数の垂直ＣＣＤから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する段階と、
（ｂ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する段階と、
（ｃ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、
をさらに有することを特徴とする方法。
（付記１０）画像センサであって、
（ａ）アレイ状に構成された複数の垂直シフトレジスタと、
（ｂ）互いに並行して接続された２つの水平シフトレジスタであって、その一方は前記垂直シフトレジスタから電荷を受け取る水平シフトレジスタと、を有し、
前記第１と第２の水平シフトレジスタは一定周波数・可変解像度のＣＣＤとして接続された２フェーズＣＣＤであり、転送領域は前記第１と第２の水平シフトレジスタの２つのフェーズの一方とつながっていることを特徴とする画像センサ。
（付記１１）カメラであって、
（ａ）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤであって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついているインターラインＣＣＤと、
（ｂ）前記２行パターンの各々から１行を読み出す手段と、
（ｃ）前記垂直シフトレジスタ中の各行の同じ色を足し合わせて解像度を半分に減らす手段と、
（ｄ）前記垂直シフトレジスタから電荷を転送することなしに、残りの行に対して手段（ａ）と（ｂ）を繰り返す手段と、
（ｅ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す手段と、
を有することを特徴とするカメラ。
（付記１２）付記１１に記載のカメラであって、
（ｆ）並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す手段と、
（ｇ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する手段と、
（ｈ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する手段と、
（ｉ）前記第１と第２の水平シフトレジスタ中の電荷を転送して、読み出し時間を短くするために、前記第１と第２の水平シフトレジスタ中で同じ色の２つの電荷をそれぞれ足し合わせる手段と、
をさらに有することを特徴とするカメラ。
（付記１３）付記１２に記載のカメラであって、
（ｊ）電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直ＣＣＤクロック駆動電圧を変更する手段と、
（ｋ）フル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、
を有することを特徴とするカメラ。
（付記１４）カメラであって、
（ａ）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤであって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の４ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついたインターラインＣＣＤと、
（ｂ）ライン３及び４を、色を分けて保持する垂直シフトレジスタに読み取る手段と、
（ｃ）前記垂直シフトレジスタ中で電荷を転送してライン３と４の電荷をライン１及び２とそれぞれ整列させる手段と、
（ｄ）ライン１及び２から電荷を前記垂直シフトレジスタに転送して、ライン３及び４とそれぞれ足し合わせる手段と、
（ｅ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す手段と、
を有することを特徴とするカメラ。
（付記１５）付記１４に記載のカメラであって、
（ｆ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す手段と、
（ｇ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する手段と、
（ｈ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する手段と、
（ｉ）前記第１と第２の水平シフトレジスタの両方において電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタ中でそれぞれ足し合わされるようにする手段と、
をさらに有することを特徴とするカメラ。
（付記１６）付記１５に記載のカメラであって、
（ｊ）電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直ＣＣＤクロック駆動電圧を変更する手段と、
（ｋ）フル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、
を有することを特徴とするカメラ。
（付記１７）カメラであって、
（ａ）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤであって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の６ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びつけるインターラインＣＣＤと、
（ｂ）ライン２及び５を、色を分けて保持する垂直シフトレジスタに読み取る手段と、
（ｃ）前記垂直シフトレジスタ中で電荷を転送してライン５の電荷を隣接する６ラインサブアレイのライン３と、ライン２の電荷をライン６とそれぞれ整列させる手段と、
（ｄ）前記ライン６及び３からの電荷を前記垂直シフトレジスタに転送して、ライン２及び５とそれぞれ足し合わせ、足し合わせたライン６及び２と足し合わせたライン３及び５をそれぞれ形成する手段と、
（ｅ）電荷を前記垂直シフトレジスタに転送して、足し合わせたライン６及び２の電荷を前記隣接するサブアレイのライン４と整列させ、足し合わせたライン３及び５の電荷をライン１と整列させる手段と、
（ｆ）ライン４の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン６及び２と足し合わせる手段と、
（ｇ）ライン１の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン３及び５と足し合わせる手段と、
（ｈ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す手段と、
を有することを特徴とするカメラ。
（付記１８）付記１７に記載のカメラであって、
（ｉ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す手段と、
（ｊ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する手段と、
（ｋ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する手段と、
（ｌ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、
をさらに有することを特徴とするカメラ。
（付記１９）付記１８に記載のカメラであって、
（ｍ）電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直ＣＣＤクロック駆動電圧を変更する手段と、
（ｎ）フル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、
を有することを特徴とするカメラ。
（付記２０）カメラであって、
（ａ）複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤであって、各光敏感領域は垂直シフトレジスタのＣＣＤと２行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の６ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも２つの色を含む繰り返しパターンを有するカラーフィルタと結びついたインターラインＣＣＤと、
（ｂ）ライン５及び６を、色を分けて保持する垂直シフトレジスタに読み取る手段と、
（ｃ）前記垂直シフトレジスタ中で電荷を転送してライン５の電荷をライン３と、ライン６の電荷をライン４とそれぞれ整列させる手段と、
（ｄ）前記ライン３及び４からの電荷を前記垂直シフトレジスタに転送して、ライン５及び６とそれぞれ足し合わせ、足し合わせたライン５及び３と足し合わせたライン４及び６をそれぞれ形成する手段と、
（ｅ）前記垂直シフトレジスタ中の電荷を転送して、足し合わせたライン４及び６の電荷をライン２と整列させ、足し合わせたライン５及び３の電荷をライン１と整列させる手段と、
（ｆ）ライン２の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン４及び６と足し合わせる手段と、
（ｇ）ライン１の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン３及び５と足し合わせる手段と、
（ｈ）異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す手段と、
を有することを特徴とするカメラ。
（付記２１）付記２０に記載のカメラであって、
（ｉ）前記垂直シフトレジスタから並行して接続された第１と第２の水平シフトレジスタに２つの色を含む電荷の１ラインを読み出す手段と、
（ｊ）前記複数の垂直シフトレジスタから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する手段と、
（ｋ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する手段と、
（ｌ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、
をさらに有することを特徴とするカメラ。
（付記２２）付記２１に記載のカメラであって、
（ｍ）電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直ＣＣＤクロック駆動電圧を変更する手段と、
（ｎ）フル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、
を有することを特徴とするカメラ。
（付記２３）２つの色を含む電荷の１ラインを並行して接続された第１と第２の水平シフトレジスタに読み出すカメラであって、
（ａ）複数の垂直ＣＣＤから前記第１の水平シフトレジスタに２つの色を含む電荷を転送する手段と、
（ｂ）前記第１のレジスタから前記第２のシフトレジスタに１つの色の電荷を転送する手段と、
（ｃ）前記第１と第２の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の２つの電荷が前記第１と第２の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、
をさらに有することを特徴とするカメラ。
（付記２４）カメラであって、
画像センサを有し、該画像センサは、
（ａ）アレイ状に構成された複数の垂直シフトレジスタと、
（ｂ）互いに並行して接続された２つの水平シフトレジスタであって、その一方は前記垂直シフトレジスタから電荷を受け取る水平シフトレジスタと、を有し、
前記第１と第２の水平シフトレジスタは一定周波数・可変解像度のＣＣＤとして接続された２フェーズＣＣＤであり、転送領域は前記第１と第２の水平シフトレジスタの２つのフェーズの一方とつながっていることを特徴とするカメラ。

１０ イメージセンサ（ＣＣＤ）
２０ フォトダイオード
３０ 垂直ＣＣＤ（ＶＣＣＤ）
４０ 水平ＣＣＤ（ＨＣＣＤ）
５０ 出力アンプ
１００ 画像センサ
１２０ フォトダイオード
１３０ 垂直ＣＣＤ（ＶＣＣＤ）
１３２ 制御ゲート電極
１３４ 制御ゲート電極
３８０ チャネル電位インプラント調整
４００ 第１の水平ＣＣＤ（ＨＣＣＤ）
４１０ 第２の水平ＣＣＤ（ＨＣＣＤ）
４２０ 垂直ＣＣＤ（ＶＣＣＤ）
４３０ フォトダイオード
４４０ 出力アンプ
４５０ 出力アンプ
４６０ 転送チャネル
５２０ ｎタイプ埋め込みチャネルＣＣＤ
５３０ チャネル電位インプラント調整
５４０ ｐタイプ井戸または基板
６００ 画像センサ
６１０ 電子カメラ

Claims (2)

1. 画像センサであって、
   （ａ）アレイ状に構成された複数の垂直シフトレジスタと、
   （ｂ）互いに並列に接続された、前記垂直シフトレジスタから電荷を受け取る第１の水平電荷結合デバイス（ＨＣＣＤ）と、前記第１のＨＣＣＤから電荷を受け取る第２のＨＣＣＤと、
   （ｃ）前記第１と第２のＨＣＣＤの間に配置され、前記第１と第２のＨＣＣＤの転送チャネルを１つおきに接続する複数の転送ゲートと、
   （ｄ）前記複数の転送ゲートにクロックを供給して、前記第１と第２のＨＣＣＤに対して複数の読み出しモードを提供する、クロック供給手段であって、フル解像度読み出しモードでは、前記複数の転送ゲートの１つおきのゲートに補完的にクロックを供給して、各ＨＣＣＤの各電荷パケットを読み出し、低解像度モードでは、各転送ゲートに隣接するゲートを一定電圧に保持し、残りのゲートに補完的にクロックを供給して、各ＨＣＣＤにおいて２つの列の同じ色の電荷パケットを加算して、前記フル解像度読み出しモードと比較して半数の電荷パケットを読み出す、画像センサ。
2. 画像キャプチャデバイスに含まれた、請求項１に記載の画像センサ。

Images