JP2011009439A5 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011009439A5 JP2011009439A5 JP2009151129A JP2009151129A JP2011009439A5 JP 2011009439 A5 JP2011009439 A5 JP 2011009439A5 JP 2009151129 A JP2009151129 A JP 2009151129A JP 2009151129 A JP2009151129 A JP 2009151129A JP 2011009439 A5 JP2011009439 A5 JP 2011009439A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- metal film
- manufacturing
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
細幅配線116および広幅配線118は、シングルダマシン法またはデュアルダマシン法のいずれに適用してもよい。
なお、本発明は、以下の態様を含む。
(付記1)
基板上に形成された絶縁膜に形成された凹部に、高融点金属を含むバリアメタル膜を形成する工程と、
前記バリアメタル膜上に、前記凹部の一部を埋め込むように、銅および銅とは異なる不純物金属を含むシード合金膜を形成する工程と、
前記シード合金膜上に前記凹部を埋め込むように銅を主成分として含むめっき金属膜を形成する工程と、
前記シード合金膜および前記めっき金属膜を、200℃以上、10分以下で熱処理する第1の熱処理工程と、
前記第1の熱処理工程の後、前記凹部外部に露出した前記めっき金属膜、前記シード合金膜、および前記バリアメタル膜を除去する工程と、
前記シード合金膜および前記めっき金属膜を熱処理する第2の熱処理工程と、
を含む半導体装置の製造方法。
(付記2)
付記1に記載の半導体装置の製造方法において、
前記不純物金属が、Al、Be、Mg、Zn、Pd、Ag、Cd、Au、Hg、Pt、Si、Zr、またはTiである半導体装置の製造方法。
(付記3)
付記1または2に記載の半導体装置の製造方法において、
前記不純物金属が、Alである半導体装置の製造方法。
(付記4)
付記1から3いずれかに記載の半導体装置の製造方法において、
前記バリアメタル膜を構成する高融点金属は、Taである半導体装置の製造方法。
(付記5)
付記1から4いずれかに記載の半導体装置の製造方法において、
前記バリアメタル膜は、Ta膜、TaN膜またはこれらの積層膜により構成された半導体装置の製造方法。
(付記6)
付記1から5いずれかに記載の半導体装置の製造方法において、
前記第1の熱処理工程は、N 2 /H 2 雰囲気下で行われる半導体装置の製造方法。
(付記7)
付記1から6いずれかに記載の半導体装置の製造方法において、
前記シード合金膜を形成する工程において、前記シード合金膜は、前記不純物金属を0.5重量%以上含む半導体装置の製造方法。
(付記8)
付記1から7いずれかに記載の半導体装置の製造方法において、
前記第1の熱処理工程において、前記シード合金膜および前記めっき金属膜を、1分以下で熱処理する半導体装置の製造方法。
(付記9)
基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜に形成された凹部の底面および側壁に形成され、高融点金属を含むバリアメタル膜と、
前記凹部内において、前記バリアメタル膜上に形成され、銅を主成分として含むとともに銅とは異なる不純物金属を含み、銅のグレインが形成された配線金属膜と、
を含み、
前記配線金属膜は、積層方向において、表面における前記不純物金属の平均濃度が中央部における前記不純物金属の濃度よりも高く、グレインバウンダリにおける前記不純物金属の濃度がグレイン内における前記不純物金属の濃度よりも高く、前記表面において、前記不純物金属の濃度が、幅方向の中央部から側壁にかけて高くなる濃度プロファイルを有する半導体装置。
(付記10)
付記9に記載の半導体装置において、
前記配線金属膜は、側壁および底面において、前記不純物金属の濃度が他の領域よりも高い半導体装置。
(付記11)
付記9または10に記載の半導体装置において、
前記不純物金属は、Al、Be、Mg、Zn、Pd、Ag、Cd、Au、Hg、Pt、Si、Zr、またはTiである半導体装置。
(付記12)
付記9から11いずれかに記載の半導体装置において、
前記不純物金属は、Alである半導体装置。
(付記13)
付記9から12いずれかに記載の半導体装置において、
前記バリアメタル膜を構成する高融点金属は、Taである半導体装置。
(付記14)
付記9から13いずれかに記載の半導体装置において、
前記バリアメタル膜は、Ta膜、TaN膜またはこれらの積層膜により構成された半導体装置。
(付記15)
付記9から14いずれかに記載の半導体装置において、
前記配線金属膜は、積層方向において、表面における前記不純物金属の平均含有量(atom%)が中央部における前記不純物金属の平均含有量の1.2倍以上である半導体装置。
なお、本発明は、以下の態様を含む。
(付記1)
基板上に形成された絶縁膜に形成された凹部に、高融点金属を含むバリアメタル膜を形成する工程と、
前記バリアメタル膜上に、前記凹部の一部を埋め込むように、銅および銅とは異なる不純物金属を含むシード合金膜を形成する工程と、
前記シード合金膜上に前記凹部を埋め込むように銅を主成分として含むめっき金属膜を形成する工程と、
前記シード合金膜および前記めっき金属膜を、200℃以上、10分以下で熱処理する第1の熱処理工程と、
前記第1の熱処理工程の後、前記凹部外部に露出した前記めっき金属膜、前記シード合金膜、および前記バリアメタル膜を除去する工程と、
前記シード合金膜および前記めっき金属膜を熱処理する第2の熱処理工程と、
を含む半導体装置の製造方法。
(付記2)
付記1に記載の半導体装置の製造方法において、
前記不純物金属が、Al、Be、Mg、Zn、Pd、Ag、Cd、Au、Hg、Pt、Si、Zr、またはTiである半導体装置の製造方法。
(付記3)
付記1または2に記載の半導体装置の製造方法において、
前記不純物金属が、Alである半導体装置の製造方法。
(付記4)
付記1から3いずれかに記載の半導体装置の製造方法において、
前記バリアメタル膜を構成する高融点金属は、Taである半導体装置の製造方法。
(付記5)
付記1から4いずれかに記載の半導体装置の製造方法において、
前記バリアメタル膜は、Ta膜、TaN膜またはこれらの積層膜により構成された半導体装置の製造方法。
(付記6)
付記1から5いずれかに記載の半導体装置の製造方法において、
前記第1の熱処理工程は、N 2 /H 2 雰囲気下で行われる半導体装置の製造方法。
(付記7)
付記1から6いずれかに記載の半導体装置の製造方法において、
前記シード合金膜を形成する工程において、前記シード合金膜は、前記不純物金属を0.5重量%以上含む半導体装置の製造方法。
(付記8)
付記1から7いずれかに記載の半導体装置の製造方法において、
前記第1の熱処理工程において、前記シード合金膜および前記めっき金属膜を、1分以下で熱処理する半導体装置の製造方法。
(付記9)
基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜に形成された凹部の底面および側壁に形成され、高融点金属を含むバリアメタル膜と、
前記凹部内において、前記バリアメタル膜上に形成され、銅を主成分として含むとともに銅とは異なる不純物金属を含み、銅のグレインが形成された配線金属膜と、
を含み、
前記配線金属膜は、積層方向において、表面における前記不純物金属の平均濃度が中央部における前記不純物金属の濃度よりも高く、グレインバウンダリにおける前記不純物金属の濃度がグレイン内における前記不純物金属の濃度よりも高く、前記表面において、前記不純物金属の濃度が、幅方向の中央部から側壁にかけて高くなる濃度プロファイルを有する半導体装置。
(付記10)
付記9に記載の半導体装置において、
前記配線金属膜は、側壁および底面において、前記不純物金属の濃度が他の領域よりも高い半導体装置。
(付記11)
付記9または10に記載の半導体装置において、
前記不純物金属は、Al、Be、Mg、Zn、Pd、Ag、Cd、Au、Hg、Pt、Si、Zr、またはTiである半導体装置。
(付記12)
付記9から11いずれかに記載の半導体装置において、
前記不純物金属は、Alである半導体装置。
(付記13)
付記9から12いずれかに記載の半導体装置において、
前記バリアメタル膜を構成する高融点金属は、Taである半導体装置。
(付記14)
付記9から13いずれかに記載の半導体装置において、
前記バリアメタル膜は、Ta膜、TaN膜またはこれらの積層膜により構成された半導体装置。
(付記15)
付記9から14いずれかに記載の半導体装置において、
前記配線金属膜は、積層方向において、表面における前記不純物金属の平均含有量(atom%)が中央部における前記不純物金属の平均含有量の1.2倍以上である半導体装置。
Claims (1)
- 基板上に形成された絶縁膜に形成された凹部に、高融点金属を含むバリアメタル膜を形成する工程と、
前記バリアメタル膜上に、前記凹部の一部を埋め込むように、銅および銅とは異なる不純物金属を含むシード合金膜を形成する工程と、
前記シード合金膜上に前記凹部を埋め込むように銅を主成分として含むめっき金属膜を形成する工程と、
前記シード合金膜および前記めっき金属膜を、200℃以上、10分以下で熱処理する第1の熱処理工程と、
前記第1の熱処理工程の後、前記凹部外部に露出した前記めっき金属膜、前記シード合金膜、および前記バリアメタル膜を除去する工程と、
前記シード合金膜および前記めっき金属膜を熱処理する第2の熱処理工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151129A JP2011009439A (ja) | 2009-06-25 | 2009-06-25 | 半導体装置の製造方法および半導体装置 |
US12/801,097 US20100327447A1 (en) | 2009-06-25 | 2010-05-21 | Method of manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151129A JP2011009439A (ja) | 2009-06-25 | 2009-06-25 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009439A JP2011009439A (ja) | 2011-01-13 |
JP2011009439A5 true JP2011009439A5 (ja) | 2012-06-14 |
Family
ID=43379791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151129A Pending JP2011009439A (ja) | 2009-06-25 | 2009-06-25 | 半導体装置の製造方法および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100327447A1 (ja) |
JP (1) | JP2011009439A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5667485B2 (ja) * | 2011-03-17 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、及び半導体装置 |
JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
JP2013089716A (ja) * | 2011-10-17 | 2013-05-13 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置 |
JP5963191B2 (ja) * | 2012-05-31 | 2016-08-03 | 国立大学法人茨城大学 | 半導体集積回路装置及びその製造方法 |
US8765602B2 (en) | 2012-08-30 | 2014-07-01 | International Business Machines Corporation | Doping of copper wiring structures in back end of line processing |
US9799605B2 (en) | 2015-11-25 | 2017-10-24 | International Business Machines Corporation | Advanced copper interconnects with hybrid microstructure |
KR102546659B1 (ko) | 2015-12-11 | 2023-06-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
JP2004079835A (ja) * | 2002-08-20 | 2004-03-11 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2004064147A2 (en) * | 2003-01-07 | 2004-07-29 | Applied Materials, Inc. | Integration of ald/cvd barriers with porous low k materials |
WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
US7119018B2 (en) * | 2004-07-09 | 2006-10-10 | International Buisness Machines Corporation | Copper conductor |
JP4523535B2 (ja) * | 2005-08-30 | 2010-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
JP5501586B2 (ja) * | 2008-08-22 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-06-25 JP JP2009151129A patent/JP2011009439A/ja active Pending
-
2010
- 2010-05-21 US US12/801,097 patent/US20100327447A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011009439A5 (ja) | 半導体装置の製造方法 | |
JP5501586B2 (ja) | 半導体装置の製造方法 | |
JP4063619B2 (ja) | 半導体装置の製造方法 | |
US8673779B1 (en) | Interconnect with self-formed barrier | |
JP2011082537A5 (ja) | ||
JP2004214267A (ja) | 半導体装置およびその製造方法 | |
TWI260740B (en) | Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same | |
JP2004039916A (ja) | 半導体装置およびその製造方法 | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP6115684B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR102383378B1 (ko) | 실리콘 관통 비아 금속화를 위한 접착층 | |
JP2011009439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009164471A5 (ja) | ||
KR102042861B1 (ko) | 무전해 구리 퇴적 | |
JP2008141204A5 (ja) | ||
JP2007141927A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101092667B1 (ko) | 니켈-인-텅스텐 삼원합금 무전해 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 니켈-인-텅스텐 삼원합금피막 | |
KR20080023443A (ko) | 구리 화학적 기계적 연마공정용 슬러리 및 이를 이용한구리 배선 형성방법 | |
TWI576961B (zh) | 用於高深寬比塡充的半導體重流處理 | |
JP2010536159A5 (ja) | ||
TW201131656A (en) | Method of forming cu wiring | |
JP2008147467A (ja) | 半導体装置および半導体装置の製造方法 | |
CN103426816B (zh) | 用于高深宽比填充的半导体反流处理 | |
KR102171127B1 (ko) | 열 처리 및/또는 솔벤트 처리에 의한 다공성 유전체 k 값 복원 | |
TWI625773B (zh) | 用於特徵塡充的半導體重流處理 |