JP2010534897A5 - - Google Patents

Description

従来のリフレッシュモードでは、ソフトウェアメモリマネージャ４１６，５２０は、有効データを含んでいるＩＲＭＵ４０８，５１２にのみにリフレッシュアドレスを提供しうる。オートリフレッシュあるいはセルフリフレッシュモードでは、ＳＤＲＡＭコンポーネント３００，４０６，５１０は、各リフレッシュ動作に続いて、有効データを含んでいる次のＩＲＭＵ４０８，５１２へ、そのリフレッシュアドレスカウンタをインクリメントすることにより、無効のメモリを“スキップ”しうる。いずれの場合も、メモリコントローラ４０４，５０８は、有効データを含んでいるＩＲＭＵ４０８，５１２だけが最大のリフレッシュ周期ですべてリフレッシュされるように、リフレッシュ動作間の遅れを増加させうる。この実施形態では、リフレッシュコマンドはＳＤＲＡＭコンポーネント３００，４０６，５１０によって抑制されない。これは、不必要なメモリコマンドサイクルの回避により、電力消費をさらに最適化し（さらにバス輻輳を減らす)、また、リフレッシュコマンドが、進行中のメモリアクセスに課せられる遅れを減らす。

Claims (29)

1. 各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
   独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
   その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
   その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
   有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させることと、
   を具備し、
   前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。
2. 前記インジケータが有効ビットである請求項１の方法。
3. 前記有効ビットがＤＲＡＭアレイに記憶される請求項２の方法。
4. 前記有効ビットがスタティックメモリに記憶される請求項２の方法。
5. 前記有効ビットがレジスタに記憶される請求項２の方法。
6. 前記関連づけられたインジケータを有効データを反映するようにセットすることは、
   前記関連する独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記インジケータを自動的にセットすることを具備する請求項１の方法。
7. 前記関連づけられたインジケータを有効データを反映するようにセットすることは、
   メモリコントローラからのコマンドで前記インジケータをセットすることを具備する請求項１の方法。
8. 有効データを反映するようにセットしたインジケータはリセットでクリアされる請求項１の方法。
9. 有効データを反映するようにセットしたインジケータは、メモリコントローラからのコマンドでクリアされる請求項１の方法。
10. 前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュすることは、
    前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをセルフリフレッシュすることを具備する請求項１の方法。
11. 前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュすることは、
    前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをオートリフレッシュすることを具備する請求項１の方法。
12. 前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュすることは、
    不連続の独立してリフレッシュ可能なメモリ単位をリフレッシュすることを具備する請求項１の方法。
13. 前記その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュすることは、
    リフレッシュコマンドを受け取ることと、
    現在のリフレッシュアドレスに関連づけられた前記インジケータを検査することと、
    前記インジケータが有効データを反映する場合に、前記アドレス指定された、独立してリフレッシュ可能なメモリ単位をリフレッシュすることを具備する請求項１の方法。
14. 前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する請求項１２の方法。
15. 前記インジケータが有効データを反映する場合に、前記リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることをさらに具備する請求項１２の方法。
16. 未割り当てのメモリのプールをさらに具備し、独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記独立してリフレッシュ可能なメモリ単位は割り当てられ、かつ、関連づけられたインジケータは有効データを反映するようにセットされ、
    前記独立してリフレッシュ可能なメモリ単位が解放され前記プールに返される場合に、前記関連づけられたインジケータがリセットされる請求項１の方法。
17. データを記憶するように作動し、複数の独立してリフレッシュ可能なメモリ単位として組織されたＤＲＡＭアレイと、
    各々が、独立してリフレッシュ可能なメモリ単位に関連づけられて、有効データが前記独立してリフレッシュ可能なメモリ単位に記憶されているかどうかを示す複数のインジケータと、
    制御信号を受け取り、かつ前記インジケータを検査して、有効データを記憶している前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、有効データを記憶していない独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるようにこのスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させるように作動するコントローラと、
    を具備し、
    前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ＤＲＡＭコンポーネント。
18. 前記ＤＲＡＭアレイの中の前記独立してリフレッシュ可能なメモリ単位のアドレスを生成するように作動するリフレッシュカウンタをさらに具備する請求項１７のＤＲＡＭコンポーネント。
19. データが、関連する独立してリフレッシュ可能なメモリ単位に書き込まれている場合にインジケータをセットするように作動する回路をさらに具備する請求項１７のＤＲＡＭコンポーネント。
20. 前記インジケータが初期設定中にクリアされる請求項１７のＤＲＡＭコンポーネント。
21. 前記コントローラは、制御信号に応答して前記インジケータをセットまたはクリアするようにさらに作動する請求項１７のＤＲＡＭコンポーネント。
22. 前記インジケータは、１つ以上の独立してリフレッシュ可能なメモリ単位に記憶される請求項１７のＤＲＡＭコンポーネント。
23. 前記インジケータは、前記ＤＲＡＭアレイとは異なるメモリに記憶される請求項１７のＤＲＡＭコンポーネント。
24. ソフトウェアタスクから、前記タスクにメモリを割り当てるリクエストを受け取ることと、
    メモリ装置中の１つ以上の独立してリフレッシュ可能なメモリ単位から、前記タスクにメモリを割り当てることと、
    前記独立してリフレッシュ可能なメモリ単位に向けられたリフレッシュ動作を抑制しないように前記メモリ装置に指示するために、各独立してリフレッシュ可能なメモリ単位に関連づけられたインジケータをセットすることと、
    有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように抑制されたリフレッシュ動作の数に比例してリフレッシュ回数を減少させることと
    からなるステップを実行するように作動するメモリマネージャコンピュータプログラム、
    を記録し、
    前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、コンピュータ読取可能な記録媒体。
25. 前記メモリマネージャコンピュータプログラムは、
    前記ソフトウェアタスクから、以前に前記タスクに割り当てられたメモリを解放するリクエストを受け取ることと、
    以前に前記タスクに割り当てられたメモリを解放することと、
    前記独立してリフレッシュ可能なメモリ単位中のメモリがすべて解放されている場合、その独立してリフレッシュ可能なメモリ単位に向けられた、リフレッシュ動作を抑制するように前記メモリ装置に指示するために前記関連づけられたインジケータをクリアすることと
    からなるステップをさらに実行するように作動する、
    請求項２４のコンピュータ読取可能な記録媒体。
26. 前記メモリマネージャコンピュータプログラムが、シングルプロセッサ上で実行されている複数のソフトウェアタスクにメモリを割り当てるステップをさらに実行するように作動する、請求項２４のコンピュータ読取可能な記録媒体。
27. 前記メモリマネージャコンピュータプログラムが、異なるプロセッサ上で各々実行されている２つ以上のソフトウェアタスクにメモリを割り当てるステップをさらに実行するように作動する、請求項２４のコンピュータ読取可能な記録媒体。
28. 前記メモリマネージャコンピュータプログラムは、前記関連する独立してリフレッシュ可能なメモリ単位に最初にデータを書き込む際に、独立してリフレッシュ可能なメモリ単位インジケータをセットするステップをさらに実行するように作動する、請求項２４のコンピュータ読取可能な記録媒体。
29. 各独立してリフレッシュ可能なメモリ単位にインジケータを関連づける手段；
    独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを有効データを反映するようにセットする手段；および
    その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュする手段、その関連づけられたインジケータがメモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップする手段、および有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるようにこのスキップされた独立してリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させる手段を具備し、
    前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリシステム。

Images