JP6765941B2

JP6765941B2 - 半導体メモリ管理装置

Info

Publication number: JP6765941B2
Application number: JP2016226634A
Authority: JP
Inventors: 勇司吉野
Original assignee: Riso Kagaku Corp
Current assignee: Riso Kagaku Corp
Priority date: 2016-11-22
Filing date: 2016-11-22
Publication date: 2020-10-07
Anticipated expiration: 2036-11-22
Also published as: JP2018085157A; US10410711B2; US20180144787A1

Description

本発明は、記憶内容の保持のためにリフレッシュ動作を必要とする揮発性の半導体メモリの管理装置に関する。

従来から、揮発性の半導体メモリとして、ダイナミックにデータを記憶する半導体メモリ（ＤＲＡＭ）が知られている。ＤＲＡＭは、トランジスタとコンデンサを組み合わせて構成したセルを複数有しており、各セルは、コンデンサに蓄積された電荷によってデータを記憶し保持する。

そのため、ＤＲＡＭにデータを記憶させ続けるには、コンデンサに電荷を蓄積させてデータを再度記憶し直すリフレッシュ動作を、コンデンサの蓄積電荷が放出されて記憶したデータが消えてしまう前に、間欠的に繰り返し行う必要がある。

ＤＲＡＭのリフレッシュ動作の際には各セルにおける消費電力が増加するので、セル周囲の温度の状態やセルの蓄積電荷の状態に応じてリフレッシュ動作の周期を調整することで、リフレッシュ動作の際の消費電力を極力抑えることが、従来から提案されている（例えば、特許文献１，２）。

特開２００６−３１８６０号公報特開２０１４−２２０３３号公報

ＤＲＡＭのリフレッシュ動作における消費電力を抑えることは、ＤＲＡＭを流れる電流の変化により発生する放射ノイズの強さを弱める上でも有用である。また、電磁波である放射ノイズの放射量は放射ノイズの周波数の二乗に比例して増大するので、ＤＲＡＭのリフレッシュ動作は、それにより発生する放射ノイズが高周波となるのを極力避けられる態様で行われることが望ましい。

本発明は前記事情に鑑みなされたもので、本発明の目的は、ＤＲＡＭのような揮発性の半導体メモリの記憶内容を保持するために行うリフレッシュ動作における高周波の放射ノイズの発生を極力抑えることができる半導体メモリ管理装置を提供することにある。

上記目的を達成するために、本発明の第１の態様による半導体メモリ管理装置は、
揮発性の半導体メモリの各セルのリフレッシュ動作を間欠的に繰り返し実行する半導体メモリの管理装置において、
対象セルのリフレッシュ動作を要求するリフレッシュリクエストを出力するリクエスト発生部と、
前記リフレッシュリクエストで要求された対象セルを前記リフレッシュ動作させるリフレッシュ動作部とを備えており、
前記リクエスト発生部は、同一のセルに対する前記リフレッシュリクエストを、連続する２つの間隔が互いに異なる不等間隔をおいて間欠的に繰り返し出力する。

また、本発明の第２の態様による半導体メモリ管理装置は、本発明の第１の態様による半導体メモリ管理装置において、前記リクエスト発生部は、同一のセルに対する前記リフレッシュリクエストを、前記半導体メモリのスペックに応じて定められた許容周期の範囲内の間隔をおいて、間欠的に繰り返し出力する。

なお、本発明の第１の態様による半導体メモリ管理装置では、前記リクエスト発生部は、前記リフレッシュリクエストを前記半導体メモリのメモリバンク単位で出力し、前記リフレッシュ動作部は、前記リフレッシュリクエストで要求されたメモリバンクに属する対象セルを前記リフレッシュ動作させ、前記リクエスト発生部は、同一のメモリバンクに属する各セルに対する前記リフレッシュリクエストを、連続する２つの間隔が互いに異なる不等間隔をおいて間欠的に繰り返し出力すると共に、各メモリバンクに属する各セルに対する前記リフレッシュリクエストを、各メモリバンク間で互いにタイミングをずらして出力する。

本発明によれば、ＤＲＡＭのような揮発性の半導体メモリの記憶内容を保持するために行うリフレッシュ動作における高周波の放射ノイズの発生を極力抑えることができる。

即ち、リフレッシュ動作の際には、対象セルを流れるリフレッシュ用の電流によって放射ノイズが発生する。そして、対象セルのリフレッシュ動作が一定の間隔で行われると、放射ノイズはリフレッシュ周期の逆数で表される一定の周波数で共振する。

一般に、リフレッシュ動作の間隔は１０万分の１秒（１０μｓ）オーダーであることから、放射ノイズが一定の周波数で共振するとその周波数は１００ＫＨｚオーダーの高周波となる。電磁波である放射ノイズが高周波で共振すると、周波数の二乗に比例する放射ノイズの放射量は相当のものとなってしまう。

これに対し、本発明の第１の態様による半導体メモリ管理装置によれば、リクエスト発生部が出力する同一のセルに対するリフレッシュリクエストの間隔が不等間隔であることから、放射ノイズが一定の周波数で共振することがない。このため、放射ノイズが高周波で共振して高い放射量で放射されるのを極力避けることができる。

よって、ＤＲＡＭのような揮発性の半導体メモリの記憶内容を保持するために行うリフレッシュ動作における高周波の放射ノイズの発生を極力抑えることができる。

なお、本発明の第１の態様による半導体メモリ管理装置において、リクエスト発生部が不等間隔で出力する同一のセルに対するリフレッシュリクエストの間隔は、本発明の第２の態様による半導体メモリ管理装置のように、半導体メモリのスペックに応じて定められた許容周期の範囲内とすることができる。

そして、リクエスト発生部が出力する同一のセルに対するリフレッシュリクエストの間隔を、半導体メモリのスペックに応じて定められた許容周期の範囲内で不等間隔に保つと、対象セルの状態（環境状態、セル自身の状態）に関係なく対象セルの記憶内容が確実に保持される。

このため、本発明の第２の態様による半導体メモリ管理装置によれば、本発明の第１の態様による半導体メモリ管理装置において、対象セルの状態に左右されずにセルの記憶内容をリフレッシュ動作により保持することと、リフレッシュ動作における高周波の放射ノイズの発生の抑制との、両立を図ることができる。

本発明の第１の態様による半導体メモリ管理装置では、さらに、管理装置が半導体メモリを管理する際の管理単位であるメモリバンクの単位で、リクエスト発生部によるリフレッシュリクエストの出力と、それに応じたリフレッシュ動作部による対象セルのリフレッシュ動作とが行われる。

したがって、対象セルのリフレッシュ動作のタイミングをメモリバンク単位でずらして、全てのセルのリフレッシュ動作を同じタイミングで行うよりも、リフレッシュ動作の実行によって半導体メモリの消費電力が増加するタイミングを分散させて、半導体メモリを流れる電流の変化により発生する放射ノイズの強さを弱めることができる。

本発明の一実施形態に係る半導体メモリの管理装置の構成を示すブロック図である。図１のリフレッシュリクエスト発生装置が各メモリバンク毎に出力するセルのリフレッシュリクエスト間の間隔の時系列変化を示すグラフである。図１のリフレッシュリクエスト発生装置が出力するリフレッシュリクエストを示すもので、（ａ）は比較例に係り、デバイス規定のリフレッシュ周期毎に各メモリバンクのセルに対するリフレッシュリクエストを同時に出力する場合のタイミングチャート、（ｂ）は本発明の実施形態に係り、デバイス規定のリフレッシュ周期以下の不等間隔で各メモリバンクのセルに対するリフレッシュリクエストを同時に出力する場合のタイミングチャートである。図１のリフレッシュリクエスト発生装置が出力するリフレッシュリクエストを示すもので、（ａ）は比較例に係り、デバイス規定のリフレッシュ周期の範囲内で各メモリバンクのセルに対するリフレッシュリクエストをタイミングをずらして出力する場合のタイミングチャート、（ｂ）は本発明の実施形態に係り、デバイス規定のリフレッシュ周期以下の不等間隔の範囲内で各メモリバンクのセルに対するリフレッシュリクエストをタイミングをずらして出力する場合のタイミングチャートである。

以下、本発明の実施形態について、図面を参照して説明する。各図面を通じて同一もしくは同等の部位や構成要素には、同一もしくは同等の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置等を例示するものであって、この発明の技術的思想は、各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

図１は本発明の一実施形態に係る半導体メモリの管理装置の構成を示すブロック図である。

図１に示すように、本実施形態の半導体メモリ管理装置１は、メモリユニットＭＵに対するアクセスを管理するものである。

メモリユニットＭＵは、４つのメモリバンク（メモリバンク０〜メモリバンク３）Ｍ０〜Ｍ３を有している。各メモリバンクＭ０〜Ｍ３はそれぞれ、揮発性の半導体メモリであるＤＲＡＭ（Dynamic Random Access Memory、図示せず）を多数有している。各メモリバンクＭ０〜Ｍ３のＤＲＡＭは、同一又は複数の基板（図示せず）に実装されている。本実施形態の半導体メモリ管理装置１は、メモリユニットＭＵを４つのメモリバンクＭ０〜Ｍ３単位に分けて管理する。

そして、半導体メモリ管理装置１は、リフレッシュリクエスト発生装置２（請求項中のリクエスト発生部に相当）とメモリインタフェース（Ｉ／Ｆ）３（請求項中のリフレッシュ動作部に相当）とを有している。

リフレッシュリクエスト発生装置２は、各メモリバンクＭ０〜Ｍ３単位で個別に、セルのリフレッシュ動作を要求するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力するもので、ＣＰＵ等によって構成されている。

リフレッシュリクエスト発生装置２がメモリバンクＭ０〜Ｍ３別にそれぞれ出力するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３は、ＤＲＡＭのセルのＲＯＷ（ロウ）とＣＯＬＵＭＮ（カラム）のアドレスと、それらのアドレスをメモリＩ／Ｆ３に取得させるタイミングを知らせるＲＡＳ（Row Address Strobe）及びＣＡＳ（Column Address Strobe ）とを含んでいる。

なお、リフレッシュリクエスト発生装置２は、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３のＲＯＷ（ロウ）とＣＯＬＵＭＮ（カラム）のアドレスを、次のセルのアドレスに順次更新する。また、その更新タイミングに合わせてリフレッシュリクエスト発生装置２は、ＲＡＳやＣＡＳの信号レベルを変化させる。

メモリＩ／Ｆ３は、メモリバンクＭ０〜Ｍ３別に、ＲＡＳに基づいてリフレッシュ対象のＤＲＡＭのセルのＲＯＷ（ロウ）のアドレスをリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３から取得すると共に、ＣＡＳに基づいてリフレッシュ対象のＤＲＡＭのセルのＣＯＬＵＭＮ（カラム）のアドレスをリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３から取得する。

そして、メモリＩ／Ｆ３は、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３から取得したＲＯＷ（ロウ）及びＣＯＬＵＭＮ（カラム）のアドレスに対応するセルにリフレッシュ動作を実行させるためのメモリ制御信号（メモリ制御信号０〜メモリ制御信号３）を、そのセルが属するメモリバンクＭ０〜Ｍ３に対して出力する。

メモリＩ／Ｆ３からのメモリ制御信号（メモリ制御信号０〜メモリ制御信号３）を受け取ったメモリバンクＭ０〜Ｍ３では、受け取ったメモリ制御信号（メモリ制御信号０〜メモリ制御信号３）にしたがって、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３から取得したＲＯＷ（ロウ）及びＣＯＬＵＭＮ（カラム）のアドレスに対応するセルのリフレッシュ動作が実行される。

以上の流れにより、各メモリバンクＭ０〜Ｍ３に属するＤＲＡＭのセルのリフレッシュ動作が、メモリバンクＭ０〜Ｍ３単位で実行される。

ところで、リフレッシュ動作では、ＤＲＡＭのコンデンサに電荷を蓄積させてデータを再度記憶し直す処理が行われる。したがって、リフレッシュ動作中は、外部からＤＲＡＭにアクセスしてデータを記憶させたりＤＲＡＭに記憶されているデータを読み出したりすることができなくなる。このため、リフレッシュ動作を行う周期はできるだけ長くすることが好ましいとされている。

一般に、ＤＲＡＭには、ＤＲＡＭのスペックに応じたデバイス規定のリフレッシュ周期が定められている。デバイス規定のリフレッシュ周期は、ＤＲＡＭのコンデンサの蓄積電荷が放出されてＤＲＡＭに記憶したデータが消えてしまう前にＤＲＡＭを確実にリフレッシュ動作するための推奨された周期である。

したがって、メモリユニットＭＵの各メモリバンクＭ０〜Ｍ３のＤＲＡＭを、図２のグラフ中に点線で示すデバイス規定のリフレッシュ周期でリフレッシュ動作することで、リフレッシュ動作の頻度をできるだけ少なくすることが考えられる。

なお、リフレッシュ動作は、図１のリフレッシュリクエスト発生装置２が各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力する周期で実行される。このため、リフレッシュリクエスト発生装置２がリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３をデバイス規定のリフレッシュ周期で出力するようにすれば、リフレッシュ動作の頻度を最大限少なくすることができる。

ところで、ＤＲＡＭのリフレッシュ動作の際には高い電流がＤＲＡＭを流れ、この高電流によりＤＲＡＭに放射ノイズが発生する。そして、図３（ａ）のタイミングチャートに示すように、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を、デバイス規定のリフレッシュ周期Ｔ１で一定にすると、リフレッシュ周期Ｔ１毎に、各メモリバンクＭ０〜Ｍ３のＤＲＡＭにリフレッシュ動作に伴う放射ノイズが発生する。放射ノイズの発生がリフレッシュ周期Ｔ１間隔で繰り返されると、リフレッシュ周期Ｔ１の逆数で表される一定の周波数で放射ノイズが共振する。

一般に、デバイス規定のリフレッシュ周期Ｔ１は１０万分の１秒（１０μｓ）オーダーであることから、放射ノイズが一定の周波数で共振するとその周波数は１００ＫＨｚオーダーの高周波となる。電磁波である放射ノイズが高周波で共振すると、周波数の二乗に比例する放射ノイズの放射量は相当のものとなってしまう。

そこで、本実施形態の半導体メモリ管理装置１では、リフレッシュリクエスト発生装置２が、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力する周期を、例えば図２のグラフのジグザグ状の実線で示すように、デバイス規定のリフレッシュ周期Ｔ１以下の範囲で時間の経過と共に変化させるようにしている。

例えば、図２のグラフの実線で示すリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期の変化期間のうち、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を時間の経過と共に短くする期間では、リフレッシュリクエスト発生装置２は、図３（ｂ）のタイミングチャートに示すように、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を、Ｔ１からＴ２、Ｔ３、Ｔ４、…（Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４＞…）へと順次減少させる。

すると、リフレッシュリクエスト発生装置２が出力する各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の、時間の経過上において連続する２つの間隔が、互いに異なる不等間隔となる。このため、リフレッシュ動作によりＤＲＡＭを流れる高電流でＤＲＡＭに発生した放射ノイズが一定の周波数で共振することがない。このため、放射ノイズが高周波で共振して高い放射量で放射されるのを極力避けることができる。

なお、図２のグラフの実線では、リフレッシュリクエスト発生装置２が、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力する周期を、一定の傾きで増加及び減少させることを繰り返すことで、デバイス規定のリフレッシュ周期Ｔ１以下の範囲で時間の経過と共に変化させるパターンについて説明した。

しかし、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を時間の経過と共に変化させるパターンは、図２のグラフの実線に示すジグザグ状のパターンには限定されない。

例えば、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を徐々に増加させて、変化範囲の最大値であるデバイス規定のリフレッシュ周期Ｔ１に達したら、変化範囲の最低値に周期を減らして、再び同じパターンで徐々に増加させるパターンとしてもよい。

あるいは、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を徐々に減少させて、変化範囲の最低値に達したら、変化範囲の最大値であるデバイス規定のリフレッシュ周期Ｔ１に周期を増やして、再び同じパターンで徐々に減少させるパターンとしてもよい。

これらのパターンは、図２のグラフに実線で示すようなジグザグ状のパターンではなく、鋸波状のパターンとなる。

ところで、ＤＲＡＭのリフレッシュ動作の際には、先に説明したように、ＤＲＡＭを高い電流が流れて放射ノイズが発生する。このため、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を同時に出力して各メモリバンクＭ０〜Ｍ３のＤＲＡＭを同時にリフレッシュ動作すると、各メモリバンクＭ０〜Ｍ３でＤＲＡＭの放射ノイズが同時に発生し、放射ノイズの強さが増してしまう。

そこで、リフレッシュリクエスト発生装置２が各メモリバンクＭ０〜Ｍ３でＤＲＡＭに対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力するタイミングをずらすことが考えられる。

そのようにする場合は、ＤＲＡＭのリフレッシュタイミングを各メモリバンクＭ０〜Ｍ３の間でずらすことによって、リフレッシュ動作の実行頻度に無視できないばらつきが生じないように、図４（ａ）のタイミングチャートに示すように、リフレッシュ周期Ｔ１の４分の１周期分（ｔ１＝（１／４）×Ｔ１）ずつ、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力タイミングをずらすのが合理的である。

ところで、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力タイミングを、リフレッシュ周期Ｔ１の４分の１周期分ｔ１ずつずらすと、周期ｔ１毎に、各メモリバンクＭ０〜Ｍ３のうちどれかでＤＲＡＭのリフレッシュ動作が行われ、それに伴う放射ノイズが発生することになる。

各メモリバンクＭ０〜Ｍ３（メモリユニットＭＵ）において放射ノイズが周期ｔ１毎に発生すると、周期ｔ１の逆数で表される一定の周波数で放射ノイズが共振する。その時の共振周波数は、リフレッシュ周期Ｔ１毎に放射ノイズが発生するときの共振周波数の１０倍である１ＭＨｚオーダーの高周波となる。したがって、周波数の二乗に比例する放射ノイズの放射量は、リフレッシュ周期Ｔ１毎に発生するときの放射ノイズの放射量をさらに上回る大きさとなる。

そこで、本実施形態の半導体メモリ管理装置１では、ＤＲＡＭのリフレッシュタイミングを各メモリバンクＭ０〜Ｍ３の間でずらす場合にも、リフレッシュリクエスト発生装置２が、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３を出力する周期を、デバイス規定のリフレッシュ周期Ｔ１以下の範囲で時間の経過と共に変化させるようにしている。

例えば、図２のグラフの実線で示すリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期の変化期間のうち、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を時間の経過と共に短くする期間では、リフレッシュリクエスト発生装置２は、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を、Ｔ１からＴ２、Ｔ３、Ｔ４、…（Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４＞…）へと順次減少させる。

そして、ＤＲＡＭのリフレッシュタイミングを各メモリバンクＭ０〜Ｍ３の間でずらすことによって、リフレッシュ動作の実行頻度に無視できないばらつきが生じないように、図４（ｂ）のタイミングチャートに示すように、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期をリフレッシュ周期Ｔ１とするときは、リフレッシュ周期Ｔ１の４分の１周期分（ｔ１＝（１／４）×Ｔ１）ずつ、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力タイミングをずらす。

同様に、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期をＴ２とするときは、周期Ｔ２の４分の１周期分（ｔ２＝（１／４）×Ｔ２）ずつ、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力タイミングをずらす。

リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期をＴ３，Ｔ４とするときも、それぞれ、周期Ｔ３，Ｔ４の４分の１周期分（ｔ３＝（１／４）×Ｔ３、ｔ４＝（１／４）×Ｔ４）ずつ、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力タイミングをそれぞれずらす。

すると、各メモリバンクＭ０〜Ｍ３のうちいずれかにおけるＤＲＡＭのリフレッシュ動作が、周期ｔ１で一通り行われた後、周期ｔ２で一通り行われ、さらに、周期ｔ３，ｔ４でそれぞれ一通り行われる。このため、ＤＲＡＭのリフレッシュ動作の周期が周期ｔ１〜ｔ４のいずれで一定となることはない。

即ち、この場合にも、リフレッシュリクエスト発生装置２が出力する各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の、時間の経過上において連続する２つの間隔が、互いに異なる不等間隔となる。このため、リフレッシュ動作によりＤＲＡＭを流れる高電流でＤＲＡＭに発生した放射ノイズが一定の周波数で共振することがない。このため、放射ノイズが高周波で共振して高い放射量で放射されるのを極力避けることができる。

しかも、各メモリバンクＭ０〜Ｍ３に対するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３がタイミングをずらして出力されるので、各メモリバンクＭ０〜Ｍ３のＤＲＡＭがタイミングをずらしてリフレッシュ動作される。このため、各メモリバンクＭ０〜Ｍ３でＤＲＡＭの放射ノイズが同時に発生し、放射ノイズの強さが増してしまうのを、避けることができる。

なお、上述した実施形態では、リフレッシュリクエスト発生装置２が出力するリフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の周期が、例えば図３（ｂ）や図４（ｂ）のタイミングチャートに示すように、同じパターンで減少（又は増加）する場合について説明した。

しかし、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の周期の減少や増加が、デバイス規定のリフレッシュ周期Ｔ１以内の範囲でランダムに発生するようにしてもよい。

また、ＤＲＡＭのリフレッシュタイミングを各メモリバンクＭ０〜Ｍ３の間でずらすか否かに拘わらず、リフレッシュ動作の実行頻度に無視できないばらつきが生じない限り、リフレッシュリクエストＲＥＦＲＱ０〜ＲＥＦＲＱ３の出力周期を個別にそれぞれランダムに変化させてもよい。

さらに、本発明は、記憶内容を保持するためにリフレッシュ動作を繰り返し実行する必要がある揮発性の半導体メモリを管理する装置に広く適用可能である。

１半導体メモリ管理装置
２リフレッシュリクエスト発生装置（リクエスト発生部）
３メモリインタフェース（Ｉ／Ｆ）（リフレッシュ動作部）
Ｍ０〜Ｍ３メモリバンク
ＭＵメモリユニット
ＲＥＦＲＱ０〜ＲＥＦＲＱ３リフレッシュリクエスト
Ｔ１リフレッシュ周期
Ｔ２〜Ｔ４リフレッシュリクエスト出力周期
ｔ１〜ｔ４リフレッシュ動作周期

Claims

揮発性の半導体メモリの各セルのリフレッシュ動作を間欠的に繰り返し実行する半導体メモリの管理装置において、
対象セルのリフレッシュ動作を要求するリフレッシュリクエストを出力するリクエスト発生部と、
前記リフレッシュリクエストで要求された対象セルを前記リフレッシュ動作させるリフレッシュ動作部とを備えており、
前記リクエスト発生部は、同一のセルに対する前記リフレッシュリクエストを、連続する２つの間隔が互いに異なる不等間隔をおいて間欠的に繰り返し出力し、
前記リクエスト発生部は、前記リフレッシュリクエストを前記半導体メモリのメモリバンク単位で出力し、
前記リフレッシュ動作部は、前記リフレッシュリクエストで要求されたメモリバンクに属する対象セルを前記リフレッシュ動作させ、
前記リクエスト発生部は、同一のメモリバンクに属する各セルに対する前記リフレッシュリクエストを、連続する２つの間隔が互いに異なる不等間隔をおいて間欠的に繰り返し出力すると共に、各メモリバンクに属する各セルに対する前記リフレッシュリクエストを、各メモリバンク間で互いにタイミングをずらして出力する、
半導体メモリ管理装置。
前記リクエスト発生部は、同一のセルに対する前記リフレッシュリクエストを、前記半導体メモリのスペックに応じて定められた許容周期の範囲内の間隔をおいて、間欠的に繰り返し出力する請求項１記載の半導体メモリ管理装置。