JP2010530643A - ディープシリコンエッチングにおけるマスクアンダカットの最小化 - Google Patents

ディープシリコンエッチングにおけるマスクアンダカットの最小化 Download PDF

Info

Publication number
JP2010530643A
JP2010530643A JP2010513313A JP2010513313A JP2010530643A JP 2010530643 A JP2010530643 A JP 2010530643A JP 2010513313 A JP2010513313 A JP 2010513313A JP 2010513313 A JP2010513313 A JP 2010513313A JP 2010530643 A JP2010530643 A JP 2010530643A
Authority
JP
Japan
Prior art keywords
mask
gas
polymer
deposited
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010513313A
Other languages
English (en)
Other versions
JP2010530643A5 (ja
JP5437237B2 (ja
Inventor
パンドゥムソポーン・タマラク
チャン・パトリック
セト・ジャッキー
サドジャディ・エス.エム.・レザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2010530643A publication Critical patent/JP2010530643A/ja
Publication of JP2010530643A5 publication Critical patent/JP2010530643A5/ja
Application granted granted Critical
Publication of JP5437237B2 publication Critical patent/JP5437237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】ディープシリコンエッチングにおけるマスクアンダカットの最小化
【解決手段】シリコン層内に構造を形成するための方法が提供される。シリコン層の上に、複数のマスク開口を伴うマスクが形成される。C48を含む水素フリー堆積ガスを流すこと、堆積ガスからプラズマを発生させること、少なくとも20秒間にわたってプラズマからポリマを堆積させること、および少なくとも20秒間の後にポリマの堆積を停止させることによって、マスクの上にポリマ層が堆積される。開口ガスを流すこと、複数のマスク開口の底面に堆積されたポリマを複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを開口ガスから発生させること、および複数のマスク構造の少なくとも一部が開口されたときに開口を停止させることによって、堆積ポリマ層は、開口される。シリコン層は、マスクおよび堆積ポリマ層を通してエッチングされる。
【選択図】図2

Description

本発明は、半導体デバイスの形成に関するものである。
半導体ウエハ処理時は、周知のパターン化プロセスおよびエッチングプロセスを使用して、ウエハ内に半導体デバイスの構造が定められる。これらのプロセスでは、フォトレジスト(PR)材料がウエハ上に堆積され、次いで、レチクルによるフィルタリングを経た光に曝される。レチクルは、総じて、レチクルを通した光の伝搬を阻む典型的な構造の形態でパターン化されたガラス板である。
レチクルを通過した後、光は、フォトレジスト材料の表面に接触する。光は、現像液によるフォトレジスト材料の部分的除去が可能になるように、フォトレジスト材料の化学組成を変化させる。ポジ型フォトレジスト材料の場合は、露光領域が除去され、ネガ型フォトレジスト材料の場合は、非露光領域が除去される。その後、ウエハは、フォトレジスト材料によって保護されなくなった領域から下位の材料を除去するためにエッチングされ、そうして、ウエハ内に所望の構造を定める。
様々な世代のフォトレジストが知られている。深紫外線(DUV)フォトレジストは、248nmの光によって露光される。理解を促すため、図1Aは、シリコンエッチング層108の上のフォトレジストマスク112の概略断面図である。フォトレジストマスク112は、マスク開口122を有する。シリコンエッチング層108は、1枚もしくは2枚以上の層を介在させて基板104の上にあってもよいし、またはそれ自体がシリコン基板であってもよい。図1Bは、シリコンエッチング層108内に構造をエッチングされた後における、フォトレジストマスク112およびシリコンエッチング層108の概略断面図である。エッチングプロセスは、マスクアンダカット116を発生させ、結果得られるシリコンラインを当初のマスクよりも薄くする。アンダカットは、エッチングが深いほど深刻になることが判明している。
以上を実現するため、そして本発明の目的にしたがって、シリコン層内に構造を形成するための方法が提供される。シリコン層の上に、複数のマスク開口を伴うマスクが形成される。C48を含む水素フリー堆積ガスを流すこと、堆積ガスからプラズマを発生させること、少なくとも20秒間にわたってプラズマからポリマを堆積させること、および少なくとも20秒間の後にポリマの堆積を停止させることによって、マスクの上にポリマ層が堆積される。開口ガスを流すこと、複数のマスク開口の底面に堆積されたポリマを複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを開口ガスから発生させること、および複数のマスク構造の少なくとも一部が開口されたときに開口を停止させることによって、堆積ポリマ層は、開口される。シリコン層は、マスクおよび堆積ポリマ層を通してエッチングされる。
本発明の別の一顕現では、シリコン層内に構造を形成するための方法が提供される。シリコン層の上に、複数のマスク開口を伴うマスクが形成される。シリコン層は、プラズマ処理チャンバ内に置かれる。主としてC48からなる水素フリー堆積ガスをプラズマ処理チャンバに流し込むこと、堆積ガスからプラズマを発生させること、少なくとも200nmの厚さの層を形成するために少なくとも20秒間にわたってプラズマからポリマを堆積させること、および少なくとも20秒間の後にポリマの堆積を停止させることによって、マスクの上にポリマ層が堆積される。開口ガスをプラズマ処理チャンバに流し込むこと、複数のマスク開口の底面に堆積されたポリマを複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを開口ガスから発生させること、および複数のマスク構造の少なくとも一部が開口されたときに開口を停止させることによって、堆積ポリマ層は、開口される。開口ガスと異なるエッチングガスを流すこと、およびシリコン層をエッチングするプラズマをエッチングガスから発生させることであって、堆積ポリマ層は、フォトレジストの下のシリコン層のアンダカットを防ぐ、ことによって、シリコン層は、マスクおよび堆積ポリマ層を通してエッチングされる。シリコン層は、プラズマ処理チャンバから取り出される。
本発明の別の一顕現では、開口を伴うマスクの下のシリコン層内に構造をエッチングするための装置が提供される。プラズマ処理チャンバが提供される。該プラズマ処理チャンバは、プラズマ処理チャンバの外周部を形成するチャンバ壁と、プラズマ処理チャンバの外周部内において基板を支えるための基板サポートと、プラズマ処理チャンバの外周部内における圧力を調整するための圧力調整器と、プラズマ処理チャンバの外周部に電力を提供するための上側電極と、電力を提供するための下側電極と、上側電極に電気的に接続された第1のRF電力源と、下側電極に電気的に接続された第2のRF電力源と、プラズマ処理チャンバの外周部内にガスを提供するためのガス入口と、プラズマ処理チャンバの外周部からガスを排出させるためのガス出口とを含む。ガス入口に、ガス源が流体接続されており、該ガス源は、水素フリーC48堆積ガス源と、開口ガス源と、エッチングガス源とを含む。ガス源、第1のRF電力源、および第2のRF電力源に、コントローラが制御式に接続されており、該コントローラは、少なくとも1つのプロセッサと、コンピュータ可読媒体とを含む。コンピュータ可読媒体は、マスクの上にポリマ層を堆積させるためのコンピュータ可読コードであって、C48を含む水素フリー堆積ガスを水素フリーC48堆積ガス源からプラズマ処理チャンバに流し込むためのコンピュータ可読コードと、堆積ガスからプラズマを発生させるためのコンピュータ可読コードと、少なくとも20秒間にわたってプラズマからポリマを堆積させるためのコンピュータ可読コードと、少なくとも20秒間の後にポリマの堆積を停止させるためのコンピュータ可読コードとを含むコンピュータ可読コードと、堆積ポリマ層を開口するためのコンピュータ可読コードであって、開口ガスを開口ガス源からプラズマ処理チャンバに流し込むためのコンピュータ可読コードと、複数のマスク開口の底面に堆積されたポリマを複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを開口ガスから発生させるためのコンピュータ可読コードと、複数のマスク構造の少なくとも一部が開口されたときに開口を停止させるためのコンピュータ可読コードとを含むコンピュータ可読コードと、マスクおよび堆積ポリマ層を通してシリコン層をエッチングするためのコンピュータ可読コードとを含む。
本発明のこれらの特徴およびその他の特徴は、本発明の詳細な説明において、添付の図面との関連のもとでさらに詳しく後述される。
本発明は、限定目的ではなく例示目的で添付の図面に示されている。図中、類似の参照符号は、類似の要素を示すものとする。
先行技術にしたがって形成される構造の概略断面図である。 先行技術にしたがって形成される構造の概略断面図である。 本発明の一実施形態において使用されえるプロセスのハイレベルフローチャートである。 本発明を実施するにあたって使用されえるプラズマ処理チャンバの概略図である。 本発明の実施形態において使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 本発明の実施形態において使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 水素フリー堆積についての、より詳細なフローチャートである。 堆積層を開口することについての、より詳細なフローチャートである。 シリコン層をエッチングすることについての、より詳細なフローチャートである。
本発明は、添付の図面に示されている幾つかの好ましい実施形態を参照にして詳細に説明される。以下の説明では、本発明の完全な理解を可能にするために、多くの詳細が特定されている。しかしながら、当業者に明らかなように、本発明は、これらの一部または全部の詳細を特定しなくても実施されえる。また、本発明を不必要に不明瞭にするのを避けるために、周知のプロセス工程および/または構造の詳細な説明は省かれている。
理解を促進するため、図2は、本発明の一実施形態において使用されえるプロセスのハイレベルフローチャートである。エッチングされるシリコン層の上に、マスクが形成される(工程204)。シリコン層は、ポリシリコン、シリコンウエハなどの結晶シリコン、または非晶質シリコンであってよい。シリコン層は、総じて純粋なシリコンであってよく、ドーパントを含みえる。シリコン層は、その上面に自然に形成されえる薄いシリコン酸化物層を有してよいが、層自体は、シリコン酸化物でもシリコン窒化物でもない。水素フリー堆積ガスを使用して、マスクの上にポリマが堆積される(工程208)。このような水素フリー堆積ガスでは、水素フリー堆積ガスを構成しているどの分子も、一切水素を有していない。堆積層は、開口される(工程212)。シリコン層は、エッチングされる(工程216)。
実施例
本発明の一実装形態の一実施例において、図3は、本発明の一実装形態において使用されえる処理ツールを図示している。図3は、プラズマ処理ツール301を含むプラズマ処理システム300の概略図である。プラズマ処理ツール301は、誘導結合プラズマエッチングツールであり、プラズマ処理チャンバ304を中に有するプラズマリアクタ302を含む。トランス結合電力(TCP)コントローラ350およびバイアス電力コントローラ355は、それぞれ、TCP電力供給351およびバイアス電力供給356を制御し、プラズマチャンバ304内に形成されるプラズマ324に影響を及ぼす。
TCP電力コントローラ350は、13.56MHzの高周波信号を供給するように構成されたTCP電力供給351に対して設定点を設定する。高周波信号は、TCP整合回路網352による調整を経て、プラズマチャンバ304の近くに位置するTCPコイル353に供給される。TCPコイル353からプラズマチャンバ304へのエネルギの引き渡しを可能にしつつTCPコイル353をプラズマチャンバ304から隔てるために、RF透明窓354が提供される。
バイアス電力コントローラ355は、RF信号を供給するように構成されたバイアス電極供給356に対して設定点を設定する。RF信号は、バイアス整合回路網357による調整を経て、プラズマチャンバ304内に位置するチャック電極308に供給され、処理されている半導体ウエハワークピースなどの基板306を受け取るように適応された電極308の上方に、直流(DC)バイアスを形成する。
ガス供給メカニズム、即ちガス源310は、プロセスに必要とされる適切なケミストリをプラズマチャンバ304の内部に供給するためにガスマニホールド317を通じて取り付けられた1つまたは2つ以上のガス源を含む。ガス排出メカニズム318は、圧力制御弁319および排出ポンプ320を含み、プラズマチャンバ304内から粒子を除去するとともにプラズマチャンバ304内を特定の圧力に維持する。
温度コントローラ380は、冷却電力供給384を制御することによって、チャック電極308内に設けられた冷却再循環システムの温度を制御する。プラズマ処理システムは、また、電子制御回路370も含む。プラズマ処理システムは、また、終点検出器も有していてよい。
図4Aおよび図4Bは、本発明の実施形態において使用される制御回路370用のコントローラを実装するのに適したコンピュータシステム400を図示している。図4Aは、コンピュータシステムとして可能な1つの物理的形態を示している。もちろん、コンピュータシステムは、集積回路、プリント回路基板、および小型携帯端末から巨大スーパーコンピュータに到る多くの物理的形態をとりえる。コンピュータシステム400は、モニタ402、ディスプレイ404、筐体406、ディスクドライブ408、キーボード410、およびマウス412を含む。ディスク414は、コンピュータシステム400との間でデータをやりとりするために使用されるコンピュータ可読媒体である。
図4Bは、コンピュータシステム400のブロック図の一例である。システムバス420には、種々様々なサブシステムが取り付けられる。(1つまたは2つ以上の)プロセッサ422(中央演算処理装置、即ちCPUとも称される)は、メモリ424を含むストレージデバイスに接続される。メモリ424は、ランダムアクセスメモリ(RAM)および読み出し専用メモリ(ROM)を含む。当該分野において周知のように、ROMは、CPUに対してデータおよび命令を単方向的に伝送する働きをし、RAMは、通常、データおよび命令を双方向的に伝送するために使用される。これらのメモリは、いずれのタイプも、後述される任意の適切なコンピュータ可読媒体を含みえる。CPU422には、固定ディスク426も双方向的に接続され、これは、追加のデータストレージ容量を提供し、やはり、後述される任意のコンピュータ可読媒体を含みえる。固定ディスク426は、プログラムやデータなどを格納するために使用されてよく、通常は、一次ストレージより低速な二次ストレージ媒体(ハードディスクなど)である。なお、固定ディスク426内に保持される情報は、もし適切であれば、メモリ424内の仮想メモリとして標準的な形で組み入れられてよいことがわかる。取り外し可能ディスク414は、後述される任意のコンピュータ可読媒体の形態をとりえる。
CPU422は、ディスプレイ404、キーボード410、マウス412、およびスピーカ430などの様々な入出力デバイスにも接続される。総じて、入出力デバイスは、ビデオディスプレイ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンサ式ディスプレイ、トランスデューサカード読み取り装置、磁気テープもしくは紙テープ読み取り装置、タブレット、スタイラス、音声もしくは手書き文字認識装置、バイオメトリック読み取り装置、またはその他のコンピュータのうちの任意であってよい。CPU422は、ネットワークインターフェース440を使用して、別のコンピュータまたは通信ネットワークに随意に接続されてよい。このようなネットワークインターフェースがあれば、CPUは、上述された方法の工程を実施する過程において、ネットワークから情報を受信可能である、またはネットワークに情報を出力可能であると考えられる。さらに、本発明の方法の実施形態は、CPU422上のみで実行されるか、または処理の一部を共有するリモートCPUと連携してインターネットなどのネットワークを通じて実行されるかしてよい。
また、本発明の実施形態は、さらに、様々なコンピュータ実行動作を実施するためのコンピュータコードを記録されたコンピュータ可読媒体を伴うコンピュータストレージ製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計および構成されたものか、またはコンピュータソフトウェア分野の当業者にとって周知で尚且つ利用可能なものであってよい。コンピュータ可読媒体の例は、ハードディスク、フロッピィディスク、および磁気テープなどの磁気媒体、CD−ROMおよびホログラフィックデバイスなどの光媒体、フロプティカルディスクなどの光磁気媒体、ならびに特定用途向け集積回路(ASIC)、プログラム可能論理デバイス(PLD)、ROMデバイス、およびRAMデバイスなどプログラムコードの格納および実行のために特別に構成されたハードウェアデバイスを含むが、これらに限定されない。コンピュータコードの例は、コンパイラによって生成されるなどのマシンコード、およびインタープリタを使用してコンピュータによって実行される高水準コードを含むファイルを含む。コンピュータ可読媒体は、搬送波に組み込まれたコンピュータデータ信号によって伝送され尚且つプロセッサによって実行可能な一連の命令を表すコンピュータコードであってもよい。
シリコン層の上に、マスクが形成される(工程204)。図5Aは、シリコンエッチング層504の概略断面図である。この例では、シリコンエッチング層は、結晶シリコンウエハであり、基板を形成している。この例では、マスク512は、フォトレジストマスクであり、堆積され、次いで、マスク512内に開口522を形成するべくパターン化されている。その他の例では、マスクは、その他の材料であってよく、例えばハードマスクを形成するために使用されるシリコン酸化物などであってよい。ハードマスクを形成するために、フォトレジストマスクが形成されてよい。ウエハは、プラズマ処理システム300内に置かれる。
マスクの上に、水素フリー堆積層が形成される(工程208)。図5Bは、マスク512の上に堆積層516が形成された後の図である。図6は、水素フリー堆積層の形成についての、より詳細なフローチャートである。C48を含む水素フリー堆積ガスが、ガス源316からプラズマ処理ツール301に流し込まれる(工程604)。一レシピ例では、堆積ガスは、純粋なC48からなる。この例では、堆積ガスは、100sccmのC48である。堆積ガスは、堆積プラズマに変換される(工程608)。この例では、堆積ガスをプラズマに変換するために、13.56MHzで900ワットの電力が上部電極に提供され、400KHzで−65ボルトが底部電極に提供される。堆積は、約30秒間にわたってなされる。次いで、ポリマ層の堆積は、停止される(工程612)。90ミリトールの圧力が維持される。
好ましくは、堆積は、少なくとも20秒間にわたってなされる。より好ましくは、堆積は、少なくとも25秒間にわたってなされる。最も好ましくは、堆積は、少なくとも30秒間にわたってなされる。好ましくは、堆積層は、側壁に少なくとも200nmの厚さで堆積される。より好ましくは、堆積層は、側壁に少なくとも300nmの厚さで堆積される。
堆積ガスは、水素フリーでない場合の堆積と比べて特性を改善された堆積層を提供するために、水素フリー堆積である。この例では、堆積ガスは、結果得られる堆積層の特性が改善されるゆえに、純粋なC48である。
堆積層は、開口される(工程212)。図5Cは、堆積層が開口された後の図である。この例では、開口プロセスは、水平面上にある部分の堆積層を除去し、堆積層によって形成された側壁520のみが残される。図7は、堆積層を開口することについての、より詳細なフローチャートである。ガス源316からプラズマ処理ツール301に、開口ガスが流し込まれる(工程704)。この例では、開口ガスは、30sccmのSF6である。開口ガスは、開口プラズマに変換される(工程708)。この例では、開口ガスをプラズマに変換するために、13.56MHzで600ワットの電力が上部電極に提供され、400KHzで−150ボルトが底部電極に提供される。開口は、約15秒間にわたってなされる。開口プロセスは、次いで、停止される(工程712)。圧力は、30ミリトールに設定される。
その他の開口ガスは、CF4とAr、またはO2とAr、またはSF6とArを含んでいてよい。
シリコン層は、エッチングされる(工程216)。図5Dは、シリコンエッチングが実施された後の図である。シリコン層504内に、構造524がエッチングされている。この例では、堆積層は、エッチングによって完全に除去されている。その他の例では、堆積層の一部が残っていてよい。また、この例では、フォトレジストマスク512の一部も残っている。その他の例では、フォトレジストマスクは、エッチングによって完全に除去されていてよい。もし完全に除去されていないならば、堆積層およびマスクは、引き続き除去される。示されるように、この例は、アンダカットを低減するまたはより好ましくは解消することが予期せずして判明している。
図8は、エッチングプロセスの一例についての、より詳細なフローチャートである。ガス源316からプラズマ処理ツール301に、エッチングガスが流し込まれる(工程804)。この例では、エッチングガスは、200sccmのCF4である。エッチングガスは、エッチングプラズマに変換される(工程808)。この例では、エッチングガスをプラズマに変換するために、13.56MHzで600ワットの電力が上部電極に提供され、400KHzで−200ボルトが底部電極に提供される。エッチングは、約20秒間にわたってなされる。エッチングプロセスは、次いで、停止される(工程812)。
その他の例では、短期間のエッチング工程と堆積工程との組み合わせが使用されてよい。このような短期間の堆積工程は、堆積をなされるのが10秒未満である。複数のエッチングプロセスおよび堆積プロセスは、特に堆積が10秒を超えてなされる場合に、鉛直ではなく階段状のプロファイルを形成すると考えられる。
エッチングガスケミストリは、一部の例では開口ガスケミストリと同じであってよいが、パラメータの持つ1つまたは2つ以上の相違ゆえに、エッチングガスからのプラズマは、開口ガスからのプラズマとは異なる。エッチングガスケミストリが、シリコンのエッチングに使用される一方で、開口ガスは、ポリマ堆積層の開口に使用されるので、より好ましくは、エッチングガスケミストリは、開口ガスケミストリと異なる。
好ましくは、シリコンの構造は、少なくとも500nmの深さを有する。より好ましくは、シリコンの構造は、少なくとも1000nmの深さを有する。好ましくは、シリコンの構造は、少なくとも5:1の深さ対幅のアスペクト比を有する。より好ましくは、シリコンの構造は、少なくとも10:1のアスペクト比を有する。
堆積時における水素の存在は、望ましくない種類のポリマを堆積させることが判明している。
アンダカットを解消することに加えて、このプロセスは、エッチングプロファイルの制御を向上させるとともに、より迅速な処理を可能にすることが、予期せずして判明している。
本発明は、堆積層を形成すること、堆積層を開口すること、およびシリコンをエッチングすることが、1つのプラズマ処理チャンバ内においてin-situでなされることも可能にする。
本発明は、幾つかの好ましい実施形態の観点から説明されているが、本発明の範囲に含まれるものとして、代替、置き換え、変更、および代わりとなる各種の等価の形態がある。また、本発明の方法および装置を実現する多くの代替方法があることも、留意されるべきである。したがって、以下の特許請求の範囲は、本発明の真の趣旨および範囲に含まれるものとして、このようなあらゆる代替、置き換え、変更、および代わりとなる各種の等価な形態を含むものと解釈されることを意図している。

Claims (19)

  1. シリコン層内に構造を形成するための方法であって、
    複数のマスク開口を伴うマスクを前記シリコン層の上に形成することと、
    前記マスクの上にポリマ層を堆積させることであって、
    48を含む水素フリー堆積ガスを流すことと、
    前記堆積ガスからプラズマを発生させることと、
    少なくとも20秒間にわたって前記プラズマからポリマを堆積させることと、
    前記少なくとも20秒間の後に前記ポリマの堆積を停止させることと、
    を含む、ことと、
    前記堆積ポリマ層を開口することであって、
    開口ガスを流すことと、
    前記複数のマスク開口の底面に堆積されたポリマを前記複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを、前記開口ガスから発生させることと、
    前記複数のマスク構造の少なくとも一部が開口されたときに、前記開口を停止させることと、
    を含む、ことと、
    前記マスクおよび前記堆積ポリマ層を通して前記シリコン層をエッチングすることと、
    を備える方法。
  2. 請求項1に記載の方法であって、
    前記シリコン層をエッチングすることは、
    エッチングガスを流すことと、
    前記シリコン層をエッチングするプラズマを前記エッチングガスから発生させることと、
    を含む、方法。
  3. 請求項2に記載の方法であって、
    前記開口ガスは、前記エッチングガスと異なる、方法。
  4. 請求項1ないし3のいずれかに記載の方法であって、
    前記ポリマを堆積させること、前記堆積ポリマを開口すること、および前記シリコン層をエッチングすることは、1つのプラズマ処理チャンバ内においてin-situでなされる、方法。
  5. 請求項1ないし4のいずれかに記載の方法であって、
    前記マスクは、フォトレジストマスクである、方法。
  6. 請求項1ないし5のいずれかに記載の方法であって、
    前記堆積ガスは、主としてC48からなる、方法。
  7. 請求項1ないし6のいずれかに記載の方法であって、さらに、
    前記マスクおよび前記堆積ポリマ層を除去することを備える方法。
  8. 請求項7に記載の方法であって、
    前記堆積ポリマ層は、前記複数のマスク開口の側面において少なくとも200nmの厚さである、方法。
  9. 請求項8に記載の方法であって、
    前記複数のマスク開口の側面に堆積された前記少なくとも200nmの厚さのポリマは、アンダカットを解消する、方法。
  10. 請求項1に記載の方法であって、
    前記ポリマを堆積させること、前記堆積ポリマを開口すること、および前記シリコン層をエッチングすることは、1つのプラズマ処理チャンバ内においてin-situでなされる、方法。
  11. 請求項1に記載の方法であって、
    前記マスクは、フォトレジストマスクである、方法。
  12. 請求項1に記載の方法であって、
    前記堆積ガスは、主としてC48からなる、方法。
  13. 請求項1に記載の方法であって、さらに、
    前記マスクおよび前記堆積ポリマ層を除去することを備える方法。
  14. 請求項1に記載の方法であって、
    前記堆積ポリマ層は、前記複数のマスク開口の側面において少なくとも200nmの厚さである。方法。
  15. 請求項14に記載の方法であって、
    前記複数のマスク開口の側面に堆積された前記少なくとも200nmの厚さのポリマは、アンダカットを解消する、方法。
  16. シリコン層内に構造を形成するための方法であって、
    複数のマスク開口を伴うマスクを前記シリコン層の上に形成することと、
    前記シリコン層をプラズマ処理チャンバ内に置くことと、
    ポリマ層を前記マスクの上に堆積させることであって、
    主としてC48からなる水素フリー堆積ガスを前記プラズマ処理チャンバに流し込むことと、
    前記堆積ガスからプラズマを発生させることと、
    少なくとも200nmの厚さの層を形成するために、少なくとも20秒間にわたって前記プラズマからポリマを堆積させることと、
    前記少なくとも20秒間の後に、前記ポリマの堆積を停止させることと、
    を含む、ことと、
    前記堆積ポリマ層を開口することであって、
    開口ガスを前記プラズマ処理チャンバに流し込むことと、
    前記複数のマスク開口の底面に堆積されたポリマを前記複数のマスク開口の側面に堆積されたポリマについて選択的に除去するプラズマを、前記開口ガスから発生させることと、
    前記複数のマスク構造の少なくとも一部が開口されたときに、前記開口を停止させることと、
    を含む、ことと、
    前記シリコン層を前記マスクおよび前記堆積ポリマ層を通してエッチングすることであって、
    前記開口ガスと異なるエッチングガスを流すことと、
    前記シリコン層をエッチングするプラズマを前記エッチングガスから発生させることであって、前記堆積ポリマ層は、前記フォトレジストの下の前記シリコン層のアンダカットを防ぐ、ことと、
    を含む、ことと、
    前記シリコン層を前記プラズマ処理チャンバから取り出すことと、
    を備える方法。
  17. 請求項16に記載の方法であって、
    前記マスクは、フォトレジストマスクである、方法。
  18. 請求項16ないし17のいずれかに記載の方法であって、さらに、
    前記プラズマ処理チャンバ内において前記フォトレジストマスクおよび前記堆積ポリマ層を除去することを備える方法。
  19. 開口を伴うマスクの下のシリコン層内に構造をエッチングするための装置であって、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバの外周部を形成するチャンバ壁と、
    前記プラズマ処理チャンバの外周部内において基板を支えるための基板サポートと、
    前記プラズマ処理チャンバの外周部内における圧力を調整するための圧力調整器と、
    前記プラズマ処理チャンバの外周部に電力を提供するための上側電極と、
    下側電極と、
    前記上側電極に電気的に接続された第1のRF電力源と、
    前記下側電極に電気的に接続された第2のRF電力源と、
    前記プラズマ処理チャンバの外周部内にガスを提供するためのガス入口と、
    前記プラズマ処理チャンバの外周部からガスを排出させるためのガス出口と、を含む、プラズマ処理チャンバと、
    前記ガス入口に流体接続されたガス源であって、
    水素フリーC48堆積ガス源と、
    開口ガス源と、
    エッチングガス源と、を含む、ガス源と、
    前記ガス源、前記第1のRF電力源、および前記第2のRF電力源に制御式に接続されたコントローラであって、
    少なくとも1つのプロセッサと、
    コンピュータ可読媒体と、を含むコントローラと、を備え、
    前記コンピュータ可読媒体は、
    前記マスクの上にポリマ層を堆積させるためのコンピュータ可読コードと、
    前記堆積ポリマ層を開口するためのコンピュータ可読コードと、
    前記マスクおよび前記堆積ポリマ層を通して前記シリコン層をエッチングするためのコンピュータ可読コードと、を含み、
    前記マスクの上に前記ポリマ層を堆積させるための前記コンピュータ可読コードは、
    48を含む水素フリー堆積ガスを、前記水素フリーC48堆積ガス源から、前記プラズマ処理チャンバに流し込むためのコンピュータ可読コードと、
    前記堆積ガスからプラズマを発生させるためのコンピュータ可読コードと、
    少なくとも20秒間にわたって前記プラズマからポリマを堆積させるためのコンピュータ可読コードと、
    前記少なくとも20秒間の後に、前記ポリマの堆積を停止させるためのコンピュータ可読コードと、を含み、
    前記堆積ポリマ層を開口するための前記コンピュータ可読コードは、
    開口ガスを、前記開口ガス源から、前記プラズマ処理チャンバに流し込むためのコンピュータ可読コードと、
    前記複数のマスク開口の底面に堆積されたポリマを、前記複数のマスク開口の側面に堆積されたポリマについて、選択的に除去するプラズマを、前記開口ガスから発生させるためのコンピュータ可読コードと、
    前記複数のマスク構造の少なくとも一部が開口されたときに、前記開口を停止させるためのコンピュータ可読コードと、を含む、コンピュータ可読媒体と、を含む、装置。
JP2010513313A 2007-06-18 2008-06-02 ディープシリコンエッチングにおけるマスクアンダカットの最小化 Expired - Fee Related JP5437237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/820,334 US8262920B2 (en) 2007-06-18 2007-06-18 Minimization of mask undercut on deep silicon etch
US11/820,334 2007-06-18
PCT/US2008/065578 WO2008157018A1 (en) 2007-06-18 2008-06-02 Minimization of mask undercut on deep silicon etch

Publications (3)

Publication Number Publication Date
JP2010530643A true JP2010530643A (ja) 2010-09-09
JP2010530643A5 JP2010530643A5 (ja) 2011-07-21
JP5437237B2 JP5437237B2 (ja) 2014-03-12

Family

ID=40131340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513313A Expired - Fee Related JP5437237B2 (ja) 2007-06-18 2008-06-02 ディープシリコンエッチングにおけるマスクアンダカットの最小化

Country Status (6)

Country Link
US (2) US8262920B2 (ja)
JP (1) JP5437237B2 (ja)
KR (1) KR101476477B1 (ja)
CN (1) CN101715604B (ja)
TW (1) TWI446437B (ja)
WO (1) WO2008157018A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225948A (ja) * 2009-03-25 2010-10-07 Sumitomo Precision Prod Co Ltd エッチング方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
FR2934709B1 (fr) * 2008-08-01 2010-09-10 Commissariat Energie Atomique Structure d'echange thermique et dispositif de refroidissement comportant une telle structure.
US8158522B2 (en) * 2009-09-25 2012-04-17 Applied Materials, Inc. Method of forming a deep trench in a substrate
KR101908113B1 (ko) * 2009-11-16 2018-10-15 삼성전자 주식회사 전기활성 폴리머 엑츄에이터 및 그 제조방법
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9059101B2 (en) * 2011-07-07 2015-06-16 Lam Research Corporation Radiofrequency adjustment for instability management in semiconductor processing
CN102956543B (zh) * 2011-08-25 2015-06-03 上海华虹宏力半导体制造有限公司 一种硅通孔的制作方法
US8597982B2 (en) * 2011-10-31 2013-12-03 Nordson Corporation Methods of fabricating electronics assemblies
KR102223145B1 (ko) 2014-07-04 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
US10049892B2 (en) * 2015-05-07 2018-08-14 Tokyo Electron Limited Method for processing photoresist materials and structures
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
KR102072269B1 (ko) 2016-02-22 2020-01-31 도쿄엘렉트론가부시키가이샤 패터닝된 층의 주기적 에칭을 위한 방법
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10002773B2 (en) * 2016-10-11 2018-06-19 Lam Research Corporation Method for selectively etching silicon oxide with respect to an organic mask
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN114127890B (zh) 2019-05-01 2025-10-14 朗姆研究公司 调整的原子层沉积
CN114245832B (zh) 2019-06-07 2025-10-28 朗姆研究公司 原子层沉积期间的膜特性的原位控制
US11177137B2 (en) * 2020-01-17 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer etching process and methods thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213821A (ja) * 1990-11-30 1992-08-04 Matsushita Electric Ind Co Ltd 膜堆積方法及び微細加工方法
JP2002110654A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム リサーチ コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2007503720A (ja) * 2003-08-26 2007-02-22 ラム リサーチ コーポレーション フィーチャ微小寸法の低減

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US5273609A (en) 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
US5895740A (en) 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US5866483A (en) * 1997-04-04 1999-02-02 Applied Materials, Inc. Method for anisotropically etching tungsten using SF6, CHF3, and N2
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JP2001015426A (ja) 1999-04-30 2001-01-19 Fuji Photo Film Co Ltd 微細パターン形成方法
US6391790B1 (en) * 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US20040077160A1 (en) * 2002-10-22 2004-04-22 Koninklijke Philips Electronics N.V. Method to control dimensions of features on a substrate with an organic anti-reflective coating
US6706586B1 (en) * 2002-10-23 2004-03-16 International Business Machines Corporation Method of trench sidewall enhancement
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US7381650B2 (en) * 2003-04-07 2008-06-03 Unaxis Usa Inc. Method and apparatus for process control in time division multiplexed (TDM) etch processes
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US20050211668A1 (en) * 2004-03-26 2005-09-29 Lam Research Corporation Methods of processing a substrate with minimal scalloping
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7427565B2 (en) * 2005-06-30 2008-09-23 Intel Corporation Multi-step etch for metal bump formation
KR101167195B1 (ko) 2005-11-01 2012-07-31 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213821A (ja) * 1990-11-30 1992-08-04 Matsushita Electric Ind Co Ltd 膜堆積方法及び微細加工方法
JP2002110654A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム リサーチ コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2007503720A (ja) * 2003-08-26 2007-02-22 ラム リサーチ コーポレーション フィーチャ微小寸法の低減
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225948A (ja) * 2009-03-25 2010-10-07 Sumitomo Precision Prod Co Ltd エッチング方法

Also Published As

Publication number Publication date
KR20100035159A (ko) 2010-04-02
US20080308526A1 (en) 2008-12-18
TW200908141A (en) 2009-02-16
US20120298301A1 (en) 2012-11-29
KR101476477B1 (ko) 2014-12-24
WO2008157018A1 (en) 2008-12-24
CN101715604B (zh) 2012-02-01
US8262920B2 (en) 2012-09-11
TWI446437B (zh) 2014-07-21
JP5437237B2 (ja) 2014-03-12
CN101715604A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5437237B2 (ja) ディープシリコンエッチングにおけるマスクアンダカットの最小化
KR101392121B1 (ko) 잔유물 없는 하드마스크 트림
JP5632280B2 (ja) 異なるアスペクト比の構成を誘電層内にエッチングするための方法、及びその方法によって作成される半導体デバイス、並びにそのための装置
KR101534883B1 (ko) 마스크 트리밍
KR101433987B1 (ko) 에칭 동안 라인 말단 단축의 감소 방법
TWI545648B (zh) 擬硬遮罩用之擺動控制
US8298958B2 (en) Organic line width roughness with H2 plasma treatment
US8986492B2 (en) Spacer formation for array double patterning
JP2013016844A (ja) 均一性を制御したエッチング
JP2008507137A (ja) 低誘電体のエッチング

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees