JP2010523066A - スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 - Google Patents
スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 Download PDFInfo
- Publication number
- JP2010523066A JP2010523066A JP2010501283A JP2010501283A JP2010523066A JP 2010523066 A JP2010523066 A JP 2010523066A JP 2010501283 A JP2010501283 A JP 2010501283A JP 2010501283 A JP2010501283 A JP 2010501283A JP 2010523066 A JP2010523066 A JP 2010523066A
- Authority
- JP
- Japan
- Prior art keywords
- mtj
- plane
- programmable
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hall/Mr Elements (AREA)
- Logic Circuits (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
入力プレーンの列および行へMTJの第1のグループを配列することと、出力プレーンの少なくとも一つの列へMTJの第2のグループを配列すること、ここで、各々の行の出力が少なくとも一つの列でMTJデバイスに結合され、と、各々のMTJデバイスの相対的な抵抗に基づいた論理関数を決定することとを具備するアレイの中に論理を実装する方法を含むことができる。
Claims (20)
- アレイの中で配列される多数のスピン・トランスファ・トルク磁気トンネル接合(MTJ)デバイスと、
各々のMTJデバイスの自由層の極性を変化させるために、対応するMTJデバイスに結合される多数のプログラマブル・ソースと、を具備し、
前記MTJデバイスの第1のグループは、入力プレーンに配列され、
前記MTJデバイスの第2のグループは、出力プレーンに配列され、
前記入力プレーンおよび前記出力プレーンは、各々のMTJデバイスの自由層の相対的な極性に基づいた論理関数を形成するために組み合わせられるプログラマブル・論理アレイ。 - 各々のMTJデバイスは、低抵抗状態又は高抵抗状態に電気的にプログラムされることができる磁気トンネル接合(MTJ)記憶素子を含む請求項1記載のプログラマブル・論理アレイ。
- 前記アレイの中の各々の行が、前記多数のMTJデバイスのうちの一つを介して入力列に結合される請求項2記載のプログラマブル・論理アレイ。
- 第1の入力列は、第1の行を第1の列に結合する第1のMTJを低抵抗状態に設定することによって、第1の行において選択される請求項3記載のプログラマブル・論理アレイ。
- 第2の入力列は、第1の行を第2の列に結合する第2のMTJを高抵抗状態に設定することによって、第1の行において選択されない請求項4記載のプログラマブル・論理アレイ。
- 多数のプログラマブル・ソースからの第1のプログラマブル・ソースが、前記第1のMTJに結合されたとつないだ列に結合され、前記多数のプログラマブル・ソースからの第2のプログラマブル・ソースが、前記第1のMTJに結合された行に結合される請求項4記載のプログラマブル・論理アレイ。
- 前記第1のプログラマブル・ソースおよび第2のプログラマブル・ソースは、書き込み動作の間に、前記第1のMTJに対してプログラミング電流を供給するように構成される請求項6記載のプログラマブル・論理アレイ。
- 前記第2のプログラマブル・ソースは、読み出し動作の間に、電圧シンクを供給するように構成される請求項7記載のプログラマブル・論理アレイ。
- 前記入力プレーンがNORプレーンであり、出力プレーンがNORプレーンである請求項1記載のプログラマブル・論理アレイ。
- 前記入力プレーンがANDプレーンであり、出力プレーンがORプレーンである請求項1記載のプログラマブル・論理アレイ。
- 前記入力プレーンおよび前記出力プレーンの間に結合されるMUXドライバを更に具備し、
前記MUXドライバは前記入力プレーンの第1の行から前記出力プレーンのMTJに読み出し信号を供給するように構成される請求項1記載のプログラマブル・論理アレイ。 - 前記MUXドライバは、前記第1の行の電圧レベルを検出する、および前記第1の行の電圧レベルと閾値電圧との比較に基づいてバイナリ出力電圧を生成するように構成されるセンスアンプを具備する請求項11記載のプログラマブル・論理アレイ。
- 前記MUXドライバは、前記出力プレーンに関連した多数のプログラマブル・ソースのうちの一つに、前記出力プレーンの中の前記MTJを結合するように構成される書き込み部を具備する請求項11記載のプログラマブル・論理アレイ。
- 多数のプログラマブル・ソースの一つが、前記出力プレーンの中のMTJに結合された列に結合される請求項13記載のプログラマブル・論理アレイ。
- 前記出力プレーンに結合され、前記出力プレーンの列の電圧レベルを検出する、および前記出力プレーンの列の電圧レベルと閾値電圧との比較に基づいてバイナリ出力電圧を生成するように構成される出力センスアンプを更に具備する請求項1記載のプログラマブル・論理アレイ。
- 多数のスピン・トランスファ・トルク磁気トンネル接合(MTJ)デバイスのそれぞれを高抵抗状態又は低抵抗状態のどちらか一方にプログラムすること、ここで、各々のMTJデバイスは選択されたMTJデバイスの自由層側に結合された第1のプログラマブル・ソース及び前記選択されたMTJデバイスの固定層側に結合されたプログラマブル・ソースによりプログラムされる、と、
入力プレーンの列および行の中へ前記MTJの第1のグループを配列することと、
出力プレーンの中の少なくとも一つの列へ前記MTJデバイスの第2のグループを配列すること、ここで、各々の行の出力が少なくとも一つの列でMTJデバイスに結合され、と、
各々のMTJデバイスの相対的な抵抗に基づいて論理関数を決定することとを
具備する論理アレイを実装する方法。 - 各々が前記入力プレーンの中の対応する入力列中の少なくとも一つのMTJデバイスに結合される多数の入力を結合することと、
異なる入力列からの多数のMTJデバイスを入力プレーンの中の第1の行へ結合することと、ここで、前記プログラマブル・ソースからの第1のプログラマブル・ソースが行に結合され、と、
多数の入力を動作可能にすることおよび第1のプログラマブル・ソースを低電圧状態に設定することにより第1の行の電圧を生成することと、
前記第1の行の電圧と閾値電圧との比較に基づいてバイナリ出力電圧を生成することと、を更に具備する請求項16記載の方法。 - 前記入力プレーンの行の出力電圧を前記出力プレーンの第1列の対応するMTJデバイスに結合することと、
第1の出力列の電圧を生成するために出力プレーンの第1列に結合されたプログラマブル・ソースを低電圧状態に設定することと、
前記出力プレーンの第1の列の電圧と閾値電圧との比較に基づいて前記出力プレーンのためのバイナリ出力電圧を生成することと、を
更に具備する請求項16記載の方法。 - 前記出力プレーン又は前記入力プレーンのうちの一つの前記多数のスピン・トランスファ・トルク磁気トンネル接合(MTJ)デバイスのそれぞれを再プログラムすることによって、前記出力プレーン又は前記入力プレーンの少なくとも一つにより実現した論理関数を再構成することを具備する請求項16の方法。
- 前記論理関数を再構成することは、前記出力プレーン又は前記入力プレーンのうちの一つの前記多数のスピン・トランスファ・トルク磁気トンネル接合(MTJ)デバイスのそれぞれの前記抵抗状態を変化させることを具備する請求項19記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90876707P | 2007-03-29 | 2007-03-29 | |
US60/908,767 | 2007-03-29 | ||
US12/055,794 | 2008-03-26 | ||
US12/055,794 US7728622B2 (en) | 2007-03-29 | 2008-03-26 | Software programmable logic using spin transfer torque magnetoresistive random access memory |
PCT/US2008/058927 WO2008121973A1 (en) | 2007-03-29 | 2008-03-31 | Software programmable logic using spin transfer torque magnetoresistive devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154730A Division JP5579794B2 (ja) | 2007-03-29 | 2012-07-10 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010523066A true JP2010523066A (ja) | 2010-07-08 |
JP5155386B2 JP5155386B2 (ja) | 2013-03-06 |
Family
ID=39793193
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501283A Expired - Fee Related JP5155386B2 (ja) | 2007-03-29 | 2008-03-31 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
JP2012154730A Expired - Fee Related JP5579794B2 (ja) | 2007-03-29 | 2012-07-10 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
JP2014141725A Pending JP2015019374A (ja) | 2007-03-29 | 2014-07-09 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
JP2014141726A Expired - Fee Related JP5893685B2 (ja) | 2007-03-29 | 2014-07-09 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154730A Expired - Fee Related JP5579794B2 (ja) | 2007-03-29 | 2012-07-10 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
JP2014141725A Pending JP2015019374A (ja) | 2007-03-29 | 2014-07-09 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
JP2014141726A Expired - Fee Related JP5893685B2 (ja) | 2007-03-29 | 2014-07-09 | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 |
Country Status (11)
Country | Link |
---|---|
US (3) | US7728622B2 (ja) |
EP (2) | EP2145389B1 (ja) |
JP (4) | JP5155386B2 (ja) |
KR (1) | KR101054634B1 (ja) |
CN (2) | CN101663816B (ja) |
BR (1) | BRPI0809447A2 (ja) |
CA (1) | CA2680132C (ja) |
ES (2) | ES2391428T3 (ja) |
MX (1) | MX2009010402A (ja) |
RU (1) | RU2420865C1 (ja) |
WO (1) | WO2008121973A1 (ja) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973349B2 (en) | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
US7728622B2 (en) * | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
US7855911B2 (en) | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
WO2010024126A1 (ja) * | 2008-08-25 | 2010-03-04 | 日本電気株式会社 | 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法 |
US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
US7894248B2 (en) | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8089132B2 (en) * | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
US8039913B2 (en) | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
US8203869B2 (en) * | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
US8242802B2 (en) * | 2009-04-14 | 2012-08-14 | Via Technologies, Inc. | Location-based bus termination for multi-core processors |
US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US8432727B2 (en) * | 2010-04-29 | 2013-04-30 | Qualcomm Incorporated | Invalid write prevention for STT-MRAM array |
US8625337B2 (en) * | 2010-05-06 | 2014-01-07 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
US8476925B2 (en) | 2010-08-01 | 2013-07-02 | Jian-Gang (Jimmy) Zhu | Magnetic switching cells and methods of making and operating same |
US8400066B1 (en) | 2010-08-01 | 2013-03-19 | Lawrence T. Pileggi | Magnetic logic circuits and systems incorporating same |
US8374020B2 (en) | 2010-10-29 | 2013-02-12 | Honeywell International Inc. | Reduced switching-energy magnetic elements |
US8427199B2 (en) | 2010-10-29 | 2013-04-23 | Honeywell International Inc. | Magnetic logic gate |
US8358149B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
US8358154B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
US8207757B1 (en) * | 2011-02-07 | 2012-06-26 | GlobalFoundries, Inc. | Nonvolatile CMOS-compatible logic circuits and related operating methods |
US8570797B2 (en) | 2011-02-25 | 2013-10-29 | Qualcomm Incorporated | Magnetic random access memory (MRAM) read with reduced disturb failure |
US8405421B2 (en) | 2011-06-03 | 2013-03-26 | Alexander Mikhailovich Shukh | Nonvolatile full adder circuit |
US8681535B2 (en) | 2011-06-03 | 2014-03-25 | Alexander Mikhailovich Shukh | Nonvolatile latch circuit |
US8427197B2 (en) | 2011-06-15 | 2013-04-23 | Honeywell International Inc. | Configurable reference circuit for logic gates |
US9189201B2 (en) | 2011-09-20 | 2015-11-17 | Qualcomm Incorporated | Entropy source with magneto-resistive element for random number generator |
US9183911B2 (en) * | 2011-11-17 | 2015-11-10 | Everspin Technologies, Inc. | Hybrid read scheme for spin torque MRAM |
KR20130093394A (ko) | 2012-02-14 | 2013-08-22 | 삼성전자주식회사 | 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 |
US9270278B2 (en) | 2012-03-30 | 2016-02-23 | Intel Corporation | Spin transfer torque based memory elements for programmable device arrays |
US8773896B2 (en) | 2012-05-18 | 2014-07-08 | Alexander Mikhailovich Shukh | Nonvolatile latch circuit |
RU2515461C2 (ru) * | 2012-07-31 | 2014-05-10 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | ИНТЕГРИРОВАННАЯ В СБИС ТЕХНОЛОГИИ КМОП/КНИ С n+ - И p+ - ПОЛИКРЕМНИЕВЫМИ ЗАТВОРАМИ МАТРИЦА ПАМЯТИ MRAM С МАГНИТОРЕЗИСТИВНЫМИ УСТРОЙСТВАМИ С ПЕРЕДАЧЕЙ СПИНОВОГО ВРАЩЕНИЯ |
KR101906966B1 (ko) * | 2012-11-05 | 2018-12-07 | 삼성전자주식회사 | 논리 장치 및 이의 동작 방법 |
KR20140072276A (ko) | 2012-11-29 | 2014-06-13 | 삼성전자주식회사 | 불휘발성 메모리 및 불휘발성 메모리의 동작 방법 |
TWI493548B (zh) | 2013-01-31 | 2015-07-21 | Ind Tech Res Inst | 可組態邏輯區塊及其操作方法 |
US9298946B2 (en) * | 2013-09-09 | 2016-03-29 | Qualcomm Incorporated | Physically unclonable function based on breakdown voltage of metal-insulator-metal device |
US8891326B1 (en) * | 2013-09-11 | 2014-11-18 | Avalanche Technology, Inc. | Method of sensing data in magnetic random access memory with overlap of high and low resistance distributions |
US10157065B2 (en) * | 2013-09-27 | 2018-12-18 | Data I/O Corporation | Device programming system with whole chip read and method of operation thereof |
US9559698B2 (en) * | 2013-09-30 | 2017-01-31 | Intel Corporation | Spintronic logic element |
WO2016036355A1 (en) * | 2014-09-03 | 2016-03-10 | Intel Corporation | Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein |
US9300295B1 (en) * | 2014-10-30 | 2016-03-29 | Qualcomm Incorporated | Elimination of undesirable current paths in GSHE-MTJ based circuits |
CN104795089B (zh) * | 2015-04-21 | 2017-05-10 | 福州大学 | 低功耗两级放大器stt‑ram读取电路的控制方法 |
US9813049B2 (en) | 2015-08-12 | 2017-11-07 | Qualcomm Incorporated | Comparator including a magnetic tunnel junction (MTJ) device and a transistor |
US9773539B2 (en) | 2015-09-10 | 2017-09-26 | Toshiba Memory Corporation | Logical operation circuit and memory device |
CN106059567A (zh) * | 2016-05-27 | 2016-10-26 | 中电海康集团有限公司 | 一种基于stt‑mram的现场可编程门阵列 |
KR102582672B1 (ko) | 2016-11-01 | 2023-09-25 | 삼성전자주식회사 | 자기 터널 접합 소자를 포함하는 논리 회로 |
KR102245385B1 (ko) * | 2017-03-28 | 2021-04-27 | 에스케이하이닉스 주식회사 | 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법 |
US10608642B2 (en) * | 2018-02-01 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells |
TWI661676B (zh) * | 2018-08-01 | 2019-06-01 | 新唐科技股份有限公司 | 可程式陣列邏輯 |
KR102125166B1 (ko) * | 2019-01-17 | 2020-07-07 | 한양대학교 산학협력단 | 자기터널접합구조체 기반 논리 게이트 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08256051A (ja) * | 1994-12-29 | 1996-10-01 | Sgs Thomson Microelectron Ltd | Nor−norプログラマブル論理アレイ回路駆動方法、nor−norプログラマブル論理アレイ回路及びnor−norプログラマブル論理アレイ回路を使用する回路 |
JPH1013214A (ja) * | 1996-06-24 | 1998-01-16 | Rohm Co Ltd | 機能複製装置および機能複製方法 |
JP2004088597A (ja) * | 2002-08-28 | 2004-03-18 | Internatl Business Mach Corp <Ibm> | フィールドプログラマブルゲートアレイ |
JP2004110992A (ja) * | 2002-09-20 | 2004-04-08 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP2004206835A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2005115605A (ja) * | 2003-10-07 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 集積回路 |
WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127432A (ja) * | 1982-01-25 | 1983-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 論理アレイ装置 |
JPS6046125A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | 書換え可能なプログラムロジツクアレイ |
JPS6413214A (en) | 1987-07-07 | 1989-01-18 | Fuji Electrochemical Co Ltd | Magnetic head |
US5559966A (en) * | 1992-11-06 | 1996-09-24 | Intel Corporation | Method and apparatus for interfacing a bus that operates at a plurality of operating potentials |
CN1187073A (zh) * | 1996-12-30 | 1998-07-08 | Lg半导体株式会社 | 低功耗输入缓冲器 |
US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
JP3877700B2 (ja) | 2002-04-23 | 2007-02-07 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP2004179219A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 磁気デバイスおよびこれを用いた磁気メモリ |
KR100479810B1 (ko) * | 2002-12-30 | 2005-03-31 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
JP4397184B2 (ja) * | 2003-07-14 | 2010-01-13 | 株式会社ルネサステクノロジ | 演算回路装置および磁性体記憶装置 |
JP4356542B2 (ja) * | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
US7020004B1 (en) * | 2003-08-29 | 2006-03-28 | Micron Technology, Inc. | Double density MRAM with planar processing |
US7098494B2 (en) * | 2004-06-16 | 2006-08-29 | Grandis, Inc. | Re-configurable logic elements using heat assisted magnetic tunneling elements |
US7755931B2 (en) * | 2005-08-02 | 2010-07-13 | Nec Corporation | Magnetic random access memory and operation method thereof |
US7187577B1 (en) * | 2005-11-23 | 2007-03-06 | Grandis, Inc. | Method and system for providing current balanced writing for memory cells and magnetic devices |
US7728622B2 (en) | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
EP2151827B1 (en) * | 2008-08-07 | 2012-02-01 | Sony Corporation | Electronic device for a reconfigurable logic circuit |
US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
JP5388525B2 (ja) * | 2008-09-25 | 2014-01-15 | 株式会社東芝 | プログラマブル論理回路 |
-
2008
- 2008-03-26 US US12/055,794 patent/US7728622B2/en active Active
- 2008-03-31 RU RU2009139926/07A patent/RU2420865C1/ru not_active IP Right Cessation
- 2008-03-31 CN CN2008800099217A patent/CN101663816B/zh not_active Expired - Fee Related
- 2008-03-31 EP EP08744798A patent/EP2145389B1/en not_active Not-in-force
- 2008-03-31 CN CN201310056261.0A patent/CN103151068B/zh not_active Expired - Fee Related
- 2008-03-31 MX MX2009010402A patent/MX2009010402A/es active IP Right Grant
- 2008-03-31 JP JP2010501283A patent/JP5155386B2/ja not_active Expired - Fee Related
- 2008-03-31 WO PCT/US2008/058927 patent/WO2008121973A1/en active Application Filing
- 2008-03-31 KR KR1020097022675A patent/KR101054634B1/ko not_active IP Right Cessation
- 2008-03-31 EP EP12160348.4A patent/EP2469713B1/en not_active Not-in-force
- 2008-03-31 ES ES08744798T patent/ES2391428T3/es active Active
- 2008-03-31 BR BRPI0809447-0A patent/BRPI0809447A2/pt not_active Application Discontinuation
- 2008-03-31 ES ES12160348T patent/ES2434316T3/es active Active
- 2008-03-31 CA CA2680132A patent/CA2680132C/en not_active Expired - Fee Related
-
2010
- 2010-04-20 US US12/763,481 patent/US8040154B2/en active Active
-
2011
- 2011-04-04 US US13/079,068 patent/US8258812B2/en active Active
-
2012
- 2012-07-10 JP JP2012154730A patent/JP5579794B2/ja not_active Expired - Fee Related
-
2014
- 2014-07-09 JP JP2014141725A patent/JP2015019374A/ja active Pending
- 2014-07-09 JP JP2014141726A patent/JP5893685B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08256051A (ja) * | 1994-12-29 | 1996-10-01 | Sgs Thomson Microelectron Ltd | Nor−norプログラマブル論理アレイ回路駆動方法、nor−norプログラマブル論理アレイ回路及びnor−norプログラマブル論理アレイ回路を使用する回路 |
JPH1013214A (ja) * | 1996-06-24 | 1998-01-16 | Rohm Co Ltd | 機能複製装置および機能複製方法 |
JP2004088597A (ja) * | 2002-08-28 | 2004-03-18 | Internatl Business Mach Corp <Ibm> | フィールドプログラマブルゲートアレイ |
JP2004110992A (ja) * | 2002-09-20 | 2004-04-08 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP2004206835A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2005115605A (ja) * | 2003-10-07 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 集積回路 |
WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
Also Published As
Publication number | Publication date |
---|---|
US8040154B2 (en) | 2011-10-18 |
JP2015019374A (ja) | 2015-01-29 |
US8258812B2 (en) | 2012-09-04 |
US20100194431A1 (en) | 2010-08-05 |
MX2009010402A (es) | 2009-10-22 |
CN103151068B (zh) | 2016-02-17 |
EP2469713A3 (en) | 2012-08-08 |
ES2391428T3 (es) | 2012-11-26 |
US20110254587A1 (en) | 2011-10-20 |
JP5155386B2 (ja) | 2013-03-06 |
CA2680132C (en) | 2013-04-16 |
ES2434316T3 (es) | 2013-12-16 |
WO2008121973A1 (en) | 2008-10-09 |
JP2012249304A (ja) | 2012-12-13 |
RU2420865C1 (ru) | 2011-06-10 |
JP5579794B2 (ja) | 2014-08-27 |
JP5893685B2 (ja) | 2016-03-23 |
CA2680132A1 (en) | 2008-10-09 |
EP2145389B1 (en) | 2012-07-25 |
CN103151068A (zh) | 2013-06-12 |
CN101663816B (zh) | 2013-04-24 |
BRPI0809447A2 (pt) | 2014-09-09 |
EP2469713A2 (en) | 2012-06-27 |
EP2145389A1 (en) | 2010-01-20 |
JP2014238906A (ja) | 2014-12-18 |
US7728622B2 (en) | 2010-06-01 |
CN101663816A (zh) | 2010-03-03 |
EP2469713B1 (en) | 2013-09-11 |
KR101054634B1 (ko) | 2011-08-04 |
KR20090133127A (ko) | 2009-12-31 |
US20080238475A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5893685B2 (ja) | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 | |
JP5735091B2 (ja) | ゲートレベル再構成可能な磁気論理 | |
TWI559301B (zh) | 非依電性靜態隨機存取記憶體胞元電路與計時方法 | |
US20140035617A1 (en) | Spin transfer torque based memory elements for programmable device arrays | |
Vatankhahghadim et al. | A variation-tolerant MRAM-backed-SRAM cell for a nonvolatile dynamically reconfigurable FPGA | |
Goncalves et al. | Non-volatile FPGAs based on spintronic devices | |
US9653163B2 (en) | Memory cell with non-volatile data storage | |
Guillemenet et al. | On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays | |
JP6288643B2 (ja) | 不揮発性ラッチ回路 | |
TWI527029B (zh) | 用於可程式化裝置陣列之以自旋轉移扭矩爲基礎的記憶體元件 | |
TWI592929B (zh) | 用於可程式化裝置陣列之以自旋轉移扭矩爲基礎的記憶體元件 | |
JP4792093B2 (ja) | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120406 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120413 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120611 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5155386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |