JP2010272753A - 半導体光素子を作製する方法 - Google Patents

半導体光素子を作製する方法 Download PDF

Info

Publication number
JP2010272753A
JP2010272753A JP2009124451A JP2009124451A JP2010272753A JP 2010272753 A JP2010272753 A JP 2010272753A JP 2009124451 A JP2009124451 A JP 2009124451A JP 2009124451 A JP2009124451 A JP 2009124451A JP 2010272753 A JP2010272753 A JP 2010272753A
Authority
JP
Japan
Prior art keywords
mask
pattern
diffraction grating
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009124451A
Other languages
English (en)
Other versions
JP5326811B2 (ja
Inventor
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009124451A priority Critical patent/JP5326811B2/ja
Priority to US12/782,182 priority patent/US8409889B2/en
Publication of JP2010272753A publication Critical patent/JP2010272753A/ja
Application granted granted Critical
Publication of JP5326811B2 publication Critical patent/JP5326811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231Grating growth or overgrowth details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】回折格子の結合係数の変化によって素子特性の変動を低減可能な、半導体光素子を作製する方法を提供する。
【解決手段】電子ビーム露光法又はナノインプリンティング法を用いてマスク31を半導体領域13上に形成する。マスク31の第1のパターンは、素子サイズに対応したサイズ値LXで周期的に半導体領域13の第1のエリア上に設けられる。マスク31の第2のパターンは、半導体領域13の第2のエリア上に設けられる。マスク31を用いて半導体領域13をエッチングして、第1のパターンに対応する回折格子用の周期構造42a〜42gと第2のパターンに対応するモニタ構造物44とを形成する。該周期構造42a〜42gの形状のモニタ用のモニタ構造物44を測定すると共に、測定の結果に基づき周期構造42a〜42gから所望の周期構造を選択して、所望の周期構造を含むストライプメサを形成する。
【選択図】図6

Description

本発明は、半導体光素子を作製する方法に関する。
特許文献1には、半導体発光装置の製造方法が記載されている。この方法では、下地の化合物半導体層上に第1のリン含有化合物半導体層及び第2のリン含有化合物半導体層が順次に形成される。第2のリン含有化合物半導体層は、該第1のリン含有化合物半導体層とは異なる構成材料からなる。次いで、第1のリン含有化合物半導体層に回折格子が形成されとともに、該回折格子の凸部上に該第2のリン含有化合物半導体層が残される。この後に、熱処理することにより該回折格子凸部上の該第2のリン含有化合物半導体層が該回折格子の凹部内に埋め込まれる。
特許文献2には、微細パターン形成方法が記載されている。この方法では、電子ビーム露光法を用いて、露光装置の電子ビーム最小移動距離に制限されないピッチを有する回折格子を作製する。これによって、分布帰還型レーザの発振波長精密な制御が容易になる。
特許文献3には、ナノインプリンティング法によるパターニングのアライメント可能な微細パターンの製造方法が記載されている。光透過可能なモールド基板にナノインプリントのモールドを設置すると共に、このモールド基板に位置参照用のマークを設ける。ウエハにも、モールド基板のマークに対応したマークを形成する。モールド基板でのモールドの位置決めを精度良く行うために、ナノインプリントのモールドはモールド基板にマークを形成した後に、マーク位置を参照して形成する。モールド基板にモールド及びマークを形成することによって、ウエハ上側からモールド基板を通してモールド基板のマークとウエハのマークを同時に参照できる。この参照によって、ウエハとモールドとの相対位置をアライメントする。
特開平6−21570号公報 特開平8−227838号公報 特開2000−323461号公報
回折格子を有する半導体素子、例えば分布帰還(DFB)型半導体レーザの作製では、特許文献1に記載されているように、半導体をエッチングして回折格子のための周期構造を形成する。発明者の知見によれば、回折格子を形成するエッチングにおいては、エッチング量の変化により周期構造を画定する溝の深さのばらつきが生じる。この周期構造の深さの変動は、DFB型半導体レーザの回折格子の結合係数を変化させる。
一方、光通信に用いられる半導体レーザの発振波長は仕様書において詳細に規定されており、規定された発振波長の光を発生するDFB型半導体レーザを得るために、分布帰還のための回折格子の周期を調整している。
回折格子の形成のための半導体プロセスでは、半導体基板上のレジストに回折格子のパターンを形成して、レジストマスクを形成する。このマスクを用いて半導体層をエッチングして、半導体層にパターンを転写する。この半導体層には、回折格子を構成するように配置された複数の凹凸が形成される。
多くのDFB型半導体レーザの回折格子は周期が一定であり、回折格子形成のためのパターン形成では、例えば二光束干渉露光法によって回折格子の周期を細かく調整している。また、位相シフト構造やチャープ回折格子といった周期変調のある複雑なパターンの形成では、電子ビーム露光法によるマスク形成及びエッチングによる半導体層へのパターン形成を行って回折格子を形成している。複雑なパターンの形成では、電子ビーム露光と同様に、ナノインプリンティング法を用いることができる。ナノインプリンティング法では、回折格子のパターン構造を形成した金型(モールド)を準備する。半導体表面に塗布した樹脂にモールドのパターン面を押付けてパターン形成された樹脂体を形成する。パターン形成された樹脂体を用いてエッチングにより半導体層にパターン(開口)を形成している。
回折格子の形成方法の側面と別に、半導体素子の特性の面では、回折格子は、レーザ波長を規定する周期を有するだけでなく、素子内を伝搬するレーザ光と回折格子との相互作用の結合係数に関連している。回折格子の結合係数(κ)と共振器長(L)との積(κ×L)が、半導体レーザの特性に大きく影響を及ぼす。結合係数は、回折格子を形成する材料の屈折率差、回折格子の溝の深さ、及び回折格子のデューティ比等に関係している。
干渉露光法では回折格子のための均一な大面積のパターンのマスクを形成でき、またこのマスクを用いたエッチングにより、半導体層にパターン形成している。そして、同じ干渉露光装置に付属の回折効率測定装置を用いて、エッチングされた半導体層における開口の深さを評価できる。
しかし、電子ビーム露光法やナノインプリンティング法を用いる回折格子の形成では、回折格子の特性を上記と同様に予め評価することができない。その理由は以下のものである:一度のパターン形成する領域が狭い;複数の種類のパターンが混在している。
本発明は、このような事情を鑑みて為されたものであり、回折格子の結合係数の変化による素子特性への影響を低減可能な、半導体光素子を作製する方法を提供することを目的とする。
本発明の一側面は、半導体光素子を作製する方法である。この方法は、(a)第1及び第2のエリアを有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、(b)素子サイズに対応したサイズ値で周期的に前記第1のエリア上に設けられた第1のパターンと前記第2のエリア上に設けられた第2のパターンとを有する第1のマスクを、電子ビーム露光法及びナノインプリンティング法のいずれかを用いて、前記半導体領域上に形成する工程と、(c)前記第1のマスクを用いて前記半導体領域をエッチングして、前記第1のパターンに対応する複数の回折格子用の周期構造を前記第1のエリア上の前記半導体領域に形成すると共に前記第2のパターンに対応する該周期構造の形状のモニタ用のモニタ構造物を前記第2のエリア上の前記半導体領域に形成する工程と、(d)前記エッチングの後に、前記第1のマスクを除去する工程と、(e)前記モニタ構造物を測定すると共に、該測定の結果を記録する工程と、(f)前記測定後に、半導体層を前記半導体領域上に成長する工程と、(g)前記測定の結果に基づいて、前記複数の周期構造から所望の周期構造を決定する工程と、(h)前記所望の周期構造上にパターンを有する第2のマスクを形成する工程と、(i)前記第2のマスクを用いて、前記所望の周期構造を含むストライプメサを形成する工程とを備える。前記複数の周期構造の各々は所定の軸の方向に延在し、前記複数の周期構造は同一の周期性を有すると共に互いに異なるデューティ比を有する。
この方法によれば、半導体領域にエッチングにより形成されたモニタ構造物を測定すると共に、測定の結果に基づいて、複数の周期構造から所望の周期構造を決定している。モニタ構造物の測定により、エッチングによるマイクロローディング効果の影響やエッチング毎のエッチングレート変動の影響に関する情報を得ることができる。モニタ構造物の測定結果を用いて、所望の結合係数を回折格子に提供するデューティ比の周期構造を決定できる。
本発明に係る方法では、前記モニタ構造物は、互いに幅の異なる複数の溝を含むことができる。この方法によれば、モニタ構造物の溝の形成は、回折格子のための周期構造におけるマイクロローディング効果やエッチング毎のエッチングレートの変動による溝の深さの違いを反映している。モニタ構造物の溝の深さの測定値は、複数の周期構造のどれが所望の結合係数を達成できるかの情報を提供できる。
本発明に係る方法では、前記複数の溝は、前記所定の方向に配列されている。前記複数の溝の配列において、隣接した溝の間隔は互いに異なる。前記複数の溝の各々は、前記所定の方向に交差する方向に延在する。
この方法では、モニタ構造物の溝を所定の方向に配列して回折格子のための周期構造の延在方向と合わせる。また、モニタ構造物の各溝を所定の方向に交差する方向に向けて、回折格子のための周期構造の内部パターンの向きと合わせる。これ故に、モニタ構造物の溝の深さのモニタにより、マイクロローディング効果やエッチングレートの変動への補正の精度が向上できる。
本発明に係る方法では、前記モニタ構造物の測定は、原子間力顕微鏡を用いて前記溝の深さを測定することが好ましい。原子間力顕微鏡を用いることによって、回折格子のための周期構造に対して測定の影響を与えることがない。
本発明に係る方法では、前記第2のマスクは、前記所望の周期構造以外の残りの周期構造上に開口を有し、前記残りの周期構造は、前記ストライプメサの形成の際に除去され、当該方法は、前記ストライプメサを埋め込む埋込層を成長する工程と更に備えることが好ましい。
この方法によれば、ストライプメサが所望の周期構造を含む。また、所望の周期構造以外の残りの周期構造を除去したので、所望の周期構造以外の残りの周期構造の干渉が生じない。また、除去の後に、この領域にストライプメサを埋め込む埋込領域を設けることができ、本方法を採用するとき素子構造を変更する必要がない。
本発明に係る方法は、前記第2のエリア上の半導体領域に第1アライメントマークを形成する工程を備えることができる。前記第1のマスクを形成する工程において、前記電子ビーム露光法のための露光、またはナノインプリンティング法のためのモールドの位置合わせは、前記第1アライメントマークに位置を合わせて行われ、前記第2のマスクの前記パターンは、前記第1アライメントマークを合わせて位置合わせされる。
この方法よれば、第1のマスクを形成する工程において、電子ビーム露光法のための露光、或いはナノインプリンティング法のためのモールドの位置合わせが、半導体領域の第2のエリア上にあらかじめ設けられたアライメントマークを基準にして位置決めされると共に、第2のマスクの位置決めが同じアライメントマークで行われるので、所望の回折格子を含むストライプメサを作製できる。また、第1及び第2のパターンの相対配置が、第1のマスクのためのパターンを形成する工程において、常に保たれる。
本発明に係る方法では、前記第1のマスクはナノインプリンティング法を用いて行われ、前記第1のマスクは第2アライメントマークのためのパターンを有しており、前記第2のマスクの前記パターンは、前記第2アライメントマークを合わせて位置合わせされる。
この方法によれば、第1のマスクはアライメントマークのためのパターンを有するので、第2アライメントマークを用いて、所望の回折格子を含むストライプメサを作製できる。また、第1及び第2のパターンの相対位置が、第1のマスクを形成するためのモールドに形成されたパターン精度によって担保される。
本発明に係る方法では、前記モニタ構造物の測定は、前記第1のマスクの除去の後に行われることが好ましい。この方法によれば、第1のマスクの厚さの影響を受けることなく、モニタ構造物の測定を行うことができる。あるいは、本発明に係る方法では、前記モニタ構造物の測定は、前記第1のマスクの除去に先だって行われることが好ましい。この方法によれば、エッチングによるマイクロローディング効果の影響を考慮して、第1のマスクの厚さに関する量を用いてモニタ構造物の測定値を補正することによって、所望の結合係数を有する周期構造を選ぶことができる。
本発明に係る方法では、前記ストライプメサは、第1の光ガイド層、活性層、第2の光ガイド層及び回折格子層を含み、前記第1の光ガイド層、前記活性層、前記第2の光ガイド層、及び前記回折格子層は当該半導体光素子の支持基体上に順に配列されており、当該半導体光素子は、分布帰還型半導体レーザを含む。
この方法によれば、分布帰還のための回折格子が所望の結合係数を示す半導体レーザを作製する方法を提供できる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、回折格子の結合係数の変化によって素子特性の変動を低減可能な、半導体光素子を作製する方法が提供される。
図1は、本実施の形態に係る半導体光素子を作製する方法におけるエピタキシャル成長工程を示す図面である。 図2は、エピタキシャル基板上に作成される回折格子ためのパターンを示す図面である。 図3は、本実施の形態に係る半導体光素子を作製する方法における回折格子のパターン形成工程を示す図面である。 図4は、ナノインプリントのモールドを示す図面である。 図5は、本実施の形態に係る半導体光素子を作製する方法における回折格子のエッチング工程を示す図面である。 図6は、本実施の形態に係る回折格子のための配列及びモニタ構造物を示す図面である。 図7は、モニタ構造物のパターンと、エッチングにより形成される溝の深さとの関係を示す図面である。 図8は、回折格子抜け幅w、積κ×L及び回折格子溝の測定深さd0〜d3との関係、及び回折格子抜け幅w、積κ×L及びモニタ構造物の溝の測定深さG0〜G3との関係を示す図面である。 図9は、本実施の形態に係る半導体光素子を作製する方法における第1クラッド形成工程及びストライプメサ形成工程を示す図面である。 図10は選択された周期構造を示す図面である。 図11は、本実施の形態に係る半導体光素子を作製する方法における再成長工程及びを示す図面である。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。引き続く説明では、半導体光素子として分布帰還(DFB)型半導体レーザを作製する方法を説明するけれども、本実施の形態は、回折格子を含む半導体光素子に適用可能である。この回折格子は、以下の説明から明らかにされるように、電子ビーム露光法及びナノインプリンティング法のいずれかを用いて作製される。半導体レーザを作製する方法において、半導体層の成長は例えば有機金属気相成長法等を用いることができる。
半導体光素子の作製では、基板準備工程では基板11を準備する。基板11は、InP、GaAs等といった半導体からなることができ、好ましくは導電性を有する。図1(a)を参照して説明をすると、工程S101では、基板11上に半導体領域13を形成する。半導体領域13は、複数のIII−V化合物半導体層15、17、19、21、23、25を含む。これらの半導体層15、17、19、21、23、25は、例えば有機金属気相成長法を用いてエピタキシャル成長により形成され、また基板11の主面11aの法線軸Nxに主面11a上に沿って配置されている。図1(a)を参照すると、直交座標系Sが示されている。Z軸は法線軸Nxに向いており、主面11aは、例えばX軸及びY軸によって規定される平面に平行である。2インチSnドープInP基板上にエピタキシャル成長を行う一実施例では、III−V化合物半導体層15はn型バッファ(例えばn型InP、厚さ300nm)層であり、III−V化合物半導体層17はn型クラッド(例えばn型InP、厚さ550nm)層であり、III−V化合物半導体層19はn側光ガイド(例えばアンドープGaInAsP、厚さ50nm)層であり、III−V化合物半導体層21は活性層であり、III−V化合物半導体層23はp側光ガイド層(例えばアンドープGaInAsP、厚さ20nm)であり、III−V化合物半導体層25は回折格子層(例えばp型GaInAsP、厚さ45nm)である。工程S101において、エピタキシャル基板E1が形成される。活性層は、単一の半導体膜からなることができるが、好ましくは量子井戸構造27を有する。量子井戸構造27は、交互に配列された障壁層27a及び井戸層27bを含む。障壁層27aは例えばバンドギャップ波長1200nmのGaInAsPからなり、その厚さは例えば10nmである。井戸層27bは例えばGaInAsPからなり、量子井戸構造の活性層から発光するPL光波長が1562nmとなるように組成を調整したものであり、その厚さは例えば厚さ5nmである。また、井戸層27bに圧縮歪みが印加されるように井戸層の格子定数をInP基板の格子定数より大きくした歪量子井戸構造としてもよい。
また、工程S102において、図1(b)に示されるように、エピタキシャル基板E1にアライメントマークW1を形成する。このアライメントマークW1は、例えばエピタキシャル基板E1に形成された凹部である。アライメントマークW1は、例えば以下のように作製される。エピタキシャル基板E1上に、SiNといった絶縁膜(例えば、厚さ0.3μm)を化学気相成長法(CVD)で形成する。フォトリソグラフィ及びエッチング法を用いて、アライメントマークのパターンを絶縁膜に転写してレジストマスクを形成する。レジストマスクを用いて、反応性イオンエッチングで絶縁膜をエッチングして、マスク29を形成する。マスク29は、アライメントマークのための開口を有しており、この開口に半導体領域13の主面13aが露出されている。SiN用のエッチャントとして、CFが用いられ、またレジストの除去のために、Oアッシングが用いられる。次いで、マスク29を用いて、反応性イオンエッチングで半導体領域13をエッチングして、アライメントマークを転写する。半導体領域13のエッチングのためのエッチャントとして、例えばCH/H混合ガスが用いられる。アライメントマークW1のための凹部の深さは例えば0.5μmである。この後に、マスク29を除去する。このエッチャントは例えばフッ化水素酸である。
工程S103では、回折格子のためのマスク31を形成する。図2(a)に示されるように、エピタキシャル基板E1では、半導体領域13は、第1及び第2の領域13b、13cを有する。半導体領域13の第1の領域13bは、基板11の主面11aにおける第1のエリア11b上に位置しており、半導体領域13の第2の領域13cは、基板11の主面11aにおける第2のエリア11c上に位置している。基板11の第1のエリア11b上には、例えば光素子のアレイを形成する。また、基板11の第2のエリア11cには、光素子とは異なる所定のパターンを有するアクセサリ(例えばアライメントマーク)が形成される。例えば、工程S102において形成されるアライメントマークW1は、半導体領域13の第2の領域13cに形成される。半導体領域13の第1の領域13bには、光素子のアレイを形成される。図2(b)に示されるように、マスク31は、半導体領域13の主面13a上に形成される。マスク31は、第1のパターン31a及び第2のパターン31bを有する。図2(b)を参照すると、一素子分の回折格子ためのパターン31aが示されている。第1のパターン31aのアレイは、半導体領域13の第1の領域13b上に形成される。第2のパターン31bが第2の領域13c上に形成される。第1のパターン31aの各々は、単一の素子サイズに回折格子のための複数のパターン部32a、32b、32c、32d、32e、32f、32gを含む。パターン部32a〜32gは、同一の方向に延在している。パターン部32a〜32gは同一の周期性Tを有すると共に互いに異なるデューティ比(T1/T2)を有する。
マスク31は、電子ビーム露光法及びナノインプリンティング法のいずれかを用いて形成される。まず、工程S103−1では、図3(a)に示されるように、絶縁膜33を半導体領域13の主面13a上に形成する。絶縁膜33は例えばSiON膜であり、SiON膜は例えばCVD法で形成され、その厚さは例えば50nmである。
例えば、電子ビーム露光法を用いて以下のように作製される。絶縁膜33上には、EB露光用のレジスト(例えば、日本ゼオン製ZEP520)35が塗布される。レジスト35の厚さは例えば80nmである。電子ビーム描画装置で、あらかじめ半導体領域13の第2の領域13cに形成されたアライメントマークW1の座標を読み取り、この座標を基準として所定の位置に、マスク31のためのパターンを描画する。このパターンは、回折格子を規定するための第1のパターン31a、および、モニタ構造物を規定するための評価用の第2のパターン31bを含む。
工程S103−2では、図3(b)に示されるように、マスク31の第1のパターン31a及び第2のパターン31bを描画したレジストを現像して、レジストマスク35aを形成する。レジストマスク35aには、第1のパターン31a及び第2のパターン31bがパターン形成されている。
また、例えばナノインプリンティング法の適用のために以下の工程が行われる。まず、準備工程では、図4に示されるモールド41を準備する。モールド41のパターン面41aは、第1及び第2のパターン42a、42bを有する。パターン面41aの第1のエリア41bには第1のパターン42aが配置されており、パターン面41aの第2のエリア41cには第2のパターン42bが配置されている。第1のパターン42aは、パターン面41aにおいてアレイ状に配列されている。第1のパターン42aは、X軸の方向に半導体光素子のチップサイズに一方の辺の長さを周期TXに配列されており、X軸の方向に直交するY軸の方向に半導体光素子のチップサイズに他方の辺の長さを周期TYに配列されている。第1のパターン42aは、回折格子のための複数の周期構造を規定する。第2のエリア41cの第2のパターン42bは、第2アライメントマークPW2とモニタ構造物43を規定する。
次いで、塗布工程では、樹脂を半導体領域13の主面13a上に塗布して、ナノインプリンティングのための樹脂体を形成する。樹脂体としては、紫外線硬化性樹脂や熱可塑性樹脂などを用いることができる。次のパターン工程においては、電子ビーム露光法と同様に、あらかじめ半導体領域13の第2の領域13cに形成されたアライメントマークW1の座標を読み取り、この座標を基準としてモールド41の位置決めを行い、モールド41を樹脂体に押し当てることで、モールド41に形成されたパターンを、樹脂体の所定の位置に転写する。例えば、樹脂体として、熱可塑性樹脂を用いた場合は、温度をガラス転移点以上に上げて軟化させた後、この樹脂体にモールド41を押し当てて、次にモールド41のパターンと樹脂体との接触を維持しながら、樹脂が硬化する温度まで温度を下げることで熱可塑性樹脂を硬化させ、樹脂体にパターンを転写する。一方、樹脂体として紫外線硬化性樹脂を用いた場合は、まず樹脂体にモールド41を押し当てて、モールド41のパターンと樹脂体との接触を維持しながら、樹脂体に紫外線を照射することにより硬化させることで、樹脂体にパターンを転写することができる。この場合、モールド41の材料としては、紫外線を透過する材料、例えば、石英を用いることができる。必要な場合には、繰返工程で、所定のピッチでモールド41を移動すると共にモールド41を塗布樹脂に押し当てることを交互に繰り返すことができる。これらの工程により、半導体領域13の主面13a上に樹脂体マスクが形成される。樹脂体マスク(レジストマスク35aに対応する)には、第1のパターン42a(第1のパターン31aに対応する)及び第2のパターン42b(第2のパターン31b)によって規定される型抜き起伏が形成される。ナノインプリンンティング法でパターン形成することにより、スループットを格段に改善できる。
このように、電子ビーム露光法及びナノインプリンティング法のいずれかを用いて、回折格子及びモニタ構造物のためのマスク31を形成する準備が整う。
引き続く説明では、電子ビーム露光法を採用した工程フローを説明する。工程S103−3では、図5(a)に示されるように、レジストマスク35aを用いて絶縁膜33をエッチングして、絶縁膜マスク33a(図2におけるマスク31に対応する)を形成する。エッチングは例えば反応性イオンエッチングにより行われる。絶縁膜33がSiON膜であるとき、エッチャントとしてCFを用いることができる。絶縁膜マスク33aを形成した後に、レジストマスク35aを除去する。この除去はOプラズマアッシングにより行われる。ナノインプリンティング法を用いた場合は、レジストマスク35aのかわりに、樹脂体マスクを用いて絶縁膜33をエッチングして、絶縁膜マスク33aを形成する。
工程104では、図5(b)に示されるように、絶縁膜マスク33aを用いて回折格子層のためのIII−V化合物半導体層25を所定の時間だけエッチングして、回折格子層25aを形成する。このエッチングは例えば反応性イオンエッチングにより行われる。絶縁膜マスク33aがSiON膜であるとき、エッチャントとしてCH/H混合ガスを用いることができる。回折格子層25aを形成した後に、絶縁膜マスク33aを除去する。SiONマスクは、フッ化水素酸を用いて除去される。
図6は、回折格子層25aの形成工程における基板生産物の上面を示す図面である。基板生産物P1は半導体領域13を含み、半導体領域13の最上層には回折格子像25aが設けられている。図6を参照すると、破線BOXで示されたエリアの拡大図には、9個の半導体光素子を含む素子区画(X軸方向に3個の配列及びY軸方向に3個の配列)とモニタ構造物44及びアライメントマークW2を含むアクセサリ区画が示されている。素子区画では、一素子分のエリアに、複数の回折格子のための周期構造42a、42b、42c、42d、42e、42f、42gが設けられている。アクセサリ区画では、該周期構造42a〜42gの形状をモニタするためのモニタ構造物44が設けられている。周期構造42a〜42gは、それぞれ、パターン部32a〜32gのパターンを転写して形成される。周期構造42a〜42gの各々は同一の方向(Y軸の方向)に延在する。周期構造42a〜42gは同一の周期性を有すると共に互いに異なるデューティ比を有する。
回折格子の構造の実施例を説明する。互いに異なるデューティ(Duty)比を有する複数種類の回折格子を、最終的にレーザチップ幅となる領域内に形成する。1.5μm帯の半導体レーザでは、回折格子周期は約240nmである。この周期は、電子ビーム描画装置で均一で大面積(5mm×5mm)のパターンを形成した後に、波長363.8nmのアルゴンイオンレーザ光を用いた回折角測定で校正することができる。回折格子の凹凸のデューティ比が1:1のときκLが最大となる。このデューティ比が1:1からずれると、結合係数(κ)と共振器長(L)との積(κ×L)は小さくなる。ここでは、240nm周期の回折格子において、回折格子層表面の凹凸のへこみ(単一の回折格子のためのレジストパターン列における隣接レジストパターンの間隔)が110nmから150nmまで5nm間隔で変化された9種類のデューティ比の回折格子パターンを描画する。また、1.3μm帯の半導体レーザでは、回折格子周期は約200nmである。デューティ比が1:1となる100nmを含む90nmから130nmまで5nm間隔で9種類の周期を持つ回折格子パターンを描画する。
図6を参照すると、X軸の方向の素子サイズLXに対応したサイズ値でX軸の方向に周期的に(例えば3周期分)周期構造42a〜42gが描かれている。また、周期構造42a〜42gの各々は、Y軸の方向の素子サイズLYに対応したサイズ値でX軸の方向に周期的に(例えば3周期分)描かれている。X軸の方向に関しては、周期構造42a〜42gのうちのいずれの周期構造を起点として素子サイズLXの長さに、必ず周期構造42a〜42gの全てが含まれる。
図6に示されるように、モニタ構造物44は、例えば複数の溝44a、44b、44c、44d、44e、44f、44gを含む。溝44a〜44gはそれぞれ幅B1〜B7を有し、幅B1〜B7は互いに異なる。溝44a〜44gは、例えばY軸の方向に配列されており、溝44a〜44gの各々はX軸の方向に延在する。
図7(a)はモニタ構造物44の近傍を示す平面図であり、図7(b)はモニタ構造物44における断面を示す図面である。溝44a〜44gを形成するエッチングにおいて、マイクロローディング効果により、溝幅G1〜G7に依存して溝の深さD1〜D7が変動する。溝44aから溝44gへの配列において、周期は一定であり、隣接する溝の幅が単調に減少する。このため、溝44aから溝44gへの配列において、隣接する溝の間の距離と当該溝の幅とにより規定される比も単調に変化するする。この比の変化は、デューティ比の変化と類似の影響をエッチングに与えると考えられる。溝の深さを原子間力顕微鏡で測定するためのプローブをモニター構造物の位置に容易に合わせられるように溝のX軸方向の大きさは5mmとする。
エッチング後に実際の回折格子の凹部の深さを測定するとき、実際の深さを正確に知ることができるとも考えられる。しかしながら、複数種類のデューティ比の回折格子の各々を測定する作業が膨大となる。デバイスを作製するエリアと異なるエリアに、実際の回折格子とは別の構造の疑似回折格子構造を含むモニタ構造物44を用意することができる。この計測用のモニタ構造物44を用いて、膨大な測定作業を避けて、実用的な時間内で所望の回折格子を得ることができる。モニタ構造物44は、デューティ比が異なるマスクパターンを用いるエッチングによって形成される。モニタ構造物44のためのマスクパターンでは、回折格子のための実際のマスクパターンにおけるパターン密度が異なるけれども、反応性イオンエッチングにおけるマイクロローディング効果によって深さに差が生じる。モニタ構造物44の測定結果を利用するために、同じデューティ比のパターンについて、素子のための実際の回折格子における溝の深さとモニタ構造物における溝の深さとの対応付けを行う。
モニタ工程では、モニタ装置47を用いて、溝44a〜44gの深さを測定する。モニタ装置47として、例えば原子間力顕微鏡、走査型プローブ顕微鏡等を用いることができる。
モニタ構造物44の深さ測定をマスク31の除去に先だって行うことができる。マスク31の厚さに関する量を用いてモニタ構造物の測定値を補正することによって、エッチングによるマイクロローディング効果の影響を考慮して、所望の結合係数を有する周期構造を選ぶことができる。マスク31が残されているので、追加のエッチングによりエッチング量を調整できる。あるいは、モニタ構造物44における深さの測定をマスク31の除去の後に行うことができる。溝の段差を直接に測定して、モニタ構造物44の測定結果を得ることができる。
モニタ構造物44の深さの測定値を記録する。この記録は、例えば電子計算機のメモリまたは記録媒体等に格納される。モニタ構造物44の深さの測定値は、所望のκ×Lを与える周期構造を一群の周期構造42a〜42gから選択するときに用いられる。
図8(a)は、実際の回折格子抜け幅w、積κ×L及び実際の回折格子溝の深さd0〜d3との関係を示す図面である。抜け幅wは回折格子パターン工程において電子顕微鏡(SEM)によって測定される。この関係図は、回折格子抜け幅及び実際の回折格子溝の深さ等を測定することによって作成される。このとき、簡易な測定を行うことが可能な検査パターン、つまりモニタ構造物44において深さを測定して、実際の回折格子溝の深さd0〜d3に替えて、実際の回折格子抜け幅w、積κ×L及びモニタ構造物44の溝の深さG0〜G3の関係を作成することができる。図8(b)は、実際の回折格子抜け幅w、積κ×L及びモニタ構造物44の溝の深さG0〜G3との関係を示す図面である。図8(b)に示される関係図を用いることによって、モニタ構造物44の有用性が理解される。
再び半導体レーザの作製の工程に戻る。図9(a)に示されるように、工程S105では、半導体領域49を成長する。半導体層49は、例えばp型InPクラッド層及びp型InGaAsキャップ層を含むことができる。この工程において、回折格子層25aを半導体領域49で覆ってエピタキシャル基板E2を作製する。
図9(b)に示されるように、工程S106では、メサストライプを形成する。モニタ構造物44の測定結果から、当該エピタキシャル基板E2において、回折格子のための周期構造42a〜42gから、所望のκ×L値を与えることができる周期構造を選択することができる。本実施例では、図10に示されるように、周期構造42a〜42gの内から周期構造42cが選択されて、後の工程において、周期構造42cを含むメサストライプが形成される。ストライプメサは、所望のκ×L値を与えることができる周期構造を含むように位置決めされる。周期構造42a〜42gの内いずれの周期構造が選ばれても、ストライプメサの配列は周期的になる。これ故に、レーザ素子の素子サイズは変更されない。
図9(b)を参照しながらストライプ形成の一例を説明する。メサストライプの向き及び幅を規定するマスク51を形成する。マスク51の形成は、例えばフォトリソグラフィ及びエッチングを用いることができる。先の工程で作製されたアライメントマーク(W1またはW2)を用いて、所望の周期構造上にマスク51を位置決めできる。先の実施例では、第2アライメントマークW2が、ナノインプリンティンンティング法を用いて第1のマスクに形成する方法を説明したが、電子ビーム露光法を用いても同様のパターンを形成することができる。マスク51の位置決めには、エピタキシャル基板E1に形成された第1アライメントマークW1を用いても、或いは、基板生産物に形成された第2アライメントマークW2を用いても行うことができる。第1アライメントマークW1を用いて、電子ビーム露光法のための露光、或いはナノインプリンティング法のためのモールドの位置合わせを行い、さらに、マスク51の位置決めを行った場合は、同じアライメントマーク(W1)を用いて行われるので、所望の回折格子を含むストライプメサを作製できる。また、第1のパターン31a及び第2のパターン31bの相対配置が、第1のマスクのためのパターンを形成する工程において常に保たれる。ところで、エピタキシャル基板E1に形成された第1アライメントマークW1は、その後のエピタキシャル成長により、一部または全部が被覆される可能性があるので、この場合は、第2アライメントマークW2を用いてマスク51の位置決めを行うのが好適である。さらに、ナノインプリンンティング法を用いて第2アライメントマークを含むパターンが形成されたモールドを用いて、第1のマスクを形成し、この第2アライメントマークを用いて、マスク51の位置決めを行った場合は、第1及び第2のパターンの相対位置が、第1のマスクを形成するためのモールドに形成されたパターン精度によって担保される。マスク51は例えばシリコン系無機絶縁膜からなることができ、シリコン系無機絶縁膜は例えばSiNである。マスク51の厚さは例えば0.5μmである。SiNのためのエッチングガスは、例えばCFを含むことができる。反応性イオンエッチングを用いてSiN膜にレジストのパターンを転写する。エッチング終了後に、Oプラズマアッシングを用いてレジストを除去する。これによってマスク51が形成される。マスク51を用いてエピタキシャル基板E2をエッチングして、ストライプメサ53を形成する。ストライプメサ53は半導体層15b、17b、19b、21b、23b、25b、49bを含む。このエッチングは、ドライエッチング、ウエットエッチングのいずれを用いても良い。例えばウエットエッチングを用いることには、Brメタノールをエッチャントとして用いて、半導体をエッチングする。サイドエッチングで活性層の幅が1.2μmとなる時間で停止させる。ストライプメサの高さは例えば2.0μm程度である。
図11(a)に示されるように、工程S107では、マスク51を用いてメサストライプ53を埋込層55で埋め込む。埋込層55は、例えばpn埋込構造、又は半絶縁性埋込構造を用いることができる。pn埋込構造を用いるとき、まず、厚さ1μmのp型InP層を成長し、次いで厚さ1μmのn型InP層を成長し、さらに、厚さ0.2μmのp型InP層を成長する。埋込成長工程の後に、マスク51を除去する。SiNマスクは例えばフッ化水素酸で除去される。マスク51の除去の後に、ストライプメサ53の最上層のキャップ層を除去して、メサ53aを形成する。キャップ層がInGaAsからなるとき、リン酸と過酸化水素水の混合溶液で選択エッチングして除去できる。
図11(b)に示されるように、工程S108では、半導体領域57を成長する。半導体領域57は、例えばp型InPクラッド層57a及びp型InGaAsコンタクト層57bを含むことができる。この工程において、メサ53a及び埋込層55を半導体領域57で覆ってエピタキシャル基板E3を作製する。
電極形成工程では、エピタキシャル基板E3上に電極を形成する。まず、コンタクト窓を有する絶縁膜を形成する。コンタクト窓及び絶縁膜上に、TiPtAuのオーミック金属を蒸着する。リフトオフ法により電極にパターン形成を行って、基板生産物を得る。基板生産物を加熱しオーミック金属と半導体界面に合金層を形成する。オーミック金属部分にAuメッキ層を形成する。半導体基板11の裏面を研磨して厚さ約100μm程度までに薄くする。研磨面にAuGeオーミック金属を蒸着し、合金化処理を行って、最終の基板生産物を得る。
この基板生産物を分離して、レーザバーを作製する。個々のレーザバーから多数の半導体レーザチップを得る。回折格子のための複数の周期構造が周期的に配列されているので、メサストライプが、一チップ分のサイズの所望の位置になるように、レーザバーを切断できる。
これらの工程によって、半導体レーザを作製できる。
以上説明したように、半導体レーザチップとなる領域に複数の回折格子をエッチングにより形成する。これらの回折格子は、互いに異なるデューティ比を持つ。各回折格子は、周期とデューティ比とによって規定される溝の配列を有する。回折格子の組に加えて、これらの回折格子と同一のデューティ比を持つ測定用パターンを準備する。回折格子を形成するエッチングにより、測定用パターンに対応した溝が形成される。溝の深さ測定用パターンの溝の深さ、及び実際の回折格子の溝の深さを測定し、これらの溝の深さ及びデューティ比と所望の結合係数を有する回折格子パターンとの関係を予め求めておく。実際の半導体レーザの作製において所望の結合係数を得るために、測定用パターンの溝の深さの測定値及び測定用パターンのデューティ比を利用して、多数のデューティ比の周期構造から適切な結合係数の周期構造を選ぶことができる。ストライプ形成時に選択した回折格子上にストライプを形成する。これ故に、回折格子エッチング深さの変動による結合係数の変化によって生じる半導体レーザの特性変動を抑制でき、歩留が向上する。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
11…基板、11a…基板主面、11b…第1のエリア、11c…第2のエリア、13…半導体領域、13a…半導体領域主面、15、17、19、21、23、25…III−V化合物半導体層、15b、17b、19b、21b、23b、25b、49b…半導体層、27…量子井戸構造、27a…障壁層、27b…井戸層、E1、E2、E3…エピタキシャル基板、W1、W2…アライメントマーク、29…マスク、25a…回折格子層、31…マスク、31a…第1のパターン、31b…第2のパターン、32a〜32g…パターン部、33…絶縁膜、35…レジスト、35a…レジストマスク、41…モールド、42a、42b…モールドのパターン、PW2…第2アライメントマーク、43…モニタ構造物、33a…絶縁膜マスク、42a〜42g…周期構造、44…モニタ構造物、44a〜44g…溝、47…モニタ装置、49…半導体領域、51…マスク、53…ストライプメサ、55…埋込層、57…半導体領域、57a…p型InPクラッド層、57b…p型InGaAsコンタクト層

Claims (10)

  1. 半導体光素子を作製する方法であって、
    第1及び第2のエリアを有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、
    素子サイズに対応したサイズ値で周期的に前記第1のエリア上に設けられた第1のパターンと前記第2のエリア上に設けられた第2のパターンとを有する第1のマスクを、電子ビーム露光法及びナノインプリンティング法のいずれかを用いて、前記半導体領域上に形成する工程と、
    前記第1のマスクを用いて前記半導体領域をエッチングして、前記第1のパターンに対応する複数の回折格子用の周期構造を前記第1のエリア上の前記半導体領域に形成すると共に前記第2のパターンに対応する該周期構造の形状のモニタ用のモニタ構造物を前記第2のエリア上の前記半導体領域に形成する工程と、
    前記エッチングの後に、前記第1のマスクを除去する工程と、
    前記モニタ構造物を測定すると共に、該測定の結果を記録する工程と、
    前記測定後に、半導体層を前記半導体領域上に成長する工程と、
    前記測定の結果に基づいて、前記複数の周期構造から所望の周期構造を決定する工程と、
    前記所望の周期構造上にパターンを有する第2のマスクを形成する工程と、
    前記第2のマスクを用いて、前記所望の周期構造を含むストライプメサを形成する工程と
    を備え、
    前記複数の周期構造の各々は所定の軸の方向に延在し、
    前記複数の周期構造は同一の周期性を有すると共に互いに異なるデューティ比を有する、ことを特徴とする方法。
  2. 前記第2のマスクは、前記所望の周期構造以外の残りの周期構造上に開口を有し、
    前記所望の周期構造以外の残りの周期構造は、前記ストライプメサの形成の際に除去され、
    当該方法は、前記ストライプメサを埋め込む埋込層を成長する工程と更に備える、ことを特徴とする請求項1に記載された方法。
  3. 前記モニタ構造物は、互いに幅の異なる複数の溝を含む、ことを特徴とする請求項1又は請求項2に記載された方法。
  4. 前記複数の溝は、前記所定の方向に配列されており、
    前記複数の溝の配列において、隣接した溝の間隔は互いに異なり、
    前記複数の溝の各々は、前記所定の方向に交差する方向に延在する、ことを特徴とする請求項3に記載された方法。
  5. 前記モニタ構造物の測定は、原子間力顕微鏡を用いて前記溝の深さを測定する、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された方法。
  6. 前記第2のエリア上の半導体領域に第1アライメントマークを形成する工程を備え、
    前記第1のマスクを形成する工程において、前記電子ビーム露光法のための露光、またはナノインプリンティング法のためのモールドの位置合わせは、前記第1アライメントマークに位置を合わせて行われ、
    前記第2のマスクの前記パターンは、前記第1アライメントマークを合わせて位置合わせされる、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。
  7. 前記第1のマスクはナノインプリンティング法を用いて作製され、
    前記第1のマスクは第2アライメントマークのためのパターンを有しており、
    前記第2のマスクの前記パターンは、前記第2アライメントマークを合わせて位置合わせされる、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。
  8. 前記モニタ構造物の測定は、前記第1のマスクの除去の後に行われる、ことを特徴とする請求項1〜請求項7のいずれか一項に記載された方法。
  9. 前記モニタ構造物の測定は、前記第1のマスクの除去に先だって行われる、ことを特徴とする請求項1〜請求項7のいずれか一項に記載された方法。
  10. 前記ストライプメサは、第1の光ガイド層、活性層、第2の光ガイド層及び回折格子層を含み、
    前記回折格子は前記活性層に光学的に結合されており、
    前記第1の光ガイド層、前記活性層、前記第2の光ガイド層、及び前記回折格子層は当該半導体光素子の支持基体上に順に配列されており、
    当該半導体光素子は、分布帰還型半導体レーザを含む、ことを特徴とする請求項1〜請求項9のいずれか一項に記載された方法。
JP2009124451A 2009-05-22 2009-05-22 半導体光素子を作製する方法 Active JP5326811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009124451A JP5326811B2 (ja) 2009-05-22 2009-05-22 半導体光素子を作製する方法
US12/782,182 US8409889B2 (en) 2009-05-22 2010-05-18 Method for producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124451A JP5326811B2 (ja) 2009-05-22 2009-05-22 半導体光素子を作製する方法

Publications (2)

Publication Number Publication Date
JP2010272753A true JP2010272753A (ja) 2010-12-02
JP5326811B2 JP5326811B2 (ja) 2013-10-30

Family

ID=43124828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124451A Active JP5326811B2 (ja) 2009-05-22 2009-05-22 半導体光素子を作製する方法

Country Status (2)

Country Link
US (1) US8409889B2 (ja)
JP (1) JP5326811B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080831A (ja) * 2011-10-04 2013-05-02 Sumitomo Electric Device Innovations Inc 半導体レーザ素子の製造方法
JP2016092416A (ja) * 2014-10-30 2016-05-23 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法
JP2017083753A (ja) * 2015-10-30 2017-05-18 日本碍子株式会社 グレーティング素子およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5689533B2 (ja) * 2011-08-31 2015-03-25 旭化成イーマテリアルズ株式会社 光学用基材、半導体発光素子、インプリント用モールドおよび露光方法
US10756507B2 (en) 2017-01-23 2020-08-25 Sumitomo Electric Industries, Ltd. Process of forming epitaxial substrate and semiconductor optical device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126881A (ja) * 1997-07-04 1999-01-29 Nippon Telegr & Teleph Corp <Ntt> 光素子作製方法
JP2001053380A (ja) * 1999-08-16 2001-02-23 Hitachi Ltd 半導体レーザモジュールおよびその製造方法
JP2002158398A (ja) * 2000-11-20 2002-05-31 Mitsubishi Electric Corp 分布帰還型レーザおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621570A (ja) 1992-07-06 1994-01-28 Fujitsu Ltd 半導体発光装置の製造方法
JP2605674B2 (ja) 1995-02-20 1997-04-30 日本電気株式会社 微細パターン形成方法
JP2000323461A (ja) 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
TWI227814B (en) * 2002-09-20 2005-02-11 Asml Netherlands Bv Alignment system and methods for lithographic systems using at least two wavelengths
JP3870153B2 (ja) * 2002-10-22 2007-01-17 キヤノン株式会社 光学特性の測定方法
KR100531952B1 (ko) * 2003-01-30 2005-11-30 동부아남반도체 주식회사 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
JP5326806B2 (ja) * 2009-05-21 2013-10-30 住友電気工業株式会社 半導体光素子を作製する方法
US8216866B2 (en) * 2010-10-13 2012-07-10 Sumitomo Electric Industries, Ltd. Method to manufacture semiconductor device with optical grating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126881A (ja) * 1997-07-04 1999-01-29 Nippon Telegr & Teleph Corp <Ntt> 光素子作製方法
JP2001053380A (ja) * 1999-08-16 2001-02-23 Hitachi Ltd 半導体レーザモジュールおよびその製造方法
JP2002158398A (ja) * 2000-11-20 2002-05-31 Mitsubishi Electric Corp 分布帰還型レーザおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013010954; A.TAKEMOTO,et.al.: '1.3-mum Distributed Feedback Laser Diode with a Grating Accurately Controlled by a New Fabrication T' JOURNAL OF LIGHTWAVE TECHNOLOGY Vol.7, No.12, 198912, pp.2072-2077 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080831A (ja) * 2011-10-04 2013-05-02 Sumitomo Electric Device Innovations Inc 半導体レーザ素子の製造方法
JP2016092416A (ja) * 2014-10-30 2016-05-23 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法
JP2017083753A (ja) * 2015-10-30 2017-05-18 日本碍子株式会社 グレーティング素子およびその製造方法

Also Published As

Publication number Publication date
US8409889B2 (en) 2013-04-02
US20100297789A1 (en) 2010-11-25
JP5326811B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5326806B2 (ja) 半導体光素子を作製する方法
JP3374878B2 (ja) 半導体エッチング方法
JP5280614B2 (ja) 単一のステップmocvdによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス
JP5190115B2 (ja) 多重キャビティエッチファセットdfbレーザ
JP5326811B2 (ja) 半導体光素子を作製する方法
US8921133B2 (en) Method of forming a sampled grating and method of producing a laser diode
JP5056347B2 (ja) 光半導体デバイスの作製方法
JP5605102B2 (ja) 半導体レーザ素子の製造方法
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
JP3191784B2 (ja) 回折格子の製造方法及び半導体レーザの製造方法
JP5326810B2 (ja) 半導体光素子を作製する方法
JP4031263B2 (ja) 半導体レーザ装置の製造方法
JP5211728B2 (ja) 半導体光素子を作製する方法
JP2005129833A (ja) 半導体レーザの製造方法
JP4552894B2 (ja) 分布帰還型半導体レーザを作製する方法
JP2011040687A (ja) 半導体レーザの製造方法
US8216866B2 (en) Method to manufacture semiconductor device with optical grating
JP3287331B2 (ja) 半導体光素子の製造方法
JP2014135323A (ja) 半導体光素子の製造方法
CN112285816A (zh) 一种分布反馈半导体激光器光栅及芯片的制备方法
JP2014060212A (ja) 半導体量子カスケードレーザを作製する方法
JP5445272B2 (ja) 光半導体素子の製造方法
JP2012141374A (ja) 回折格子を形成する方法及び半導体レーザを作製する方法
JP2006210466A (ja) 半導体光素子
JP2003283048A (ja) 分布帰還型半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250