JP2010251925A5 - - Google Patents

Download PDF

Info

Publication number
JP2010251925A5
JP2010251925A5 JP2009097391A JP2009097391A JP2010251925A5 JP 2010251925 A5 JP2010251925 A5 JP 2010251925A5 JP 2009097391 A JP2009097391 A JP 2009097391A JP 2009097391 A JP2009097391 A JP 2009097391A JP 2010251925 A5 JP2010251925 A5 JP 2010251925A5
Authority
JP
Japan
Prior art keywords
programmable logic
data processing
data
rewriting
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009097391A
Other languages
English (en)
Other versions
JP5438358B2 (ja
JP2010251925A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009097391A priority Critical patent/JP5438358B2/ja
Priority claimed from JP2009097391A external-priority patent/JP5438358B2/ja
Priority to PCT/JP2010/053719 priority patent/WO2010119736A1/en
Priority to US13/003,272 priority patent/US8745564B2/en
Publication of JP2010251925A publication Critical patent/JP2010251925A/ja
Publication of JP2010251925A5 publication Critical patent/JP2010251925A5/ja
Application granted granted Critical
Publication of JP5438358B2 publication Critical patent/JP5438358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記目的を達成するために本発明の一態様に係るデータ処理装置は以下のような構成を備える。即ち、
プログラマブルロジック及び前記プログラマブルロジックの配線を書換えるための複数種類の回路情報を記憶するメモリを含むデータ処理手段と、
前記プログラマブルロジックにより処理されるデータ及び前記プログラマブルロジックの配線を書換えるための書換え設定データを前記データ処理手段に送信するよう制御する制御手段とを有し、
前記データ処理手段は、前記書換え設定データを受信したことに応じて、前記複数種類の回路情報に含まれる何れかの回路情報に基づいて前記プログラマブルロジックの配線を書換え、
前記データ処理手段は、前記プログラマブルロジックの配線の書換え中に前記制御手段から送信される前記プログラマブルロジックにより処理されるべきデータをバッファに保持し、前記プログラマブルロジックの配線の書換えが完了した後に前記バッファに保持されたデータに基づく処理を前記プログラマブルロジックに実行させることを特徴とする。
画像バスＩ／Ｆコントローラ４１０はイメージバス１０２と接続し、そのバスアクセスシーケンスを制御する働きと、スキャナ画像処理部１１５内の各デバイスの制御及びタイミングを発生する。像域分離処理部４１１は、入力画像から文字部を検出することにより像域を判定し、その後の画像処理に利用する像域信号を生成する。テーブル４１２は、読み取った輝度データである画像データを濃度データに変換するために、ルックアップテーブルを使用した変換を行う。フィルタ４１３は、エッジ強調などの目的に従ったデジタル空間フィルタでコンボリューション演算を行う。編集部４１４は、例えば入力画像データからマーカペンで囲まれた閉領域を認識して、その閉領域内の画像データに対して、影つけ、網掛け、ネガポジ反転等の画像加工処理を行う。こうして画像処理が終了した画像データは、再び画像バスＩ／Ｆコントローラ４１０を介してイメージバス１０２に転送される。
ＭＦＰがコピージョブを実行中、スキャナ２００でスキャンされた画像データがスキャナデバイスＩ／Ｆ１１２を介して制御部１００へ入力される。この入力された画像データは、スキャナ画像処理１１５で補正、加工、編集などの画像処理がなされる。そして更に必要であれば画像圧縮／伸張部１１４で圧縮された後、イメージバス１０２、イメージバスＩ／Ｆ１１０、システムバス１０１を介してＲＡＭ１０７或いはＨＤＤ１０９へ格納される。

Claims (5)

  1. プログラマブルロジック及び前記プログラマブルロジックの配線を書換えるための複数種類の回路情報を記憶するメモリを含むデータ処理手段と、
    前記プログラマブルロジックにより処理されるデータ及び前記プログラマブルロジックの配線を書換えるための書換え設定データを前記データ処理手段に送信するよう制御する制御手段とを有し、
    前記データ処理手段は、前記書換え設定データを受信したことに応じて、前記複数種類の回路情報に含まれる何れかの回路情報に基づいて前記プログラマブルロジックの配線を書換え、
    前記データ処理手段は、前記プログラマブルロジックの配線の書換え中に前記制御手段から送信される前記プログラマブルロジックにより処理されるべきデータをバッファに保持し、前記プログラマブルロジックの配線の書換えが完了した後に前記バッファに保持されたデータに基づく処理を前記プログラマブルロジックに実行させることを特徴とするデータ処理装置。
  2. 前記データ処理手段は、前記回路情報に基づいて前記プログラマブルロジックの配線を書換えている間は、前記バッファから前記プログラマブルロジックへのデータの入力を禁止するバス制御手段を有することを特徴とする請求項１に記載のデータ処理装置。
  3. 前記プログラマブルロジックは、ＦＰＧＡであることを特徴とする請求項１又は２に記載のデータ処理装置。
  4. 前記プログラマブルロジックは、リコンフィグアブルプロセッサであることを特徴とする請求項１又は２に記載のデータ処理装置。
  5. プログラマブルロジック及び前記プログラマブルロジックの配線を書換えるための複数種類の回路情報を記憶するメモリを含むデータ処理手段と、前記プログラマブルロジックにより処理されるデータ及び前記プログラマブルロジックの配線を書換えるための書換え設定データを前記データ処理手段に送信するよう制御する制御手段とを具備するデータ処理装置の制御方法であって、
    前記データ処理手段が、前記書換え設定データを受信したことに応じて、前記複数種類の回路情報に含まれる何れかの回路情報に基づいて前記プログラマブルロジックの配線を書換える書換え工程と、
    前記データ処理手段が、前記プログラマブルロジックの配線の書換え中に前記制御手段から送信される前記プログラマブルロジックにより処理されるべきデータをバッファに保持する保持工程と、
    前記データ処理手段が、前記プログラマブルロジックの配線の書換えが完了した後に前記バッファに保持されたデータに基づく処理を前記プログラマブルロジックに実行させる実行工程と、
    を有することを特徴とするデータ処理装置の制御方法。
JP2009097391A 2009-04-13 2009-04-13 データ処理装置及びその制御方法 Expired - Fee Related JP5438358B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009097391A JP5438358B2 (ja) 2009-04-13 2009-04-13 データ処理装置及びその制御方法
PCT/JP2010/053719 WO2010119736A1 (en) 2009-04-13 2010-03-02 Data processing apparatus and method for controlling the apparatus
US13/003,272 US8745564B2 (en) 2009-04-13 2010-03-02 Data processing apparatus and method for controlling the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009097391A JP5438358B2 (ja) 2009-04-13 2009-04-13 データ処理装置及びその制御方法

Publications (3)

Publication Number Publication Date
JP2010251925A JP2010251925A (ja) 2010-11-04
JP2010251925A5 true JP2010251925A5 (ja) 2012-06-07
JP5438358B2 JP5438358B2 (ja) 2014-03-12

Family

ID=42982404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009097391A Expired - Fee Related JP5438358B2 (ja) 2009-04-13 2009-04-13 データ処理装置及びその制御方法

Country Status (3)

Country Link
US (1) US8745564B2 (ja)
JP (1) JP5438358B2 (ja)
WO (1) WO2010119736A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5852320B2 (ja) * 2011-04-13 2016-02-03 キヤノン株式会社 画像形成装置及びその制御方法
JP5546500B2 (ja) * 2011-04-26 2014-07-09 三菱電機株式会社 Ｆｐｇａ搭載装置の遠隔保守システム
KR20130057310A (ko) * 2011-11-23 2013-05-31 삼성전자주식회사 화상독취장치 및 화상독취방법
JP5943736B2 (ja) * 2012-06-28 2016-07-05 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP6036719B2 (ja) * 2014-01-30 2016-11-30 コニカミノルタ株式会社 プログラム可能な論理回路デバイスを備えた電子装置および書き換え方法
JP2015149025A (ja) * 2014-02-07 2015-08-20 キヤノン株式会社 画像処理装置およびその制御方法、並びにプログラム
JP6370063B2 (ja) * 2014-03-04 2018-08-08 キヤノン株式会社 画像処理装置及びその制御方法、並びにプログラム
JP6308821B2 (ja) * 2014-03-13 2018-04-11 キヤノン株式会社 画像処理装置
JP2016035692A (ja) * 2014-08-04 2016-03-17 キヤノン株式会社 画像処理装置、システム、情報処理方法及びプログラム
JP2016042296A (ja) * 2014-08-18 2016-03-31 キヤノン株式会社 画像処理装置、情報処理方法及びプログラム
JP2016111633A (ja) * 2014-12-09 2016-06-20 キヤノン株式会社 回路情報に従って論理回路を構成可能な回路を持つデバイスと、複数の制御手段とを有する情報処理システム
US20180143860A1 (en) * 2016-11-22 2018-05-24 Intel Corporation Methods and apparatus for programmable integrated circuit coprocessor sector management
JP6911600B2 (ja) * 2017-07-18 2021-07-28 富士通株式会社 情報処理装置、情報処理方法および情報処理プログラム
JPWO2022219727A1 (ja) 2021-04-13 2022-10-20

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684980A (en) * 1992-07-29 1997-11-04 Virtual Computer Corporation FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions
JP3351452B2 (ja) * 1995-03-08 2002-11-25 日本電信電話株式会社 プログラマブルゲートアレイ
JP3834935B2 (ja) 1997-06-05 2006-10-18 富士ゼロックス株式会社 印刷処理装置
JP3489608B2 (ja) * 1997-06-20 2004-01-26 富士ゼロックス株式会社 プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法
JP2891979B1 (ja) * 1998-02-06 1999-05-17 日本電気アイシーマイコンシステム株式会社 部分書き換え可能なｐｌｄ
JPH11274915A (ja) * 1998-03-25 1999-10-08 Victor Co Of Japan Ltd Ｆｐｇａの書換処理装置
JP3587095B2 (ja) * 1999-08-25 2004-11-10 富士ゼロックス株式会社 情報処理装置
EP1115204B1 (en) * 2000-01-07 2009-04-22 Nippon Telegraph and Telephone Corporation Function reconfigurable semiconductor device and integrated circuit configuring the semiconductor device
US8058899B2 (en) * 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7152151B2 (en) * 2002-07-18 2006-12-19 Ge Fanuc Embedded Systems, Inc. Signal processing resource for selective series processing of data in transit on communications paths in multi-processor arrangements
JP4258137B2 (ja) * 2001-05-30 2009-04-30 横河電機株式会社 監視装置
JP3944639B2 (ja) * 2002-06-17 2007-07-11 コニカミノルタホールディングス株式会社 プログラマブル論理装置
JP3904072B2 (ja) 2002-07-10 2007-04-11 コニカミノルタホールディングス株式会社 プログラマブル論理回路及びコンピュータシステム並びに回路の初期化方法
JP3837136B2 (ja) * 2004-02-12 2006-10-25 松下電器産業株式会社 プログラマブル論理回路
US7689726B1 (en) * 2004-10-01 2010-03-30 Xilinx, Inc. Bootable integrated circuit device for readback encoding of configuration data
US7328335B1 (en) * 2004-10-01 2008-02-05 Xilinx, Inc. Bootable programmable logic device for internal decoding of encoded configuration data
JP2006260654A (ja) * 2005-03-16 2006-09-28 Mitsubishi Electric Engineering Co Ltd 論理処理装置
JP2006352256A (ja) * 2005-06-13 2006-12-28 Canon Inc プログラマブル論理回路及びその論理回路構成の再構築方法、並びにプログラム
JP2007251329A (ja) * 2006-03-14 2007-09-27 Matsushita Electric Ind Co Ltd プログラマブルロジックデバイス
JP5045036B2 (ja) * 2006-09-05 2012-10-10 富士ゼロックス株式会社 データ処理装置

Similar Documents

Publication Publication Date Title
JP2010251925A5 (ja)
JP5449791B2 (ja) データ処理装置および画像処理装置
JP2009296439A5 (ja)
JP2008017441A5 (ja)
JP4893154B2 (ja) 画像処理装置及び画像処理方法
US9519959B2 (en) Image processing apparatus, imaging apparatus, and method for processing image
JP2021040262A5 (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2021044744A5 (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2014107838A5 (ja)
JP2008283290A5 (ja)
JP2008146606A5 (ja)
JP2009252042A (ja) バッファ制御装置、情報処理装置、撮像装置、およびバッファ制御方法
JP2016007768A5 (ja) 印刷装置及び制御装置
JP6255938B2 (ja) 画像読取システムおよび画像読取装置
JP2019010817A5 (ja)
KR102440368B1 (ko) 디코딩 장치, 전자 장치 및 그 제어 방법
JP2005174227A5 (ja)
JP7370814B2 (ja) 画像処理装置、その制御方法及びプログラム
JP2010161571A5 (ja)
JP2019041164A5 (ja)
JP2011135424A5 (ja)
JP6228522B2 (ja) 画像処理装置
JP2011180653A (ja) データ転送装置およびデータ転送方法
JP2015148851A (ja) 画像処理装置
JP6205980B2 (ja) 画像転送装置及び画像転送方法