JP6205980B2 - 画像転送装置及び画像転送方法 - Google Patents

画像転送装置及び画像転送方法 Download PDF

Info

Publication number
JP6205980B2
JP6205980B2 JP2013172707A JP2013172707A JP6205980B2 JP 6205980 B2 JP6205980 B2 JP 6205980B2 JP 2013172707 A JP2013172707 A JP 2013172707A JP 2013172707 A JP2013172707 A JP 2013172707A JP 6205980 B2 JP6205980 B2 JP 6205980B2
Authority
JP
Japan
Prior art keywords
data
line
transfer
unit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013172707A
Other languages
English (en)
Other versions
JP2015041301A (ja
Inventor
山下 哲生
哲生 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013172707A priority Critical patent/JP6205980B2/ja
Publication of JP2015041301A publication Critical patent/JP2015041301A/ja
Application granted granted Critical
Publication of JP6205980B2 publication Critical patent/JP6205980B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、画像転送装置及び画像転送方法に関する。
従来から、ビデオカメラなどの撮像装置から取得した画像データに画像処理を施して、PC(Personal Computer)などの外部装置にDMA(Direct Memory Access)転送するコミュニケーション端末などの画像転送装置が知られている。
例えば特許文献1には、映像データのDMA転送時に際して、転送元(フレームバッファの)メモリアドレスを転送側(DMAコントローラ)で計算するとともに、計算するメモリアドレスのインクリメント用の信号周期をN倍することにより、DMA転送のデータレートを維持しつつ、転送対象の画像データに拡大処理や縮小処理などの画像処理を施す技術が開示されている。
しかしながら、上述したような従来技術では、フレームバッファに記憶された画像データの画素値を左上から右の順で読み出すことになるため、複数ラインに跨る画素値を参照するような画像処理(例えば、バイリニア法を用いた画像処理)を行うことができず、画質の低下が避けられない。
なお、フレームバッファから読み出した画像データに画像処理を施して再度フレームバッファに書き込んだ上で、フレームバッファから画像処理後の画像データを読み出し、DMA転送するようにすれば、複数ラインに跨る画素値を参照するような画像処理を行うことも可能であるが、この場合、DMA転送に遅延が生じてしまう。
本発明は、上記事情に鑑みてなされたものであり、複数ラインに跨る画素データに基づく画像処理を実行してもDMA転送の遅延を抑えることができる画像転送装置及び画像転送方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の一態様にかかる画像転送装置は、複数ラインに跨る画素データの読出要求を行う読出要求部と、画像データを記憶し、前記読出要求に基づいて、前記画像データを構成する前記複数ラインに跨る画素データを読み出す第1バッファと、読み出された前記複数ラインに跨る画素データに基づく画像処理を行い、1ライン分に縮小された画素データを生成して転送する画像処理部と、前記転送された1ライン分に縮小された画素データを記憶する第2バッファと、DMA(Direct Memory Access)転送に用いられる単位データ量のデータの転送を要求する単位データ転送要求を行い、転送された前記単位データ量のデータを外部へDMA転送するDMA制御部と、前記DMA制御部からの前記単位データ転送要求に基づいて、前記第2バッファから、DMA転送に用いられる前記単位データ量のデータを当該DMA制御部に転送するデータ制御部とを備える。
本発明によれば、複数ラインに跨る画素データに基づく画像処理を実行してもDMA転送の遅延を抑えることができるという効果を奏する。
図1は、本実施形態の画像転送装置の構成の一例を示すブロック図である。 図2は、本実施形態のフレームバッファのデータ読み出し方法の一例の説明図である。 図3は、本実施形態の画像転送装置で実行される画像転送処理の一例を示すシーケンス図である。 図4は、変形例の画像転送装置の構成の一例を示すブロック図である。
以下、添付図面を参照しながら、本発明にかかる画像転送装置及び画像転送方法の実施形態を詳細に説明する。
図1は、本実施形態の画像転送装置100の構成の一例を示すブロック図である。図1に示すように、画像転送装置100は、撮像装置300と、書込コントローラ301と、フレームバッファ302(第1バッファの一例)と、DMA(Direct Memory Access)コントローラ303(DMA制御部の一例)と、データコントローラ304(データ制御部の一例)と、読出コントローラ305(読出要求部の一例)と、画像処理部306とを、備える。
撮像装置300は、画像データを撮像し、書込コントローラ301へ順次転送する。撮像装置300は、画像データを撮像可能な装置であればよく、例えば、ビデオカメラなどが挙げられる。画像データは、静止画であっても動画(映像)であってもよい。
書込コントローラ301は、撮像装置300から転送された画像データを順次フレームバッファ302に書き込む。
DMAコントローラ303は、DMA転送に用いられる単位データ量のデータの転送を要求する単位データ転送要求をデータコントローラ304に行う。またDMAコントローラ303は、単位データ転送要求に基づいてデータコントローラ304から転送された単位データ量のデータを外部(例えば、PC(Personal Computer)のビデオメモリ)へDMA転送する。
なお本実施形態では、DMA転送に用いられる単位データ量はDMA転送パケットサイズであり、単位データ量のデータはパケットであるものとするが、これに限定されるものではない。
データコントローラ304は、画像処理部306から転送された画像処理後の画素データを記憶するラインバッファ304A(第2バッファの一例)を有し、ラインバッファ304Aから、DMA転送に用いられる単位データ量のデータをDMAコントローラ303に転送する。具体的には、データコントローラ304は、DMAコントローラ303からの単位データ転送要求に基づいて、ラインバッファ304Aから、パケットをDMAコントローラ303に転送する。
なお本実施形態では、画像処理部306から転送された画像処理後の画素データが、1ライン分の画素データであるラインデータである場合を例に取り説明するが、これに限定されるものではない。また本実施形態では、ラインバッファ304Aは、FIFO(First-In First-Out)方式のバッファであり、複数ライン分のラインデータ(例えば、2ライン分のラインデータ)を記憶可能とするが、これに限定されるものではない。
またデータコントローラ304は、ラインデータの転送を要求するラインデータ転送要求を読出コントローラ305に行う。そしてデータコントローラ304は、ラインデータ転送要求に基づいて画像処理部306から転送されたラインデータをラインバッファ304Aに記憶する。なおデータコントローラ304は、ラインバッファ304Aがラインデータを記憶可能な場合、即ちラインバッファ304Aの記憶領域に1ライン分のラインデータのデータ量の空きがある場合に、ラインデータ転送要求を読出コントローラ305に行う。
読出コントローラ305は、フレームバッファ302に記憶されている画像データを構成する複数ラインに跨る画素データの読出要求をフレームバッファ302に行う。具体的には、読出コントローラ305は、データコントローラ304からのラインデータ転送要求に基づいて、画像処理部306がラインデータを生成するために必要な複数ラインに跨る画素データの読出要求をフレームバッファ302に行う。例えば、読出コントローラ305は、フレームバッファ302に記憶されている画像データを構成する複数の画素データのうちラインデータの生成に必要な複数ラインに跨る画素データのメモリアドレスを計算し、計算したメモリアドレスに基づいて、当該画素データの読出要求をフレームバッファ302に行う。
フレームバッファ302は、読出コントローラ305からの読出要求に基づいて、複数ラインに跨る画素データを読み出す。
画像処理部306は、フレームバッファ302により読み出された複数ラインに跨る画素データに基づく画像処理を行い、画像処理後の画素データをデータコントローラ304に転送する。本実施形態では、画像処理部306は、前述のとおり、画像処理後の画素データとして1ライン分のラインデータを生成し、データコントローラ304に転送する。
ここで、複数ラインに跨る画素データとしては、例えば、隣接する2ライン以上のラインデータが挙げられ、画像処理部306が行う画像処理としては、画像縮小処理やエッジ強調処理などが挙げられる。
例えば、画像処理部306が、複数ラインに跨る画素データに基づく画像処理として、3ライン分のラインデータに基づく画像縮小処理を行って、1ライン分に縮小されたラインデータを生成するとする。この場合、読出コントローラ305が画像縮小処理に必要な隣接する3ライン分のラインデータの読出要求をフレームバッファ302に行い、フレームバッファ302が3ライン分のラインデータを読み出すと、画像処理部306が、3ライン分のラインデータに基づく画像縮小処理を行って、1ライン分に縮小されたラインデータを生成し、データコントローラ304に転送する。
この場合、画像処理関連の遅延としてフレームバッファ302からの読込時間による3ライン程度の遅延が発生するが、DMA転送に関する遅延は、DMA転送レートが十分であれば1ライン未満であり、複数ラインに跨る画素データに基づく画質劣化の少ない画像縮小処理を実行してもDMA転送の遅延を抑えることができる。
また例えば、画像処理部306が、複数ラインに跨る画素データに基づく画像処理として、5ライン分のラインデータに基づくエッジ強調処理を行って、1ライン分に縮小されたラインデータを生成するとする。この場合、読出コントローラ305がエッジ強調処理に必要な隣接する5ライン分のラインデータの読出要求をフレームバッファ302に行い、フレームバッファ302が5ライン分のラインデータを読み出すと、画像処理部306が、5ライン分のラインデータに基づくエッジ強調処理を行って、1ライン分に縮小されたラインデータを生成し、データコントローラ304に転送する。
この場合、画像処理関連の遅延としてフレームバッファ302からの読込時間による5ライン程度の遅延が発生するが、DMA転送に関する遅延は、DMA転送レートが十分であれば1ライン未満であり、複数ラインに跨る画素データに基づく鮮明なエッジ強調処理を実行してもDMA転送の遅延を抑えることができる。
また、複数ラインに跨る画素データとしては、例えば、1のラインデータと、当該1のラインデータに隣接する他のラインデータを構成する一部の画素データと、が挙げられる。例えば、読出コントローラ305が画像処理に必要な1のラインデータと当該1のラインデータに隣接する他のラインデータを構成する一部の画素データの読出要求をフレームバッファ302に行い、図2に示すように、フレームバッファ302が当該1のラインデータと当該他のラインデータを構成する一部の画素データとを読み出すと、画像処理部306が、当該1のラインデータと当該他のラインデータを構成する一部の画素データとに基づく画像処理を行って、1ライン分に縮小されたラインデータを生成し、データコントローラ304に転送する。
この場合、画像処理関連の遅延としてフレームバッファ302からの読込時間による1ライン強程度の遅延が発生するが、DMA転送に関する遅延は、DMA転送レートが十分であれば1ライン未満であり、複数ラインに跨る画素データに基づく画像処理を実行してもDMA転送の遅延を抑えることができる。
図3は、本実施形態の画像転送装置100で実行される画像転送処理の一例を示すシーケンス図である。
まず、データコントローラ304は、ラインバッファ304Aがラインデータを記憶可能な場合、即ちラインバッファ304Aの記憶領域に1ライン分のラインデータのデータ量の空きがある場合に、ラインデータ転送要求を読出コントローラ305に行う(ステップS101)。
続いて、読出コントローラ305は、データコントローラ304からのラインデータ転送要求に基づいて、画像処理部306がラインデータを生成するために必要な隣接する2ライン以上のラインデータの読出要求をフレームバッファ302に行う(ステップS102)。
続いて、フレームバッファ302は、読出コントローラ305からの読出要求に基づいて、隣接する2ライン以上のラインデータを読み出す(ステップS103)。
続いて、画像処理部306は、フレームバッファ302により読み出された隣接する2ライン以上のラインデータに基づく画像処理を行って、1ライン分のラインデータを生成し、データコントローラ304に転送する(ステップS104)。
そしてデータコントローラ304は、ラインデータ転送要求に基づいて画像処理部306から転送されたラインデータをラインバッファ304Aに記憶する。
以降、フレームバッファ302に記憶されている画像データを構成する全てのラインデータを処理するまで、ステップS101〜ステップS104の処理が繰り返される。
続いて、DMAコントローラ303は、パケットの転送を要求するパケット(単位データ)転送要求をデータコントローラ304に行う(ステップS105)。
続いて、データコントローラ304は、DMAコントローラ303からのパケット転送要求に基づいて、ラインバッファ304Aから、パケットをDMAコントローラ303に転送する(ステップS106)。
そしてDMAコントローラ303は、パケット転送要求に基づいてデータコントローラ304から転送されたパケットを外部へDMA転送する。
以上のように本実施形態によれば、複数ラインに跨る画素データに基づく画像処理とDMA転送とを並列して実行できるため、複数ラインに跨る画素データに基づく画像処理を実行してもDMA転送の遅延を抑えることができる。
特に本実施形態によれば、フレームバッファから読み出した画像データに画像処理を施して再度フレームバッファに書き込む必要がないため、DMA転送の遅延を数ライン程度に抑えることもできる。なお、フレームバッファから読み出した画像データに画像処理を施して再度フレームバッファに書き込んだ上で、フレームバッファから画像処理後の画像データを読み出し、DMA転送する場合には、最大、フレームバッファのライン数分の遅延(例えば、フルHD(1080p)であれば、1080ライン分の遅延)が生じてしまう。
(変形例)
なお、本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。
図4は、変形例の画像転送装置600の構成の一例を示すブロック図である。図4に示すように、変形例の画像転送装置600は、フレームバッファ702A〜702E、読出コントローラ705、及び画像処理部706が本実施形態と相違する。なお、本実施形態と同様の名称・符号を付した構成要素については、本実施形態と同様の機能を有するため、その説明を省略する。
読出コントローラ705は、データコントローラ304からのラインデータ転送要求に基づいて、画像処理部706がラインデータを生成するために必要な2ライン以上のラインデータを構成する各ラインデータの読出要求をフレームバッファ702A〜702Eそれぞれに行う。
フレームバッファ702A〜702Eは、それぞれ、フレームの異なる画像データを記憶する。そしてフレームバッファ702A〜702Eは、読出コントローラ705からの読出要求に基づいて、2ライン以上のラインデータを構成する各ラインデータを読み出す。つまり、フレームバッファ702A〜702Eが、それぞれ、対応する1ライン分のラインデータを読み出すことで、2ライン以上のラインデータが読み出される。
画像処理部706は、フレームバッファ702A〜702Eにより読み出された2ライン以上のラインデータに基づく画像処理を行ってラインデータを生成する。これにより、画像処理部706は、フレーム間の画像処理を行うことができる。
この場合、画像処理関連の遅延としてフレームバッファ702A〜702Eからの読込時間による1ライン強の遅延が発生するが、DMA転送に関する遅延は、DMA転送レートが十分であれば1ライン未満であり、複数ラインに跨る画素データに基づく画像処理を実行してもDMA転送の遅延を抑えることができる。
100、600 画像転送装置
300 撮像装置
301 書込コントローラ
302、702A〜702E フレームバッファ
303 DMAコントローラ
304 データコントローラ
304A ラインバッファ
305、705 読出コントローラ
306、706 画像処理部
特許第3894173号公報

Claims (9)

  1. 複数ラインに跨る画素データの読出要求を行う読出要求部と、
    画像データを記憶し、前記読出要求に基づいて、前記画像データを構成する前記複数ラインに跨る画素データを読み出す第1バッファと、
    読み出された前記複数ラインに跨る画素データに基づく画像処理を行い、1ライン分に縮小された画素データを生成して転送する画像処理部と、
    前記転送された1ライン分に縮小された画素データを記憶する第2バッファと、
    DMA(Direct Memory Access)転送に用いられる単位データ量のデータの転送を要求する単位データ転送要求を行い、転送された前記単位データ量のデータを外部へDMA転送するDMA制御部と、
    前記DMA制御部からの前記単位データ転送要求に基づいて、前記第2バッファから、DMA転送に用いられる前記単位データ量のデータを当該DMA制御部に転送するデータ制御部と
    を備える画像転送装置。
  2. 前記読出要求部は、1ライン分の画素データであるラインデータの転送を要求するラインデータ転送要求に基づいて、前記ラインデータの生成に必要な前記複数ラインに跨る画素データの前記読出要求を行い、
    前記画像処理部は、読み出された前記複数ラインに跨る画素データに基づく画像処理を行って前記ラインデータを生成して、転送し、
    前記データ制御部は、前記第2バッファを有し、前記ラインデータ転送要求を行うとともに、当該ラインデータ転送要求に基づいて転送された前記ラインデータを前記第2バッファに記憶し、前記単位データ量のデータの転送を要求する単位データ転送要求に基づいて、前記第2バッファから前記単位データ量のデータを転送し、
    前記DMA制御部は、前記単位データ転送要求を行うとともに、当該単位データ転送要求に基づいて転送された前記単位データ量のデータを外部へDMA転送する請求項1に記載の画像転送装置。
  3. 前記データ制御部は、前記第2バッファが前記ラインデータを記憶可能な場合に、前記ラインデータ転送要求を行う請求項2に記載の画像転送装置。
  4. 前記複数ラインに跨る画素データは、隣接する2ライン以上のラインデータである請求項2又は3に記載の画像転送装置。
  5. 前記複数ラインに跨る画素データは、1のラインデータと、当該1のラインデータに隣接する他のラインデータを構成する一部の画素データと、である請求項1に記載の画像転送装置。
  6. 前記画像処理は、画像縮小処理である請求項1〜5のいずれか1つに記載の画像転送装置。
  7. 前記画像処理は、エッジ強調処理である請求項1〜5のいずれか1つに記載の画像転送装置。
  8. 前記第1バッファを2以上備え、
    前記2以上の第1バッファは、それぞれ、フレームの異なる画像データを記憶し、
    前記複数ラインに跨る画素データは、2ライン以上のラインデータであり、
    前記読出要求部は、前記2ライン以上のラインデータを構成する各ラインデータの読出要求を前記2以上の第1バッファそれぞれに行い、
    前記2以上の第1バッファは、前記読出要求に基づいて、前記2ライン以上のラインデータを構成する各ラインデータを読み出し、
    前記画像処理部は、前記2以上の第1バッファにより読み出された前記2ライン以上のラインデータに基づく画像処理を行って前記ラインデータを生成する請求項2に記載の画像転送装置。
  9. 複数ラインに跨る画素データの読出要求を行う読出要求ステップと、
    前記読出要求に基づいて、画像データを記憶する第1バッファから前記画像データを構成する前記複数ラインに跨る画素データを読み出す読出ステップと、
    読み出された前記複数ラインに跨る画素データに基づく画像処理を行い、1ライン分に縮小された画素データを生成して転送する画像処理ステップと、
    前記転送された1ライン分に縮小された画素データを第2バッファに記憶する書込ステップと、
    DMA(Direct Memory Access)転送に用いられる単位データ量のデータの転送を要求する単位データ転送要求を行い、転送された前記単位データ量のデータを外部へDMA転送するDMA転送ステップと、
    前記単位データ転送要求に基づいて、前記第2バッファから、DMA転送に用いられる前記単位データ量のデータを転送する単位データ転送ステップと
    を含む画像転送方法。
JP2013172707A 2013-08-22 2013-08-22 画像転送装置及び画像転送方法 Expired - Fee Related JP6205980B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013172707A JP6205980B2 (ja) 2013-08-22 2013-08-22 画像転送装置及び画像転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013172707A JP6205980B2 (ja) 2013-08-22 2013-08-22 画像転送装置及び画像転送方法

Publications (2)

Publication Number Publication Date
JP2015041301A JP2015041301A (ja) 2015-03-02
JP6205980B2 true JP6205980B2 (ja) 2017-10-04

Family

ID=52695410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013172707A Expired - Fee Related JP6205980B2 (ja) 2013-08-22 2013-08-22 画像転送装置及び画像転送方法

Country Status (1)

Country Link
JP (1) JP6205980B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254061A (ja) * 1994-03-14 1995-10-03 Mita Ind Co Ltd 画像処理装置のためのdma転送装置
JP3347550B2 (ja) * 1995-10-12 2002-11-20 キヤノン株式会社 画像処理装置及び方法
JP3729806B2 (ja) * 2002-12-13 2005-12-21 京セラミタ株式会社 デジタルカラー複写機
JP4689440B2 (ja) * 2005-11-04 2011-05-25 キヤノン株式会社 撮像装置、及び処理方法
JP2011176651A (ja) * 2010-02-25 2011-09-08 Ricoh Co Ltd 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体

Also Published As

Publication number Publication date
JP2015041301A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
US8904069B2 (en) Data processing apparatus and image processing apparatus
US20190324646A1 (en) Memory access device, image-processing device, and imaging device
JP6210743B2 (ja) データ処理装置およびデータ転送制御装置
JP2013073508A (ja) データ処理装置、データ処理方法、及びプログラム
US20120203942A1 (en) Data processing apparatus
US10346323B2 (en) Data transfer device and data transfer method for smoothing data to a common bus
US11409655B2 (en) Interface apparatus, data processing apparatus, cache control method, and medium
CN102625086A (zh) 一种用于高清数字矩阵的ddr2存储方法和系统
JP6205980B2 (ja) 画像転送装置及び画像転送方法
JP6473049B2 (ja) 表示制御装置及び撮像装置
JP6762775B2 (ja) 画像処理装置、撮像装置、制御方法及びプログラム
US20120144150A1 (en) Data processing apparatus
JP2009171311A (ja) 撮像装置
CN106897021A (zh) 一种读写数据的方法和装置
JP6564625B2 (ja) データ転送装置およびデータ転送方法
US20140009478A1 (en) Image processing apparatus and control method
US20120033870A1 (en) Image data transfer apparatus and control method for the same
JP2005227479A (ja) 画像処理装置、画像処理方法及び画像処理方法をコンピュータに実行させるためのプログラム
JP5224492B2 (ja) 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ
JP2010218379A (ja) データ転送装置
JP6241670B2 (ja) 画像処理装置
JP2021090124A (ja) 画像処理装置および画像処理装置の処理方法
CN117714810A (zh) 图像生成装置、方法、电子设备及存储介质
JP2009303114A (ja) 電子的撮像装置
JP2010004308A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R151 Written notification of patent or utility model registration

Ref document number: 6205980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees