JP2010192738A - Ｃｕ膜の成膜方法および記憶媒体 - Google Patents

Ｃｕ膜の成膜方法および記憶媒体 Download PDF

Info

Publication number
JP2010192738A
JP2010192738A JP2009036340A JP2009036340A JP2010192738A JP 2010192738 A JP2010192738 A JP 2010192738A JP 2009036340 A JP2009036340 A JP 2009036340A JP 2009036340 A JP2009036340 A JP 2009036340A JP 2010192738 A JP2010192738 A JP 2010192738A
Authority
JP
Japan
Prior art keywords
film
forming
reducing agent
film forming
monovalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009036340A
Other languages
English (en)
Inventor
Yasuhiko Kojima
康彦 小島
Kenji Hikawa
賢治 桧皮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009036340A priority Critical patent/JP2010192738A/ja
Priority to CN2010800082891A priority patent/CN102341525A/zh
Priority to KR1020117021550A priority patent/KR20110120948A/ko
Priority to PCT/JP2010/051122 priority patent/WO2010095498A1/ja
Publication of JP2010192738A publication Critical patent/JP2010192738A/ja
Priority to US13/213,725 priority patent/US20120040085A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供する。
【解決手段】ウエハＷ上の絶縁膜にビアホールとトレンチを形成し、この上にバリア層としてＣＶＤ−Ｒｕ膜を成膜する。チャンバー１内にウエハＷを収容し、チャンバー１内に１価Ｃｕβジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳと、これを還元するアンモニア、還元性Ｓｉ化合物、カルボン酸などの還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。
【選択図】図１

Description

本発明は、半導体基板等の基板にＣＶＤによりＣｕ膜を成膜するＣｕ膜の成膜方法および記憶媒体に関する。
近時、半導体デバイスの高速化、配線パターンの微細化等に呼応して、Ａｌよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線、Ｃｕメッキのシード層、コンタクトプラグの材料として注目されている。
このＣｕの成膜方法としては、スパッタリングに代表される物理蒸着（ＰＶＤ）法が多用されていたが、半導体デバイスの微細化にともなってステップカバレッジが悪いという欠点が顕在化している。
そこで、Ｃｕ膜の成膜方法として、Ｃｕを含む原料ガスの熱分解反応や、当該原料ガスの還元性ガスによる還元反応にて基板上にＣｕを成膜する化学気相成長（ＣＶＤ）法が用いられつつある。このようなＣＶＤ法により成膜されたＣｕ膜（ＣＶＤ−Ｃｕ膜）は、ステップカバレッジ（段差被覆性）が高く、細長く深いパターン内への成膜性に優れているため、微細なパターンへの追従性が高く、配線、Ｃｕメッキのシード層、コンタクトプラグの形成には好適である。
このＣＶＤ法によりＣｕ膜を成膜するにあたり、成膜原料（プリカーサー）にヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）等のＣｕ錯体を用い、これを熱分解する技術が知られている（例えば特許文献１）。
一方、Ｃｕの密着層やバリアメタルとして、ＣＶＤ法によるＲｕ膜（ＣＶＤ−Ｒｕ膜）を用いる技術が知られている（特許文献２）。ＣＶＤ−Ｒｕ膜は、ステップカバレッジが高く、Ｃｕ膜との密着性も高いため、Ｃｕの密着層やバリアメタルに適している。
特開２０００−２８２２４２号公報 特開平１０−２２９０８４号公報
しかしながら、ＣＶＤによりＣｕ膜を成膜する場合には、成膜の際に熱を供給する必要があるため、Ｃｕ膜表面におけるＣｕのマイグレーションが促進され、凝集反応が生じ、平滑なＣｕ膜を得ることが困難である。従来から使用されている成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳは、低温での熱分解特性がよく、比較的低温での成膜が可能であるものの、未だ十分とはいえない。Ｃｕ（ｈｆａｃ）ＴＭＶＳを用いる場合には、不均化反応を経由した熱分解反応によりＣｕを得るため、原理的にさらなる低温化が困難である。
また、成膜原料として上述したＣｕ（ｈｆａｃ）ＴＭＶＳのような１価のβジケトン錯体を用いる場合には成膜中に蒸気圧の低いＣｕ（ｈｆａｃ）２のような副生成物が発生し、この副生成物が成膜表面に吸着する。このため、Ｃｕ原料の吸着阻害が発生し、Ｃｕの初期核密度が低下するため、このことによってもＣｕ膜の平滑性が悪化する。
したがって、高い平滑性が要求される用途や、極薄のＣｕ膜が必要な用途に適用することが困難である。
本発明はかかる事情に鑑みてなされたものであって、平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供することを目的とする。
また、そのような成膜方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
本発明者らは、平滑性の高いＣｕ膜を得るべく検討した結果、成膜原料であるＣｕ錯体として１価のβジケトン錯体を用いた場合に、所定の還元剤を添加することにより、Ｃｕ生成反応の活性化エネルギーを低下させて、より低温で成膜することができ、しかもＣｕの吸着阻害によるＣｕの初期核密度の低下も解消されることを見出し、本発明を完成するに至った。
すなわち、本発明は、処理容器内に基板を収容し、前記処理容器内に１価Ｃｕβジケトン錯体と該１価Ｃｕβジケトン錯体を還元する還元剤とを気相状態で導入して、基板上にＣＶＤ法によりＣｕ膜を成膜することを特徴とするＣｕ膜の成膜方法を提供する。
本発明において、前記還元剤としてＮＨ３を用いることができる。また、前記還元剤として還元性Ｓｉ化合物を用いることもできる。還元性Ｓｉ化合物としては、ジエチルシラン系化合物を用いることができる。さらに、前記還元剤として、カルボン酸を用いることもできる。
前記１価Ｃｕβ−ジケトン錯体としては、ヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）を好適なものとして挙げることができる。
前記処理容器内に前記１価Ｃｕβ−ジケトン錯体と前記還元剤とを同時に供給してＣｕ膜を成膜することができる。この場合に、前記還元剤は、成膜初期に第１の流量で供給し、その後はそれよりも少ない第２の流量で供給するか供給を停止するようにすることができる。また、前記１価Ｃｕβ−ジケトン錯体と前記還元剤とを、パージガスの供給を挟んで交互的に供給してもよい。
前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、そのＲｕ膜の上にＣｕ膜を成膜することが好ましい。前記Ｒｕ膜としては、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜されたものが好適である。前記Ｒｕ膜は拡散防止膜の全部または一部として用いることができる。この場合に、前記拡散防止膜は、前記Ｒｕ膜の下層として、高融点材料膜を有するものとすることができる。前記高融点材料膜としては、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、および酸化マンガンのいずれかからなるものを用いることができる。
得られたＣｕ膜は、配線材として用いてもよいし、Ｃｕメッキのシード膜として用いてもよい。
本発明はまた、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、処理容器内に１価Ｃｕβジケトン錯体と該１価Ｃｕβジケトン錯体を還元する還元剤とを気相状態で導入して、基板上にＣＶＤ法によりＣｕ膜を成膜するので、成膜反応の活性化エネルギーを低下させて低温で成膜することができる。また、成膜初期に優先的に還元剤が下地に吸着するので、Ｃｕの初期核密度を上昇させることができる。これらにより、平滑性の高いＣｕ膜を得ることができる。
本発明のＣｕ膜の成膜方法を実施する成膜装置の構成の一例を示す略断面である。 本発明のＣｕ膜の成膜方法が適用される基板である半導体ウエハの構造を示す断面図である。 成膜シーケンスの一例を示すタイミングチャートである。 成膜シーケンスの他の例を示すタイミングチャートである。 成膜シーケンスのさらに他の例を示すタイミングチャートである。 図２の構造の半導体ウエハに対してＣＶＤ−Ｃｕ膜を配線材として形成した状態を示す断面図である。 図２の構造の半導体ウエハに対してＣＶＤ−Ｃｕ膜をＣｕメッキのシード膜として形成した状態を示す断面図である。 図６の構造の半導体ウエハに対してＣＭＰを行った状態を示す断面図である。 図７の構造の半導体ウエハに対してＣｕメッキを施した状態を示す断面図である。 図９の構造の半導体ウエハに対してＣＭＰを行った状態を示す断面図である。 本発明のＣｕ膜の成膜方法が適用される基板である半導体ウエハの他の構造を示す断面図である。
以下、添付図面を参照して、本発明の実施の形態について説明する。
＜本発明の成膜方法を実施するための成膜装置の構成＞
図１は、本発明の成膜方法を実施する成膜装置の構成の一例を示す略断面である。
この成膜装置１００は、気密に構成された略円筒状のチャンバー１を有しており、その中には被処理基板である半導体ウエハＷを水平に支持するためのサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。このサセプタ２はＡｌＮ等のセラミックスからなっている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５にはヒーター電源６が接続されている。一方、サセプタ２の上面近傍には熱電対７が設けられており、熱電対７の信号はヒーターコントローラ８に伝送されるようになっている。そして、ヒーターコントローラ８は熱電対７の信号に応じてヒーター電源６に指令を送信し、ヒーター５の加熱を制御してウエハＷを所定の温度に制御するようになっている。
チャンバー１の天壁１ａには、円形の孔１ｂが形成されており、そこからチャンバー１内へ突出するようにシャワーヘッド１０が嵌め込まれている。シャワーヘッド１０は、後述するガス供給機構３０から供給された成膜用のガスをチャンバー１内に吐出するためのものであり、その上部には、成膜原料ガスとして１価Ｃｕβジケトン錯体、例えばヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）が導入される第１の導入路１１と、チャンバー１内に還元剤が導入される第２の導入路１２とを有している。これら第１の導入路１１と第２の導入路１２とはシャワーヘッド１０内で別個に設けられおり、成膜原料ガスと還元剤とは吐出後に混合されるようになっている。
シャワーヘッド１０の内部には上下２段に空間１３、１４が設けられている。上側の空間１３には第１の導入路１１が繋がっており、この空間１３から第１のガス吐出路１５がシャワーヘッド１０の底面まで延びている。下側の空間１４には第２の導入路１２が繋がっており、この空間１４から第２のガス吐出路１６がシャワーヘッド１０の底面まで延びている。すなわち、シャワーヘッド１０は、成膜原料としてのＣｕ錯体ガスと希釈ガスとがそれぞれ独立して吐出路１５および１６から吐出するようになっている。
チャンバー１の底壁には、下方に向けて突出する排気室２１が設けられている。排気室２１の側面には排気管２２が接続されており、この排気管２２には真空ポンプや圧力制御バルブ等を有する排気装置２３が接続されている。そしてこの排気装置２３を作動させることによりチャンバー１内を所定の真空度まで減圧することが可能となっている。
チャンバー１の側壁には、ウエハ搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２４と、この搬入出口２４を開閉するゲートバルブＧとが設けられている。また、チャンバー１の壁部には、ヒーター２６が設けられてり、成膜処理の際にチャンバー１の内壁の温度を制御可能となっている。
ガス供給機構３０は、液体状の１価Ｃｕβ−ジケトン錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを成膜原料として貯留する成膜原料タンク３１を有している。１価Ｃｕβ−ジケトン錯体としては、他に、Ｃｕ（ｈｆａｃ）ＭＨＹ、Ｃｕ（ｈｆａｃ）ＡＴＭＳ、Ｃｕ（ｈｆａｃ）ＤＭＤＶＳ、Ｃｕ（ｈｆａｃ）ＴＭＯＶＳ，Ｃｕ（ｈｆａｃ）ＣＯＤ等を用いることができる。用いる１価Ｃｕβ−ジケトン錯体が常温で固体である場合には、溶媒に溶かした状態で成膜原料タンク３１に貯留することができる。
成膜原料タンク３１には、上方からＨｅガス等の圧送ガスを供給するための圧送ガス配管３２が挿入されており、圧送ガス配管３２はバルブ３３が介装されている。また、成膜原料タンク３１内の成膜原料には原料送出配管３４が上方から挿入されており、この原料送出配管３４の他端には気化器３７が接続されている。原料送出配管３４にはバルブ３５および液体マスフローコントローラ３６が介装されている。そして、圧送ガス配管３２を介して成膜原料タンク３１内に圧送ガスを導入することで、成膜原料タンク３１内のＣｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳが液体のまま気化器３７に供給される。このときの液体供給量は液体マスフローコントローラ３６により制御される。気化器３７には、キャリアガスとしてＡｒまたはＨ２等を供給するキャリアガス配管３８が接続されている。キャリアガス配管３８には、マスフローコントローラ３９およびマスフローコントローラ３９を挟んで２つのバルブ４０が設けられている。また、気化器３７には、気化されたＣｕ錯体をシャワーヘッド１０に向けて供給する成膜原料ガス供給配管４１が接続されている。成膜原料ガス供給配管４１にはバルブ４２が介装されており、その他端はシャワーヘッド１０の第１の導入路１１に接続されている。そして、気化器３７で気化したＣｕ錯体がキャリアガスにキャリアされて成膜原料ガス供給配管４１に送出され、第１の導入路１１からシャワーヘッド１０内に供給される。気化器３７および成膜原料ガス供給配管４１およびキャリアガス配管の下流側のバルブ４０までの部分には、成膜原料ガスの凝縮防止のためのヒーター４３が設けられている。ヒーター４３にはヒーター電源（図示せず）から給電され、コントローラ（図示せず）により温度制御されるようになっている。
シャワーヘッド１０の第２の導入路１２には、気体状の還元剤を供給する還元剤供給配管４４が接続されている。この還元剤供給配管４４には還元剤供給源４６が接続されている。また、この還元剤供給配管４４の第２の導入路１２近傍にはバルブ４５が介装されている。さらに、この還元剤供給配管４４には、マスフローコントローラ４７およびマスフローコントローラ４７を挟んで２つのバルブ４８が設けられている。そして、還元剤供給源４６から還元剤供給配管４４を通って、チャンバー１内に１価Ｃｕβ−ジケトン錯体を還元する還元剤が供給されるようになっている。
成膜装置１００は制御部５０を有し、この制御部５０により各構成部、例えばヒーター電源６、排気装置２３、マスフローコントローラ３６，３９、バルブ３３，３５，４０，４２，４５，４８等の制御やヒーターコントローラ８を介してのサセプタ２の温度制御等を行うようになっている。この制御部５０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ５１と、ユーザーインターフェース５２と、記憶部５３とを有している。プロセスコントローラ５１には成膜装置１００の各構成部が電気的に接続されて制御される構成となっている。ユーザーインターフェース５２は、プロセスコントローラ５１に接続されており、オペレータが成膜装置１００の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、成膜装置１００の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部５３もプロセスコントローラ５１に接続されており、この記憶部５３には、成膜装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピや、各種データベース等が格納されている。処理レシピは記憶部５３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて所定の処理レシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下で、成膜装置１００での所望の処理が行われる。
＜本発明の実施形態に係るＣｕ膜の成膜方法＞
次に、以上のように構成された成膜装置を用いた本実施形態のＣｕ膜の成膜方法について説明する。
ここでは、成膜中に発生する副生成物の蒸気圧がその蒸気圧よりも低くなる成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合を例にとって説明する。
また、ここでは、ＣＶＤ法により成膜されたＲｕ膜（ＣＶＤ−Ｒｕ膜）の上にＣＶＤ法によりＣｕ膜（ＣＶＤ−Ｃｕ膜）を成膜する。例えば、図２に示すように、ＣＶＤ−Ｒｕ膜１０２を介して下層のＣｕ配線層１０１が形成された下層の配線絶縁層１０３の上に、キャップ絶縁膜１０４を介して層間絶縁膜１０５が形成され、その上にハードマスク層１０６を介して上層の配線絶縁層１０７が形成され、ハードマスク層１０６、層間絶縁膜１０５、キャップ絶縁膜１０４を貫通し、下層のＣｕ配線層１０１に達するビアホール１０８が形成され、上層配線絶縁層１０７に配線溝であるトレンチ１０９が形成され、さらにビアホール１０８とトレンチ１０９の内壁および上層の配線絶縁層１０７の上にバリア層（拡散防止層）としてＣＶＤ−Ｒｕ膜１１０が形成されたウエハＷに対し、ＣＶＤ−Ｃｕ膜を成膜する。
ＣＶＤ−Ｒｕ膜は、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜したものであることが好ましい。これにより、高純度のＣＶＤ−Ｒｕを得られるため、清浄かつ強固なＣｕとＲｕの界面を形成することができる。ＣＶＤ−Ｒｕ膜を成膜する装置としては、常温で固体であるＲｕ３（ＣＯ）１２を加熱して発生した蒸気を供給するようにした以外は、図１の装置と同様に構成されたものを用いることができる。
Ｃｕ膜の成膜に際しては、まず、ゲートバルブＧを開け、図示しない搬送装置により上記構成のウエハＷをチャンバー１内に導入し、サセプタ２上に載置する。次いで、チャンバー１内を排気装置２３により排気してチャンバー１内の圧力を１．３３〜２６６．６Ｐａ（１０ｍＴｏｒｒ〜２Ｔｏｒｒ）とし、ヒーター５によりサセプタ２を加熱し、キャリアガス配管３８、気化器３７、成膜原料ガス配管４１、シャワーヘッド１０を介してチャンバー１内に１００〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でキャリアガスを供給して安定化を行う。
安定化を所定時間行って条件が安定した時点で、キャリアガスを供給した状態のまま、液体のＣｕ（ｈｆａｃ）ＴＭＶＳを５０〜７０℃の気化器３７で気化させてチャンバー１内に導入し、さらに還元剤供給源４６から気体状の還元剤をチャンバー１内に導入してＣｕ膜の成膜を開始する。
還元剤としては、成膜原料である１価Ｃｕβ−ジケトン錯体を還元可能なものが用いられ、ＮＨ３、還元性Ｓｉ化合物、カルボン酸を好適に用いることができる。還元性Ｓｉ化合物としてはジエチルシラン系化合物、例えばジエチルシラン、ジエチルジクロロシラン等を好適なものとして挙げることができる。また、カルボン酸としては、蟻酸（ＨＣＯＯＨ）、酢酸（ＣＨ３ＣＯＯＨ）、プロピオン酸（ＣＨ３ＣＨ２ＣＯＯＨ）、酪酸（ＣＨ３（ＣＨ２）２ＣＯＯＨ）、吉草酸（ＣＨ３（ＣＨ２）３ＣＯＯＨ）などを挙げることができ、これらの中では蟻酸（ＨＣＯＯＨ）が特に好ましい。
Ｃｕ膜成膜の際のＣｕ（ｈｆａｃ）ＴＭＶＳの流量は、液体として１００〜５００ｍｇ／ｍｉｎ程度とする。また、還元剤の流量は還元剤によっても異なるが、０．１〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）程度である。
ところで、成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳは、従来、サセプタ２のヒーター５により加熱された被処理基板であるウエハＷ上で以下の（１）式に示す不均化反応により分解され、Ｃｕを生成していた。
２Ｃｕ（ｈｆａｃ）ＴＭＶＳ→Ｃｕ＋Ｃｕ（ｈｆａｃ）２＋２ＴＭＶＳ…（１）
Ｃｕ（ｈｆａｃ）ＴＭＶＳは、１価Ｃｕβ−ジケトン錯体の中では分解反応が最も低温で進行するものの一つであるが、それでも上記（１）式の反応を進行させるためには１５０〜２００℃と比較的高温に加熱する必要がある。このため、成膜の際にＣｕ膜表面におけるＣｕのマイグレーションが促進され、凝集反応が生じ、平滑なＣｕ膜を得ることが困難である。
また、１価Ｃｕβ−ジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳは成膜中に副生成物として蒸気圧の低いＣｕ（ｈｆａｃ）２を生成し、成膜表面に吸着する。このため、Ｃｕ（ｈｆａｃ）ＴＭＶＳの吸着阻害が発生し、Ｃｕの初期核密度が低下するため、このことによってもＣｕ膜の平滑性が阻害される。
これに対し、本実施形態では、１価Ｃｕβ−ジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳを還元剤により還元してＣｕを発生させる。
還元剤による還元反応は、活性化エネルギーが上記（１）式の場合よりも低いため、（１）式の熱分解反応よりもより低温で進行する。このため、成膜の際の温度を１３０℃程度まで低下させることができる。
また、このような還元剤は、副生成物であるＣｕ（ｈｆａｃ）２よりも下地に吸着しやすく、これら還元剤が吸着したサイトにＣｕ（ｈｆａｃ）ＴＭＶＳが供給されると、還元されてＣｕが生成し、吸着するので、Ｃｕの初期核密度を高くすることができる。
このような成膜温度を低下させる効果と、Ｃｕの初期核密度を高くする効果により、平滑性の高い高品質のＣｕ膜を得ることができる。
成膜のシーケンスとしては、図３に示すように、Ｃｕ（ｈｆａｃ）ＴＭＶＳと還元剤とを同時に供給するものを挙げることができる。図３の例では、還元剤の流量は成膜初期から成膜終了まで同じ流量であるが、図４に示すように、成膜初期に還元剤を第１の流量で供給し、その後は第１の流量よりも少ない第２の流量で供給するか供給を停止するようにしてもよい。これにより、成膜温度の低温化効果は小さくなるが、膜中に還元剤成分が取り込まれることを極力防止することができ、Ｃｕ膜の品質をより高めることができる。
また、成膜のシーケンスとして、図５に示すように、Ｃｕ（ｈｆａｃ）ＴＭＶＳと還元剤とを、パージを挟んで交互に行う、いわゆるＡＬＤ的手法を用いることもできる。パージはキャリアガスを供給することで行うことができる。このＡＬＤ的手法により、成膜温度をより低下することができる。
そして、このようにしてＣｕ膜を成膜した後、パージ工程を行う。パージ工程では、Ｃｕ（ｈｆａｃ）ＴＭＶＳの供給を停止した後、排気装置２３の真空ポンプを引き切り状態とし、キャリアガスをパージガスとしてチャンバー１内に流してチャンバー１内をパージする。この場合に、できる限り迅速にチャンバー１内をパージする観点から、キャリアガスの供給は断続的に行うことが好ましい。
パージ工程が終了後、ゲートバルブＧを開け、図示しない搬送装置により、搬入出口２４を介してウエハＷを搬出する。これにより、１枚のウエハＷの一連の工程が終了する。
以上のようにして成膜されたＣＶＤ−Ｃｕ膜は、配線材として用いることもできるし、Ｃｕメッキのシード層として用いることもできる。ＣＶＤ−Ｃｕ膜を配線材として用いる場合には、図６に示すように、ビアホール１０８およびトレンチ１０９をすべて埋まるまでＣＶＤ−Ｃｕ膜１１１を成膜して、配線およびプラグをすべてＣＶＤ−Ｃｕ膜１１１で形成する。また、Ｃｕメッキのシード膜として用いる場合には、図７に示すように、ＣＶＤ−Ｃｕ膜１１１をＣＶＤ−Ｒｕ膜１１０の表面に薄く形成する。
図６のように配線およびプラグをすべてＣＶＤ−Ｃｕ膜１１１で形成する場合には、その後、ＣＭＰ（化学機械研磨）を行って余分なＣｕ部分を除去し、図８に示すように、配線絶縁膜１０７とＣＶＤ−Ｃｕ膜１１１が面一となるようにする。また、図７のようにＣＶＤ−Ｃｕ膜１１１をＣｕメッキのシード膜として薄く形成する場合には、その後、図９に示すようにＣｕメッキ１１２を形成して配線およびプラグを形成し、その状態からＣＭＰ（化学機械研磨）を行って余分なＣｕ部分を除去し、図１０に示すように配線絶縁膜１０７とＣｕメッキ層１１２が面一となるようにする。
なお、上記例では、バリア層（拡散防止層）としてＣＶＤ−Ｒｕ膜１１０の単層を用いた例を示したが、図１１に示すように、上層のＣＶＤ−Ｒｕ膜１１０と下層としての高融点材料膜１１３との積層構造であってもよい。この場合に、下層としては、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、酸化マンガン等のいずれかを用いることができる。
＜本発明の他の適用＞
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、上記実施の形態においては、熱分解して生成される副生成物の蒸気圧がその蒸気圧よりも低いＣｕ錯体としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合について示したが、これに限るものではなく、上述したように、Ｃｕ（ｈｆａｃ）ＭＨＹ、Ｃｕ（ｈｆａｃ）ＡＴＭＳ、Ｃｕ（ｈｆａｃ）ＤＭＤＶＳ、Ｃｕ（ｈｆａｃ）ＴＭＯＶＳ、Ｃｕ（ｈｆａｃ）ＣＯＤ等の他の１価Ｃｕβ−ジケトン錯体を用いることもできる。また、還元剤としても上記のものに限るものではない。さらに、成膜の下地としてＣＶＤ−Ｒｕ膜を用いた場合について示したが、これに限るものではない。
また、上記実施の形態では、液体状のＣｕ錯体を圧送して気化器に供給し、気化器で気化させたが、これに限らず、例えばバブリング等により気化させて供給する等、他の手法で気化させてもよい。
さらに、成膜装置についても上記実施の形態のものに限らず、例えば、成膜原料ガスの分解を促進するためにプラズマを形成する機構を設けたもの等、種々の装置を用いることができる。
さらにまた、被処理基板の構造は図２、図１０のものに限るものではない。さらにまた、被処理基板として半導体ウエハを用いた場合を説明したが、これに限らず、フラットパネルディスプレイ（ＦＰＤ）基板等の他の基板であってもよい。
１；チャンバー
２；サセプタ
３；支持部材
５；ヒーター
１０；シャワーヘッド
２３；排気装置
３０；ガス供給機構
３１；成膜原料タンク
３４；原料送出配管
３７；気化器
３８；キャリアガス供給配管
４１；成膜原料ガス供給配管
４４；還元剤供給配管
４６；還元剤供給源
５０；制御部
５１；プロセスコントローラ
５２；ユーザーインターフェース
５３；記憶部（記憶媒体）
Ｗ；半導体ウエハ

Claims (17)

  1. 処理容器内に基板を収容し、前記処理容器内に１価Ｃｕβジケトン錯体と該１価Ｃｕβジケトン錯体を還元する還元剤とを気相状態で導入して、基板上にＣＶＤ法によりＣｕ膜を成膜することを特徴とするＣｕ膜の成膜方法。
  2. 前記還元剤は、ＮＨ３であることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  3. 前記還元剤は、還元性Ｓｉ化合物であることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  4. 前記還元性Ｓｉ化合物は、ジエチルシラン系化合物であることを特徴とする請求項３に記載のＣｕ膜の成膜方法。
  5. 前記還元剤は、カルボン酸であることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  6. 前記１価Ｃｕβ−ジケトン錯体は、ヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）であることを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ膜の成膜方法。
  7. 前記処理容器内に前記１価Ｃｕβ−ジケトン錯体と前記還元剤とを同時に供給してＣｕ膜を成膜することを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ膜の成膜方法。
  8. 前記還元剤は、成膜初期に第１の流量で供給し、その後は第１の流量よりも少ない第２の流量で供給するか供給を停止することを特徴とする請求項７に記載のＣｕ膜の成膜方法。
  9. 前記１価Ｃｕβ−ジケトン錯体と前記還元剤とは、パージガスの供給を挟んで交互的に供給することを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ膜の成膜方法。
  10. 前記基板として、表面にＣＶＤ法により成膜したＲｕ膜を有するものを用い、そのＲｕ膜の上にＣｕ膜を成膜することを特徴とする請求項１から請求項９のいずれか１項に記載のＣｕ膜の成膜方法。
  11. 前記Ｒｕ膜は、成膜原料としてＲｕ３（ＣＯ）１２を用いて成膜されたものであることを特徴とする請求項１０に記載のＣｕ膜の成膜方法。
  12. 前記Ｒｕ膜は拡散防止膜の全部または一部として用いられることを特徴とする請求項１０または請求項１１に記載のＣｕ膜の成膜方法。
  13. 前記拡散防止膜は、前記Ｒｕ膜の下層として、高融点材料膜を有することを特徴とする請求項１２に記載のＣｕ膜の成膜方法。
  14. 前記高融点材料膜は、Ｔａ、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮ、および酸化マンガンのいずれかからなることを特徴とする請求項１３に記載のＣｕ膜の成膜方法。
  15. 得られたＣｕ膜を配線材として用いることを特徴とする請求項１から請求項１４のいずれか１項に記載のＣｕ膜の成膜方法。
  16. 得られたＣｕ膜をＣｕメッキのシード膜として用いることを特徴とする請求項１から請求項１４のいずれか１項に記載のＣｕ膜の成膜方法。
  17. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１６のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2009036340A 2009-02-19 2009-02-19 Ｃｕ膜の成膜方法および記憶媒体 Pending JP2010192738A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009036340A JP2010192738A (ja) 2009-02-19 2009-02-19 Ｃｕ膜の成膜方法および記憶媒体
CN2010800082891A CN102341525A (zh) 2009-02-19 2010-01-28 Cu膜的成膜方法和存储介质
KR1020117021550A KR20110120948A (ko) 2009-02-19 2010-01-28 Ｃｕ막의 성막 방법 및 기억 매체
PCT/JP2010/051122 WO2010095498A1 (ja) 2009-02-19 2010-01-28 Ｃｕ膜の成膜方法および記憶媒体
US13/213,725 US20120040085A1 (en) 2009-02-19 2011-08-19 METHOD FOR FORMING Cu FILM AND STORAGE MEDIUM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009036340A JP2010192738A (ja) 2009-02-19 2009-02-19 Ｃｕ膜の成膜方法および記憶媒体

Publications (1)

Publication Number Publication Date
JP2010192738A true JP2010192738A (ja) 2010-09-02

Family

ID=42633784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009036340A Pending JP2010192738A (ja) 2009-02-19 2009-02-19 Ｃｕ膜の成膜方法および記憶媒体

Country Status (5)

Country Link
US (1) US20120040085A1 (ja)
JP (1) JP2010192738A (ja)
KR (1) KR20110120948A (ja)
CN (1) CN102341525A (ja)
WO (1) WO2010095498A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120183434A1 (en) * 2011-01-14 2012-07-19 Whitcomb David R Nanowire preparation methods, compositions, and articles
US20120183435A1 (en) * 2011-01-14 2012-07-19 Carestream Health, Inc. Nanowire preparation methods, compositions, and articles

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883745B2 (en) * 2007-07-30 2011-02-08 Micron Technology, Inc. Chemical vaporizer for material deposition systems and associated methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052278B2 (ja) * 1994-11-09 2000-06-12 日本電信電話株式会社 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
KR100458779B1 (ko) * 2000-03-27 2004-12-03 미츠비시 쥬고교 가부시키가이샤 금속막의 제작방법 및 그 제작장치
JP2002060942A (ja) * 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
US6875518B2 (en) * 2000-10-18 2005-04-05 Jsr Corporation Ruthenium film, ruthenium oxide film and process for forming the same
US6576293B2 (en) * 2001-03-26 2003-06-10 Sharp Laboratories Of America, Inc. Method to improve copper thin film adhesion to metal nitride substrates by the addition of water
JP2005520053A (ja) * 2002-01-18 2005-07-07 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 原子層堆積によって銅薄膜を堆積させるための揮発性銅（ｉｉ）錯体
WO2006101130A1 (ja) * 2005-03-23 2006-09-28 Tokyo Electron Limited 成膜装置及び成膜方法
JP2006299407A (ja) * 2005-03-23 2006-11-02 Tokyo Electron Ltd 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120183434A1 (en) * 2011-01-14 2012-07-19 Whitcomb David R Nanowire preparation methods, compositions, and articles
US20120183435A1 (en) * 2011-01-14 2012-07-19 Carestream Health, Inc. Nanowire preparation methods, compositions, and articles
US8613887B2 (en) * 2011-01-14 2013-12-24 Carestream Health, Inc. Nanowire preparation methods, compositions, and articles
US8980170B2 (en) 2011-01-14 2015-03-17 Carestream Health, Inc. Nanowire preparation methods, compositions, and articles

Also Published As

Publication number Publication date
KR20110120948A (ko) 2011-11-04
US20120040085A1 (en) 2012-02-16
CN102341525A (zh) 2012-02-01
WO2010095498A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP5225957B2 (ja) 成膜方法および記憶媒体
JP4803578B2 (ja) 成膜方法
US20090029047A1 (en) Film-forming apparatus and film-forming method
WO2011033918A1 (ja) 成膜装置、成膜方法および記憶媒体
JP6391355B2 (ja) タングステン膜の成膜方法
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2006299407A (ja) 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
US8697572B2 (en) Method for forming Cu film and storage medium
JP2010212452A (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2010103881A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
US8129271B2 (en) Film forming method, film forming apparatus and storage medium
KR101349423B1 (ko) Ｃｕ막의 성막 방법
JP2005248206A (ja) 成膜方法
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5656683B2 (ja) 成膜方法および記憶媒体
JP2010202947A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2010192600A (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2007111127A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体
JP5659041B2 (ja) 成膜方法および記憶媒体
JP2010189727A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2012175073A (ja) 成膜方法および記憶媒体