JP2010153744A - 回路基板の製造方法及び半導体装置の製造方法 - Google Patents
回路基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010153744A JP2010153744A JP2008333019A JP2008333019A JP2010153744A JP 2010153744 A JP2010153744 A JP 2010153744A JP 2008333019 A JP2008333019 A JP 2008333019A JP 2008333019 A JP2008333019 A JP 2008333019A JP 2010153744 A JP2010153744 A JP 2010153744A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- tin
- metal
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】回路基板1の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜4を設けたのち、前記金属膜を金属置換により錫を含むはんだ5に置換し、次いで、前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだ6を厚付けする。
【選択図】図1
Description
この時、ペリフェラル基板電極3の表面と回路基板1の表面における溶融はんだの接触角が異なるので、表面張力によって溶融はんだはペリフェラル基板電極3の表面に集まってはんだ層6を形成する。このはんだ層6は、ペリフェラル基板電極3同士の間の錫を含むはんだ5も集めたものになるため、ペリフェラル基板電極3同士の間隔にもよるが初期に成膜した置換用金属膜の膜厚より2倍以上の厚さに厚付けされる。
次いで、図3(c)に示すようにレジストパターン13を除去する。次いで、図4(d)に示すように、硫酸系のCuエッチング液によりCuめっきシード層12の露出部を除去して残部を配線パターンとするのが従来のセミアディティブ工法である。しかし、本発明の実施の形態においては、ペリフェラル基板電極となるCuめっき層14の周囲のCuめっきシード層は残存させておく。
2 めっきシード層
3 ペリフェラル基板電極
4 置換用金属膜
5 錫を含むはんだ
6 はんだ層
7 ソルダーレジスト
8 半導体素子
9 金バンプ
10 アンダーフィル樹脂
11 基板ベース層
12 Cuめっきシード層
13 レジストパターン
14 Cuめっき層
15 錫はんだ層
16 錫はんだ層
21 回路基板
22 めっきシード層
23 ペリフェラル基板電極
24 置換用金属膜
25,26,27 錫はんだ層
31 回路基板
32 ペリフェラル基板電極
33 ソルダーレジスト
34 めっきレジスト
35 無電解Cuめっき層
36 Snはんだ層
37 Snはんだ層
41 回路基板
42 Cuめっきシード層
43 Cuめっき層
44,49 エッチングレジスト
45,50 ソルダーレジスト
46,48 Snはんだ層
47,51 Snはんだ層
61 回路基板
62 基板電極
63 錫を含むはんだ
64 ボンディング加熱ヘッド
65 シリンジ
66 アンダーフィル樹脂
71 半導体素子
72 金端子
Claims (6)
- 回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、
前記金属膜を金属置換により錫を含むはんだに置換する工程と、
前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程と
を有する回路基板の製造方法。 - 前記はんだに置換する工程において、錫を含む置換型無電解めっき浴を用いる請求項1に記載の回路基板の製造方法。
- 前記金属膜を金属置換により錫を含むはんだに置換する工程が、金属膜の表面の一部を金属置換する第1の金属置換工程と、前記第1の金属置換工程より高温で前記金属膜の残部を金属置換する第2の金属置換工程とからなる請求項1または2に記載の回路基板の製造方法。
- 前記金属膜として、前記回路基板の配線パターンの形成過程で用いるめっきシード層を用いる請求項1乃至3のいずれか1項に記載の回路基板の製造方法。
- 前記接続部導体パターンの間に金属置換により錫を含むはんだに置換可能な金属膜を設ける工程が、接続パッド部以外の前記接続部導体パターンの表面をめっきレジストで覆った状態で金属膜を設ける工程である請求項1乃至請求項4のいずれか1項に記載の回路基板の製造方法。
- 回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、
前記金属膜を金属置換により錫を含むはんだに置換する工程と、
前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程と、
前記錫を含むはんだを厚付けした接続部導体パターンと半導体素子に設けた接続端子とをフリップチップボンディングにより電気的に接続する工程と
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333019A JP5223666B2 (ja) | 2008-12-26 | 2008-12-26 | 回路基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333019A JP5223666B2 (ja) | 2008-12-26 | 2008-12-26 | 回路基板の製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153744A true JP2010153744A (ja) | 2010-07-08 |
JP5223666B2 JP5223666B2 (ja) | 2013-06-26 |
Family
ID=42572488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333019A Expired - Fee Related JP5223666B2 (ja) | 2008-12-26 | 2008-12-26 | 回路基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223666B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038125A1 (ja) * | 2012-09-07 | 2014-03-13 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
US11362248B2 (en) | 2019-07-25 | 2022-06-14 | Nichia Corporation | Method of manufacturing light-emitting device, light-emitting device, element mounting wiring board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267836A (ja) * | 1992-03-18 | 1993-10-15 | Victor Co Of Japan Ltd | はんだプリコート印刷回路基板の製造方法及び基板 |
JPH0621621A (ja) * | 1992-05-08 | 1994-01-28 | C Uyemura & Co Ltd | 回路パターンの形成方法 |
JPH10224029A (ja) * | 1997-02-05 | 1998-08-21 | Sony Corp | バンプ製造方法 |
JPH10326965A (ja) * | 1997-05-23 | 1998-12-08 | Kyocera Corp | 多層配線基板の製造方法 |
JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
JP2008174817A (ja) * | 2007-01-22 | 2008-07-31 | C Uyemura & Co Ltd | 置換錫合金めっき皮膜の形成方法、置換錫合金めっき浴及びめっき性能の維持方法 |
-
2008
- 2008-12-26 JP JP2008333019A patent/JP5223666B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267836A (ja) * | 1992-03-18 | 1993-10-15 | Victor Co Of Japan Ltd | はんだプリコート印刷回路基板の製造方法及び基板 |
JPH0621621A (ja) * | 1992-05-08 | 1994-01-28 | C Uyemura & Co Ltd | 回路パターンの形成方法 |
JPH10224029A (ja) * | 1997-02-05 | 1998-08-21 | Sony Corp | バンプ製造方法 |
JPH10326965A (ja) * | 1997-05-23 | 1998-12-08 | Kyocera Corp | 多層配線基板の製造方法 |
JP2006165426A (ja) * | 2004-12-10 | 2006-06-22 | Ishihara Chem Co Ltd | フィルムキャリアなどの製造方法 |
JP2008174817A (ja) * | 2007-01-22 | 2008-07-31 | C Uyemura & Co Ltd | 置換錫合金めっき皮膜の形成方法、置換錫合金めっき浴及びめっき性能の維持方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038125A1 (ja) * | 2012-09-07 | 2014-03-13 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP5513694B1 (ja) * | 2012-09-07 | 2014-06-04 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
CN104604341A (zh) * | 2012-09-07 | 2015-05-06 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
TWI492678B (zh) * | 2012-09-07 | 2015-07-11 | Ngk Spark Plug Co | Wiring substrate and manufacturing method thereof |
KR101622895B1 (ko) | 2012-09-07 | 2016-05-19 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 그 제조방법 |
US10123415B2 (en) | 2012-09-07 | 2018-11-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate and production method therefor |
US11362248B2 (en) | 2019-07-25 | 2022-06-14 | Nichia Corporation | Method of manufacturing light-emitting device, light-emitting device, element mounting wiring board |
US11791448B2 (en) | 2019-07-25 | 2023-10-17 | Nichia Corporation | Light-emitting device and element mounting wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP5223666B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
KR100967344B1 (ko) | 플립칩 패키지 기판 제조방법 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
TW201503771A (zh) | 配線基板 | |
JPWO2006101155A1 (ja) | 電子部品の実装方法および電子回路装置 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
KR20080072542A (ko) | 반도체 패키지 기판 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
US8168890B2 (en) | Printed circuit board and component package having the same | |
JP5223666B2 (ja) | 回路基板の製造方法及び半導体装置の製造方法 | |
JP4453919B2 (ja) | バンプ電極付き電子部品の製造方法 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JP2010267741A (ja) | 半導体装置の製造方法 | |
JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
TWI478312B (zh) | 堆疊封裝結構 | |
JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
JP2008192833A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |