JP2010142559A - 遊技機 - Google Patents

Abstract

【課題】違法行為を確実に排除できるスロットマシンを提供する。
【解決手段】フォトカプラＰＣに供給されるＤＣ５Ｖと、払出モータＭＯに供給されるＤＣ２４Ｖと、フォトカプラＰＣをＯＮ動作させるメダル払出信号ＰＡＹとを、配線コネクタＣＮ４を経由して、他の制御部から受けるメダル払出制御基板５５を有し、フォトカプラＰＣのＯＮ動作に対応して、払出モータＭＯを駆動して遊技者に有価物を払出すスロットマシンである。配線コネクタＣＮ４を通過して検査電流Ｉを定常的に流す電流回路と、検査電流Ｉが途絶えたことを検出して、ＤＣ５Ｖの給電を停止させる電源制御回路７１とを設けた。
【選択図】図７

Description

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、遊技媒体としてメダル又は遊技球を用いる回胴遊技機や弾球遊技機に好適に適用される。

スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、停止ライン上の図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。但し、各ゲームの当否状態は、実際には、機器内部の抽選処理によって各ゲームの開始時に予め決まっており、この抽選処理によって当選した図柄を、遊技者が停止ライン上に揃えることで配当メダルが払出される。

この配当メダルは、各スロットマシン内部に配置されたメダルホッパーに予め貯留されている。そして、払出モータＭＯが回転してメダルを払出し、払出検出センサが必要個数の払出枚数を確認すると払出動作が終了するようになっている。

払出モータＭＯは、例えば、ＤＣ２４Ｖの電圧で回転する直流モータで構成されている。そして、メダル払出信号ＰＡＹを受けるフォトカプラを設け、メダル払出信号ＰＡＹがＬレベルになると、フォトカプラの出力側のトランジスタがＯＮ動作して、直流モータの電流駆動回路が形成されるよう構成されている。

ところが、メダル払出信号ＰＡＹがＬレベルになると、払出モータが回転を始めるので、この関係を悪用して、配線コネクタの部分でメダル払出信号の信号ラインをグランドに落とす違法行為が懸念されるところである。そこで、かかる違法行為を排除するべく各種の防犯回路が提案されているが（特許文献１）、如何に優れた防犯回路を搭載したところで、いわゆる「ぶら下げ基板」を用いた違法行為に対しては無力となる。
特開２００５−１４３６５６号公報

ここで、「ぶら下げ基板」とは、正規の回路基板と正規の回路基板との間に、配置される違法回路基板であり、この違法回路基板において所望の違法信号が生成されて出力されると、せっかくの防犯機能が無力化されてしまう。

また、上記した違法行為の問題とは別に、遊技機の通常時及び異常時にも、適切に動作する回路構成が強く望まれる。

本発明は、上記の問題点に鑑みてなされたものであって、違法行為を確実に排除できる遊技機を提供することを目的とする。また、機器異常時やその他のタイミングでも常に適切に動作する遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、インタフェイス素子に供給される第一電源と、払出モータに供給される第二電源と、前記インタフェイス素子をＯＮ動作させる払出信号とを、配線コネクタを経由して、他の制御部から受ける払出制御部を有し、前記払出制御部が、前記インタフェイス素子のＯＮ動作に対応して、前記払出モータを駆動して遊技者に有価物を払出す遊技機であって、前記配線コネクタを通過して検査電流を定常的に流す電流回路と、前記検査電流が途絶えたことを検出して、前記第一電源及び／又は前記第二電源の給電を停止させる電源制御回路とを設けたことを特徴とする。

本発明が、第一電源と第二電源の何れか一方だけの給電を停止させる実施態様を採る場合には、電源制御回路は、好ましくは、第二電源を制御すべきである。それは、通常、第二電源の方が第一電源より、その電源電圧と電流容量が高いので、違法回路を搭載しても、第一電源に基づいて、第二電源を違法に生成することが困難だからである。

前記電流回路は、好ましくは、前記検査電流が流通する検出抵抗を、前記払出制御部に配置して構成されるか、或いは、前記払出制御部から帰還する検査電流が流入する検出抵抗を、前記他の制御部に配置して構成される。ここで、前記検出抵抗には、前記他の制御部から出力される第一電源又は第二電源から供給される前記検査電流が流入している構成を採るのが効果的である。

また、前記電源制御回路は、前記検査電流が途絶えると二値信号の出力レベルを変化させる異常検出部と、前記異常検出部の出力を受けて、前記出力レベルが変化したことを記憶する異常記憶部と、前記異常記憶部の出力に基づいて第一電源及び／又は第二電源の給電を停止させる電源遮断部とを有して構成されると効果的である。

ここで、前記異常記憶部は、フリップフロップを有して構成され、前記出力レベルの変化に対応してセット状態に制御されるのが典型的である。また、前記フリップフロップは、遊技機の電源投入時、及び／又は、前記インタフェイス素子をＯＮ動作に先行して、リセット状態に制御されるのが好適である。

上記した本発明によれば、違法行為を確実に排除できると共に、常に適切に動作する遊技機を実現することができる。

以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。

図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭＯと、メダル払出制御基板５５と、払出中継基板６３と、払出センサＳＥ（図５）などが設けられている。ここで、メダルは、払出モータＭＯの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。

上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。

図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。

前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。

これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。

図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。

図５は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。

主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。

演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。

主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、投入枚数判定部２１ｄを構成するフォトインタラプタＰＨ１，ＰＨ２、投入メダル返却部２１ｃを構成するブロッカーソレノイド３１、及び、各種ＬＥＤ素子９〜１１などに接続されている。

また、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。

主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサＳＥと、払出モータＭＯとが設けられており、メダル払出制御基板５５は、主制御基板５０からのメダル払出信号ＰＡＹに基づいて払出モータＭＯを回転させて、所定量のメダルを払出している。なお、払出モータＭＯは、ブラシモータなどのＤＣモータであり、ＤＣ２４Ｖを受けている限り回転を継続する。

その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定した確率的なメダル払出枚数のランク設定値を示す設定キー信号などを出力している。

図６（ａ）は、主制御基板５０と、払出中継基板６３と、メダル払出制御基板５５との接続関係を図示した概略図である。図示の通り、メダル払出制御基板５５は、払出中継基板６３を経由して、主制御基板５０から、メダル払出信号ＰＡＹと、ＤＣ５Ｖと、ＤＣ２４Ｖとを受けている。ここで、各回路基板５０，６３，５５は、配線コネクタＣＮ１〜ＣＮ４を経由して隣接する回路基板と接続されている。

図６（ａ）に示す通り、主制御基板５０の出力部は、メダル払出信号ＰＡＹを出力する信号出力部７０と、異常検出時にＤＣ５Ｖを遮断する電源制御部７１とを有して構成されている。そして、メダル払出信号ＰＡＹとＤＣ５Ｖとは、ＤＣ２４Ｖ及びグランド信号を含んだ他の信号と共に、配線コネクタＣＮ１から出力されている。

信号出力部７０は、メダルの払出枚数に対応するパルス幅τを有する駆動パルスＳＧを受けてスイッチング動作をするバイポーラ型トランジスタＱａと、トランジスタＱａのベース抵抗Ｒａとで構成されている。図示の通り、トランジスタＱａのベース端子は、ベース抵抗Ｒａを通して駆動パルスＳＧを受けており、エミッタ端子は、グランドに接続されている。また、トランジスタＱａのコレクタ端子は、メダル払出信号ＰＡＹの出力端子として、コネクタＣＮ１に接続されている。

図７に示す通り、メダル払出信号ＰＡＹは、メダル払出制御基板５５のフォトカプラＰＣ（発光ダイオードＤ）の電流流出端子に供給され、フォトカプラＰＣの電流流入端子には、電流制限抵抗Ｒ１を通して、電源制御部７１の出力が供給されている。正常状態では、電源制御部７１の出力は、ほぼＤＣ５Ｖであるので、フォトカプラＰＣに流れるＯＮ電流Ｉｏｎは、Ｉｏｎ≒（５−Ｖｆ）／Ｒ１となる。なお、Ｖｆは、フォトカプラＰＣでの降下電圧である。

また、電源制御部７１とグランド間には、メダル払出制御基板５５において、検出抵抗Ｒ２が接続されている。そのためコネクタＣＮ１〜ＣＮ４が全て接続されている正常状態では、アイドル電流Ｉ（≒５／Ｒ２）が定常的に流れる。一方、コネクタＣＮ１〜ＣＮ４の何れかが外されると、それまで流れていたアイドル電流Ｉがゼロとなる。

図６（ｂ）に示す通り、駆動パルスＳＧは、払出動作時にだけＨレベルとなり、それ以外の定常状態では、Ｌレベルを維持する。そのため、トランジスタＱａは、払出動作時にだけＯＮ動作し、それ以外の定常時にはＯＦＦ状態を維持する。その結果、電源制御部７１がＤＣ５Ｖを出力している正常時には、メダル払出信号ＰＡＹは、駆動パルスＳＧがＨレベルとなる払出動作時にだけＬレベルとなり、それ以外の定常状態ではＨレベルを維持する。

図６（ｃ）は、電源制御部７１の回路構成の一例を示す回路図である。この電源制御部７１は、コネクタＣＮ１〜ＣＮ４の何れかが外されると給電を停止する電源遮断機能を有しており、電源電流値Ｉｓを検出する電流センス部９０と、異常検出部９１と、異常記憶部９２と、電源遮断部９３とを有して構成されている。なお、電源電流Ｉｓは、アイドル電流Ｉと、フォトカプラＰＣの電流（＝Ｉｏｎ又は０）との総和値である。

電流センス部９０は、シャント抵抗Ｒｓと、電流シャントモニタＡＰと、負荷抵抗ＲＬとで構成されている。電流シャントモニタＡＰとして、この実施例ではTexas Instrument社のＩＮＡ１３９(CURRENT SHUNT MONITOR)を使用している。このＩＣは、増幅部と出力トランジスタとを有し、シャント抵抗Ｒｓの両端電圧に比例する電流を出力トランジスタから出力するよう構成されている。そして、負荷抵抗ＲＬの両端には、ＤＣ５Ｖラインの電源電流値Ｉｓに比例した検出電圧Ｅｏ（Ｅｏ∝Ｒｓ＊ＲＬ＊Ｉｓ）が得られる。

異常検出部９１は、具体的にはコンパレータＣＰで構成されており、負入力端子（−）には負荷抵抗ＲＬの両端電圧が供給され、正入力端子（＋）には、分圧抵抗Ｒ２０，Ｒ２１によって分圧された基準電圧Ｅｒが供給されている。基準電圧Ｅｒは、ほぼ５＊Ｒ２１／（Ｒ２０＋Ｒ２１）であって、正常な電源電流Ｉｓ（Ｉｓ＝Ｉ、又はＩｓ＝Ｉｏｎ＋Ｉ）が流れている時の検出電圧Ｅｏより低い値に設定されている。すなわち、電源電流値Ｉｓは、フォトカプラＰＣのＯＮ動作時にはＩｓ＝Ｉｏｎ＋Ｉであり、ＯＦＦ動作時にはＩｓ＝Ｉであるが、Ｉｓ＝Ｉの最小状態でも、Ｅｒ＜Ｅｏとなるよう基準電圧Ｅｒが設定されている。なお、コネクタＣＮ１〜ＣＮ４が外される異常時には、Ｅｏ≒０となるので、当然ながらＥｒ＞Ｅｏとなる。

異常記憶部９２は、２つのＮＯＲゲートＧ２，Ｇ３をたすき状に接続したＲＳフリップフロップで構成されている。図６（ｄ）に真理値表を示す通り、Ｒ入力端子がＬレベルの状態で、Ｓ入力端子がＨレベルに立ち上がるとＱ出力端子がＨレベルとなり、その後、Ｓ入力端子がＬレベルに戻ってもＱ出力端子は、Ｈレベルを維持する。一方、Ｓ入力端子がＬレベルの状態で、Ｒ入力端子がＨレベルに立ち上がるとＱ出力端子がＬレベルとなり、その後、Ｒ入力端子がＬレベルに戻ってもＱ出力端子は、Ｌレベルを維持する。

異常記憶部９２のＳ入力端子は、コンパレータＣＰの出力端子に接続され、Ｒ入力端子には、主制御部５０が出力するリセット信号ＲＳＴが供給されるようになっている。なお、遊技機の電源投入時に一回だけ、リセット信号ＲＳＴを出力するのでも良いが、ノイズなどによる異常記憶部９２の誤動作の可能性を考慮すると、メダル払出動作に先立って、毎回、リセット信号ＲＳＴを出力するのが好ましい。

電源遮断部９３は、この実施例では、ＰチャンネルＭＯＳトランジスタＱｂで構成されている。図示の通り、トランジスタＱｂのゲート端子には、異常記憶部９２のＱ出力端子が接続されている。また、トランジスタＱｂのソース端子にはシャント抵抗Ｒｓを経由してＤＣ５Ｖが供給されている。

そのため、異常記憶部９２のＱ出力端子がＬレベルとなると、トランジスタＱｂがＯＮ動作して、トランジスタＱｂのドレイン端子からＤＣ５Ｖの直流電圧が出力される。そして、この時、主制御基板５０のトランジスタＱａがＯＮ状態であれば、ＤＣ５Ｖ→シャント抵抗Ｒｓ→トランジスタＱｂ→電流制限抵抗Ｒ１→フォトカプラＰＣ→トランジスタＱａの経路で電流が流れてフォトカプラＰＣがＯＮ動作する。

続いて、上記の構成を有する図６（ｂ）の電源制御部７１の動作内容を確認的に説明する。フォトカプラＰＣがＯＮ状態であるかＯＦＦ状態であるかに限らず、コネクタＣＮ１〜ＣＮ４が接続されている限り、電流センス部９０の検出電圧Ｅｏは、基準電圧Ｅｒより高い（Ｅｏ＞Ｅｒ）。そのため、異常記憶部９２のＳ入力端子は、定常的にＬレベルとなる。

この定常状態で、異常記憶部９２のＲ入力端子にリセット信号ＲＳＴが供給されると、異常記憶部９２のＱ出力端子はＬレベルとなる。すると、トランジスタＱｂがＯＮ動作して、トランジスタＱｂのドレイン端子から、メダル払出制御基板５５にＤＣ５Ｖが供給されるので、フォトカプラＰＣのＯＮ／ＯＦＦ状態に対応して、メダル払出動作か払出停止動作が正常に実行される。

ところで、トランジスタＱａがＯＦＦ状態である払出禁止状態（定常状態）において、違法回路基板を接続するべく、配線コネクタＣＮ１〜ＣＮ４の何れかが外されることもあり得る。しかし、このような場合には、何れかの配線コネクタが取り外された瞬間に、シャント抵抗Ｒｓの電流がゼロとなるので、電流センス部９０の検出電圧Ｅｏが、基準電圧Ｅｒを下回る（Ｅｏ＜Ｅｒ）。そのため、異常記憶部９２のＳ入力端子がＨレベルに立上ることで、異常記憶部９２のＱ出力端子がＨレベルとなる。すると、トランジスタＱｂがＯＦＦ状態となって、メダル払出制御基板５５への給電が途絶えるので、メダル払出動作が開始されることはない。

なお、違法回路基板の装着が完了して電源電流Ｉｓが復帰すると、Ｅｏ＞Ｅｒの状態に戻ることで、異常記憶部９２のＳ入力端子がＬレベルに戻る。しかし、Ｑ出力端子はＨレベルに維持されるので、電源電圧（ＤＣ５Ｖ）の給電が停止されたままとなり、違法回路基板を機能させることはできない。

図７は、メダル払出制御基板５５の回路構成を具体的に図示したものである。なお、払出中継基板６３は、各種の信号を分配して伝送するだけであるので図示を省略している。

図６に関して説明した通り、メダル払出制御基板５５は、コネクタＣＮ４を通して払出中継基板６３に接続され、主制御基板５０から、ＤＣ２４Ｖ、ＤＣ５Ｖ、及びメダル払出信号ＰＡＹを受けている。そして、メダル払出制御基板５５のコネクタＣＮ５には、払出モータＭＯが接続されて、メダル払出信号ＰＡＹがアクティブレベル（Ｌレベル）であれば、払出モータＭＯがＤＣ２４Ｖを受けて連続して回転するようになっている。

メダル払出制御基板５５には、フォトカプラＰＣによる信号伝送回路８１と、バイポーラトランジスタＱ３，Ｑ４による電流制限回路８２と、ＭＯＳトランジスタＱ５による駆動制御回路８３と、ＭＯＳトランジスタＱ６による制動回路８４とが設けられている。なお、電源制御部７１の出力ラインとグランド間に検出抵抗Ｒ２が接続されているので、検出抵抗Ｒ２には、定常的にアイドル電流Ｉ≒５／Ｒ２が流れている。

信号伝送回路８１は、電流制限抵抗Ｒ１と、フォトカプラＰＣの発光ダイオードＤとの直列回路で構成され、主制御基板５０の電源制御部７１が出力するＤＣ５Ｖと、トランジスタＱａが出力するメダル払出信号ＰＡＹとを受けて機能している。すなわち、ＤＣ５Ｖの給電状態で、フォトカプラＰＣが、Ｌレベルのメダル払出信号ＰＡＹを受けると、発光ダイオードＤが発光してフォトトランジスタＴｒがＯＮ動作する。そして、トランジスタＴｒのＯＮ動作に対応してＤＣ２４Ｖが給電可能となり、電流制限回路８２や駆動制御回路８３が動作可能となる。

電流制限回路８２は、ＰＮＰ型トランジスタＱ３と、コレクタ抵抗Ｒ４、バイアス抵抗Ｒ１０と、払出モータＭＯの電流検出抵抗Ｒ１３と、バイアス抵抗Ｒ５と、コンデンサＣ１と、ＮＰＮ型トランジスタＱ４と、電流制限抵抗Ｒ８と、逆方向電流阻止用のダイオードＤ２とで構成されている。

トランジスタＱ３のエミッタ端子は、フォトカプラのトランジスタＴｒのエミッタ端子と、電流制限抵抗Ｒ８とに接続されている。そして、トランジスタＱ３のエミッタ端子とベース端子の間には、電流制限抵抗Ｒ８とダイオードＤ２とが直列接続され、ダイオードＤ２のカソード端子が、トランジスタＱ３のベース端子に接続されている。また、ダイオードＤ２のカソード端子は、トランジスタＱ４のコレクタ端子に接続され、そのエミッタ端子はグランドに接続されている。トランジスタＱ４のベース端子は、並列接続されたコンデンサＣ１及び抵抗Ｒ５を通して、グランドに接続されている。

また、トランジスタＱ４のベース端子は、抵抗Ｒ１０を通して、ＮチャンネルＭＯＳトランジスタＱ５のソース端子に接続されている。ＮチャンネルＭＯＳトランジスタＱ５のソース端子とグランドとの間に、抵抗Ｒ１３が接続されて、払出モータＭＯの駆動電流を監視している。なお、電流検出抵抗Ｒ１３は、０．５１Ω程度である。

駆動制御回路８３は、ＮチャンネルＭＯＳトランジスタＱ５と、バイアス抵抗Ｒ９と、コンデンサＣ３とで構成されている。ここで、ＭＯＳトランジスタＱ５のドレイン端子は、払出モータＭＯの（−）端子に接続されている。そして、ベース端子とソース端子との間には、並列接続された抵抗Ｒ９及びコンデンサＣ３が接続されている。

制動回路８４は、ＰチャンネルＭＯＳトランジスタＱ６と、分圧用のバイアス抵抗Ｒ１１，Ｒ１２，Ｒ６，Ｒ７と、コンデンサＣ２と、逆方向電流阻止用のダイオードＤ１と、ポリスイッチＲＴとで構成されている。ＰチャンネルＭＯＳトランジスタＱ６のソース端子とドレイン端子は、各々、払出モータＭＯの（＋）端子と（−）端子に接続されている。したがって、ＰチャンネルＭＯＳトランジスタＱ６がＯＮ動作すると払出モータＭＯの駆動が禁止されることになる。

一方、ＭＯＳトランジスタＱ６のソース端子とゲート端子間には抵抗Ｒ１１が接続され、ゲート端子とグラントとの間には、バイアス抵抗Ｒ１２，Ｒ６，Ｒ７が直列接続されている。そして、抵抗Ｒ１２と抵抗Ｒ６の接続点には、ダイオードＤ１のカソード端子が接続されている。一方、ダイオードＤ１のアノード端子は、フォトカプラＰＣのトランジスタＴｒのエミッタ端子と、抵抗Ｒ８とに接続されている。

ポリスイッチＲＴは、ＰチャンネルＭＯＳトランジスタＱ２のドレイン端子と払出モータＭＯの（＋）端子との間に接続されている。ここでポリスイッチとは、ポリマー系のＰＴＣ（Positive Temperature Coefficient)サーミスタであり、素子温度が所定値より上昇すると、正常状態では１Ω以下の抵抗値が、急激に増加して１０^４Ω〜１０^６Ω程度になる特性を有している。したがって、例えば、払出モータＭＯの配線の短絡などによって過大電流が流れる場合には、ＤＣ２４Ｖの電源ラインを開放状態にする役目を果たす。なお、このポリスイッチＲＴは、電流制限回路８２が機能しないようなトラブル時に大きな意義がある。

続いて、主制御部５０において実行されるメダル払出処理について図８のフローチャートに基づいて説明する。先ず、遊技者に払出すべきメダル払出枚数が０か否か判定され（ＳＴ１０）、メダル払出枚数≠０であれば、クレジット数が上限値（例えば５０枚）に達するまでは、クレジット数を増加させることで払出処理を実行する（ＳＴ１１〜ＳＴ１３）。

一方、このようにしてクレジット数が上限値に達するか、或いは、もともと上限値に達している場合には、メダル払出信号ＰＡＹをＯＮレベル（Ｌレベル）にする（ＳＴ１５）。具体的には、主制御部５０のトランジスタＱａをＯＮ動作させることで、メダル払出制御基板５５のフォトカプラＰＣをＯＮ動作させる。その結果、払出モータＭＯが回転を開始してメダルの払出が開始される。

メダル払出動作が開始されると、次に、払出センサＳＥ（図５）がメダル払出を検出したか否か判定され（ＳＴ１６）、所定の待機時間、メダルの払出が検出されるのを待つ（ＳＴ１８）。そして、メダルの払出が検出されれば、払出枚数を減算し（ＳＴ１７）、残余払出枚数が０になるまで同じ動作を繰返す。

一方、所定の待機時間を超えても、払出センサＳＥがメダルの払出を検出しない場合は、メダルホッパー５ａが空であると思われるので、その旨の異常報知処理を実行する（ＳＴ１９）。そして、ドアセンサの開閉が検出されたら、係員による補給処理が完了したと想定して、エラー報知処理を解除してステップＳＴ１５の処理に戻る。

このような処理を繰返していると、やがて、残余払出枚数が０になるので（ＳＴ１３）、メダル払出信号ＰＡＹをＯＦＦレベルにして処理を終える（ＳＴ１４）。具体的には、主制御部５０のトランジスタＱａをＯＦＦ動作させることで、メダル払出制御基板５５のフォトカプラＰＣをＯＦＦ動作させる。この結果、払出モータＭＯの回転が停止される。

図９〜図１０は、メダル払出動作を説明するための図面である。先ず、主制御部５０のトランジスタＱａがＯＮ状態となった場合（ＳＴ１５）について、図９に基づいて説明する。

トランジスタＱａがＯＮ状態である場合には、電源制御部７１（ＤＣ５Ｖ）→抵抗Ｒ１→フォトカプラの発光ダイオードＤ→トランジスタＱａの経路でＯＮ電流が流れ、フォトカプラＰＣがＯＮ状態となる。そして、ＯＮ状態のフォトカプラＰＣのトランジスタＴｒを通過する直流電流は、ダイオードＤ１→抵抗Ｒ６→Ｒ７の経路に流れる。また、トランジスタＴｒを通過する直流電流は、抵抗Ｒ８→抵抗Ｒ９→抵抗Ｒ１３の経路と、抵抗Ｒ８→抵抗Ｒ９→抵抗Ｒ１０→Ｒ５の経路にも流れる。その結果、トランジスタＱ５はＯＮ状態となり、ポリスイッチＲＴ→払出モータＭＯ→トランジスタＱ５の経路でモータ駆動電流が流れ、払出モータＭＯが回転する。

この時、電流制限回路８２は、過大なモータ駆動電流が流れることを防止する負帰還回路として機能する。すなわち、モータ駆動電流は、電流検出抵抗Ｒ１３に流れるので、仮に、モータ駆動電流が大きく増加すると、トランジスタＱ４のベース電位が増加して、抵抗Ｒ８→ダイオードＤ２経路でコレクタ電流が流れる。

すると、トランジスタＱ４とトランジスタＱ３とは、サイリスタ構造を有して接続されているので、トランジスタＱ４のコレクタ電流の増加が、トランジスタＱ３のコレクタ電流の増加をもたらし、抵抗Ｒ５を経由してトランジスタＱ４のコレクタ電流を益々増加させることで、２つのトランジスタＱ３，Ｑ４は、ＯＮ動作に向けた正帰還ループを形成する。

一方、トランジスタＱ４のコレクタ電流が飽和電流に向けて増加すると、ダイオードＤ２のアノード端子の電位が降下するので、トランジスタＱ５をＯＦＦ動作させる向きの負帰還ループが形成される。したがって、トランジスタＱ５の動作に基づいて、過大なモータ駆動電流が流れることが防止され、モータ駆動電流が所定範囲に維持される。

ところで、払出モータＭＯが駆動されているタイミングでは、トランジスタＱ６は、ＯＦＦ状態である。それは、抵抗Ｒ１１→抵抗Ｒ１２→抵抗Ｒ６→抵抗Ｒ１８の経路で電流が流れると共に、ダイオードＤ１→抵抗Ｒ６→抵抗Ｒ１８の経路でも電流が流れるので、抵抗Ｒ１１と抵抗Ｒ１２の両端電圧が、トランジスタＴｒの飽和電圧Ｖ_ＣＥとダイオードの順方向電圧降下Ｖ_ＦからＶ_ＣＥ＋Ｖ_Ｆ≒１Ｖに抑制されるからである。

次に、図１０に基づいて、主制御部５０のトランジスタＱａがＯＦＦ状態となった場合（ＳＴ１３）の動作を説明する。

この場合にはトランジスタＱａがＯＦＦ状態となることから、フォトカプラＰＣはＯＦＦ状態となり、トランジスタＱ３，Ｑ４，Ｑ５はＯＮ状態とならない。但し、抵抗Ｒ１１→抵抗Ｒ１２→抵抗Ｒ６→抵抗Ｒ７→グランドの経路では電流が流れる。ここで、抵抗Ｒ１１の両端電圧は、２４＊Ｒ１１／（Ｒ１１＋Ｒ１２＋Ｒ６＋Ｒ７）≒３Ｖとなるよう設定されているので、このソース端子とゲート端子間の電圧によってトランジスタＱ６はＯＮ状態となる。

このトランジスタＱ６のＯＮ動作は、フォトカプラＰＣのＯＮからＯＦＦへの遷移時に実行されるので、発電機として機能する払出モータＭＯの出力電流がトランジスタＱ６の短絡電流として吸収され、払出モータＭＯの回転にブレーキがかかる。そのため、本実施例の構成によれば、慣性力によるメダルの過払いが防止される。

払出モータが停止された後、トランジスタＱａはＯＦＦ状態を維持するが、例えば、違法回路基板を装着して、メダル払出信号ＰＡＹをグランドに落とすと、フォトカプラＰＣがＯＮ動作して、払出モータＭＯが回転を開始することになる。しかし、この実施例では、配線コネクタＣ１〜Ｃ４の何れかを外した瞬間にＤＣ５Ｖの電源電圧の給電が停止されるので、違法回路基板を使用しても、メダル払出動作を開始させることはできない。

なお、主制御基板５０から給電されるＤＣ２４Ｖを降圧させてＤＣ５Ｖを生成する違法回路基板もあり得ることを想定すると、ＤＣ２４Ｖの電源ラインにも、図６（ｃ）と同様の電源制御部７１を設けておくのが好ましい。

図１１は、ＤＣ２４ＶとＤＣ５Ｖの各電源ラインについて、同期して給電を停止する電源制御部７１を示す回路図である。この電源制御部７１では、電源遮断部９３は、異常記憶部９２のＱ出力を受けるトランジスタＱｂと、異常記憶部９２のＱバー出力を受けるＮチャンネルＭＯＳトランジスタＱｃと、トランジスタＱｃのドレイン端子とＤＣ２４Ｖの電源ラインとの間に接続されたバイアス抵抗Ｒ２２と、トランジスタＱｃのＯＮ動作に対応してＯＮ動作するＰチャンネルＭＯＳトランジスタＱｄとで構成されている。

図示の通り、トランジスタＱｃのゲート端子は、異常記憶部９２のＱバー出力端子に接続され、ソース端子はグランドに接続され、ドレイン端子は、バイアス抵抗Ｒ２２及びトランジスタＱｄのゲート端子に接続されている。そして、トランジスタＱｄのソース端子には、ＤＣ２４Ｖが給電され、ドレイン端子は、配線コネクタＣＮ１に接続されている。

定常状態では、異常記憶部９２のＱバー出力がＨレベルであるので、トランジスタＱｃがＯＮ動作してバイアス抵抗Ｒ２２に、トランジスタＱｃのＯＮ電流が流れる。そのため、トランジスタＱｄもＯＮ動作して、メダル払出制御基板５５に対して、ＤＣ２４Ｖが給電される。なお、このタイミングでは、トランジスタＱｂもＯＮ動作して、ＤＣ５Ｖも給電されている。

一方、配線コネクタＣＮ１〜ＣＮ４の何れかが外されると、異常記憶部９２のＱバー出力がＬレベルに変化するので、トランジスタＱｃとトランジスタＱｄとがＯＦＦ状態となってＤＣ２４Ｖの給電が停止される。また、トランジスタＱｂも同期してＯＦＦ動作して、ＤＣ５Ｖの給電が停止されるので、例え、違法回路基板にＤＣ−ＤＣコンバータなどを配置しても、払出モータＭＯを回転させることはできない。

ところで、上記の実施例では、定常的なアイドル電流Ｉを、メダル払出制御基板５５に配置した検出抵抗Ｒ２に流す回路構成を採ったが、この構成に代えて、主制御基板５０に配置した検出抵抗Ｒ２にアイドル電流Ｉを流すのも好適である。図１２は、この回路例であり、メダル払出制御基板５５に配置された電流制限抵抗Ｒ１の上流点は、主制御基板５０に帰還されて、検出抵抗Ｒ２に接続されている。

図示の通り検出抵抗Ｒ２は、コンパレータＣＰの負入力端子（−）とグランド間に接続されており、検出電圧Ｅｏは、トランジスタＱｂがＯＮ動作している給電状態では、正常値Ｅｏ≒５となる。

そして、基準電圧Ｅｒは、Ｅｒ≒５＊Ｒ２１／（Ｒ２０＋Ｒ２１）であり、正常な検出電圧Ｅｏ≒５より十分に低い値に設定されている（Ｅｒ＜Ｅｏ）。一方、コネクタＣＮ１〜ＣＮ４が外される異常時には、Ｅｏ≒０となるので、Ｅｒ＞Ｅｏとなる。そのため、異常検出部９１や異常記憶部９２は、図１１や図６（ｃ）の場合と同様に動作して、コネクタ分離後の給電を継続的に停止させる。

以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。例えば、先の実施例ではスロットマシンについて説明したが、遊技球の払出処理をＤＣモータで実現する弾球遊技機においては、本発明が好適に適用される。

実施例に係るスロットマシンの正面図である。 図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。 スロットマシンの前面パネルを背面から図示した図面である。 スロットマシンの本体ケースの内部正面図である。 図１のスロットマシンの回路構成を示すブロック図である。 主制御基板の要部と、主制御基板とメダル払出制御基板との接続関係を示すブロック図である。 メダル払出制御基板の回路構成を示す回路図である。 主制御部におけるメダル払出動作を説明するフローチャートである。 払出動作時におけるメダル払出制御基板の動作を説明する図面である。 払出禁止時におけるメダル払出制御基板の動作を説明する図面である。 第２実施例の回路構成を示す回路図である。 第３実施例の回路構成を示す回路図である。

符号の説明

ＭＯ 払出モータ
５５ 払出制御部
ＰＣ インタフェイス素子
ＰＡＹ 払出信号
ＣＮ４ 配線コネクタ
ＳＬ 遊技機（スロットマシン）
７１ 電源制御回路

Claims (8)

1. インタフェイス素子に供給される第一電源と、払出モータに供給される第二電源と、前記インタフェイス素子をＯＮ動作させる払出信号とを、配線コネクタを経由して、他の制御部から受ける払出制御部を有し、
   前記払出制御部が、前記インタフェイス素子のＯＮ動作に対応して、前記払出モータを駆動して遊技者に有価物を払出す遊技機であって、
   前記配線コネクタを通過して検査電流を定常的に流す電流回路と、前記検査電流が途絶えたことを検出して、前記第一電源及び／又は前記第二電源の給電を停止させる電源制御回路とを設けたことを特徴とする遊技機。
2. 前記電流回路は、前記検査電流が流通する検出抵抗を、前記払出制御部に配置して構成される請求項１に記載の遊技機。
3. 前記電流回路は、前記払出制御部から帰還する検査電流が流入する検出抵抗を、前記他の制御部に配置して構成される請求項１に記載の遊技機。
4. 前記検出抵抗には、前記他の制御部から出力される第一電源又は第二電源から供給される前記検査電流が流入している請求項２又は３に記載の遊技機。
5. 前記電源制御回路は、前記検査電流が途絶えると二値信号の出力レベルを変化させる異常検出部と、前記異常検出部の出力を受けて、前記出力レベルが変化したことを記憶する異常記憶部と、前記異常記憶部の出力に基づいて第一電源及び／又は第二電源の給電を停止させる電源遮断部とを有して構成されている請求項１〜４の何れかに記載の遊技機。
6. 前記異常記憶部は、フリップフロップを有して構成され、前記出力レベルの変化に対応してセット状態に制御される請求項５に記載の遊技機。
7. 前記フリップフロップは、遊技機の電源投入時、及び／又は、前記インタフェイス素子をＯＮ動作に先行して、リセット状態に制御されている請求項６に記載の遊技機。
8. 前記電源遮断部は、ユニポーラ型トランジスタを有して構成されている請求項５に記載の遊技機。

Images