JP2010131731A - Memsの製造方法 - Google Patents

Memsの製造方法 Download PDF

Info

Publication number
JP2010131731A
JP2010131731A JP2008312259A JP2008312259A JP2010131731A JP 2010131731 A JP2010131731 A JP 2010131731A JP 2008312259 A JP2008312259 A JP 2008312259A JP 2008312259 A JP2008312259 A JP 2008312259A JP 2010131731 A JP2010131731 A JP 2010131731A
Authority
JP
Japan
Prior art keywords
substrate
mems
oxide film
sacrificial oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008312259A
Other languages
English (en)
Inventor
Atsushi Onoki
淳士 小野木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008312259A priority Critical patent/JP2010131731A/ja
Publication of JP2010131731A publication Critical patent/JP2010131731A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】短時間で容易かつ確実に不要部分を除去することができるMEMSの製造方法を提供する。
【解決手段】MEMSの可動部111が形成される第1基板110と、第1基板と貼り合わせられ可動部に隣接する領域がエッチングにより除去される第2基板120とを半導体製造工程によって製造するMEMSの製造方法であって、第1基板と第2基板とを貼り合わせる前に、第2基板のうちエッチングによって除去したい領域の一部にトレンチ123を形成する工程と、トレンチを形成した部分を含みエッチングにより除去したい領域を熱酸化することにより犠牲酸化膜121を形成する工程と、犠牲酸化膜が形成された第2基板120に第1基板110を貼り合わせる工程と、貼り合わせた後に第1基板のうち可動部を形成するために不要な領域と第2基板に形成した犠牲酸化膜121とを同時にエッチングにより除去する工程とを含む。
【選択図】図2

Description

本発明は、半導体製造工程を利用して作製されるMEMS(Micro Electro Mechanical Systems)の製造方法に関する。
従来より、MEMSの製造方法の1つとして、2つの基板(第1基板と第2基板)を貼り合わせる前に、第2基板の表面に犠牲酸化膜を形成し、この犠牲酸化膜の上に第1基板を貼り合わせた後に、第1基板の表面にレジストを形成してエッチングを行い、可動部を形成するために不要となる部分を第1基板から除去するとともに、可動部の下にある犠牲酸化膜を除去することにより、可動部の下に空隙を作製する製造方法があった(例えば、特許文献1参照)。
特開2008−200757号公報
ところで、上述のようなMEMSでは、可動部の下の空隙の深さ(高さ)は、空気抵抗に影響を及ぼすため、例えば空気抵抗の影響を受けるダンピング特性を良くするには、エッチングで除去する犠牲酸化膜を厚くする必要がある。
しかしながら、犠牲酸化膜を厚くするには、長時間にわたって熱酸化等による酸化処理を行う必要があるため、処理時間が長時間化していた。
また、犠牲酸化膜が特に厚い場合(例えば、10μm以上)は、酸化レートが低下するため、酸化処理時間が極端に長く(例えば、1週間以上)なっていた。
さらに、熱酸化による酸化を行う場合は、酸素と触れる部分がすべて犠牲酸化膜にされるため、不必要な部分まで犠牲酸化膜が形成される場合があり、コスト高の原因になっていた。
そこで、本発明は、短時間で容易かつ確実に不要部分を除去することができるMEMSの製造方法を提供することを目的とする。
本発明の一局面のMEMSの製造方法は、MEMSの可動部が形成される第1基板と、前記第1基板と貼り合わせられ、前記可動部に隣接する領域がエッチングにより除去される第2基板とを半導体製造工程によって加工することにより、MEMSを製造するMEMSの製造方法であって、前記第1基板と前記第2基板とを貼り合わせる前に、前記第2基板のうち前記エッチングによって除去したい領域の一部に、トレンチを形成する工程と、前記トレンチを形成した後に、前記エッチングにより除去したい領域を酸化することにより、当該領域内に犠牲酸化膜を形成する工程と、前記犠牲酸化膜が形成された第2基板に前記第1基板を貼り合わせる工程と前記第1基板と前記第2基板とを貼り合わせた後に、前記第1基板のうち前記可動部を形成するために不要な領域と、前記第2基板の犠牲酸化膜とをエッチングにより除去する工程とを含む。
本発明によれば、短時間で容易かつ確実に不要部分を除去することができるMEMSの製造方法を提供できるという特有の効果が得られる。
以下、本発明のMEMSの製造方法を適用した実施の形態について説明する。
[実施の形態1]
図1は、実施の形態1のMEMSの製造方法によって製造されるMEMSの構成を示す図である。
MEMS100は、2枚のシリコン基板110、120を貼り合わせた構造を有する。シリコン基板110、120は、半導体基板であればよく、例えば、シリコンウエハを用いることができる。シリコン基板110と120の厚さは、MEMSの種類に応じて設定すればよく、同一であってもよいし、異なっていてもよい。ここでは、2枚のシリコン基板120の方がシリコン基板110よりも厚い形態を示す。
シリコン基板110は、MEMSの可動部111が形成されるシリコン基板であり、後述する製造方法によって不要部が除去されることにより、図1に示す可動部111が形成されている。この可動部111は、図1中紙面の奥側でシリコン基板110に繋がっており、矢印Aの方向の方向に動けるように形成されている。
シリコン基板120は、基板表面に犠牲酸化膜121が形成されており、この犠牲酸化膜121を介してシリコン基板110に張り合わされている。また、シリコン基板110の可動部111の下方に隣接する領域には空隙122が形成されている。
空隙122は、可動部111の下側に比較的深い空間を設けることにより、空気抵抗を低減させるために設けられている。実施の形態1のMEMSの製造方法によれば、従来よりも深く、かつ短時間で容易に空隙122を作製することができる。
次に、実施の形態1のMEMSの製造方法について説明する。
図2は、実施の形態1のMEMSの製造方法を示す図である。
まず、図2(a)に示すように、シリコン基板120の表面のうち、後に空隙を作製するために除去したい領域内にトレンチ123を形成する。図2(a)には、6本のトレンチ123が等間隔で平行に作製された状態を示す。トレンチ123の紙面を貫く方向の長さは、後に形成する可動部111の紙面を貫く方向に合わせて形成すればよい。
ここで、トレンチ123は、図示しないレジスト又は酸化膜をマスクとして用い、ドライエッチングを行うことによって作製すればよい。作製条件は、例えば、プロセスガスとしてSF(六フッ化硫黄)/HBr(臭化水素)/O(酸素)の流量比を65/80/80(sccm)、RF周波数を380KHz〜13.56MHz、ガス圧力を20〜50mTorr程度にすればよい。
次に、トレンチ123の上からドライ酸化処理又はパイロジェニック酸化処理による熱酸化を行うことにより、図2(b)に示すように、シリコン基板120に犠牲酸化膜121を作製する。
この熱酸化では、トレンチ123の内部表面からも酸化が進むため、トレンチ123が形成されていた領域では、トレンチ123が形成されていなかった領域よりも深い領域にまで犠牲酸化膜121が作製される。
また、実施の形態1のMEMSの製造方法における熱酸化は、トレンチ123を形成してから行うので、従来よりも短時間で深い領域にまで犠牲酸化膜121を作製することができる。
次に、図2(c)に示すように、犠牲酸化膜121のうち、トレンチ123が形成されていなかった領域(犠牲酸化膜121が浅い領域)に、位置合わせ用のマーク124を作製する。このマーク124は、例えば、平面視で正方形であればよい。
また、マーク124の作製処理は、例えば、ドライエッチングで行えばよく、作製条件は、例えば、プロセスガスとしてCF(メタン)/CHF(トリフルオロメタン)/Ar(アルゴン)の流量比を9/1/100(sccm)、RF周波数を380KHz〜13.56MHz、ガス圧力を30〜200mTorr程度にすればよい。
次に、図2(d)に示すように、シリコン基板120の犠牲酸化膜121の上にシリコン基板110を貼り合わせる。例えば、酸素雰囲気下、又は不活性ガス雰囲気下で1100℃〜1200℃程度に加熱することにより、アニールを行うことによって貼り合わせればよい。
次に、図2(e)に示すように、シリコン基板120のマーク124と、シリコン基板110のダイシングライン112を合わせた状態で、可動部111を作製するためのレジスト130のパターニングを行う。マーク124とダイシングライン112の位置合わせは、シリコンを透過する赤外線等の光を用いて行えばよい。このとき、光源として波長1100nm以上の赤外線を照射できる光源を用いればよい。なお、位置合わせは、図2(e)の右側に拡大して示すように、平面視でマーク124内にダイシングライン112のドットが入るようにして行えばよい。なお、ここでは、説明の便宜上、ダイシングライン112を厚さ方向に拡張して示す。
次に、図2(f)に示すように、可動部111を作製する。可動部111を作製する処理は、例えば、ボッシュプロセスで行うことができる。ボッシュプロセスとは、反応ガスにSF(六フッ化硫黄)とC(パーフルオロシクロブタン)を用い、エッチングとバッシベーション(化学反応を起こさないように表面に保護膜を形成する処理)を交互に切り替えながら、エッチングを行う処理である。
このボッシュプロセスは、例えば、RF周波数を380KHz〜13.56MHz、ガス圧力を数10mTorr程度にすればよい。
最後に、ウエットエッチングを行うことにより、図2(g)に示すように、空隙122を作製する。ウエットエッチングは、BHF(バッファードフッ酸)、又は無水フッ酸とアルコールのように、シリコン基板と犠牲酸化膜121との選択比の高いエッチング溶液を用いて行う。このウエットエッチングにより、可動部111の下側に隣接する領域に存在していた犠牲酸化膜121が除去されて空隙122が作製され、また、犠牲酸化膜121のうちシリコン基板110と120を貼り合わせている部分(図中両脇の部分)は残存する。
以上により、図1に示したMEMSを得る。
このように、実施の形態1のMEMSの製造方法によれば、可動部111を作製したい領域の下側にトレンチ(図2(a)参照)を作製して熱酸化を行うことにより、従来よりも短時間で深い領域まで犠牲酸化膜121を作製することができる。これは、熱酸化される際に、トレンチ123が形成された分だけシリコン基板120の表面積が増大するからである。このため、短時間で容易かつ確実に不要部分を除去することができるMEMSの製造方法を提供できる。
また、犠牲酸化膜121の深さは、トレンチ123の深さを調節することによって制御することが可能になるため、MEMSの設計における自由度が飛躍的に向上する。
[実施の形態2]
図3は、実施の形態2のMEMSの製造方法を示す図である。
実施の形態2のMEMSの製造方法は、位置合わせ用のマークが犠牲酸化膜121の一部(121A)である点が実施の形態1のMEMSの製造方法と異なる。このため、実施の形態1において図2(c)に示したプロセスを省略することができる。その他の手順やMEMSの構成自体は基本的に実施の形態1に準ずるため、同一の構成要素には同一符号を付し、その説明を省略する。
実施の形態2では、シリコン基板120にトレンチ123を形成する際に、図3(a)に示すように、位置合わせ用のマークを形成するためのトレンチ123Aを形成する。トレンチ123Aのサイズは、平面視では、実施の形態1のマーク124より小さくてよい。これは、後に行う熱酸化は横方向にも拡がるからである。また、深さは、トレンチ123よりも浅くてよい。トレンチ123Aを作製する工程は、トレンチ123を作製する工程と別の工程であってよい。
次に、図3(b)に示すように、犠牲酸化膜121を作製する。熱酸化は、実施の形態1において犠牲酸化膜121を作製する工程と同一の工程で行うことができる。実施の形態2では、この熱酸化処理により、トレンチ123Aの内表面も熱酸化され、位置合わせようのマークとして利用する犠牲酸化膜121Aが作製される。
次に、図3(c)に示すように、シリコン基板120の犠牲酸化膜121の上にシリコン基板110を貼り合わせる。これは、実施の形態1において図2(d)を用いて説明した工程と同様に、アニールを行うことによって貼り合わせればよい。
次に、図3(d)に示すように、シリコン基板120の犠牲酸化膜121Aと、シリコン基板110のダイシングライン112を合わせた状態で、可動部111を作製するためのレジスト130のパターニングを行う。犠牲酸化膜121Aとダイシングライン112の位置合わせは、犠牲酸化膜121Aとダイシングライン112の膜厚の違いによる光路長の違いを利用して、実施の形態1と同様に、シリコン基板110の表面側から赤外線等の光を照射して用いて行えばよい。なお、位置合わせは、平面視で犠牲酸化膜121A内にダイシングライン112のドットが入るようにして行えばよい。
次に、図3(e)に示すように、ボッシュプロセスで可動部111を作製する。
最後に、ウエットエッチングを行うことにより、図3(f)に示すように、空隙122を作製する。
以上により、実施の形態2のMEMSを得る。
このように、実施の形態2のMEMSの製造方法によれば、可動部111を作製したい領域の下側にトレンチ(図3(a)参照)を作製して熱酸化を行うことにより、従来よりも短時間で深い領域まで犠牲酸化膜121を作製することができる。これは、熱酸化される際に、トレンチ123が形成された分だけシリコン基板120の表面積が増大するからである。このため、短時間で容易かつ確実に不要部分を除去することができるMEMSの製造方法を提供できる。
以上、本発明の例示的な実施の形態のMEMSの製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
実施の形態1のMEMSの製造方法によって製造されるMEMSの構成を示す図である。 実施の形態1のMEMSの製造方法を示す図である。 実施の形態2のMEMSの製造方法を示す図である。
符号の説明
100 MEMS
110、120 シリコン基板
111 可動部
112 ダイシングライン
121 犠牲酸化膜
121A 犠牲酸化膜
122 空隙
123、123A トレンチ
124 マーク
130 レジスト

Claims (1)

  1. MEMSの可動部が形成される第1基板と、前記第1基板と貼り合わせられ、前記可動部に隣接する領域がエッチングにより除去される第2基板とを半導体製造工程によって加工することにより、MEMSを製造するMEMSの製造方法であって、
    前記第1基板と前記第2基板とを貼り合わせる前に、前記第2基板のうち前記エッチングによって除去したい領域の一部に、トレンチを形成する工程と、
    前記トレンチを形成した後に、前記エッチングにより除去したい領域を酸化することにより、当該領域内に犠牲酸化膜を形成する工程と、
    前記犠牲酸化膜が形成された第2基板に前記第1基板を貼り合わせる工程と、
    前記第1基板と前記第2基板とを貼り合わせた後に、前記第1基板のうち前記可動部を形成するために不要な領域と、前記第2基板の犠牲酸化膜とをエッチングにより除去する工程と
    を含む、MEMSの製造方法。
JP2008312259A 2008-12-08 2008-12-08 Memsの製造方法 Pending JP2010131731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008312259A JP2010131731A (ja) 2008-12-08 2008-12-08 Memsの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008312259A JP2010131731A (ja) 2008-12-08 2008-12-08 Memsの製造方法

Publications (1)

Publication Number Publication Date
JP2010131731A true JP2010131731A (ja) 2010-06-17

Family

ID=42343579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312259A Pending JP2010131731A (ja) 2008-12-08 2008-12-08 Memsの製造方法

Country Status (1)

Country Link
JP (1) JP2010131731A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104817055A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160039668A1 (en) * 2014-08-08 2016-02-11 Invensense, Inc. Apparatus and method to fabricate mems devce
KR102088584B1 (ko) * 2018-11-28 2020-03-12 한국과학기술원 Mems 멤브레인 구조체 및 그 제조방법
CN113460956A (zh) * 2020-03-30 2021-10-01 绍兴中芯集成电路制造股份有限公司 Mems器件及其形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104817055A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160039668A1 (en) * 2014-08-08 2016-02-11 Invensense, Inc. Apparatus and method to fabricate mems devce
KR102088584B1 (ko) * 2018-11-28 2020-03-12 한국과학기술원 Mems 멤브레인 구조체 및 그 제조방법
CN111232916A (zh) * 2018-11-28 2020-06-05 韩国科学技术院 Mems隔膜结构体及其制造方法
CN113460956A (zh) * 2020-03-30 2021-10-01 绍兴中芯集成电路制造股份有限公司 Mems器件及其形成方法
CN113460956B (zh) * 2020-03-30 2024-05-24 绍兴中芯集成电路制造股份有限公司 Mems器件及其形成方法

Similar Documents

Publication Publication Date Title
JP4466668B2 (ja) 半導体装置の製造方法
JP2006237455A (ja) 半導体装置とその製造方法
JP4915440B2 (ja) 半導体装置の製造方法
US20180362339A1 (en) Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof
JP5441371B2 (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
JP2010131731A (ja) Memsの製造方法
KR101167195B1 (ko) 반도체 소자의 딥 트렌치 형성 방법
JP3998677B2 (ja) 半導体ウェハの製造方法
KR20000048483A (ko) 마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 locos 공정방법
JP2009154289A (ja) プレリリース構造デバイス
US7981308B2 (en) Method of etching a device using a hard mask and etch stop layer
JP2002200599A (ja) 三次元構造体の作製方法
CN113314822B (zh) 一种mems滤波器器件背孔的制作工艺和mems滤波器
JP2008284656A (ja) 構造体の製造方法
JP2005118943A (ja) マイクロマシンの製造方法およびマイクロマシン
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
JP2006095632A (ja) Mems素子の製造方法およびmems素子
JP2005197474A (ja) 半導体装置の製造方法
KR100587607B1 (ko) 반도체 소자의 제조방법
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
JP2005085893A (ja) ドライエッチング方法
JP5066936B2 (ja) Soiウエーハの製造方法
JP2011114282A (ja) Soi基板およびその製造方法
JP2007253304A (ja) 絶縁分離構造の形成方法
JP2005153062A (ja) 半導体構造の製造方法