JP2005085893A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2005085893A
JP2005085893A JP2003314547A JP2003314547A JP2005085893A JP 2005085893 A JP2005085893 A JP 2005085893A JP 2003314547 A JP2003314547 A JP 2003314547A JP 2003314547 A JP2003314547 A JP 2003314547A JP 2005085893 A JP2005085893 A JP 2005085893A
Authority
JP
Japan
Prior art keywords
etching
layer
silicon layer
polysilicon
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003314547A
Other languages
English (en)
Other versions
JP4033086B2 (ja
Inventor
Tamito Suzuki
民人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2003314547A priority Critical patent/JP4033086B2/ja
Priority to US10/902,390 priority patent/US7071017B2/en
Publication of JP2005085893A publication Critical patent/JP2005085893A/ja
Priority to US11/247,193 priority patent/US7492020B2/en
Application granted granted Critical
Publication of JP4033086B2 publication Critical patent/JP4033086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】厚いポリシリコン(又はアモルファスシリコン)層を寸法精度良く異方性形状に加工できるドライエッチング方法を提供する。
【解決手段】半導体基板10の一方の主面を覆う絶縁膜12の上に1〜15μmの厚さのポリシリコン層を形成した後、ポリシリコン層の上にその厚さの1〜1.5倍の厚さのレジスト層16a〜16cを形成する。塩素、酸素及びフッ素を含むエッチングガスを用い且つレジスト層16a〜16cをマスクとするプラズマエッチング処理によりポリシリコン層を異方性エッチングして複数のポリシリコン層14a〜14cとする。このときのエッチングは、CFポリマーを主成分とする側壁保護膜18a〜18cを形成しつつ行なう。基板10の一方の主面では、レジストの占有面積を10〜40%とするとよい。エッチングガスを塩素及び酸素を含むがフッ素を含まないガスに変更してオーバーエッチングを行なう。
【選択図】図2

Description

この発明は、MEMS(Micro−Electro−Mechanical System)等の微小構造体の製作に用いるに好適なドライエッチング方法に関し、特に厚いポリシリコン層又はアモルファスシリコン層の異方性エッチング方法に関するものである。
従来、厚いシリコン材を選択的にドライエッチングする方法としては、等方性エッチングと被膜堆積とを交互に繰返すボッシュ(Bosch)法が知られている(例えば、非特許文献1参照)。
また、ポリシリコン層を選択的にドライエッチングする方法としては、Clガス又はHBrガスとOガスとの混合ガスをエッチングガスとして用いる方法も知られている。
江刺正喜:「マイクロマシン」,(株)産業技術情報サービスセンター,P.55−56
上記したボッシュ法によると、等方性エッチングを使用するため、エッチング形状が深さ方向に垂直でなく、段付きとなる(異方性形状とならない)。また、新たな設備を導入する必要があり、コスト上昇を招く。
一方、Clガス又はHBrガスとOガスとの混合ガスをエッチングガスとして用いるドライエッチング方法によると、エッチング速度が遅いため、厚いシリコン材をエッチングする際には生産性の低下を免れない。また、エッチング形状が深さ方向に垂直とならず、順テーパー状となり、良好な異方性形状を得るのが困難である。
この発明の目的は、ポリシリコン又はアモルファスシリコンからなる厚いシリコン層を寸法精度良く異方性形状に加工できる新規なドライエッチング方法を提供することにある。
この発明に係るドライエッチング方法は、
少なくとも一方の主面が絶縁性を有する基板において該一方の主面に1〜15μmの厚さのポリシリコン又はアモルファスシリコンからなるシリコン層を形成する工程と、
前記シリコン層の上に前記シリコン層の厚さの1〜1.5倍の厚さのレジスト層をホトリソグラフィ処理により所定のパターンに従って形成する工程と、
塩素、酸素及びフッ素を含むエッチングガスを用い且つ前記レジスト層をマスクとするプラズマエッチング処理により前記シリコン層の被エッチング部の側壁に側壁保護膜を形成しつつ前記シリコン層を前記基板の一方の主面に達するまで異方性エッチングして前記シリコン層をパターニングする工程であって、前記側壁保護膜としては、前記レジスト層のエッチングにより再付着した炭素と前記エッチングガス中のフッ素とを含むCFポリマーを主成分とする膜を形成する工程と、
塩素及び酸素を含むがフッ素を含まないエッチングガスを用い且つ前記レジスト層をマスクとするプラズマエッチング処理により前記パターニングされたシリコン層をオーバーエッチングして該シリコン層の異方性形状を修正する工程と、
前記オーバーエッチングの後、前記レジスト層の残存部及び前記側壁保護膜の残存部を除去する工程と
を含むものである。
この発明のドライエッチング方法では、1〜15μmの厚さを有するポリシリコン又はアモルファスシリコンからなる厚いシリコン層をエッチング対象とする。この場合、厚いシリコン層を構成するポリシリコン又はアモルファスシリコンには、ゲルマニウム又は炭素を含有させてもよい。レジスト層を形成する工程では、レジスト層の厚さをエッチング対象としてのシリコン層の厚さの1〜1.5倍の範囲内に設定する。レジスト層の厚さがシリコン層の厚さより薄いと、異方性エッチング(メインエッチング)中にレジスト層がなくなり、側壁保護膜を形成するための炭素の供給が不十分となる。レジスト層の厚さがシリコン層の厚さの1.5倍より厚いと、アスペクト比が大きくなり、狭スペース部にシリコンのエッチング残りが発生する。レジスト層の断面形状は、厚さ方向に垂直な形状か又はやや順テーパー形状が好ましい。
シリコン層をパターニングする工程では、エッチングガスとして塩素、酸素及びフッ素を含むガスを使用する。塩素及び酸素を含むエッチングガスに対してSF等のフッ素含有ガスを添加すると、エッチング速度が増大し、基板(ウェハ)1枚当りの処理時間が短縮され、生産性が向上する。しかし、フッ素含有ガスを単に添加しただけでは側壁保護が不十分なためにエッチングが等方的に進み、寸法精度が低下すると共に深さ方向に垂直な形状に加工することができない。側壁保護膜としては、Fラジカルの進入を阻止しうる膜が必要であり、例えばエッチングガス中の酸素や被エッチング材中のシリコンを含む酸化物を主成分とする膜ではFラジカル耐性が不十分である。この発明では、レジスト層を積極的にエッチングし、レジスト層から供給される炭素とエッチングガス中のフッ素とを含む緻密で厚いCFポリマーを主成分とする側壁保護膜を形成しつつシリコン層を異方性エッチングするので、シリコン層のバルク部分を寸法精度良く異方性形状に加工することができる。
パターニングされたシリコン層の異方性形状を修正する工程では、エッチングガスとして塩素及び酸素を含むがフッ素を含まないガスを用いる。フッ素含有ガスを添加しないのは、エッチング速度を遅くして微細な修正を可能にするためである。このようなエッチングガスを用いるプラズマエッチング処理によりオーバーエッチングを行なうと、シリコン層の側壁にノッチを発生させることなくシリコンのエッチング残りやシリコン層下部の裾引き形状等をなくすことができ、シリコン層の側壁に垂直形状を持たせることができる。
この発明のドライエッチング方法において、前記レジスト層を形成する工程では前記基板の一方の主面におけるレジストの占有面積が10〜40%になるように前記基板の一方の主面に前記シリコン層を覆って前記レジスト層とは別の追加レジスト層を前記ホトリソグラフィ処理により形成し、前記シリコン層をパターニングする工程及び前記パターニングされたシリコン層の異方性形状を修正する工程では前記シリコン層が前記追加レジスト層で覆われた状態でプラズマエッチング処理をそれぞれ行ない、前記除去する工程では前記追加レジスト層の残存部を除去するようにしてもよい。このようにすると、パターニング用のレジスト層だけでは側壁保護膜を形成するための炭素の供給が不十分である場合にも十分な炭素を供給することができる。基板の一方の主面におけるレジストの占有面積が10%より小さいと、炭素供給不足により十分な側壁保護効果が得られず、寸法及び形状の制御性が悪化する。基板の一方の主面におけるレジストの占有面積が40%を越えると、基板(ウェハ)1枚当りのチップ数が減少し、コスト上昇を招く。
この発明によれば、塩素、酸素及びフッ素を含むエッチングガスを用い且つレジスト層をマスクとするプラズマエッチング処理により1〜15μmの厚さのポリシリコン又はアモルファスシリコンからなるシリコン層を異方性エッチングする際にCFポリマーを主成分とする側壁保護膜をシリコン層の被エッチング部の側壁に形成しつつエッチングを行ない、この後塩素及び酸素を含むがフッ素を含まないエッチングガスを用いるプラズマエッチング処理によりオーバーエッチングを行なうようにしたので、シリコン層を寸法精度良く異方性形状に加工できる効果が得られる。また、新たな設備を導入する必要がないので、コスト上昇を招かない利点もある。
図1〜4は、この発明のドライエッチング方法を採用した微小構造体の製法の一例を示すもので、各々の図に対応する工程(1)〜(4)を順次に説明する。
(1)例えば単結晶シリコンからなる半導体基板10の一方の主面(上面)には、絶縁膜12を形成する。図6は、図1の基板断面に直交する基板断面を示すもので、図6において基板10の被接続部10aの左側のX−X’線断面が図1のポリシリコン層14の一部14Aの断面に対応する。絶縁膜12としては、図6に示すように第1〜第3の絶縁膜12a〜12cを含む3層構造のものを形成することができる。絶縁膜12aは、パッド膜として用いられるもので、例えば50〜400nmの厚さのシリコン酸化膜からなっている。このシリコン酸化膜は、熱酸化法又はCVD(ケミカル・ベーパー・デポジション)法により形成する。
絶縁膜12bは、エッチングストッパ膜として用いられるもので、例えば100〜200nmの厚さのシリコン窒化膜からなっている。このシリコン窒化膜は、CVD法等により形成する。絶縁膜12cは、犠牲膜として用いられるもので、例えば1〜4μmの厚さのシリコン酸化膜からなっている。このシリコン酸化膜は、CVD法等により形成する。絶縁膜12cとしては、PSG(リン・シリケートガラス)膜又はBPSG(ボロン・リン・シリケートガラス)膜等を用いてもよい。
次に、図6に示すように絶縁膜12cには被接続部10aに対応する接続孔15aを選択的等方性エッチング処理により形成する。そして、絶縁膜12a〜12cの積層には接続孔15aに連続し且つ被接続部10aを露呈する接続孔15bを選択的異方性エッチング処理により形成する。この後、図1,6に示すように接続孔15a,15b及び絶縁膜12を覆ってポリシリコンを堆積して1〜15μm(好ましくは2〜5μm)の厚さの導電性ポリシリコン(ドープトポリシリコン)層14を形成する。ポリシリコン層14は、図6に示すように接続孔15a,15bを介して被接続部10aに達するように形成される。ポリシリコン層14を形成する際には、ポリシリコンに対してリン又はボロン等の抵抗低減不純物を該不純物/シリコンのモル比率0.05〜0.20の範囲内でインサイチュでドープする。これは、ポリシリコン層14の抵抗率を低減すると共に、ポリシリコン層14中の残留応力の緩和を容易にするためである。成膜後のポリシリコン層14のシート抵抗は、ポリシリコン層14の厚さを3μmとした場合、5〜15Ω/□程度である。
なお、ポリシリコン層14の代りに、アモルファスシリコン層を形成してもよい。ポリシリコン層14又はアモルファスシリコン層には、ゲルマニウム又は炭素等を含有させてもよい。この場合、ポリシリコンとほぼ同等の条件にてエッチングを行なうには、ゲルマニウムの含有量を30mol%以下とし、炭素の含有量を10mol%以下とする。
次に、ポリシリコン層14に応力緩和のためのアニール処理を施す。アニール処理としては、ランプアニール装置等を用いてRTA(Rapid Thermal Annealing)処理を行なう。RTA処理は、炉アニール処理に比べて処理時間が短いためスループットが向上すること、基板10にトランジスタ等の素子が形成されていても特性変動を回避できることなどの利点がある。
次に、ポリシリコン層14の上にホトリソグラフィ処理により所定の電極又は配線パターンに従ってレジスト層16a〜16cを形成する。レジスト層16a〜16cは、図5に示す基板(ウェハ)10の上面において、1つのセンサ領域20a内に形成されたパターニング用の多数のレジスト層のうちの一部のレジスト層である。センサ領域20aは、例えば加速度センサ等が形成される領域であり、基板10の上面には、このようなセンサ領域が多数並置されたセンサ領域並置部20が存在する。各センサ領域毎にレジスト層16a〜16cと同様にパターニング用のレジスト層が形成される。
図5に示す基板10の上面において、センサ領域並置部20内のパターニング用レジスト層だけではレジストの占有面積として10〜40%(好ましくは20〜35%)が確保できないときは、センサ領域並置部20の周囲に追加レジスト層16を設けることにより基板10の上面におけるレジストの占有面積を10〜40%(好ましくは20〜35%)の範囲内に設定する。追加のレジスト層16は、レジスト層16a〜16c等のパターニング用レジスト層を形成するためのホトリソグラフィ処理を流用して形成される。
(2)次に、レジスト層16,16a〜16cをマスクとするプラズマエッチング処理によりポリシリコン層14のバルク部分に異方性エッチング(メインエッチング)を施す。すなわち、開口スペースが比較的大きい領域(アスペクト比が1.0以上の領域[ポリシリコン層14の厚さが3.0μmの場合、開口スペースが3.0μm以上の領域])で下地膜としての絶縁膜(シリコン酸化膜)12cが露呈するまで異方性エッチングを行なうことによりポリシリコン層14をパターニングし、複数のポリシリコン層14a〜14cを得る。エッチング条件としては、積極的にレジスト層16,16a〜16cをエッチングし、レジストの再付着物(炭素)とエッチングガス中のフッ素とを含むCFポリマーを主成分とする側壁保護膜18a〜18cがポリシリコン層14a〜14cの側壁に形成されるような条件を選ぶことによって寸法及び形状の制御性を確保する。レジスト層16,16a〜16cは、エッチングされるため、図2に示すように薄くなる。
具体的には、レジスト/ポリシリコンのエッチング速度比が0.8〜1.0となるようにエッチングチャンバ内の圧力、RFパワー、マイクロ波パワー等のパラメータを調整する。ウェハ保持下部電極は特に低温にする必要はないが、圧力は低圧高密度プラズマとしては高め、RFパワーは高め、マイクロ波パワーはやや高め(上げすぎない)などの領域が適している。
一例としてECR(Electron Cyclotron Resonance)プラズマ源を備えた高密度プラズマドライエッチング装置を用いた場合、エッチング条件は、
ガス種:Cl/O/SF
ガス流量比:Cl:O:SF=10:1〜2:0.1〜2.0
(好ましくは0.8〜1.2)
RFパワー:60〜80W(高イオンエネルギー側)
マイクロ波パワー:1000〜1400W(中プラズマ密度側)
圧力:3〜8mTorr(高密度プラズマ源としては高圧側)
主コイル1電流:35A
主コイル2電流:35A
磁場調整コイル電流:10A
ウェハ保持下部電極温度:10〜20℃
自動終点検出あり
とすることができる。高密度プラズマドライエッチング装置としては、ICP(誘導結合)形のもの又はヘリコン波を利用したもの等を使用してもよい。
上記した異方性エッチング処理によれば、図2に示すように広スペース部ではポリシリコン層14a,14cの側壁がほぼ垂直形状に加工される。また、狭スペース部ではポリシリコン層14a〜14cの下部が裾引き形状を呈したり、底部にシリコンのエッチング残りが存在したりするが、これらの裾引き形状やエッチング残りは、図3のオーバーエッチング工程で除去できる。図2のプラズマエッチング処理では、Cl/O混合ガス系にSFガスを添加したことでポリシリコン層のエッチング速度が増大し、ウェハ1枚当りの処理時間が短縮され,生産性が向上する。
(3)次に、レジスト層16,16a〜16cをマスクとするプラズマエッチング処理によりポリシリコン層14a〜14cにインサイチュでオーバーエッチングを施す。すなわち、上記したプラズマエッチング処理においてSFガスの流量をゼロとし、ガス系をCl/O混合ガス系に変更すると共にRFパワーをやや下げることによりエッチング速度を遅くする。このようなエッチング条件でオーバーエッチングを行なうことにより開口スペースの比較的狭い領域(アスペクト比が1.0以下の領域[ポリシリコン層14の厚さが3.0μmの場合、開口スペースが3.0μm以下の領域])でシリコンのエッチング残りやポリシリコン層下部の裾引き形状を除去し、図3に示すようにポリシリコン層14a〜14cの異方性形状を修正する。
一例として、図2のメインエッチングに用いた高密度プラズマエッチング装置を用いてオーバーエッチングを行なう場合、エッチング条件は、
ガス種:Cl/O
ガス流量比:Cl:O=10:0.1〜2.0(好ましくは0.8〜
1.2)
RFパワー:30〜60W(メインエッチングより低イオンエネルギー側)
マイクロ波パワー:1000〜1400W(中プラズマ密度側)
圧力:3〜8mTorr(高密度プラズマ源としては高圧側)
主コイル1電流:35A
主コイル2電流:35A
磁場調整コイル電流:10A
ウェハ保持下部電極温度:10〜20℃
とすることができる。O流量は、メインエッチングに比べて減少させた方が良い。これは、下地膜としての絶縁膜(シリコン酸化膜)12cからもOが供給されるので、Oの供給過剰によりエッチング形状が悪化するのを防ぐためである。
上記したオーバーエッチング処理によれば、図3に示すように、ポリシリコン層14a〜14cの側壁に垂直形状を持たせることができる。また、ポリシリコン層14a〜14cの側壁にノッチを発生させることがなく、レジスト層16a〜16cの残り量にもマージンを確保することができる。
(4)次に、130バッファードフッ酸処理と硫酸/過酸化水素水洗浄処理とによりレジスト層16,16a〜16cの残存部及び側壁保護膜18a〜18cの残存部を除去し、パターニングされたポリシリコン層14a〜14cを残存させる。図7には、図6に示した基板部分においてポリシリコン層14aの図4の除去処理後の状態が示されている。ポリシリコン層14aは、接続孔15a,15bを介して基板10の被接続部10aに接続される接続部14Pと、この接続部の上部に連続して絶縁膜12の上へ延長する延長部14Qとを有する。図1に関して前述したアニール処理は、図4の除去処理後に行なうようにしてもよい。
図8の工程では、ウェットエッチング処理により絶縁膜(犠牲膜)12cを除去する。このとき、絶縁膜12bは、エッチングストッパ膜として作用する。ポリシリコン層14aは、接続孔15bを介して基板10の被接続部10aに接続される接続部14Pと、この接続部の上部に連続し且つ絶縁膜12bから離間して絶縁膜12bの上方へ延長する延長部14Qとを有する状態になる。
図7に示した微小構造体において、導電部材としてのポリシリコン層14aは、固定電極又は配線として用いることができる。また、図8に示した微小構造体において、ポリシリコン層14aは、加速度センサ等において片持ち梁形式の可動電極として用いることができ、接続部14Pと同様の接続部を追加すれば両持ち梁形式の可動電極として用いることもできる。
上記した微小構造体の製法によれば、図2の異方性エッチング工程において、1〜15μmの厚さを有するポリシリコン又はアモルファスシリコンからなる厚いシリコン層14を寸法精度良く異方性形状に加工することができる。また、エッチング速度が速いので、生産性が向上する。その上、図3のオーバーエッチング工程では、ポリシリコン層14a〜14cの異方性形状を一層良好にすることができ、図4の除去工程では、レジスト層16a〜16cや側壁保護膜18a〜18cを簡単に除去することができる。従って、新たな設備を追加せずに、低コストで微小構造体を製作することができる。
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能である。例えば、次のような変更が可能である。
(イ)抵抗低減不純物がドープされたポリシリコン又はアモルファスシリコンからなるシリコン層をエッチング対象としたが、抵抗低減不純物がドープされていないポリシリコン又はアモルファスシリコンからなるシリコン層をエッチング対象とすることもできる。
(ロ)エッチング対象としてのシリコン層を構成するポリシリコン又はアモルファスシリコンにゲルマニウム(Ge)又は炭素(C)を含有させる場合、Geの含有量は1〜30mol%(好ましくは5〜15mol%)とし、Cの含有量は0.5〜10mol%(好ましくは1〜5mol%)とすることができる。Geは、Siと任意の組成で固溶体を形成する。Geを含有させることでRTAの温度を下げるなどして低温形成が可能となるので、ポリシリコン又はアモルファスシリコン層の歪がなくなり、反りを防止することができる。また、Cはポリシリコン又はアモルファスシリコン層内でSi−C結合を形成するので、微小構造体が硬くなり、反りを防止することができる。
(ハ)フッ素含有ガスとしては、SFに限らず、CHF,CF,C等を用いてもよい。
(ニ)導電部材としてのポリシリコン層14aは、基板10の被接続部10aに接続する代りに、基板10を覆う絶縁膜の上に設けたポリシリコン等の導電層に接続するようにしてもよい。この場合、絶縁膜12は、導電層を覆って形成され、ポリシリコン層14aは、絶縁膜12に設けた接続孔15a,15b(又は15bのみ)を介して導電層の被接続部に接続される。なお、一方の主面に絶縁膜(導電層の下の絶縁膜)が形成された基板10の代りに絶縁性基板を用いてもよい。
この発明のドライエッチング方法を採用した微小構造体の製法の一例における絶縁膜形成工程、ポリシリコン堆積工程及びレジスト層形成工程を示す断面図である。 図1の工程に続くメインエッチング工程を示す断面図である。 図2の工程に続くオーバーエッチング工程を示す断面図である。 図3の工程に続くレジスト層及び側壁保護膜の除去工程を示す断面図である。 基板上面のレジスト層形成状況を示す上面図である。 図1の基板断面に直交する基板断面において図1に対応する絶縁膜形成工程、接続孔形成工程及びポリシリコン堆積工程を示す断面図である。 図6の基板断面に関して図4に対応するレジスト層及び側壁保護膜の除去工程を示す断面図である。 図7の工程に続く犠牲膜除去工程を示す断面図である。
符号の説明
10:基板、10a:被接続部、12:絶縁膜、14,14a〜14c:ポリシリコン層、14P:接続部、14Q:延長部、15a,15b:接続孔、16,16a〜16c:レジスト層、18a〜18c:側壁保護膜、20a:センサ領域、20:センサ領域並置部。

Claims (2)

  1. 少なくとも一方の主面が絶縁性を有する基板において該一方の主面に1〜15μmの厚さのポリシリコン又はアモルファスシリコンからなるシリコン層を形成する工程と、
    前記シリコン層の上に前記シリコン層の厚さの1〜1.5倍の厚さのレジスト層をホトリソグラフィ処理により所定のパターンに従って形成する工程と、
    塩素、酸素及びフッ素を含むエッチングガスを用い且つ前記レジスト層をマスクとするプラズマエッチング処理により前記シリコン層の被エッチング部の側壁に側壁保護膜を形成しつつ前記シリコン層を前記基板の一方の主面に達するまで異方性エッチングして前記シリコン層をパターニングする工程であって、前記側壁保護膜としては、前記レジスト層のエッチングにより再付着した炭素と前記エッチングガス中のフッ素とを含むCFポリマーを主成分とする膜を形成する工程と、
    塩素及び酸素を含むがフッ素を含まないエッチングガスを用い且つ前記レジスト層をマスクとするプラズマエッチング処理により前記パターニングされたシリコン層をオーバーエッチングして該シリコン層の異方性形状を修正する工程と、
    前記オーバーエッチングの後、前記レジスト層の残存部及び前記側壁保護膜の残存部を除去する工程と
    を含むドライエッチング方法。
  2. 前記レジスト層を形成する工程では前記基板の一方の主面におけるレジストの占有面積が10〜40%になるように前記基板の一方の主面に前記シリコン層を覆って前記レジスト層とは別の追加レジスト層を前記ホトリソグラフィ処理により形成し、前記シリコン層をパターニングする工程及び前記パターニングされたシリコン層の異方性形状を修正する工程では前記シリコン層が前記追加レジスト層で覆われた状態でプラズマエッチング処理をそれぞれ行ない、前記除去する工程では前記追加レジスト層の残存部を除去する請求項1記載のドライエッチング方法。
JP2003314547A 2003-08-01 2003-09-05 ドライエッチング方法 Expired - Fee Related JP4033086B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003314547A JP4033086B2 (ja) 2003-09-05 2003-09-05 ドライエッチング方法
US10/902,390 US7071017B2 (en) 2003-08-01 2004-07-30 Micro structure with interlock configuration
US11/247,193 US7492020B2 (en) 2003-08-01 2005-10-12 Micro structure with interlock configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314547A JP4033086B2 (ja) 2003-09-05 2003-09-05 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2005085893A true JP2005085893A (ja) 2005-03-31
JP4033086B2 JP4033086B2 (ja) 2008-01-16

Family

ID=34415107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314547A Expired - Fee Related JP4033086B2 (ja) 2003-08-01 2003-09-05 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP4033086B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782325B1 (ko) 2006-11-10 2007-12-06 삼성전자주식회사 반도체 소자의 제조 방법
KR20100099313A (ko) * 2007-12-21 2010-09-10 솔베이 플루오르 게엠베하 미세 전자기계 시스템의 제조 방법
KR20210031414A (ko) * 2019-09-11 2021-03-19 주식회사 테스 기판 처리 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782325B1 (ko) 2006-11-10 2007-12-06 삼성전자주식회사 반도체 소자의 제조 방법
KR20100099313A (ko) * 2007-12-21 2010-09-10 솔베이 플루오르 게엠베하 미세 전자기계 시스템의 제조 방법
JP2011506119A (ja) * 2007-12-21 2011-03-03 ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツング 微小電気機械システムの生産方法
KR101591114B1 (ko) * 2007-12-21 2016-02-03 솔베이 플루오르 게엠베하 미세 전자기계 시스템의 제조 방법
KR20210031414A (ko) * 2019-09-11 2021-03-19 주식회사 테스 기판 처리 방법
KR102599015B1 (ko) 2019-09-11 2023-11-06 주식회사 테스 기판 처리 방법

Also Published As

Publication number Publication date
JP4033086B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
JP3976703B2 (ja) 半導体装置の製造方法
US7071017B2 (en) Micro structure with interlock configuration
KR101130988B1 (ko) 기판상의 층을 에칭하는 방법
US10777480B2 (en) Systems and methods to enhance passivation integrity
JP3946724B2 (ja) 半導体装置の製造方法
US6995093B2 (en) Polysilicon etching method
JP4033086B2 (ja) ドライエッチング方法
JPH07235590A (ja) 半導体装置の製造方法
TW200824002A (en) Method for fabricating semiconductor device
JP2008284656A (ja) 構造体の製造方法
WO2002099875A1 (en) Method for manufacturing a trench capacitor with an isolation trench
JP4161857B2 (ja) 半導体装置の製造方法
JP4397337B2 (ja) 半導体装置の製造方法
JP4360393B2 (ja) ポリシリコンエッチング方法
JP2006128613A (ja) 半導体素子の製造方法
JP2005136097A (ja) 半導体装置の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
JP2005197474A (ja) 半導体装置の製造方法
KR20030038651A (ko) 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법
JP3299783B2 (ja) 半導体装置の製造方法
KR100521506B1 (ko) 고밀도 플라즈마 에처를 사용하여 비도포된 이산화규소에선택적으로 도포된 이산화규소를 에칭하는 방법
JP2006032801A (ja) 半導体装置の製造方法
KR100290779B1 (ko) 디램 디바이스의 전하 저장 전극 형성방법
JP2001210618A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees