KR20030038651A - 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법 - Google Patents

도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법 Download PDF

Info

Publication number
KR20030038651A
KR20030038651A KR10-2003-7000043A KR20037000043A KR20030038651A KR 20030038651 A KR20030038651 A KR 20030038651A KR 20037000043 A KR20037000043 A KR 20037000043A KR 20030038651 A KR20030038651 A KR 20030038651A
Authority
KR
South Korea
Prior art keywords
silicon dioxide
etchant
etching
doped silicon
undoped
Prior art date
Application number
KR10-2003-7000043A
Other languages
English (en)
Other versions
KR100750081B1 (ko
Inventor
코케이-유
리리
블라록가이티.
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20030038651A publication Critical patent/KR20030038651A/ko
Application granted granted Critical
Publication of KR100750081B1 publication Critical patent/KR100750081B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 C2HxFy을 포함하는 에칭제(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)에 관한 것이다. 본 에칭제에 의해 도핑되지 않은 이산화규소 및 질화규소 둘 위의 도핑된 이산화규소가 선택적으로 에칭된다. 따라서, 도핑되지 않은 이산화규소 및 질화규소가 C2HxFy함유 에칭제를 사용하는 건식 에칭 방법에서 에칭 정지층으로서 사용될 수 있다. C2HxFy는 제1 에칭제로서 또는 또 다른 에칭제 또는 에칭제 혼합물의 첨가제로서 사용될 수 있다. 본 발명의 에칭제에 의해 또는 본 발명의 방법에 따라 패턴화시킨 구조를 포함하는 반도체 장치(10)도 기재하였다. 구체적으로는, 본 발명은 사실상 수직인 측벽(34)을 갖는 도핑된 이산화규소 구조물(24) 및, 측벽(34)에 인접하여 노출된 인접한 도핑되지 않은 이산화규소 또는 질화규소 구조물(36)를 포함하는 반도체 장치(10)를 포함한다.

Description

도핑되지 않은 이산화규소와 질화규소 위의 도핑된 이산화규소를 선택적으로 에칭시키는 방법{Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride}
반도체 장치 위에 다층 구조물을 제조하는 것은, 이로써 한정되는 것은 아니지만, 전형적으로, 포스포실리케이트 유리(PSG), 보로실리케이트 유리(BSG) 및 보로포스포실리케이트 유리(BPSG)의 층을 포함하는 도핑된 이산화규소 층의 패턴화(patterning)를 포함한다. 이러한 물질들은 통상적으로 반도체 장치 위의패시베이션 층(passivation layer)으로서 사용된다. 에칭 기술에는 통상적으로 패시베이션 층을 통해 접촉 개구(contact opening)의 형성을 포함하는, 여러 형태의 반도체 장치 구조를 패턴화시키는 단계가 사용된다. 패시베이션 층 또는 에칭 기판의 목적하는 패턴이 일단 수행되고 나면, 에칭 공정을 종결시키기 위해, 반도체 기판내에 형성된 전도성적으로 도핑된 접촉 영역 위와 같은 하층 구조물 위에 통상적으로 에칭 정지층이 형성되어 있다. 통상적으로 질화규소(Si3N4)는 이산화규소의 패턴화중 에칭 정지층으로서 사용된다.
에칭하기 전, 에칭 기술에 의해, 도핑된 이산화규소층과 같은 패시베이션 층으로부터 구조를 한정하기 위해서는, 통상적으로 포토레지스트와 같은 보호층을 침착시키고, 현상하여 형판으로서 작용하도록 한다. 습식 에칭 또는 건식 에칭 기술을 이러한 보호 마스크를 통해 사용하여 도핑된 이산화규소 패시베이션 층으로부터 반도체 장치 구조를 한정할 수 있다.
예시적인 습식 에칭 방법이 데이비드 에이. 케티(David A. Cathey) 등에게 허여된 미국 특허 제5,300,463호('463 특허)에 기재되어 있다. 에칭제로서 불화수소(HF)를 사용하는 '463 특허의 습식 에칭 방법은 도핑되지 않은 이산화규소 보다는 도핑된 이산화규소에 선택적이다. 이러한 기술의 선택성, 또는 특이성에도 불구하고, 습식 에칭 방법은 통상적으로 습식 에칭 방법과 관련된 여러가지 단점을 갖는다는 측면에서 다소 바람직하지 않다. 구체적으로는, '463 특허의 기술은 등방성 에칭이다. 따라서, 이에 의에 형성된 구조는 보호 마스크를 통해 노출시킨에칭 기판의 목표 영역의 구조와는 상이한 치수를 가질 수 있다. 또한, 당해 기술 분야의 숙련가에게 공지되어 있는 바와 같이, 습식 에칭 기술은 통상적으로 등방성이므로, 에칭되는 필름의 두께가 최소 목적하는 패턴 치수와 대략 동일한 경우, 등방성 에칭에 의해 통상적으로 야기되는 언더컷팅(undercutting)이 발생된다. 유사하게, 반도체 장치의 활성 표면 위에 형성되는 구조물의 치수가 지속적으로 감소하는 경우, 이러한 미세 구조의 배열을 유지시키고, 이러한 구조의 전기적 특성을 최적화시키기 위해서는, 에칭은 반드시 매우 정밀해야 하며, 매우 정교한 오차 범위내에서 유지되어야만 한다. 반도체 장치 위의 구조물을 한정하기 위해 여러 통상적인 습식 에칭 방법을 사용하는 경우, 종종 이러한 정교함이 수득될 수 없다. 따라서, 통상적인 습식 에칭 방법의 정교함 및 등방성 특성이 부족하면 높은 적합성을 갖는 보호 마스크에 의해 한정된 형태를 재현한다는, 현기술 수준의 반도체 장치 위에 구조물을 형성시키는데 있어서 에칭 방법의 포괄적인 목표와 일치하지 않게 된다.
반대로, 이로써 한정되는 것은 아니지만, 글로우 방전 스퍼터링(glow discharge sputtering), 이온 밀링(ion milling), 반응성 이온 에칭(RIE), 반응성 이온 빔 에칭(RIBE), 및 고밀도 플라즈마 에칭을 포함하는 여러가지 건식 에칭 기술에 의해 에칭 기판의 목표 영역이 기본적으로는 에칭된 기판의 노출된 기판 또는 활성 기판에 대해 사실상 수직 방향으로 에칭됨을 의미하는, 비등방성 방식으로 에칭할 수 있다. 따라서, 이러한 건식 에칭 기술에 의해서는 에칭 기판으로부터 사실상 수직인 측벽을 갖는 구조물이 한정될 수 있다. 따라서, 이러한 건식 에칭 기술에 의해 보호 마스크의 형태를 정확히 재현할 수 있다. 반도체 장치 위의 구조물의 지속적으로 감소하는 치수 덕분에, 종종 반도체 장치 활성 표면 위에 구조를 형성하는데 있어서 종종 건식 에칭이 바람직하다.
그러나, 이산화규소층을 건식 에칭하는데 사용되는 많은 기술은 습식 에칭 기술과 비교할만한 특이성이 부족하다. CF4및 CHF3와 같은 탄화불소가 통상적으로 이산화규소층의 플라즈마 건식 에칭에 사용된다. 통상적으로 이러한 탄화불소와 함께 사용되는 저주파(RF) 플라즈마는 플루오라이드 이온 및 불소 자유 라디칼과 같은 활성화된 종(specie)을 발생시켜, 이산화규소를 공격하여 동일하게 에칭시킨다. 이러한 활성화된 불소 라디칼 및 플루오라이드 이온은 규소 및 질화규소와 같은 기타 물질을 공격할 수도 있다. 따라서, 목적하는 층을 에칭할 뿐만 아니라, 플라즈마를 사용하는 여러 건식 에칭 기술에 의해서 바람직하지 않게도 노출되거나 또는 에칭 공정중 노출되는 반도체 장치의 에칭 정지층 및 기타 구조물이 에칭된다.
건식 에칭 기술에 사용되는 에칭 정지 물질은 통상적으로 관련된 에칭 기판 아래에 배치되며, 관련된 에칭 기판보다 낮은 비율로 에칭된다. 건식 에칭제에 의해 바깥 에칭 기판보다 저속으로 에칭 정지층이 에칭되므로, 에칭 정지층은 에칭 정지층 아래에 있는 구조물을 건식 에칭 공정으로부터 보호하는 역할을 하는데, 심지어 에칭 정지층 그 자체로서 소비되고 있다.
많은 반도체 장치의 게이트(gate) 구조물은 질화규소(Si3N4) 캡(cap)을 포함하므로, 이산화규소(SiO2)와 질화규소 사이의 선택도는 패시베이션 층을 통해 접촉하여 에칭시키는데 바람직하다. 그러나, 이른바 이산화규소 선택성 플라즈마 건식 에칭 기술로 불리우는 여러가지 기술은 약 3:1의 SiO2대 Si3N4선택도 비, 또는 SiO2의 에칭비 대 Si3N4의 에칭비를 갖는다.
1994년 2월 15일자로 가이 블라록 등(Guy Blalock et al.)에게 허여된 미국 특허 제5,286,344호('344 특허)에는 다른 여러 통상적인 이산화규소 건식 에칭 기술에 있어서 질화규소보다 이산화규소에 대해 매우 우수한 선택도를 갖는 건식 에칭 방법이 기재되어 있다. 구체적으로는, CF4또는 CHF3와 같은 기본 에칭제에 첨가제로서 사용되는 CH2F2에 의해 건식 에칭제 혼합물에 질화규소에 대한 이산화규소의 향상된 선택도가 부여된다. 이산화규소 및 질화규소 둘 다를 에칭하는데 필요한 높은 에너지의 이온은 각각의 산화물 또는 질화물 표면에서의 화학 결합을 해리시킴으로써 작용한다. 그러나, 질화규소를 에칭시키는데 필요한 해리 에너지는 이산화규소를 에칭시키는데 필요한 해리 에너지 미만이다. 건식 에칭제에 CH2F2를 사용하면 CH2F2와 같은 첨가제가 부족한 통상적인 건식 에칭제보다 큰 폭으로 이산화규소의 해리 특성에 비례하는 질화규소의 해리 특성을 상쇄시키는 질화규소 표면 위에 중합체가 침착된다. 따라서, '344 특허의 에칭제에 의해서 30:1 이상의 선택도로 질화규소의 에칭 정지층 위의 이산화규소가 에칭된다. 그러나, 기타 통상적인 이산화규소 건식 에칭 기술에서와 같이, '344 특허의 유용한 에칭 정지층으로서기재되어 있는 물질은 단지 질화규소 뿐이다. 따라서, '344 특허에 기재되어 있는 건식 에칭 방법의 이용은 이산화규소로 캡핑된 게이트 위의 접촉층과 같은 질화규소 유전체 층을 포함하는 반도체 장치 구조를 한정하는 것으로 제한된다. 또한, 목적하는 선택도 수준을 성취하기 위해서는 '344 특허에 기재되어 있는 각각의 건식 에칭제 성분의 상대적인 유속이 좁은 범위로 한정된다. 유사하게, 많은 기타 통상적인 건식 에칭 방법에는 매우 특정한 건식 에칭제 성분의 사용이 요구된다. 따라서, 많은 통상적인 건식 에칭 시스템의 공정 범위가 좁아진다.
비록 질화규소가 에칭 정지 물질로서 널리 사용되고는 있지만, 질화규소 에칭 정지층의 사용은 저압 화학증착법(LPCVD)에 의해 반도체 장치의 활성 표면 위로 규소를 침착시키면 반도체 장치의 뒷 표면 위에 두꺼운 질화물 층이 형성될 수 있다는 관점에서 다소 바람직하지 않다. 이러한 두꺼운 질화물 층은 그 다음에 반드시 제거되어야만 하는데, 이로 인해 제조 시간 및 경비가 증가할 뿐만 아니라, 반도체 장치의 제조중 반도체 장치가 손상될 가능성이 높아진다.
또한, 플라즈마를 사용하는 통상적인 건식 에칭 방법중 생성되는 불소 라디칼 및 플루오라이드 이온은 도핑된 이산화규소 및 도핑되지 않은 이산화규소 둘 다를 비선택적으로 공격하거나 에칭시킨다. 또 다른 방식으로 설명하자면, 이러한 이산화규소 건식 에칭 기술에 의해서는 도핑된 이산화규소와 도핑되지 않은 이산화규소 사이를 구별할 수 없다. 따라서, 통상적인 건식 에칭 기술을 사용하는 경우, 현기술 수준의 반도체 장치의 질화규소를 대신해 사용할 수 있는 것이 한정된다.
따라서, 본 발명자들은 도핑되지 않은 이산화규소 및 질화규소 둘 다에 대해서 보다 이산화규소에 특이적인 에칭제의 필요성과 질화규소 및 도핑되지 않은 이산화규소 둘 다가 에칭 정지층으로서 작용하거나, 또는 에칭 정지층의 사용이 불필요한, 선택적으로 도핑된 이산화규소 건식 에칭 방법의 필요성을 인식하였다. 또한, 광범위한 도핑된 이산화규소 에칭 적용에 이러한 에칭제 혼합물의 사용을 촉진시키기 위해서 이러한 에칭제 혼합물의 각각의 성분의 상대적인 농도를 변화시킬 수 있는 에칭제 혼합물도 필요하다.
본 발명은 질화규소 또는 도핑되지 않은 이산화규소 위에 존재하는 도핑된 이산화규소를 선택적으로 에칭하는 방법에 관한 것이다. 구체적으로는, 본 발명의 방법은 화학식 C2HxFy(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)를 갖는 에탄 가스의 사용을 포함하는 에칭제 혼합물을 포함한다. 또한, 본 발명은 화학식 C2HxFy(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)를 갖는 성분을 포함하는 에칭제 혼합물에 관한 것이다.
도 1 내지 도 4는 본 발명의 방법의 양태 및 이에 의해 형성될 수 있는 예시적인 구조를 나타내는 도시적인 단면을 나타낸 것이며,
도 5 내지 도 8은 또 다른 반도체 장치 구조에 있어서의 본 발명의 방법의 사용 및 생성된 구조의 예를 나타내는 도시적인 단면을 나타낸 것이다.
본 발명은 도핑되지 않은 이산화규소와 질화규소 모두 위의 도핑된 이산화규소에 선택적인 에칭제를 포함한다. 당해 기술 분야의 숙련가들은 "도핑된" 이산화규소는 통상적으로 붕소 또는 인과 같은 도핑제를 포함하는 반면, 도핑되지 않은 이산화규소는 사실상 도핑제 및 다른 불순물을 함유하지 않는다는 사실을 알고 있을 것이다. 도핑된 이산화규소의 예시적인 형태는 이로써 한정되는 것은 아니지만, 보로실리케이트 유리(BSG), 포스포실리케이트 유리(PSG) 및 보로포스포실리케이트 유리(BPSG)가 있다. 또한, 본 발명은 본 발명의 에칭제를 이용하는 건식 에칭 방법을 포함한다.
본원에서 간단히 에칭제로도 지칭되는, 본 발명의 도핑된 이산화규소 에칭제는 화학식 C2HxFy성분 또는 간단히 C2HxFy(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)로 지칭되기도 하는, 화학식 C2HxFy의 에탄 성분을 포함한다. 구체적으로는, 본 발명의 C2HxFy성분은 바람직하게는 C2H2F4, C2H3F3, C2H4F2및 C2H5F로 이루어진 그룹으로부터 선택된다. 또한, 도핑된 이산화규소 에칭제는 다양한 형태의 C2HxFy의 혼합물을 포함할 수도 있다.
도핑된 이산화규소 에칭제의 C2HxFy성분이 RF 활성됨에 따라, 수소 이온 및 활성화된 수소 종(species)이 불소 함유 이온 및 활성화된 불소 함유 종(예: F*및CF*)와 반응하여, 도핑되지 않은 이산화규소 또는 질화규소의 에칭 정지층의 어떠한 후속적인 에칭량도 발생하기 전, 웨이퍼의 표면으로부터 활성화된 불소 함유 종이 제거된다. C2HxFy첨가제의 수소 성분에 의해 이를 포함하는 에칭제에 도핑되지 않은 이산화규소 위의 도핑된 이산화규소에 대한 특이성이 부여된다.
본 발명의 도핑된 이산화규소 에칭제의 제1 양태에서, C2HxFy가 제1 에칭제이다. 제1 양태로서 사용되는 경우, C2HxFy는 도핑되지 않은 이산화규소 위의 도핑된 이산화규소에 선택적이다. 또 다른 방식으로 설명하면, C2HxFy에 의해 도핑되지 않은 이산화규소를 에칭하는 속도보다 빠른 속도로 도핑된 이산화규소가 에칭된다. 제1 에칭제로서 사용되는 경우, C2HxFy에 의해 여러 통상적인 이산화규소 건식 에칭제의 에칭 속도에 비해 상대적으로 느린 속도로 도핑된 이산화규소가 에칭된다. 따라서, 에칭 속도를 증가시키는 첨가제를 C2HxFy와 함께 사용할 수 있다. 이러한 첨가제는 이로써 한정되는 것은 아니지만, CF4, CHF3및, 통상적인 도핑된 이산화규소 건식 에칭 기술에서 제1 에칭제로서 사용되어온 기타 할로겐화 탄소 물질을 포함한다.
유사하게, 질화규소 위의 이산화규소에 대한 에칭제의 선택성을 증가시키는(즉, 질화규소의 에칭 속도가 저하되는) 첨가제를 제1 에칭제로서 C2HxFy를 포함하는 에칭제에 첨가제로서 사용할 수 있다. 본원에 그 전체가 참조 문헌으로 인용되는'344 특허의 명세서에는 이러한 방식으로 C2HxFy의 선택성을 향상시킬 수 있는 몇몇 예시적인 첨가제가 기재되어 있다. '344 특허의 첨가제는 수소 원자의 수가 불소 원자의 수와 같거나 그 이상인, CH2F2및 CH3F와 같은 탄화불소이다.
또한, 이로써 한정되는 것은 아니지만, 이러한 에칭제의 도핑되지 않은 이산화규소 위의 도핑된 이산화규소에 대한 선택성 및 도핑된 이산화규소 위의 특정 형태의 도핑된 이산화규소에 대한 선택성을 포함하는 에칭제의 기타 특성을 변경하기 위해서는 제1 에칭제로서 C2HxFy를 포함하는 이산화규소 에칭제와 함께 기타 첨가제를 사용할 수도 있다.
본 발명의 도핑된 이산화규소 에칭제의 또 다른 양태에서, C2HxFy가 하나 이상의 제1 에칭제의 첨가제로서 사용된다. CF4, CHF3, 또는 질화규소를 에칭시키는 속도보다 빠른 속도로 이산화규소를 에칭시키는(즉, 질화규소 위의 이산화규소에 선택적이다) 기타 탄화불소와 같은 탄화불소 제1 에칭제를 포함하는 에칭제의 첨가제로서 C2HxFy를 사용할 수 있다. '344 특허에 따르면, C2HxFy를 첨가제로서 이용할 수 있는 제1 에칭제로서는 CF4및 CHF3를 예로 들 수 있다.
CF4또는 CHF3와 같은 이산화규소 에칭제에 첨가제로서 사용되는 경우, C2HxFy에 의해 이산화규소 에칭제에 도핑되지 않은 이산화규소 위의 도핑된 이산화규소에 대한 선택성이 부여되며, 아울러 도핑된 이산화규소를 사실상 정상 속도로 에칭할 수 있다. 에칭제 혼합물의 특성을 형성시키고, 목적하는 에칭 결과를 얻기 위해서는, 에칭 혼합물에 사용되는 C2HxFy의 양을 기타 에칭제와 임의의 캐리어 기체의 양에 따라 변화시킬 수 있다. 혼합물중의 C2HxFy의 농도를 변경시킴으로써 변화시킬 수 있는 에칭제 혼합물의 다양한 특성으로는 이로써 한정되는 것은 아니지만, 도핑되지 않은 이산화규소 위의 도핑된 이산화규소에 대한 선택성, 질화규소 위의 이산화규소에 대한 선택성 및 도핑된 이산화규소의 에칭 속도가 있다.
도핑되지 않은 이산화규소 및 질화규소 위의 도핑된 이산화규소에 대한 선택성은 예시적인 건식 에칭제는 약 40%의 첨가제 C2H2F4(즉, C2HxFy성분), 약 30%의 제1 에칭제 CHF3, 및 약 30%의 CH2F2를 포함하는데, 첨가제는 질화규소 위의 이산화규소에 대한 제1 에칭제의 선택성을 향상시키며, 각각의 비율은 각 기체의 에처(etcher)로의 상대 유속에 따른다.
또한, C2HxFy성분의 양은 큰 범위로 변할 수 있다. C2HxFy의 첨가제(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)의 임의의 양을 포함하는 에칭제가 본 발명의 범주내에 포함된다. 예시적인 에칭제로는 5%, 10%, 20%, 60% 또는 90%의 C2HxFy첨가제 또는 C2HxFy첨가제의 임의의 혼합물이 있을 수 있다.
유사하게, 기타 성분을 포함하는 이산화규소 건식 에칭제 혼합물에 첨가제로서 C2HxFy를 사용하는 것도 예상된다. 예를 들면, 제1 에칭제로서 CF4또는 CHF3, 또는 이들 둘 다를 포함하며, 아르곤 질소와 같은 캐리어 기체를 포함하는 에칭제와 함께 C2HxFy를 사용할 수 있을 것이다. 또한, C2HxFy함유 건식 에칭제는 에칭 속도, 선택성의 수준 및 선택성의 형태와 같은 건식 에칭제의 다양한 특성을 변화시키는 하나 이상의 기타 첨가제를 포함할 수 있다. 예를 들면, '344 특허에 기재된 바와 같이, 첨가제로서 CH2F2는 질화규소 위의 이산화규소에 대한 건식 에칭제의 선택성을 향상시킨다. 또한, 화학식 C2HxFy의 첨가제의 혼합물을 도핑된 이산화규소 건식 에칭제에 성분으로서 사용할 수도 있다.
본 발명의 건식 에칭 방법의 바람직한 양태에는 본 발명의 에칭제(즉, C2HxFy를 포함하는 에칭제)가 사용되며, 도핑되지 않은 이산화규소 및 질화규소 둘 다 위의 도핑된 이산화규소에 대해 선택적이다. 건식 에칭 방법에는 도핑된 이산화규소 층을 구조물 아래로 또는 도핑되지 않은 이산화규소 또는 질화규소 층 아래로 에칭하기 위해 에칭제를 사용하는 것이 포함되는데, 여기서 구조물 또는 층은 에칭 정지층을 형성하거나 에칭 정지층의 일부일 수 있다.
도 1 내지 도 4는 본 발명의 에칭제를 이용하는 본 발명의 에칭방법을 예시한 것이다. 도 1은 반도체 장치 구조로도 지칭되며, 적어도 부분적으로 본 발명의 방법에 따라 제조될 수 있는 예시적인 다층 구조(10)를 도시한 것이다. 다층 구조(10)은 반도체 기판(12)[예: 실리콘 웨이퍼, 절연체 위의 실리콘(SOI), 사파이어 위의 실리콘(SOS), 유리 위의 실리콘(SOG) 등], 당해 반도체 기판의 활성 표면(13) 위에 도포된 필드(field) 옥사이드 층(14) 및 활성 장치 영역(16)을 포함한다. 본원에서 접촉층으로도 지칭되며, 전도성적으로 도핑된 반도체 물질(예: 규소)를 포함하는 확산 영역(17)은 활성 장치 영역(16)내에 형성되며, 활성 표면(13)과 연속적이다. 금속 또는 폴리실리콘과 같은 전도성 물질로부터 제조된 전도성 라인(conductive line)(18)은 활성 장치 영역(16)내의 활성 표면(13) 위에 침착되며, 게이트 옥사이드(19)에 의해 활성 표면(13)과 전기적으로 분리되어 있으며, 인접한 확산 영역(17)과 측방향으로 위치한다. 전도성 라인(18)의 각각의 측면 위에 위치하는 측벽 스페이서(spacer)(20) 및, 전도성 라인(18) 위에 침착되어 있는 중간 구조층 또는 절연 캡(insulative cap)(22)에 의해 전도성 라인(18)을 전기적으로 차단한다. 측벽 스페이서(20) 및 캡(22)는 질화규소 또는 도핑되지 않은 이산화규소로부터 형성될 수 있다. 또한, 다층 구조(10)는 상기 성분의 각각 위에 침착된 패시베이션 층(24)을 포함한다. 패시베이션 층(24)은 도핑된 이산화규소(예: BPSG, PSG 또는 BSG)로부터 제조된다.
도 2는 패시베이션 층(24)을 통해 구조를 한정하기 전 다층 구조(10)를 마스킹한 것을 도시한 것이다. 보호층으로도 지칭되는 마스크(26)가 패시베이션 층(24) 위에 적층되어 있고, 패턴화되어 있다. 마스크(26)는 포토레지스트 또는 기타 광이미지성 물질(photoimageable material)과 같은 물질로부터 형성될 수 있다. 마스크(26)로서 유용한 예시적인 포지티브 포토레지스트는 고리화 합성 고무 수지, 비스-아릴라자이드 및 방향족 용매를 포함할 수 있다. 이러한 마스크(26)를 다층 구조(10)에 적용하거나 피복시킬 수 있으며, 스핀 피복 및 포토마스크 공정 및 패턴화 기술과 같이 당해 기술 분야에 공지된 기술에 의해 패턴화시킬 수 있다. 또한, 마스크(26)은 에칭되지 않거나 또는 아래에 위치하는 패시베이션 층(24)보다매우 느린 속도로 에칭되는, 정전기적으로 충전가능한 경화성 액체 물질(예: 중합체)의 에어로졸 분무 패턴을 포함한다. 이러한 정전기적으로 충전가능한 경화성 액체 물질을 분무 패턴화시키기 위한 예시적인 방법은 본원에 그 전체가 참조 문헌으로 인용되는, 제임스 제이. 알완(James J. Alwan)에게 1997년 12월 9일자로 허여된 미국 특허 제5,695,658호('658 특허)에 기재되어 있다. '658 특허에 따라 마스크(26)로서 포토레지스트 물질(포지티브 및 네가티브) 및 비광이미지성 물질을 사용할 수 있다. 기타 비광이미지성 물질을 포함하는 마스크(26)의 이용 및 적용방법 및 이의 패턴화 방법도 본 발명의 방법의 범주내에 포함된다. 마스크(26)의 패턴화에 의해 천공 또는 접촉 천공으로도 지칭되는 개구(28)가 한정되며, 이에 의해 소정의 구조가 후속적인 에칭 단계중 하부의 패시베이션 층(28)내에서 한정될 것이다. 마스크(26)는 본 발명의 에칭제에 내성을 갖는 물질[즉, 에칭제가 마스크(26)를 에칭하지 않거나 또는 에칭 기판이 에칭되는 속도에 비해 비교적 낮은 속도로 마스크를 에칭한다]을 포함한다. 따라서, 마스크(26) 아래에 위치한 패시베이션 층(24) 영역이 후속적인 에칭 단계중 에칭제로부터 보호된다.
이제 도 3을 살펴보면, 캐리어 기체와 함께 또는 캐리어 기체 없이 에칭 챔버(나타내지 않음)로 도입되는 활성화된 에칭제(30)가 마스크(26)의 개구(28)을 통해 노출되어 있는 패시베이션 층(24) 영역을 공격하는 에칭을 나타낸 것이다. 이로써 한정되는 것은 아니지만, 고밀도 플라즈마 에칭, 반응성 이온 에칭(RIE), 자기 이온 에칭(MIE), 자기적으로 활성화된 반응성 이온 에칭(MERIE), 플라즈마 에칭(PE), 포인트 플라즈마 에칭, 플라즈마 향상된 반응성 이온 에칭(PERIE) 및 전자 사이클로트론 공명(ECR)을 포함하는, 당해 기술 분야에 공지된 건식 에칭 방법을 본 발명의 에칭제와 함께 사용할 수 있으며, 본 발명의 방법의 범주내에 포함된다. 활성화되는 경우, 본 발명의 C2HxFy함유 에칭제를 포함하는 에칭제(30)는 접촉 개구(32)를 에칭시키거나 또는 중간 구조 층(22)가 노출될 때까지 사실상 수직 방향으로 패시베이션 층(22)을 통해 구멍을 에칭시킨다. 도핑되지 않은 이산화규소 또는 질화규소로부터 제조되는 중간 구조 층(22)은 에칭 정지층으로서 작용한다. 따라서, 본 에칭제(30)에 의해 패시베이션 층(24)이 에칭되는 속도보다 낮은 속도로 중간 구조 층(22)이 에칭된다. 패시베이션 층(24)의 노출된 영역이 에칭된 후, 세척 또는 에칭(습식 또는 건식) 기술과 같은 당해 기술 분야에 공지된 방법에 의해 마스크(26)를 제거할 수 있다.
도 4는 본 발명의 에칭 방법에 의해 패시베이션 층(24)을 통해 형성된 접촉 개구(32) 또는 천공을 도시한 것이다. 접촉 개구(32)는 반도체 기판(12)의 활성 표면(13)에 대하여 사실상 수직이거나 또는 반도체 기판(12)의 평면에 대하여 사실상 직각으로 배향되어 있는 측벽(34)을 포함한다. 다층 구조(10)의 접촉 개구(32)는 각각의 전도성 라인(18) 위에 배치되어 있는 중간 구조 층(22)의 적어도 일부를 노출시킨다. 중간 구조 층(22)은 각각의 전도성 라인(18) 위의 캡(36)을 한정한다. 따라서, 캡(36)은 도핑되지 않은 이산화규소 또는 질화규소로부터 제조될 수 있다.
그 다음, 다층 구조(10)을 마스킹하는 것 및 중간 구조 층(22)을 습식 또는건식 에칭제[바람직하게는 확산 영역(17)의 물질보다 중간 구조 층(22) 물질을 선택적으로 에칭시킨다]의해 패턴화시키는 것과 같은 공지된 방법에 의해 중간 구조 층(22)을 상기 확산 영역(17)으로부터 제거하여 이를 노출시킬 수 있다. 그 다음, 다층 구조(10)의 추가의 가공을 당해 기술 분야에 공지된 바와 같이 수행할 수 있다[예를 들면, 확산 영역(17)과 접촉하는 전도성 구조를 형성시킴].
본 발명의 에칭제 및 방법의 사용의 또 다른 예를 도 5 내지 도 8에 나타내었다. 도 5는 본 발명의 방법이 사용될 수 있는 또 다른 예시적인 다층 구조(10')를 도시한 것이다. 본원에서 반도체 장치 구조로도 지칭되는 다층 구조(10')은 반도체 기판(12'), 반도체 기판(12')의 활성 표면(13') 위에 형성된 필드 옥사이드 층(14') 및, 필드 옥사이드 층(14')에 인접한 활성 장치 영역(16')을 포함한다. 본원에서 접촉층으로도 지칭되는 전도성적으로 도핑된 확산 영역(17')이 활성 표면(13')에 인접한 반도체 기판(12')의 활성 장치 영역(16')내에 형성된다. 폴리실리콘 또는 당해 기술 분야에 공지되어 있는 기타 전기적으로 전도성인 물질로부터 형성될 수 있는 전도성 라인(18')은 활성 장치 영역(16') 위의 활성 표면(13') 위에서 게이트 옥사이드(19')에 의해 분리된다. 전도성 라인(18')은 각각의 측면에 인접하여 배치된 측벽 스페이서(20') 및 각각의 전도성 라인(18')의 상부를 덮고 있는 캡(22')에 의해서도 차단된다. 측벽 스페이서(20') 및 캡(22')은 질화규소 또는 도핑되지 않은 이산화규소로부터 제조될 수 있다. 또한, 다층 구조(10')는 확산 영역(17') 위에 도핑된 이산화규소(예: BPSG, PSG 또는 BSG)로부터 형성된 패시베이션 층(24'), 전도성 라인(18'), 측벽 스페이서(20') 및 캡(22')을 포함한다.
도 6은 마스크(26') 또는, 패시베이션 층(24') 위에 형성된 보호층을 포함하는 다층 구조(10')를 나타낸 것이다. 마스크(26')은 도 2에 나타낸 마스크(26)의 제조에 관하여 상술한 동일한 방법에 의해 형성될 수 있다. 마스크(26')는 천공 또는 접촉 개구로서 지칭되기도 하는 개구(28')를 포함하며, 이를 통해, 소정의 구조가 후속적인 에칭 단계중 아래에 배치되어 있는 패시베이션 층(24')내에 한정될 것이다[즉, 에칭제는 에칭 마스크(26')를 에칭하지 않거나 또는 패시베이션 층(24')이 에칭되는 속도보다 상대적으로 느린 속도로 마스크(26')를 에칭시킨다]. 마스크(26') 아래에 배치되어 있는 패시베이션 층(24') 영역은 후속적인 에칭 단계 동안 에칭제로부터 보호된다.
마스크(26')를 통한 패시베이션 층(24') 물질의 제거를 도 7에 나타내었다. 캐리어 기체와 함께 또는 캐리어 기체 없이 도입되는 에칭제(30)는 마스크(26')의 개구(28')를 통해 노출되어 있는 패시베이션 층(24') 영역을 공격한다. 도 3에 나타낸 에칭제(30)의 사용에 관하여 본원에 나열된 것과 같은 공지된 건식 에칭 방법을 본 발명의 방법의 에칭제와 함께 사용할 수 있다. 본 발명의 C2HxFy함유 에칭제를 포함하는 에칭제(30)에 의해 도 8에 나타낸 바와 같이 확산 영역(17')이 노출될 때까지 사실상 수직 방향으로 패시베이션 층(24')을 통해 천공(32')이 에칭된다. 패시베이션 층(24')이 천공(28')을 통해 확산 영역(17')까지 에칭됨에 따라, 이산화규소 또는 질화규소로 이루어진 측벽 스페이서(20')가 사실상 에칭되지 않고 접촉 천공(32')내에서 노출되거나 또는 패시베이션 층(24')이 에칭되는 속도보다 느린 속도로 에칭된다. 패시베이션 층(24')의 노출된 영역이 에칭된 후, 마스크(26')를 세척 또는 에칭 기술과 같은 당해 기술 분야에 공지된 방법에 의해 제거할 수 있다. 또한, 에칭제(30)는 바람직하게는 전도성적으로 도핑된 규소 또는 확산 영역(17')의 또 다른 물질 위의 도핑된 이산화규소를 선택적으로 에칭한다.
그 다음, 다층 구조(10')의 추가의 가공을 공지된 방식으로 수행할 수 있다(예: 확산 영역(17')과 접촉하는 전도성 구조를 형성함).
비록 상술한 설명은 많은 특이성을 갖고 있지만, 이것이 본 발명의 범주를 한정하려는 것은 아니며, 단지 일부의 바람직한 양태를 예시하기 위한 것이다. 마찬가지로, 본 발명의 정신 또는 범주를 벗어나지 않는 본 발명의 기타 양태를 구상할 수도 있다. 따라서, 본 발명의 범주는 상술한 설명에 의해서 보다는 청구항 및 이들의 법적인 동등 내용에 의해서만 예시되고 한정된다. 청구항의 의미 및 범주내에 포함되는 본원에 상술한 모든 첨가, 삭제 및 제거가 본 발명의 범주내에 포함되어야 한다.
본 발명은 상술한 필요성에 부응하며, 통상적인 건식 에칭 방법의 명백한 단점들을 극복하는 건식 에칭 방법 및 에칭제를 포함한다.
본 발명의 에칭제는 C2HxFy(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)를 포함한다. 구체적으로는, 본 발명의 C2HxFy성분은 C2H2F4, C2H3F3, C2H4F2및 C2H5F로 이루어진 그룹으로부터 선택될 수 있다. C2HxFy성분은 제1 에칭제 또는 에칭 혼합물의 성분으로서 사용될 수 있다. 제1 에칭제로서 사용하는 경우, C2HxFy는 여러 통상적인 이산화규소 건식 에칭 기술의 에칭 속도에 비하여 저속으로 도핑된 이산화규소를 에칭시키지만, 도핑되지 않은 이산화규소보다 도핑된 이산화규소를 선택적으로 에칭시킨다.
기타 이산화규소 에칭제의 첨가제로서 사용되는 경우, C2HxFy에 의해 에칭제혼합물에 도핑되지 않은 이산화규소보다 도핑된 이산화규소에 대한 선택도가 부여되며, 아울러 도핑된 이산화규소 에칭을 여러 통상적인 도핑된 이산화규소 건식 에칭 기술과 비교하여 필적할 만한 속도로 가공할 수 있게 된다. 에칭제 혼합물에 사용된 C2HxFy의 양은 사용된 C2HxFy의 특정한 종, 도핑된 이산화규소 대 도핑되지 않은 이산화규소의 선택도의 바람직한 수준(즉, 선택도 비), 이산화규소 대 질화규소 선택도의 바람직한 비, 바람직한 에칭 속도 및 기타 인자에 따라 변할 수 있다.
본 발명의 건식 에칭 방법에는 본 발명의 에칭제가 사용되며, 도핑되지 않은 이산화규소 및 질화규소 둘 위의 도핑된 이산화규소에 선택적이다. 따라서, 본 발명의 건식 에칭 방법은 도핑된 이산화규소 층을 도핑되지 않은 이산화규소 또는 질화규소의 하부 에칭 정지층까지 비등방적으로 에칭하는데 효과적으로 사용될 수 있다.
또한, 본 발명의 건식 에칭 방법에서 본 발명의 에칭제를 사용하여 구성된 구조도 본 발명의 범주에 포함된다.
하기에 이어지는 설명, 첨부한 도면 및 청구항을 고찰함으로써 당해 기술분야의 숙련가들은 본 발명의 기타 특징 및 이점을 명백히 이해할 것이다.

Claims (19)

  1. 활성 표면을 포함하는 반도체 기판,
    반도체 기판 위의 하나 이상의 도핑되지 않은 이산화규소 구조물 및
    하나 이상의 도핑되지 않은 이산화규소 구조물 위에 적어도 부분적으로 배치되어 있으며 기판의 평면에 대하여 사실상 직각으로 배향되어 있는 하나 이상의 측벽(여기서, 하나 이상의 측벽은 하나 이상의 도핑되지 않은 이산화규소 구조물에서 종결되며, 활성 표면은 하나 이상의 측벽에 인접하여 측면 방향으로 적어도 부분적으로 노출되어 있다)을 포함하는 하나 이상의 도핑된 이산화규소 구조물을 포함하는 반도체 장치.
  2. 제1항에 있어서, 하나 이상의 측벽이 천공된 측벽을 포함하는 반도체 장치.
  3. 제1항에 있어서, 하나 이상의 측벽이 하나 이상의 도핑된 이산화규소 구조물을 통해 적어도 부분적으로 구멍을 한정하는 반도체 장치.
  4. 제1항에 있어서, 하나 이상의 도핑된 이산화규소 구조물이 보로포스포실리케이트 유리, 포스포실리케이트 유리 또는 보로실리케이트 유리를 포함하는 반도체 장치.
  5. 제1항에 있어서, 하나 이상의 도핑되지 않은 이산화규소 구조물이 전도성 라인(conductive line) 위의 절연 캡(insulative cap)을 포함하는 반도체 장치.
  6. 제5항에 있어서, 하나 이상의 도핑되지 않은 이산화규소 구조물이 전도성 라인에 인접한 측벽 스페이서(spacer)를 포함하는 반도체 장치.
  7. 제6항에 있어서, 측벽 스페이서의 적어도 일부가 하나 이상의 측벽에 의해 한정된 하나 이상의 도핑된 이산화규소 구조물의 구멍을 통해 노출되어 있는 반도체 장치.
  8. 도핑된 이산화규소 위에 마스크 물질을 배치하는 단계,
    마스크 물질을 패턴화(patterning)하여 도핑된 이산화규소의 선택된 영역을 노출시키는 단계 및
    노출된 선택된 영역을, C2HxFy를 포함하는 에칭제(여기서, x는 2 내지 5의 정수이고, y는 1 내지 4의 정수이며, x + y는 6이다)로서, 도핑되지 않은 이산화규소 및 질화규소 위의 도핑된 이산화규소에 선택적인 에칭제를 사용하여 건식 에칭하는 단계를 포함하는, 도핑된 이산화규소의 패턴화 방법.
  9. 제8항에 있어서, 마스크 물질을 배치하는 단계가 광이미지성물질(photoimageable material)을 배치하는 단계를 포함하는 방법.
  10. 제9항에 있어서, 패턴화가 광석판인쇄술(photolithography)을 포함하는 방법.
  11. 제8항에 있어서, 마스크 물질을 배치하는 단계가 비광이미지성(non-photoimageable) 물질을 배치하는 단계를 포함하는 방법.
  12. 제8항에 있어서, 도핑된 이산화규소 아래에 에칭 정지층(etch stop)을 제공하는 단계 및 노출된 선택 영역을 에칭 정지층까지 에칭시키는 단계를 포함하는 방법.
  13. 제12항에 있어서, 에칭 정지층을 제공하는 단계가 도핑되지 않은 이산화규소를 포함하는 에칭 정지층을 제공하는 단계를 포함하는 방법.
  14. 제12항에 있어서, 에칭 정지층을 제공하는 단계가 질화규소를 포함하는 에칭 정지층을 제공하는 단계를 포함하는 방법.
  15. 제8항에 있어서, 건식 에칭이 반응성 이온 에칭, 플라즈마 에칭, 고밀도 플라즈마 에칭, 포인트 플라즈마 에칭, 자기성 이온 에칭, 자기적으로 향상된 반응성이온 에칭, 플라즈마 향상된 반응성 이온 에칭 및 전자 사이클로트론 공명으로 이루어진 그룹으로부터 선택된 기술을 사용하여 수행되는 방법.
  16. 제8항에 있어서, 건식 에칭이 반응성 이온 에칭을 포함하는 방법.
  17. 제8항에 있어서, 건식 에칭이 고 플라즈마 에칭을 포함하는 방법.
  18. 도핑된 이산화규소 구조물과, 인접한 도핑되지 않은 이산화규소 구조물의 적어도 일부를 C2HxFy를 포함하는 에칭제(여기서, x는 3 내지 5의 정수이고, y는 1 내지 3의 정수이며, x + y는 6이다)에 노출시키는 단계 및
    인접한 도핑되지 않은 이산화규소 구조물을 사실상 에칭시키지 않으면서 에칭제를 사용하여 도핑된 이산화규소 층을 에칭하는 단계를 포함하는, 도핑된 이산화규소 구조물의 선택적인 에칭 방법.
  19. 화학식 C2HxFy를 갖는 성분(여기서, x는 3 내지 5의 정수이고, y는 1 내지 3의 정수이며, x + y는 6이다)을 포함하는, 도핑되지 않은 이산화규소와 질화규소 위의 도핑된 이산화규소를 선택적으로 에칭시키기 위한 건식 에칭제.
KR1020037000043A 2000-07-05 2001-07-05 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법 KR100750081B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61004900A 2000-07-05 2000-07-05
US09/610,049 2000-07-05
PCT/US2001/041275 WO2002003439A2 (en) 2000-07-05 2001-07-05 Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride

Publications (2)

Publication Number Publication Date
KR20030038651A true KR20030038651A (ko) 2003-05-16
KR100750081B1 KR100750081B1 (ko) 2007-08-21

Family

ID=24443420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037000043A KR100750081B1 (ko) 2000-07-05 2001-07-05 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법

Country Status (8)

Country Link
EP (1) EP1297564B1 (ko)
JP (1) JP2004503082A (ko)
KR (1) KR100750081B1 (ko)
CN (1) CN1211841C (ko)
AT (1) ATE408896T1 (ko)
AU (1) AU2001278191A1 (ko)
DE (1) DE60135844D1 (ko)
WO (1) WO2002003439A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311691A1 (de) * 2003-03-17 2004-10-07 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
US8778804B2 (en) * 2009-01-30 2014-07-15 Fei Company High selectivity, low damage electron-beam delineation etch
CN102945892B (zh) * 2012-11-07 2015-08-05 南通大学 一种太阳能电池制造方法
US10217681B1 (en) 2014-08-06 2019-02-26 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
JPS61251138A (ja) * 1985-04-30 1986-11-08 Matsushita Electric Ind Co Ltd ドライエツチング方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US6066555A (en) * 1995-12-22 2000-05-23 Cypress Semiconductor Corporation Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US6849557B1 (en) * 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6018184A (en) * 1998-01-22 2000-01-25 Micron Technology, Inc. Semiconductor structure useful in a self-aligned contact having multiple insulation layers of non-uniform thickness
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby

Also Published As

Publication number Publication date
WO2002003439A3 (en) 2002-06-06
DE60135844D1 (de) 2008-10-30
WO2002003439A2 (en) 2002-01-10
EP1297564A2 (en) 2003-04-02
AU2001278191A1 (en) 2002-01-14
JP2004503082A (ja) 2004-01-29
ATE408896T1 (de) 2008-10-15
KR100750081B1 (ko) 2007-08-21
CN1451176A (zh) 2003-10-22
WO2002003439A8 (en) 2002-07-04
CN1211841C (zh) 2005-07-20
EP1297564B1 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
US6121671A (en) Semiconductor device having a substrate, an undoped silicon oxide structure, and an overlying doped silicon oxide structure with a side wall terminating at the undoped silicon oxide structure
US7153779B2 (en) Method to eliminate striations and surface roughness caused by dry etch
US5626716A (en) Plasma etching of semiconductors
US20070148965A1 (en) Method and composition for plasma etching of a self-aligned contact opening
JPH1056000A (ja) 酸化物と窒化物に対して選択的なエッチング・プロセス
US5167762A (en) Anisotropic etch method
EP1042791B1 (en) Improved techniques for etching with a photoresist mask
KR100311487B1 (ko) 산화막식각방법
US5767017A (en) Selective removal of vertical portions of a film
US5968278A (en) High aspect ratio contact
KR100750081B1 (ko) 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
US20080318419A1 (en) Charge dissipation of cavities
KR100702729B1 (ko) 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정
US7173339B1 (en) Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
US6139647A (en) Selective removal of vertical portions of a film
KR19980057105A (ko) 반도체 장치의 콘택홀 형성방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR0140638B1 (ko) 콘택식각방법
KR19990047250A (ko) 반도체장치의 절연막 식각방법
JP2001210618A (ja) ドライエッチング方法
KR20050056333A (ko) 반도체소자의 자기정렬콘택 형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법
KR20040043382A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 13