DE10311691A1 - Herstellungsverfahren für eine Halbleiterstruktur - Google Patents

Herstellungsverfahren für eine Halbleiterstruktur Download PDF

Info

Publication number
DE10311691A1
DE10311691A1 DE2003111691 DE10311691A DE10311691A1 DE 10311691 A1 DE10311691 A1 DE 10311691A1 DE 2003111691 DE2003111691 DE 2003111691 DE 10311691 A DE10311691 A DE 10311691A DE 10311691 A1 DE10311691 A1 DE 10311691A1
Authority
DE
Germany
Prior art keywords
chf
etching
silicon nitride
nitride layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003111691
Other languages
English (en)
Inventor
Stephan Wege
Maik Stegemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003111691 priority Critical patent/DE10311691A1/de
Publication of DE10311691A1 publication Critical patent/DE10311691A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten: DOLLAR A Bereitstellen eines Halbleitersubstrats (1); DOLLAR A Vorsehen mindestens einer Siliziumnitridschicht (30) auf mindestens einer Oberfläche des Halbleitersubstrats (1); DOLLAR A Vorsehen mindestens einer Siliziumdioxidschicht (100, 110) auf der Oberfläche der mindestens einen Siliziumnitridschicht (30) und DOLLAR A selektives Plasmaätzen der mindestens einen Siliziumdioxidschicht (100, 110) auf der Oberfläche der mindestens einen Siliziumnitridschicht (30), wobei das Plasmagas ein oder mehrere Verbindungen, ausgewählt aus der Gruppe, bestehend aus H¶3¶C-CHF¶2¶, F¶2¶HC-CHF¶2¶ und H¶2¶FC-CHF¶2¶, enthält.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterstruktur sowie die Verwendung ausgewählter gesättigter Fluorkohlenwasserstoffverbindungen zum selektiven Plasmaätzen von Siliziumoxid.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Halbleiterstrukturen in Silizium-Technologie erläutert.
  • Bei vielen Halbleiterstrukturen ist es erforderlich, eine Siliziumdioxidschicht sehr selektiv gegenüber einer Siliziumnitridschicht, d.h. ohne merkbare Siliziumnitridverluste, zu ätzen, insbesondere beim Ätzen von Transistorbereichöffnungen. Beispielsweise sind bei der Herstellung von Halbleiterstrukturen schon seit langem selbstjustierende Kontakte (SAC – Self Aligned Contact) zum Anschluss des Transistors in Verwendung. Hier muss die trockene Strukturierung der Oxidschicht mit einer sehr großen Selektivität zum Nitrid erfolgen, damit bspw. keine Kurzschlüsse zwischen Bitline und Wordline verursacht werden.
  • Bisher wurde dieses Problem dadurch gelöst, dass eine Ätzung mit polymerisierender Chemie in einem reaktiven Ionenätzschritt vorgenommen wurde. Bisher wurde meist versucht, hohe Selektivitäten unter Nutzung kohlenstoffreicher, d.h. längerkettiger Fluorkohlenwasserstoffe (CxFy/Ar) zu erreichen. Für die Ätzung von selbstjustierenden Kontakten wurden bislang längerkettige oder zyklische Fluorkohlenstoffverbindungen oder Fluorkohlenwasserstoffverbindungen verwendet, wie bspw. C4F6 oder C5F8, je im Gemisch mit O2. Ebenfalls eingesetzt wurde hierfür Gemische aus C4F8 und CO. Der Grund, warum derartige Verbindungen eingesetzt werden ist, dass vermutet wird, dass diese Verbindungen zum einen eine genügende Anzahl an reaktiven ionisierten bzw. aktiven Resten in der Gasphase bereitstellen, und andererseits eine übermäßige F- und/oder F2-Bildung ausbleibt. Insbesondere wurde eine polymerisierende Chemie jedoch für notwendig gehalten, da vermutet wird, dass sich eine gewisse Menge an polymerisierten Substanzen auf der Siliziumnitrid-Oberfläche bildet, was die Siliziumnitridschicht schützen und so die Selektivität gegenüber Siliziumnitrid bei der Ätzung erhöhen soll. Nachteilig beim Ätzen mit diesen längerkettigen Verbindungen ist aber die Entstehung von freiem Fluor, da hierdurch die Selektivität gegenüber Nitrid abnimmt. Die bislang verwendeten Verbindungen liefern besonders wenn es darum geht, den steigenden Anforderungen an Selektivität bei kleiner werdenden Strukturen und Vertiefungen gerecht zu werden, nicht mehr ausreichende Ergebnisse. Ein großer Nachteil der erwähnten längerkettigen Fluorkohlenstoffverbindungen und der damit verbundenen polymerisierenden Chemie beim Plasmaätzen ist nämlich, dass beim Ätzen von Vertiefungen mit kleinen Ausmaßen/Breiten aufgrund der sich bildenden Polymere diese kleinen Vertiefungen sich mit Polymeren füllen können, wodurch eine weitere Ätzung in der Vertiefung erschwert oder gar nicht mehr möglich wird. Somit können Anforderungen an ein höheres Aspektverhältnis bei kleiner werdenden Strukturen nicht mehr erfüllt werden. Im Fall von C4F8 muss weiterhin ein Zusatzgas (CO) eingesetzt werden, um das freie Fluor zu kompensieren.
  • Weitere Nachteile der derzeitig verwendeten Gase sind eine Verschmutzung der Ätzkammer aufgrund von Polymerisierungen und das zum Teil komplizierte Handling der eingesetzten Spezialgase. Beispielsweise muss beim Einsatz von C4F8, welches im Normalzustand flüssig ist, eine Hardware-Modifikation durchgeführt werden, um die Gasleitung zu beheizen.
    •
  • Ein Ziel der vorliegenden Erfindung ist es, ein verbessertes Herstellungsverfahren für eine Halbleiterstruktur bereit zu stellen, bei dem es möglich ist, auf einfache Weise eine Siliziumdioxidschicht mit hoher Selektivität zu einer darunter liegenden Siliziumnitridschicht zu entfernen und den zunehmenden Anforderungen an die Selektivität und kleiner werdenden Strukturen bzw. Vertiefungen Rechnung zu tragen.
  • Ein weiteres Ziel ist es, herkömmliche Verfahren der SAC-Ätzung zu verbessern.
  • Erfindungsgemäß werden diese Probleme durch das in Anspruch 1 angegebene Herstellungsverfahren und die in Anspruch 8 genannte Verwendung gelöst.
  • Anspruch 1 betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten:
    Bereitstellen eines Halbleitersubstrats;
    Vorsehen mindestens einer Siliziumnitridschicht auf mindestens einer Oberfläche des Halbleitersubstrats;
    Vorsehen mindestens einer Siliziumdioxidschicht auf der Oberfläche der mindestens einen Siliziumnitridschicht; und
    Selektives Plasmaätzen der mindestens einen Siliziumdioxidschicht auf der Oberfläche der mindestens einen Siliziumnitridschicht, wobei das Plasmagas ein oder mehrere Verbindungen, ausgewählt aus der Gruppe, bestehend aus H3C-CHF2, F2HC-CHF2 und H2FC-CHF2, enthält.
  • Die Vorteile des erfindungsgemäßen Herstellungsverfahrens liegen insbesondere darin, dass sich mit dem erfindungsgemäßen Verfahren überraschenderweise der Siliziumnitridverlust auf einen sehr geringen Wert bzw. nahezu Null einstellen lässt. Mit dem erfindungsgemäßen Plasmaätzschritt kann also unter den eingestellten Bedingungen Siliziumdioxid sehr selektiv gegenüber Siliziumnitrid entfernt werden. Weiterhin ist besonders hervorzuheben, dass mit dem Einsatz der Verbindungen H3C-CHF2, F2HC-CHF2 und/oder H2FC-CHF2 gleichzeitig die Nachteile einer polymerisierenden Chemie vermieden werden können
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht somit darin, andere als bisher verwendete Bestandteile in Ätzgasen zu verwenden, nämlich die in Anspruch 1 genannten Fluorkohlenwasserstoffverbindungen. Es war überraschend, dass auch bei Verwendung von Verbindungen, die bei dem Plasmaätzen keine Quelle für Polymere sind, um die Siliziumnitridschichten zu schützen, eine ebenso gute oder sogar bessere Selektivität erzielt werden kann.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Ausführungsform werden bei dem erfindungsgemäßen Verfahren als gesättigte Fluorkohlenwasserstoffverbindungen H3C-CHF2 und/oder F2HC-CHF2 verwendet. Bei diesen gasförmigen Verbindungen als Bestandteilen des Ätzplasma werden besonders gute Selektivitäten gegenüber Siliziumnitrid bei sehr guten Ätzraten erzielt. Ohne an diese Erklärung gebunden sein zu wollen wird vermutet, dass dies darauf beruht, dass bei diesen Verbindungen im Ätzplasma im wesentlichen reaktive CF2-Reste entstehen und im wesentlichen keine störenden F- und/oder F2-Reste.
  • Gemäß einer weiteren bevorzugten Ausführungsform enthält das Plasmagas weiterhin ein Inertgas bzw. Trägergas. Als Inertgas kommen grundsätzlich alle dem Fachmann bekannten Inertgase in Frage, wie bspw. Edelgase. Bevorzugt werden Argon und/oder Xenon verwendet. Die Verwendung eines Inertgases bewirkt eine Verdünnung und damit vorteilhafterweise eine kurze Verweilzeit der reaktiven Ätzplasmabestandteile. Eine kurze Verweilzeit ist vorteilhaft, um eine kontrollierte Fragmentierung der erfindungsgemäß eingesetzten Verbindungen während der Ätzphase zu gewährleisten. Vermutlich sind die zunächst entstehenden Fragmente primär CF2-Reste. Eine zu lange Verweilzeit würde weitere Fragmentierungen zugunsten unerwünschter Plasmabestandteile, wie F- und/oder F2-Reste, begünstigen.
  • Es ist auch bevorzugt, dass außer dem Inertgas und den ein oder mehreren Fluorkohlenwasserstoffverbindungen der vorliegenden Erfindung keine weiteren Bestandteile zur Erzeugung des Ätzplasmas verwendet werden.
  • Erfindungsgemäß können bevorzugt auch weitere additive Gase in dem Plasmagas enthalten sein, wie bspw. O2, H2, N2, CO etc oder Gemische hiervon.
  • Es ist weiterhin bevorzugt, dass das Volumenverhältnis der gesättigten Fluorkohlenwasserstoffverbindung(en) zu dem Inertgas 1:20 bis 1:80 beträgt, bevorzugt 1:30 bis 1:70, noch bevorzugter 1:40 bis 1:60, und am bevorzugtesten etwa 1:50. Diese Bereiche und Werte liefern eine besonders vorteilhafte Verdünnung der reaktiven Ätzplasmabestandteile für das erfindungsgemäße Verfahren und unterstützen eine kurze Verweilzeit reaktiver Bestandteile auf der zu ätzenden Oberfläche.
  • Eine kurze Verweilzeit kann weiter unterstützt werden, indem mit einem geringen Druck, bevorzugt 10–60 mTorr, besonders bevorzugt etwa 30 mTorr, bei hohen Flussraten von etwa 300–-1500 sccm geätzt wird. Eine vorteilhafte Verfahrensführung kann bei Dual-Frequenzanlagen zudem erreicht werden, indem für die Plasmaeinstellung eine hohe Frequenz eingesetzt wird, z.B. etwa 25–150 MHz, und für die Ionenbeschleunigung eine relativ niedrige Frequenz, z.B. < 4 MHz.
  • Gemäß einer bevorzugten Ausführungsform erfolgt der Plasmaätzschritt des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterstruktur einstufig, d.h. ohne einen vorherigen unselektiven Ätzschritt bis auf die Höhe der Siliziumnitridschicht. Dadurch kann gegenüber dem herkömmlichen Verfahren zum Herstellen selbstjustierender Kontakte ein Ätzschritt eingespart werden, wie weiter unten erläutert wird. Eine zweistufige Ätzung ist aber erfindungsgemäß ebenfalls umfasst. Dabei erfolgt zumindest der zweite Ätzschritt unter Verwendung einer oder mehrerer der für das Verfahren der vorliegenden Erfindung beschriebenen Fluorkohlenwasserstoffverbindungen. Der erste Ätzschritt kann auf herkömmliche Weise unselektiv bis auf etwa die Höhe der Siliziumnitrids stattfinden.
  • Das Verfahren der vorliegenden Erfindung kann insbesondere dazu eingesetzt werden, um zwischen auf einem Halbleitersubstrat befindlichen, benachbarten Gatestapeln, die jeweils von einer Siliziumkappe bzw. -schicht bedeckt sind, ein Kontaktloch zu einem auf oder in dem Halbleitersubstrat befindlichen Gateoxid zu erzeugen.
  • Das erfindungsgemäße Verfahren zur Herstellung von Halbleitersubstraten ist besonders geeignet, wenn als Halbleitersubstrat ein Substrat verwendet wird, welches als selbstjustierender Kontakt vorgesehen ist. Dabei ist es bevorzugt, dass sich zur Vervollständigung des selbstjustierenden Kontakts ein Metallabscheidungsschritt zur Befüllung eines Kontaktlochs und gegebenenfalls ein Schritt des chemisch mechanischen Polierens anschließt.
  • Die vorliegende Erfindung betrifft auch die Verwendung ein oder mehrerer Verbindungen, ausgewählt aus der Gruppe, bestehend aus H3C-CHF2, F2HC-CHF2 und H2FC-CHF2, zum Plasmaätzen von Siliziumoxidschichten mit hoher Selektivität gegenüber Siliziumnitrid. Besonders bevorzugt werden dabei als gesättigte Fluorkohlenwasserstoffverbindung H3C-CHF2 und/oder F2HC-CHF2 eingesetzt.
  • Das erfindungsgemäße Verfahren kann bevorzugt weitere Schritte aufweisen, wie z.B. den, dass vor dem Vorsehen einer Siliziumdioxidschicht die Siliziumnitridschicht zu einer Hartmaske strukturiert wird, und mit der Hartmaske ein oder mehrere Gräben in das Halbleitersubstrat in einem Grabenätzschritt geätzt werden.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Dabei handelt es sich um Verfahren zur Herstellung von selbstjustierenden Kontakten (sog. CB-Kontaktätzung).
  • Es zeigen:
  • 1-4 verschiedene Stadien bei der Erzeugung selbstjustierender Kontakte zur Illustration der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 zeigt ein beispielhaftes Silizium-Halbleitersubstrat 1 mit einer nicht näher illustrierten Speicherzellenanordnung. 60 bezeichnet ein aktives Gebiet, beispielsweise ein gemeinsames Source-/Draingebiet zweier Speicherzellen. GS1, GS2 sind zwei nebeneinander liegende Gatestapel, welche aus einer Polysiliziumschicht 10 mit darunterliegender (nicht illustrierter) Gatedielektrikumschicht (z.B. Gateoxid), ggf. einer Silizidschicht 20 und einer Siliziumnitridkappe 30 sowie einer Seitenwandoxidschicht 40 aufgebaut sind. CB bezeichnet die Position, an der der kritische Kontakt zum aktiven Bereich 60 herzustellen ist.
  • Zwischen den beiden Gatestapeln GS1, GS2 muss ein kritischer Kontakttyp CB, welcher das aktive Gebiet 60 zwischen den beiden Gatestapeln GS1, GS2 elektrisch kontaktiert, vorgesehen werden. Üblicherweise wird das Kontaktloch für den kritischen Kontakt CB separat von anderen weniger kritischen Kontakten geätzt. Der kritische Abstand resultiert dabei bekanntermaßen aus der zunehmenden Miniaturisierung, welche zu einer Erhöhung der Chipanzahl pro Wafer und damit zu einer Kostenreduzierung führt.
  • Danach wird, wie in 2 dargestellt, über der resultierenden Struktur eine Siliziumoxidschicht, z.B. eine BPSG-Schicht (Bor-Phosphor-Silikat-Glas), abgeschieden, welche mit Bezugszeichen 100 bezeichnet ist. Diese BPSG-Schicht 100 wird in einer anschließenden Temperung zum Verfließen gebracht, so dass sie keine Freiräume bzw. Voids insbesondere zwischen den eng benachbarten Gatestapeln GS1, GS2 hinterlassen werden.
  • In einem darauffolgenden (nicht-illustrierten) Verfahrensschritt kann ein planarisierender ARC-Lack (Anti-Reflective Coating = Antireflexionsbeschichtung) aufgeschleudert werden, der die verbleibenden Unebenheiten der Oberfläche des BPSG 100 ausgleicht. Sollte dies nicht ausreichen, kann nach dem Tempern der BPSG-Schicht 100 auch eine Planarisierung, beispielsweise mittels chemisch-mechanischen Polierens (CMP), erfolgen.
  • Anschließend wird, wie in 3 dargestellt, ein weiteres Zwischenoxid (z.B. TEOS), das mit Bezugszeichen 110 bezeichnet ist, auf der resultierenden Struktur abgeschieden. Dieses Zwischenoxid 110 dient als Abstandshalter vom Substrat, z.B. von den Gatestapeln, zur späteren Metallisierung, um kapazitive Kopplungen gering zu halten. In diesem Beispiel werden werden die Gatestapel GS1, GS2 also in zwei übereinanderliegende Isolationsschichten 100, 110 (vorzugsweise Oxidschichten) eingebettet.
  • Dann wird der Ätzprozess zur Bildung eines Kontaktlochs für den Kontakt CB durch eine selektive Ätzung unter Verwendung von H3C-CHF2 oder F2HC-CHF2 bewerkstelligt (4). Die Ätzung erfolgte bei einer Verdünnung von 1:50 mit Argon. Weiter Parameter: Druck, 30 mTorr; Flussrate etwa 800 sccm. Die Ätzung kann gemäß einer Ausführungsform zweistufig oder bevorzugt einstufig erfolgen. Bei einer zweistufigen Ätzung wird im ersten Schritt möglichst senkrecht anisotrop bis etwa auf Höhe der Siliziumnitridschicht 30 geätzt, und im zweiten Schritt wird möglichst selektiv zur Siliziumnitridschicht 30 geätzt, wobei das Profil des oberen Bereichs des Kontaktlochs möglichst nicht aufgeweitet werden sollte. In der zweiten Stufe der Ätzung sollte daher ein Kompromiss zwischen möglichst hoher Selektivität zu Siliziumnitrid und dem Vermeiden eines Ätzstopps gefunden werden. Bei einer zweistufigen Verfahrensführung erfolgt zumindest der zweite Ätzschritt unter Verwendung einer oder mehrerer der für das Verfahren der vorliegenden Erfindung beschriebenen Fluorkohlenwasserstoffverbindungen.
  • In einer bevorzugten Variante wird das gesamte Ätzen einstufig unter Verwendung einer oder mehrerer der für das Verfahren der vorliegenden Erfindung beschriebenen Fluorkohlenwasserstoffverbindungen durchgeführt. Es wurde beobachtet, dass eine einstufige Verfahrensführung ebenfalls zu sehr guten Ergebnissen führt, wobei eine sehr gute Selektivität gegenüber Siliziumnitrid erreicht wird. Damit kann ein Verfahrensschritt bei der Herstellung selbstjustierender Kontakte eingespart werden.
  • Schließlich wird der Kontakt CB durch eine Metallabscheidung von z.B. Wolfram und einen anschließenden CMP-Schritt (chemisch-mechanisches Polieren) vervollständigt.
  • Unter Verwendung der Verbindungen H3C-CHF2 oder F2HC-CHF2 konnten selbst enge Vertiefungen mit < 100 nm Breite mit guten Selektivitäten und ohne Verstopfungen der Vertiefungen mit Polymeren und im wesentlichen ohne Siliziumnitridverlust geätzt werden.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Die Auswahl des Substratmaterials und der Geometrie sind nur beispielhaft und können in vielerlei Art variiert werden. Insbesondere ist die vorliegende Erfindung nicht nur für die Herstellung von selbstjustierenden Kontakten anwendbar, sondern prinzipiell immer dann, wenn vorzugsweise dünne Siliziumdioxidschichten sehr selektiv gegenüber Siliziumnitrid geätzt werden sollen.
    • 1
    Silizium-Halbleitersubstrat
    GS1, GS2
    Gatestapel
    10
    Polysilizium mit darunter liegendem Gateoxid
    20
    Silizid
    30
    Siliziumnitrid
    40
    Seitenwandoxid
    60
    aktives Gebiet
    100
    erstes Siliziumoxid
    110
    zweites Siliziumoxid
    CB
    Stelle für Bitleitungskontakt

Claims (9)

  1. Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (1); Vorsehen mindestens einer Siliziumnitridschicht (30) auf mindestens einer Oberfläche des Halbleitersubstrats (1); Vorsehen mindestens einer Siliziumdioxidschicht (100, 110) auf der Oberfläche der mindestens einen Siliziumnitridschicht (30); und selektives Plasmaätzen der mindestens einen Siliziumdioxidschicht (100, 110) auf der Oberfläche der mindestens einen Siliziumnitridschicht (30), wobei das Plasmagas ein oder mehrere Verbindungen, ausgewählt aus der Gruppe, bestehend aus H3C-CHF2, F2HC-CHF2 und H2FC-CHF2, enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als gesättigte Fluorkohlenwasserstoffverbindung ein oder mehrere Verbindungen, ausgewählt aus der Gruppe, bestehend aus H3C-CHF2 und/oder F2HC-CHF2 verwendet werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Plasmagas weiterhin ein Inertgas enthält, bevorzugt Argon und/oder Xenon.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Volumenverhältnis der gesättigten Fluorkohlenwasserstoffverbindung zu dem Inertgas 1:20 bis 1:80 beträgt, bevorzugt 1:30 bis 1:70, noch bevorzugter 1:40 bis 1:60, und am bevorzugtesten 1:50.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Plasmaätzschritt einstufig erfolgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleitersubstrat ein Substrat verwendet wird, welches als selbstjustierender Kontakt vorgesehen ist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass sich zur Vervollständigung des selbstjustierenden Kontakts ein Metallabscheidungsschritt zur Befüllung eines Kontaktlochs und wahlweise ein Schritt des chemisch mechanischen Polierens anschließt.
  8. Verwendung von Verbindungen, ausgewählt aus der Gruppe, bestehend aus H3C-CH F2, F2HC-CHF2 und H2FC-CHF2, zum Plasmaätzen von Siliziumoxidschichten mit hoher Selektivität gegenüber Siliziumnitrid.
  9. Verwendung nach Anspruch 8, dadurch gekennzeichnet, dass als gesättigte Fluorkohlenwasserstoffverbindungen H3C-CHF2 und/oder F2HC-CHF2 eingesetzt werden.
DE2003111691 2003-03-17 2003-03-17 Herstellungsverfahren für eine Halbleiterstruktur Ceased DE10311691A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003111691 DE10311691A1 (de) 2003-03-17 2003-03-17 Herstellungsverfahren für eine Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003111691 DE10311691A1 (de) 2003-03-17 2003-03-17 Herstellungsverfahren für eine Halbleiterstruktur

Publications (1)

Publication Number Publication Date
DE10311691A1 true DE10311691A1 (de) 2004-10-07

Family

ID=32945927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003111691 Ceased DE10311691A1 (de) 2003-03-17 2003-03-17 Herstellungsverfahren für eine Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE10311691A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025116A1 (de) * 2005-05-27 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003439A2 (en) * 2000-07-05 2002-01-10 Micron Technology, Inc. Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
WO2002003439A2 (en) * 2000-07-05 2002-01-10 Micron Technology, Inc. Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025116A1 (de) * 2005-05-27 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur
DE102005025116B4 (de) * 2005-05-27 2013-04-25 Qimonda Ag Verfahren zum Herstellen einer Struktur

Similar Documents

Publication Publication Date Title
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69033615T2 (de) Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE60127767T2 (de) Verfahren zur Herstellung von metallisierten Verbindungsstrukturen in einem integrierten Schaltkreis
WO2003038875A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE102009043628B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE69838202T2 (de) Endpunktfühlung und Apparat
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE102009031113A1 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE3783608T2 (de) Planarizierungsverfahren fuer die herstellung von kontaktloechern in siliziumkoerpern.
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102009006881B4 (de) Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102009046260A1 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen mit einer verbesserten Diffusionsbarriere
DE102011080440A1 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE10320944A1 (de) Verfahren zum Steigern der Ätzrate und der Ätztiefe in Strukturen mit hohem Aspektverhältnis
DE10311691A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10338422B4 (de) Selektiver Plasmaätzprozess zur Aluminiumoxid-Strukturierung und dessen Verwendung
DE10226604B4 (de) Verfahren zum Strukturieren einer Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20141231