JP2010103571A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010103571A JP2010103571A JP2010025001A JP2010025001A JP2010103571A JP 2010103571 A JP2010103571 A JP 2010103571A JP 2010025001 A JP2010025001 A JP 2010025001A JP 2010025001 A JP2010025001 A JP 2010025001A JP 2010103571 A JP2010103571 A JP 2010103571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- semiconductor device
- gate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明の絶縁ゲート型半導体装置は、電力用絶縁ゲート型半導体素子(M9)と、該電力用絶縁ゲート型半導体素子を制御する保護回路用MOSFET(M1〜M7)と、定電圧回路用ダイオード(D2a〜D2f)の順方向電圧を利用した定電圧回路と、該定電圧回路の電源電圧の上限を制御する電圧制限用のダイオード(D1とD0a〜D0d)とを具備し、該電圧制限用のダイオードの電力が前記電力用絶縁ゲート型半導体素子の外部ゲート端子から供給されることを特徴とするものである。本発明によれば、保護回路内蔵絶縁ゲート型半導体装置の信頼度を向上と使い勝手の向上を図れるという効果がある。
【選択図】図1
Description
(手段1) 電力用絶縁ゲート型半導体素子(M9)と、
該電力用絶縁ゲート型半導体素子のゲート電流を制御する保護回路用MOSFET(M1〜M7)と、
第1のダイオード(D2a〜D2f)の順方向電圧を利用した定電圧回路と、
該定電圧回路の電源電圧の上限を制限する電圧制限手段(D1とD0a〜D0d)とを具備し、
該定電圧制限手段の電力が前記電力用絶縁ゲート型半導体素子の外部ゲート端子から供給されることを特徴とするものである(図1)。
該電力用絶縁ゲート型半導体素子を制御する保護回路用MOSFET(M1〜M7)と、
上記保護回路用MOSFETのドレイン・ボディ間ダイオードと逆方向に接続された第3のダイオード(D5〜D7)と、
前記電力用半導体素子の外部ゲート端子と外部ソース端子(外部エミッタ端子)の間に接続された第4のダイオード(D0a〜D0d)を具備し、
外部ゲート端子電圧が変化しても上記第3のダイオードが降伏しないように上記第4のダイオードに電流が流れ外部ゲート端子と外部ソース端子の電圧をクランプすることを特徴とするものである(図1)。
温度検出回路と、
規定温度以上に達したときに上記電力用絶縁ゲート型半導体素子の電流を制限するゲート遮断回路とを具備する絶縁ゲート型半導体装置において、
前記温度検出回路に用いる温度検出用素子を前記温度検出素子以外の保護回路領域と前記電力用絶縁ゲート型半導体素子の外部ソース端子用パッドの間の領域(P1〜P7で包含する領域)に形成したことを特徴とするものである(図2)。さらに限定するならば、上記温度検出用素子を上記電力用絶縁ゲート型半導体素子の外部ソース端子用パッドから300μm以内のところに配置したことを特徴とするものである(図2)。
(作用1) 第1のダイオード(D2a〜D2f)の順方向電圧により3V程度の定電圧を発生し、外部ゲート電圧が10V程度以上になった場合には逆方向接続ダイオード等(D1とD0a〜D0d)により上記定電圧回路のゲート電圧依存性を抑制できる(図1)。
BV(D5)、BV(D6)、BV(D7)
>Vf(D0a)+BV(D0b)+Vf(D0c)+Vf(D0d)(図1)
(作用3) 遮断回路が働いた状態でパワーMOSFETのドレイン電圧が負になると寄生バイポーラトランジスタが動作し、最悪の場合ラッチ情報が消失する。その後、パワーMOSFETのドレイン電圧が正になっても、チップが冷却してない場合には遮断回路を動作させなければならないがM5の追加によりパワーMOSFETのドレイン電圧が負になった場合にM5のドレイン電圧はゼロボルトに向かうため、M1はオフしやすくする。このため、遮断回路が働きやすくなる(図1)。
BV(D5),BV(D6),BV(D7)
>Vf(D0a)+BV(D0b)+Vf(D0c)+Vf(D0d)
ここで、
BV(D0b)=4V、
BV(D5)=BV(D6)=BV(D7)=7V、
Vf(D0a)=Vf(D0c)=Vf(D0d)=0.3Vである。
Vf(D0e)+BV(D0f)+Vf(D0g)+BV(D0h)
ここで、BV(D7a)=BV8(D7b)=BV(D7c)=BV(D0f)=BV(D0h)=7V、Vf(D0e)=BV(D0f)=Vf(D0g)=0.4V
なお、ゲートが負になった場合の耐圧が必要ない場合には多結晶シリコンダイオードはD7aとD0eだけでも構わない。この場合には、
BV(D7a)〉Vf(D0e)
の関係式が成立すれば上記寄生サイリスタ動作を防止できる。なお、本素子をエミッタフォロア回路(コレクタを電源に接続し、エミッタを負荷に接続する回路)で高速に遮断動作させる場合にはエミッタ端子からゲート端子に電流が流れるが、この電流が大きくなると上記不等式の右辺が大きくなる。このため、エミッタ端子からゲート端子への許容電流を高くする必要がある場合にはD0e、D0f、D0g、D0hで構成されるゲート保護回路は外づけダイオードにして上述の不等式を満足させてD7a、D7b、D7cの降伏を防止する必要がある。
M8 パワーMOSFET(IGBT)のセンス素子部
M9 パワーMOSFET(IGBT)のメイン素子部
D1 〜D9 ダイオード
D0a〜D0h ゲート保護回路用ダイオード
D1、D2a〜D2f 定電圧回路用ダイオード
D3a〜D3f 温度検出用ダイオード
D4aD4b、D4c 過電流保護回路用ダイオード
D5、D6、D6’、D7 負電圧保護用ダイオード
C キャパシタ
R0a〜R0c、R1、R2、R2a、R2b、R3、R3’、R4、R4’、Rg、Rg1、Rg2、Rs 抵抗
1、2、11、12、20 n型領域
3、6、8、9、14、16 絶縁層
4、5、10、13、19 p型領域
7 多結晶シリコン層
7a、7c、7c n型多結晶シリコン層
7b、7d p型多結晶シリコン層
15、17、18 金属電極層
M1〜M9 保護回路用MOSFET
Claims (7)
- 第1絶縁ゲート型バイポーラトランジスタと第2絶縁ゲート型バイポーラトランジスタとを含み第1外部端子、第2外部端子および第3外部端子を備える半導体装置であって、
前記第1絶縁ゲート型バイポーラトランジスタと前記第2絶縁ゲート型バイポーラトランジスタのそれぞれのコレクタ同士は接続され、
前記第1絶縁ゲート型バイポーラトランジスタと前記第2絶縁ゲート型バイポーラトランジスタのそれぞれのゲート同士は接続され、
前記各コレクタは前記第1外部端子へ接続され、
前記第1絶縁ゲート型バイポーラトランジスタのエミッタは前記第2外部端子へ接続され、
前記各ゲートは前記第3外部端子へ接続されることを特徴とする半導体装置。 - 第1MOSFETを備え、
前記第1MOSFETのドレインは前記第2絶縁ゲート型バイポーラトランジスタのゲートに接続され、
前記第2絶縁ゲート型バイポーラトランジスタのエミッタは前記第1MOSFETのゲートに接続され、
前記第2絶縁ゲート型バイポーラトランジスタのエミッタと前記第2外部端子との間には電流電圧変換手段が接続されていることを特徴とする請求項1記載の半導体装置。 - 前記電流電圧変換手段はアノードを前記第2絶縁ゲート型バイポーラトランジスタのエミッタに接続し、カソードを前記第2外部端子に接続した第1ダイオードであることを特徴とする請求項2記載の半導体装置。
- 前記第2絶縁ゲート型バイポーラトランジスタのゲートにアノードを接続し、前記第1MOSFETのドレインにカソードを接続した第2ダイオードを備えることを特徴とする請求項2記載の半導体装置。
- 前記第1外部端子と前記第2絶縁ゲート型バイポーラトランジスタのベースとの間に抵抗素子を備えることを特徴とする請求項1記載の半導体装置。
- 第3ダイオードと第4ダイオードを備え、
前記第3ダイオードのカソードは前記第2絶縁ゲート型バイポーラトランジスタのゲートに接続され、
前記第3ダイオードのアノードは前記第2外部端子に接続されることを特徴とする請求項1記載の半導体装置。 - 第3ダイオードと第4ダイオードを備え、
前記第3ダイオードのカソードは前記第2絶縁ゲート型バイポーラトランジスタのゲートに接続され、
前記第4ダイオードのアノードは前記第2絶縁ゲート型バイポーラトランジスタのゲートと接続され、
前記第4ダイオードのカソードは前記第2外部端子に接続されることを特徴とする請求項5記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010025001A JP4811827B2 (ja) | 2010-02-08 | 2010-02-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010025001A JP4811827B2 (ja) | 2010-02-08 | 2010-02-08 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367397A Division JP4489576B2 (ja) | 2004-12-20 | 2004-12-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103571A true JP2010103571A (ja) | 2010-05-06 |
JP4811827B2 JP4811827B2 (ja) | 2011-11-09 |
Family
ID=42293844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010025001A Expired - Lifetime JP4811827B2 (ja) | 2010-02-08 | 2010-02-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811827B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015029159A1 (ja) * | 2013-08-28 | 2017-03-02 | 三菱電機株式会社 | 半導体装置 |
JP2018198533A (ja) * | 2018-09-11 | 2018-12-13 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0266975A (ja) * | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | 半導体装置 |
JPH0521787A (ja) * | 1991-03-22 | 1993-01-29 | Fuji Electric Co Ltd | 絶縁ゲート制御半導体装置 |
-
2010
- 2010-02-08 JP JP2010025001A patent/JP4811827B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0266975A (ja) * | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | 半導体装置 |
JPH0521787A (ja) * | 1991-03-22 | 1993-01-29 | Fuji Electric Co Ltd | 絶縁ゲート制御半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015029159A1 (ja) * | 2013-08-28 | 2017-03-02 | 三菱電機株式会社 | 半導体装置 |
US9716052B2 (en) | 2013-08-28 | 2017-07-25 | Mitsubishi Electric Corporation | Semiconductor device comprising a conductive film joining a diode and switching element |
JP2018198533A (ja) * | 2018-09-11 | 2018-12-13 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4811827B2 (ja) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3982842B2 (ja) | 半導体装置 | |
WO2012029652A1 (ja) | 半導体装置 | |
JPH11266016A (ja) | 半導体装置およびその製造方法 | |
JP4765252B2 (ja) | 温度検出機能付き半導体装置 | |
JP5232377B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2011093472A1 (ja) | 半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
JP2004047959A (ja) | 静電気放電保護素子 | |
JP4740523B2 (ja) | 絶縁ゲート型半導体装置 | |
JP2011155289A (ja) | トレンチ型絶縁ゲート半導体装置及びその製造方法 | |
JP4811827B2 (ja) | 半導体装置 | |
JP2014013798A (ja) | ワンチップイグナイタ及び内燃機関点火装置 | |
JP2013069859A (ja) | 半導体装置 | |
JP4478169B2 (ja) | 半導体装置 | |
JP4431761B2 (ja) | Mos型半導体装置 | |
JP6922563B2 (ja) | 半導体装置 | |
JP7362790B2 (ja) | トランジスタの短絡保護のためのデバイス設計 | |
JP4489576B2 (ja) | 半導体装置 | |
JP3665367B2 (ja) | 半導体装置 | |
JP2011108684A (ja) | 半導体装置 | |
JP2014013796A (ja) | ワンチップイグナイタ及び内燃機関点火装置 | |
Won et al. | Reverse‐Conducting IGBT Using MEMS Technology on the Wafer Back Side | |
US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
JPH0397269A (ja) | 電流制限回路を内蔵する伝導度変調型mosfet | |
JP2004031980A (ja) | 複合型mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100208 |
|
A711 | Notification of change in applicant |
Effective date: 20100528 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20101015 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20110816 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 2 |
|
EXPY | Cancellation because of completion of term |