JP2010103353A - Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ - Google Patents

Abstract

【課題】リーク電流を低減できる構造を有するIII族窒化物半導体電子デバイスを提供する。
【解決手段】積層体１１は基板１３及びIII族窒化物半導体エピタキシャル膜１５を含む。基板１３は、１×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなる。エピタキシャル構造物１５はIII族窒化物半導体エピタキシャル膜１７を含む。基板１３の第１の面１３ａはｃ軸の方向に延びる軸Ｃｘに対して５度より大きい角度θで傾斜している。法線ベクトルＶＮ及びｃ軸ベクトルＶＣとは角度θを成す。III族窒化物半導体エピタキシャル膜１７は第１の面１３ａの法線方向に順に配置された第１、第２及び第３の領域１７ａ、１７ｂ、１７ｃを含む。第３の領域１７ｃの転位密度は第１の領域１７ａの転位密度よりも小さい。第２の領域１７ｂの転位密度は基板１３の転位密度よりも小さい。
【選択図】図１

Description

本発明は、III族窒化物半導体電子デバイス、III族窒化物半導体電子デバイスを作製する方法、及びIII族窒化物半導体エピタキシャルウエハに関する。

特許文献１には、窒化物半導体レーザが記載されている。この窒化物半導体レーザは、窒化ガリウム基板の主面上に作製されている。窒化ガリウム基板の主面は、窒化ガリウムの（０００１）面から１３度以上９０度以下の角度で傾斜している。これによって、窒化物半導体レーザの活性層における組成分離が低減される。

特許文献２には、ウルツァイト型窒化ガリウムの半導体基板が記載されている。この半導体基板の主面は、（０００１）面から＜１０−１０＞方向に４５度以上６５度以下の角度で傾斜している。

特許文献３には、ショットキダイオード、ｐｎ接合ダイオード、及びＭＩＳ型トランジスタが記載されている。これらの半導体素子は、窒化ガリウム自立基板上に作製されている。窒化ガリウム自立基板の主面は、（０００１）面からプラス５度以下マイナス５度以上の範囲の角度で傾斜している。

特許文献４には、ショットキダイオード、ｐｎ接合ダイオード、及びＭＩＳ型トランジスタが記載されている。例えば、合成オフ角と有効キャリア濃度との関係が示されている。

非特許文献１には、ｐｉｎ ダイオードが記載されている。ｐｉｎ ダイオードは、ＧａＮ自立基板上に成長されたエピタキシャル層を備えている。順方向ターンオン電圧は、摂氏３００度の温度において約５ボルトである。ＧａＮ自立基板として使用される厚膜は、Ａｌ_２Ｏ_３基板上にハイドライド気相成長エピタキシャル（ＨＶＰＥ）法で成長されている。この厚膜をレーザビーム照射によってＡｌ_２Ｏ_３基板から分離して、ＧａＮ自立基板を作製する。このＧａＮ自立基板上には、有機金属気相成長法によって３マイクロメートル厚のアンドープ窒化物半導体膜が成長される。次いで、このアンドープ窒化物半導体膜上に、０．３マイクロメートル厚のＭｇドープ窒化物半導体膜が成長される。ＧａＮ自立基板、アンドープ窒化物半導体膜およびＭｇドープ窒化物半導体膜は、ｐｉｎ構造を構成する。

非特許文献２には、窒化物半導体ｐｎ接合の特性が記載されている。まず、ｃ面サファイア基板上に、２マイクロメートル厚のＧａＮ膜が、ＬＥＯ再成長のためのＳｉＯ_２マスクを用いて有機金属気相成長法で形成される。マスクのパターンは、４５マイクロメートル間隔で５マイクロメートルの開口を有するストライプである。ＬＥＯ成長では、窒化物半導体は、マスクの開口に垂直に成長すると共に、水平方向にマスク上にオーバー成長する。成長された窒化物半導体の高さおよびオーバー成長の長さがそれぞれ約８マイクロメートルである。このＬＥＯ窒化物半導体部上に、ｐｎ接合ダイオードが形成される。このｐｎ接合ダイオードは、１マイクロメートル厚のアンドープｎ型ＧａＮ膜と、この上に成長された０．５マイクロメートル厚のＭｇドープのｐ型ＧａＮ膜とを含む。ｐｎ接合ダイオードの大きさは、２マイクロメートル×２０マイクロメートルである。

特開２００１−１２０４９７号公報 特開２００３−１１２９９９号公報 特開２００６−１００８０１号公報 特開２００７−２９９７９３号公報 Y Irokawa et al. Appl. Phys. Lett. Vol. 83, No. 11, 15 September,2003 P Kozodoyetal, Appl. Phys. Lett. Vol. 73, No. 7, 17 September, 1998

窒化ガリウム系半導体電子デバイスは、窒化ガリウム基板の主面上へのエピタキシャル成長された窒化ガリウム半導体膜を含む。詳細には、窒化ガリウム基板の主面は、ｃ面から１度以内のオフ角を有する。

非特許文献２の窒化物半導体ｐｎ接合ダイオードでは、低転位部の逆方向リーク電流は１０^６ｃｍ^−２未満である一方で、高転位部の逆方向リーク電流は４×１０^８ｃｍ^−２程度である。低転位部の逆方向リーク電流は高転位部の逆方向リーク電流に比べて小さくでき、これは、転位の低減はブレイクダウン電圧を向上できることを示している。しかし、この報告のデバイス構造は複雑であり実用的に低転位部にデバイス作製できない。

非特許文献１では、ＬＥＯ窒化物半導体部上にｐｎ接合ダイオードが形成されており、これ故に、窒化物半導体で作成されダイオードはリーク電流が多い。そのため、非特許文献１のｐｉｎダイオードの逆方向耐圧電圧も十分に高くない。

パワーデバイスでは、電流を確保するために、大きなチップ面積が必要である。例えば、６アンペア程度の電流を流すためには１平方ミリメートル（例えば１ｍｍ角）以上のチップサイズが必要である。さらに１００アンペア程度までの電流を流すためには２５平方ミリメートル（例えば５ｍｍ角）のチップサイズが必要である。ある程度のサイズの電子デバイスでは、電極が、窒化物半導体結晶内の転位といった結晶欠陥の大きな密度の領域上に形成されることになる。これらの欠陥が原因となって電子デバイスのリーク電流が増える。スイッチング動作を行うパワーデバイスにおいては、リーク電流は、スイッチオフ時にも流れている。リーク電流の程度によってはスイッチングデバイスとして機能しなくなる。

これまでに窒化物半導体の半導体デバイスは発光ダイオードやレーザダイオードとして実用化されてきた。これらの発光デバイスでは、素子サイズが大きいものでも数百μｍ角である。このサイズの発光デバイスは、低欠陥の窒化物半導体エピタキシャル領域上に作製することが可能である。しかも、発光デバイスの分野では、発光効率の向上が重要であり、それ故に、発光デバイスの分野においては特性改善の視点は、リーク電流の低減ではなく発光効率の向上に向けられていた。また、発光デバイスには、その使用時に、順方向バイアスが印加される。

一方、スイッチングデバイスとして用いられる電子デバイスには、これまでも、リーク電流の低減に関して改善の努力が行われてきた。更なるリーク電流の低減が求められている。

発明者は、窒化物半導体素子のリーク電流発生の機構は以下の様に考えている。逆バイアス電圧がショットキ接合及びｐｎ接合に印加されるとき、その接合界面で電界強度が最大になる。その接合界面に結晶欠陥が存在するとき、その欠陥の電子及び／又は正孔といったキャリアが逆方向リーク電流の発生源となる。また、結晶欠陥は、結晶格子に内部応力を引き起こしている。例えば、圧縮応力ならば、小さい原子半径の不純物原子がその結晶欠陥に偏析する可能性が高くなり、引っ張り応力ならば、大きい原子半径の原子がその結晶欠陥に編析する可能性が高くなる。偏析した不純物原子のうちある種のものは、ドナー及びアクセプタとして電子及び正孔といったキャリアを放出する。これらキャリアも、リーク電流の発生源になりうる。

本発明は、上記の事項を鑑みて為されたものであり、リーク電流を低減できる構造を有するIII族窒化物半導体電子デバイスを提供することを目的としており、また、該III族窒化物半導体電子デバイスを作製する方法を提供することを目的としており、さらにIII族窒化物半導体エピタキシャルウエハを提供することを目的としている。

本発明の一側面はIII族窒化物半導体電子デバイスに係る。III族窒化物半導体電子デバイスは、（ａ）１×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、第１の面と該第１の面と反対側の第２の面とを含む支持基体と、（ｂ）前記支持基体の前記第１の面上に設けられた第１のIII族窒化物半導体エピタキシャル層とを備える。前記III族窒化物半導体エピタキシャル層は前記支持基体の前記第１の面と接合を成し、前記支持基体の前記第１の面は、前記III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜しており、前記第１のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、前記第２の領域の転位密度は前記支持基体の転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度よりも小さい。

本発明の別の側面は、III族窒化物半導体電子デバイスを作製する方法である。この方法は、（ａ）１×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、該III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜した主面を有するウエハを成長炉に配置する工程と、（ｂ）前記ウエハの前記主面上に、第１のIII族窒化物半導体エピタキシャル層を成長する工程とを備える。前記III族窒化物半導体エピタキシャル膜は前記ウエハの前記主面と接合を成し、前記第１のIII族窒化物半導体エピタキシャル層は、前記主面の法線方向に順に配置された第１、第２及び第３の領域を含み、前記第２の領域の転位密度は前記ウエハの転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度よりも小さい。

本発明の更なる別の側面は、III族窒化物半導体電子デバイスのためのIII族窒化物半導体エピタキシャルウエハである。このエピタキシャルウエハは、（ａ）１×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、第１の面と該第１の面と反対側の第２の面とを含むウエハと、（ｂ）前記ウエハの前記第１の面上に設けられた第１のIII族窒化物半導体エピタキシャル層とを備える。前記III族窒化物半導体エピタキシャル層は前記ウエハと接合を成し、前記ウエハの前記第１の面は、前記III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜しており、前記第１のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、前記第２の領域の転位密度は前記支持基体の転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度より小さい。

上記の側面に係る発明によれば、支持基体またはウエハといった基板の第１の面は基準軸に対して５度より大きい角度で傾斜しており、また第１のIII族窒化物半導体エピタキシャル層は基板上に成長されるので、III族窒化物半導体の堆積が進むについて、III族窒化物半導体内の貫通転位密度が低くなる。これ故に、III族窒化物半導体エピタキシャル層の第２の領域の転位密度が基板の転位密度よりも小さくなると共に、第１のIII族窒化物半導体エピタキシャル層における第３の領域の転位密度が第１の領域の転位密度よりも小さくなる。

基板上へエピタキシャル成長された半導体膜中には貫通転位が存在し、これらの貫通転位は基板から引き継いだものである。これまでの窒化ガリウム系半導体電子デバイスは、転位の分解による技術的な寄与を引き出す構造を有していない。しかしながら、第１のIII族窒化物半導体エピタキシャル層の厚さが３マイクロメートル以上であると共に基板のオフ角が５度を超えるとき、発明者らの知見によれば、このエピタキシャル成長においてはステップフロー成長により貫通転位の分解が可能である。

貫通転位の分解によれば、転位の局所的な集中を避けて空間的に転位を分散させることができる。また、貫通転位の分解によれば、大きなバーガースベクトルの転位を小さいバーガースベクトルの複数の転位に分解でき、これによって結晶中の局所的な歪みを低減できる。さらに、貫通転位の分解によれば、逆に転位の合体の頻度が増えて、この合体により転位密度を下げることができ、また転位のバーガースベクトルを小さくできる。このように、貫通転位の分解によれば、良好な品質の結晶を利用したIII族窒化物半導体電子デバイス、III族窒化物半導体電子デバイスを作製する方法、及びIII族窒化物半導体電子デバイスのためのエピタキシャルウエハを提供できる。

本発明では、前記第１のIII族窒化物半導体エピタキシャル層の表面は、複数の結晶面からなるステップを含むモフォロジを有することができる。この発明によれば、III族窒化物半導体エピタキシャル膜の表面は該III族窒化物半導体エピタキシャル膜の成長の最終段階を示すものであるので、III族窒化物半導体エピタキシャル膜の表面に上記のモフォロジが現れるとき、III族窒化物半導体エピタキシャル膜において転位の分解が順調に生じている。この結果、III族窒化物半導体エピタキシャル膜中の転位による局所的な歪みが低減される。

本発明では、前記支持基体の前記第１の面は、前記基準軸に対して２０度以上の角度で傾斜していることができる。この発明によれば、傾斜角が２０度以上であるとき、ステップが細かくなり、III族窒化物半導体エピタキシャル膜において転位の分解が順調に生じる。この結果、III族窒化物半導体エピタキシャル膜中の転位による局所的な歪みが低減される。

本発明では、前記支持基体の前記第１の面は、前記基準軸に対して４０度以上８０度以下の角度で傾斜していることができる。この発明によれば、傾斜角が４０度以上であるとき、ステップ密度が更に大きくなり、III族窒化物半導体エピタキシャル膜において転位の分解が生じる。また、傾斜角が８０度以下であるとき、主面はａ面及びｍ面からの傾斜により、ステップ密度が小さくなることを防ぐことができる。この結果、III族窒化物半導体エピタキシャル膜中の転位による局所的な歪みが低減される。

本発明では、前記支持基体の前記第１の面は第１及び第２のエリアを有しており、前記第１のエリアの転位密度は１×１０^８ｃｍ^−２以下であり、前記第２のエリアの転位密度は１×１０^８ｃｍ^−２よりも大きいことができる。

この発明によれば、第１のエリアに電子デバイスの主要部分を作製できる。また、転位密度が１×１０^８ｃｍ^−２以下であるとき、転位の分解による転位低減により、所望の転位密度のレベルが得られる。

本発明では、前記第１のIII族窒化物半導体エピタキシャル層の厚さは３マイクロメートル以上であり、前記第１のIII族窒化物半導体エピタキシャル層のキャリア濃度は、１×１０^１４ｃｍ^−３以上であり、１×１０^１７ｃｍ^−３以下であることができる。この発明によれば、転位の低減とキャリア濃度とにより、所望の逆方向耐圧を有する電子デバイスを提供できる。

本発明では、前記第１のIII族窒化物半導体エピタキシャル層の厚さは５マイクロメートル以上であり、前記第１のIII族窒化物半導体エピタキシャル層のキャリア濃度は、１×１０^１４ｃｍ^−３以上であり、２×１０^１６ｃｍ^−３以下であることができる。この発明によれば、第１のIII族窒化物半導体エピタキシャル層の厚さは５マイクロメートル以上であるとき、転位の分解によりデバイスの表層の転位密度が低くなる。

本発明では、前記第１のIII族窒化物半導体エピタキシャル層の厚さは１００マイクロメートル以下であることができる。この発明によれば、第１のIII族窒化物半導体エピタキシャル層の厚さが１００マイクロメートル以下を超えると、転位の低減効果よりも、長期の結晶成長による結晶欠陥の増加の影響を受けるようになる。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１のIII族窒化物半導体エピタキシャル層にショットキ接合を成すショットキ電極を更に備えることができる。この発明によれば、ショットキ電極を持つ電子デバイスが提供される。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１のIII族窒化物半導体エピタキシャル層上に設けられた第２のIII族窒化物半導体エピタキシャル層と、前記第２のIII族窒化物半導体エピタキシャル層にオーミック接触を成すオーミック電極とを更に備えることができる。前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する。第２のIII族窒化物半導体エピタキシャル層は第１のIII族窒化物半導体エピタキシャル層とｐｎ接合を形成する。この発明によれば、ｐｎ接合を有する電子デバイスが提供される。

本発明では、前記第２のIII族窒化物半導体エピタキシャル層と前記第１のIII族窒化物半導体エピタキシャル層とはホモ接合を形成することができる。このIII族窒化物半導体電子デバイスによれば、ｐｎ接合の形成を有する電子デバイスにおいて、転位の分解による技術的な寄与を得ることができる。

本発明では、前記第２のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、前記第２のIII族窒化物半導体エピタキシャル層の前記第３の領域の転位密度は、前記第２のIII族窒化物半導体エピタキシャル層の前記第１の領域の転位密度よりも小さいことができる。この発明によれば、第２のIII族窒化物半導体エピタキシャル層において、転位の分解による転位密度の低下が可能である。

本発明に係るIII族窒化物半導体電子デバイスは、ｎ型III族窒化物半導体からなるソース領域と、前記第１のIII族窒化物半導体膜と前記ソース領域との間に設けられ、ｐ型III族窒化物半導体かなる分離領域と、前記分離領域の表面上に設けられた絶縁膜と、前記絶縁膜を介して前記分離領域の表面のテンシャルを変更するためのゲート電極とを備えることができる。前記第１のIII族窒化物半導体エピタキシャル層の導電性はｎ型である。この発明によれば、トランジスタ構造の電子でバイアスが提供される。

本発明では、前記第１のIII族窒化物半導体エピタキシャル層では、第１のバーガースベクトルを有する転位が複数の転位に分解されており、前記第１のバーガースベクトルは前記複数の転位の各々におけるバーガースベクトルの総和に等しい。また、本発明では、前記第１のIII族窒化物半導体エピタキシャル層では、第２のバーガースベクトルを有する転位が第３のバーガースベクトルを有する転位と合体しており、前記第３のバーガースベクトルは前記第２のバーガースベクトルと逆方向の成分を有する。

本発明に係るIII族窒化物半導体電子デバイス及びエピタキシャルウエハを作製する方法では、前記第１のIII族窒化物半導体エピタキシャル層は有機金属気相成長法及びＨＶＰＥ法のいずれかで成長されることができる。これらの方法による成長中に、転位の分解が生じる。

本発明に係るIII族窒化物半導体電子デバイス及びエピタキシャルウエハを作製する方法は、前記第１のIII族窒化物半導体エピタキシャル層上にショットキ電極を形成する工程を更に備えることができる。この方法によれば、ショットキ電極を有する電子デバイスが提供される。

本発明に係るIII族窒化物半導体電子デバイス及びエピタキシャルウエハを作製する方法は、前記第１のIII族窒化物半導体エピタキシャル層上に第２のIII族窒化物半導体エピタキシャル層を成長する工程と、前記第２のIII族窒化物半導体エピタキシャル層上にオーミック電極を形成する工程とを更に備えることができる。前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する。この方法によれば、ｐｎ接合の形成を有する電子デバイスにおいて、転位の分解による技術的な寄与を得ることができる。

本発明に係るエピタキシャルウエハは、前記第１のIII族窒化物半導体エピタキシャル層上に設けられた第２のIII族窒化物半導体エピタキシャル層を更に備えることができる。前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、リーク電流を低減できる構造を有するIII族窒化物半導体電子デバイスが提供される。また、本発明の別の側面によれば、このIII族窒化物半導体電子デバイスを作製する方法が提供される。さらに、本発明の更なる別の側面によれば、該III族窒化物半導体電子デバイスのためのエピタキシャルウエハを提供することを目的としている。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体電子デバイス、III族窒化物半導体電子デバイスを作製する方法、エピタキシャルウエハを作製する方法及びIII族窒化物半導体電子デバイスのためのエピタキシャルウエハに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャルウエハの積層構造を示す図面である。図１には、幾何学的な方向を示す直交座標系Ｓ及び結晶学的な方位を示す結晶座標系ＣＲが示されている。結晶座標系ＣＲにおいてはIII族窒化物半導体のａ軸、ｍ軸及びｃ軸は互いに直交する。

積層体１１は、基板１３と、III族窒化物半導体からなるエピタキシャル構造物１５とを含む。基板１３は、III族窒化物半導体電子デバイスのために準備されたとき支持基体として参照され、またエピタキシャルウエハのために準備されたときウエハとして参照される。基板１３及びエピタキシャル構造物１５は所定の軸Ａｘに沿って配置されている。基板１３は、１×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、この基板１３は導電性を示す。このIII族窒化物半導体は、例えばＧａＮ、ＡｌＮ単体、あるいは支持基体にはりつけられたＧａＮ、ＡｌＮ等であることができる。基板１３は、第１及び第２の面１３ａ、１３ｂを有し、第１の面１３ａは第２の面１３ｂとは反対側にある。エピタキシャル構造物１５は、基板１３の第１の面１３ａ上に設けられている。エピタキシャル構造物１５は、一又は複数のIII族窒化物半導体エピタキシャル膜を含むことができる。円形の破線Ｃ１内には、エピタキシャル構造物１５の一例が示されている。エピタキシャル構造物１５はIII族窒化物半導体エピタキシャル膜（以下、「エピタキシャル膜」と記す）１７を含む。エピタキシャル膜１７のIII族窒化物半導体は、例えばＧａＮ、ＡｌＮ，ＡｌｘＧａ１−ｘＮ，Ｉｎ_ＸＧａ_１−ＸＮ、あるいは、Ａｌ，Ｉｎ，Ｇａ，Ｎの混晶等であることができる。エピタキシャル膜１７は基板１３の第１の面１３ａと接合Ｊ０を成しており、この接合は、ホモ接合、ヘテロ接合であることなでき、例えばＧａＮ／ＧａＮ、ＧａＮ／Ａｌ_ＸＧａ_１−ＸＮといった接合であることができる。基板１３の第１の面１３ａは、III族窒化物半導体のｃ軸の方向に延びる軸Ｃｘに対して５度より大きい角度θで傾斜している。図１を参照すると、第１の面１３ａの法線を示す法線ベクトルＶＮと、III族窒化物半導体のｃ軸の方向を示すｃ軸ベクトルＶＣが示されており、法線ベクトルＶＮ及びｃ軸ベクトルＶＣとは角度θを成す。エピタキシャル膜１７は、第１の面１３ａの法線方向に順に配置された第１、第２及び第３の領域１７ａ、１７ｂ、１７ｃを含む。第３の領域１７ｃの転位密度は第１の領域１７ａの転位密度よりも小さい。第２の領域１７ｂの転位密度は基板１３の転位密度よりも小さい。

ｃ軸の傾斜を表すために、代表的なｃ面Ｓｃが描かれている。本実施の形態における傾斜角θは、ａ軸方向に規定されたｃ軸の傾斜の角度θ_Ａとｍ軸方向に規定されたｃ軸の傾斜の角度θ_Ｍとを用いて（θ_Ａ ^２＋θ_Ｍ ^２）^１／２によって規定される。また、基板１３及びエピタキシャル膜１７はＺ軸の方向に配列されており、基板１３の第１及び第２の面１３ａ、１３ｂは、Ｘ軸及びＹ軸の方向に広がっている。一実施例では、第１及び第２の面１３ａ、１３ｂは互いに平行である。

ｃ軸に対して５度より大きい角度で傾斜するIII族窒化物半導体表面に電子デバイスのためのエピタキシャル膜１７を形成するとき、エピタキシャル膜１７のためのIII族窒化物半導体の堆積がステップフロー成長により進むにつれて転位の分解／合体が生じて、転位密度が成長に伴って低減される。これ故に、III族窒化物半導体がエピタキシャル成長されて、順に第１、第２及び第３の領域１７ａ、１７ｂ、１７ｃが成長されていき、また転位密度も徐々に低くなる。この成長の結果、第２の領域１７ｂによって第１の領域１７ａから隔てられた第３の領域１７ｃの転位密度は、第１の領域１７ａの転位密度よりも小さくなる。第２の領域１７ｂの転位密度は、基板１３の転位密度よりも小さい。

基板１３上へのエピタキシャル成長では、エピタキシャル膜１７中には貫通転位が存在しており、これらの貫通転位は基板１３から引き継いだものである。これまでの窒化ガリウム系半導体電子デバイスは、この分解による技術的な寄与を引き出す構造を有していない。しかしながら、エピタキシャル膜１７の厚さＤ１が少なくとも１マイクロメートル以上、顕著な効果を得るためには３マイクロメートル以上であるとき、発明者らの知見によれば、エピタキシャル成長におけるステップフロー成長により貫通転位の分解が可能である。

図２を参照しながら、III族窒化物半導体のステップフロー成長を説明する。５度よりも大きなオフ角のIII族窒化物半導体領域上にIII族窒化物半導体の堆積を行うとき、ある程度の成長が進むと、図２（ａ）に示されるように、成長表面にステップ状のモフォロジが現れる。ステップの形状及び面方位は、オフ角の方向Ａ_ＯＦＦに依存している。適切な成長条件を保つことにより、成長表面には、常常にステップ状のモフォロジが現れている。

また、いくつのオフ角を有する主面のIII族窒化物半導体基板上に、III族窒化物半導体をホモ成長するとき、５度を超えるオフ角の主面への成長では、実験結果の観察により以下の事項が明らかになった。図２（ａ）に示されるように、III族窒化物半導体には、低い転位密度の低転位領域Ａ１及び高い転位密度の高転位領域Ａ２が形成されている。低転位領域Ａ１には、貫通転位ＴＤ１が示されており、高転位領域Ａ２には貫通転位ＴＤ２が示されている。

図２（ｂ）に示されるように、低転位領域Ａ１では、貫通転位の影響をあまり受けずに、矢印Ｇで示される方向にステップフロー成長が進む。そして、貫通転位が互い結合して消滅していく。一方、高転位領域Ａ２では、ステップフロー成長の進行が遅い。これ故に、低転位領域からステップ成長が進展して、ステップフロー成長の進行の遅い高転位領域を埋め込む。

図３（ａ）及び図３（ｂ）は貫通転位の分解を模式的に示す図面である。貫通転位の分解によれば、転位の局所的な集中を避けて空間的に転位を分散させることができる。また、貫通転位の分解によれば、大きなバーガースベクトルＢ１の転位を小さいバーガースベクトルＢ２、Ｂ３の複数の転位に分解される。これによって結晶中の局所的な歪みを低減できる。図４（ａ）及び図４（ｂ）は、貫通転位の合体を模式的に示す図面である。貫通転位の合体によれば、逆に転位の合体の頻度が増えて、この合体により転位密度を下げることができ、また転位のバーガースベクトルを小さくできる。貫通転位の合体によれば、互いに逆向きのバーガースベクトルＢ４、Ｂ５の複数の転位が合体して、小さいバーガースベクトルＢ６の転位が生成される。これによって結晶中の局所的な歪みを低減できる。

このように、貫通転位の分解／合体によれば、良好な品質の結晶を利用したIII族窒化物半導体電子デバイス、該III族窒化物半導体電子デバイスを作製する方法、及びIII族窒化物半導体電子デバイスのためのエピタキシャルウエハを提供できる。故に、この積層構造に作製されたショットキ接合またはｐｎ接合のリーク電流が大幅に減少して、電子デバイスの耐圧が向上する。

また、図２から理解されるように、高転位領域Ａ２のステップフロー成長が遅い領域ではファセット面が形成されるけれども、III族窒化物半導体表面におけるファセット面の面積はオフ角が大きいほど小さくなり、この結果、デバイス歩留りが向上される。また、オフ角が大きくなるほど、表面に現れるステップの数が増えて、ステップのテラスは狭くなる。これ故に、テラス面で核発生する前にステップが進行するので、貫通転位が、ステップの進行方向に並ぶ複数の貫通転位に分解される。また、高い転位密度の領域ではファセット面が発生するけれども、大きいオフ角の主面ではファセット面の拡がりが制限される。

エピタキシャル膜１７の表面は、図２（ｂ）に示されるような複数の結晶面からなるステップを含むモフォロジを有する。エピタキシャル膜１７の表面は、エピタキシャル膜１７の成長の最終段階を示すものであるので、エピタキシャル膜１７の表面に上記のモフォロジが現れるとき、エピタキシャル膜１７において転位の分解が順調に生じている。この結果、エピタキシャル膜１７中の転位による局所的な歪みが低減される。

基板１３の第１の面１３ａは、基準軸Ａｘに対して２０度以上の角度θで傾斜していることができる。傾斜角θが２０度以上であるとき、ステップが細かくなり、エピタキシャル膜１７において転位の分解が順調に生じる。この結果、エピタキシャル膜１７中の転位による局所的な歪みが低減される。また、基板１３の第１の面１３ａは、基準軸Ａｘに対して４０度以上８０度以下の角度θで傾斜していることができる。傾斜角θが４０度以上であるとき、ステップ密度が更に大きくなり、エピタキシャル膜１７において転位の分解が順調に生じる。さらに、傾斜角θが８０度以下であるとき、第１の面１３ａはａ面及びｍ面からの傾斜により、ステップ密度が小さくなることを防ぐことができる。この結果、エピタキシャル膜１７中の転位による局所的な歪みが低減される。

エピタキシャル膜１７の厚さＤ１は３マイクロメートル以上であることができる。転位の低減により、所望の逆方向耐圧を有する電子デバイスを提供できる。エピタキシャル膜１７のキャリア濃度Ｎ_Ｃは１×１０^１４ｃｍ^−３以上であることができる。また、キャリア濃度Ｎ_Ｃは１×１０^１７ｃｍ^−３以下であることができる。キャリア濃度により、所望の逆方向耐圧を有する電子デバイスを提供できる。

エピタキシャル膜１７の厚さＤ１が５マイクロメートル以上であるとき、転位の分解によりデバイスの表層の転位密度が低減される。キャリア濃度Ｎ_Ｃは１×１０^１４ｃｍ^−３以上であることができる。また、キャリア濃度Ｎ_Ｃは２×１０^１６ｃｍ^−３以下であることができる。２×１０^１６ｃｍ^−３以下の高純度結晶の成長では、成長中に表面に付着する不純物原子の密度も低いため、こうした不純物原子がステップフロー成長のための結晶構成原子（ＧａとＮ）の表面マイグレーションを阻害しないので、高品質結晶の成長を促進される。

エピタキシャル膜１７の厚さＤ１が１００マイクロメートル以下を超えると、転位の低減効果よりも、長期の結晶成長による結晶欠陥の増加の影響を受けるようになる。

再び図１を参照すると、円形の破線Ｃ２内には、エピタキシャル構造物１５の別の例が示されている。エピタキシャル膜１７は、第１導電型III族窒化物半導体層１９及び第２導電型III族窒化物半導体層２１を含む。第１導電型III族窒化物半導体層１９と第２導電型III族窒化物半導体層２１とはｐｎ接合Ｊ１を形成する。また、このｐｎ接合Ｊ１はホモ接合であることができる。このｐｎ接合の形成を有する電子デバイスにおいて、転位の分解／合体による技術的な寄与を得ることができる。

第１導電型III族窒化物半導体層１９及び第２導電型III族窒化物半導体層２１の各々は、第１の面１３ａの法線方向に順に配置された第１、第２及び第３の領域１３ｃを含むことができる。第３の領域の転位密度は第１の領域の転位密度よりも小さい。第１導電型III族窒化物半導体層１９及び第１導電型III族窒化物半導体層２１の各々においても、転位の分解による転位密度の低下が可能である。

（ショットキダイオード）
電子デバイス１１ａは、図５に示されるように、ショットキ電極２３及びオーミック電極２５を更に備えることができる。ショットキ電極２３は、第１導電型III族窒化物半導体層１９にショットキ接合を成す。オーミック電極２５は、基板１３の第２の面１３ｂにオーミック接触を成す。電子デバイス１１ａは、例えばショットキダイオードであることができる。

第１導電型III族窒化物半導体層１９の厚さＤ１は３マイクロメートル以上１００マイクロメートル以下である。第１導電型III族窒化物半導体層１９のキャリア濃度が１×１０^１４ｃｍ^−３以上１ ×１０^１7ｃｍ^−３以下である。基板１３のキャリア濃度が１×１０^１８ｃｍ^−３以上１×１０^１４ｃｍ^−３以上であれば、ダイオードのオン抵抗を小さくできる。また、基板１３のオフ角θが５度より大きく、キャリア濃度が1×１０^１７ｃ ｍ^−３以下、望ましくは２×１０^１６ｃｍ^−３以下であれば、耐圧を決めるリーク電流を抑制することができる。

このショットキダイオード１１ａによれば、基板１３がｃ軸方向から５度を超えるオフ角θを有するので、ステップフロー成長が促進される。これ故、基板１３内の大きな歪を持った転位、すなわち大きなバーガーズベクトルの転位は、小さい歪、すなわち小さいバーガーズベクトルを持った複数の転位に分解される。

また、基板１３のオフ方向に転位の方向が曲げられて、貫通転位は移動する。窒化物半導体層１９の厚さが約３マイクロメートル以上あるとき、エピタキシャル成長中に移動している転位には、バーガーズベクトルが逆方向の転位同士と衝突して消滅する機会が十分ある。転位の衝突により、転位密度が低減される。さらに、窒化物半導体層１９のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下であるので、窒化物半導体層１９の厚みとキャリア濃度の適切な設計により、低いオン抵抗を実現しながらリーク電流を低減できることで耐圧を高めることができる。

図５に示されるように、基板１３のキャリア濃度はエピタキシャル層のキャリア濃度より大きい。オーミック電極２５は、基板１３の第２の面１３ｂの全面にわたって設けられている。ショットキ電極２３は、第１導電型III族窒化物半導体層１９の表面の一部、例えばダイオード素子のほぼ中央に円形状に形成されている。ショットキ電極２３としては、例えばニッケル／金（Ｎｉ／Ａｕ）を用いることができる。この他に、Ｐｔ／ＡｕまたはＡｕを用いることができる。基板１３および第１導電型III族窒化物半導体層１９はｎ導電型を示している。また、第１導電型III族窒化物半導体層１９は、基板１３上に直接にホモエピタキシャル成長される。基板１３の厚みＤ２は例えば５０マイクロメートル以上であり、厚みＤ２は７００マイクロメートル以下である。

（実験例１）
（０００１）面を基準に５．５度のオフ角で傾斜した主面を有するＧａＮ自立基板を準備した。このＧａＮ自立基板はＨＶＰＥ法で作製されており、その厚みは４００マイクロメートルである。ＧａＮ自立基板はｎ導電型を示し、そのキャリア濃度は３×１０^１８ｃｍ^−３である。このＧａＮ基板中の平均転位密度は５×１０^６ｃｍ^−２である。以下の手順により、該ＧａＮ自立基板上にショットキダイオードを作製した。ＧａＮ自立基板上に、ｎ導電型ＧａＮエピタキシャル膜を有機金属気相成長（ＭＯＣＶＤ）法により成長して、エピタキシャルウエハを作製した。このＧａＮエピタキシャル膜は５×１０^１５ｃｍ^−３のキャリア濃度と３マイクロメートルの厚みを有する。エピタキシャルウエハの裏面にオーミック電極を形成すると共に、エピタキシャル膜上にショットキ電極を形成した。オーミック電極は、有機洗浄した後に、エピタキシャルウエハの裏面全面に形成された。オーミック電極をＥＢ蒸着法で形成した。オーミック電極はＴｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）からなる。オーミック電極膜を形成した後に、合金化処理を行った。この処理は、例えば摂氏６００度で約１分間の熱処理であった。電子ビーム蒸着法によりショットキ電極を形成した。ショットキ電極はＮｉ／Ａｕからなる。ショットキ電極の形状は、例えば２００マイクロメートル直径の円形であった。オーミック電極およびショットキ電極それぞれの形成に先立って、蒸着前に、ＨＣｌ水溶液（塩酸１：純水９、容量比）を用いて、エピタキシャル膜表面の処理を室温で行い、処理時間は１分間であった。このショットキダイオードをデバイスＡとして参照する。

図６は、デバイスＡのＩ−Ｖ逆バイアス特性を示す図面である。特性曲線ＡがデバイスＡの特性を示す。デバイスＡに逆方向６００ボルトを印加したとき、デバイスＡのリーク電流密度は１×１０^−３Ａ／ｃｍ^２であり、デバイスＡは十分な大きさの逆方向耐圧を示した。さらに、デバイスＡのオン抵抗は０．９ｍΩｃｍ^２であり、この値は充分低い。

（実験例２）
（０００１）面から２５度のオフ角のＧａＮ自立基板を準備した。ＧａＮ自立基板はＨＶＰＥ法で作製された。実験例１と同様の手順により、ショットキダイオードを作製した。このショットキダイオードをデバイスＢとして参照する。

図６の特性曲線ＢがデバイスＢの特性を示す。デバイスＢに逆方向６００ボルトを印加したとき、デバイスＢのリーク電流密度は７×１０^−４Ａ／ｃｍ^２であり、デバイスＢは十分な大きさの逆方向耐圧を示した。さらに、デバイスＢのオン抵抗は０．９ｍΩｃｍ^２であり、この値は充分低い。

（実験例３）
ＨＶＰＥ法で作製された（０００１）面を基準にした５４度のオフ角のＧａＮ 自立基板を準備した。ＧａＮ自立基板はＨＶＰＥ法で作製されており、その厚みは４００マイクロメートルである。ＧａＮ自立基板はｎ導電型を示し、そのキャリア濃度は５×１０^１８ｃｍ^−３である。このＧａＮ基板中の平均転位密度は５×１０^６ｃｍ^−２である。実験例１と同様の手順により、ショットキダイオードを作製した。ＧａＮ自立基板上に、ｎ導電型ＧａＮエピタキシャル膜をＭＯＣＶＤ法により成長して、エピタキシャルウエハを作製した。このＧａＮエピタキシャル膜は５×１０^１５ｃｍ^−３のキャリア濃度と３マイクロメートルの厚みを有する。このショットキダイオードをデバイスＣとして参照する。

図６の特性曲線ＣがデバイスＣの特性を示す。デバイスＣに逆方向６００ボルトを印加したとき、デバイスＣのリーク電流密度は５×１０^−４Ａ／ｃｍ^２であり、デバイスＣは十分な大きさの逆方向耐圧を示した。さらに、デバイスＣのオン抵抗は０．８ｍΩｃｍ^２であり、この値は充分低い。

また、ＧａＮ自立基板の高い転位密度の領域に形成したダイオードも、同様のレベルのリーク電流を示した。これは、ステップフロー成長により、高い転位密度の領域が改質されることを示している。高転位密度の領域上における結晶成長の速度は、低い転位密度の領域上における結晶成長の速度に比べて遅く、ステップフロー成長による結晶が高転位密度の領域の少なくとも一部分を覆っていると考えられる。

（実験例４）
（０００１）面を基準にして７度のオフ角のＧａＮ自立基板を準備した。このＧａＮ自立基板はＨＶＰＥ法で作製されており、その厚みは４００マイクロメートルである。ＧａＮ自立基板はｎ導電型を示し、そのキャリア濃度は３×１０^１８ｃｍ^−３である。このＧａＮ基板中の平均転位密度は５×１０^６ｃｍ^−２である。以下の手順によりショットキダイオードを作製した。ＧａＮ自立基板上に、ｎ導電型ＧａＮエピタキシャル膜をＭＯＣＶＤ法により成長して、エピタキシャルウエハを作製した。このＧａＮエピタキシャル膜は５×１０^１５ｃｍ^−３のキャリア濃度と５マイクロメートルの厚みを有する。このショットキダイオードをデバイスＤとして参照する。

図６の特性曲線ＤがデバイスＤの特性を示す。デバイスＤに逆方向６００ボルトを印加したとき、デバイスＤのリーク電流密度は２×１０^−４Ａ／ｃｍ^２であった。ＧａＮエピタキシャル膜の厚さを大きくすることよって、十分な逆方向耐圧が得られた。

（実験例５）
ＨＶＰＥ法で作製された（０００１）面から４．５度のオフ角のＧａＮ自立基板を準備した。実験例１と同様の手順により、ショットキダイオードを作製した。このショットキダイオードをデバイスＥとして参照する。図６の特性曲線ＥがデバイスＥの特性を示す。デバイスＥに逆方向６００ボルトを印加したとき、デバイスＥのリーク電流密度は１．５×１０^−３Ａ／ｃｍ^２を越えていた。

（実験例６）
（０００１）面を基準にして７度のオフ角のＧａＮ自立基板を準備した。このＧａＮ自立基板はＨＶＰＥ法で作製された。ＧａＮ基板の平均転位密度が５×１０^８ｃｍ^−２であることを除いて、ＧａＮ基板の特性は実験例１の特性と同じであった。以下の手順によりショットキダイオードを作製した。このショットキダイオードをデバイスＦとして参照する。図６の特性曲線ＦがデバイスＦの特性を示す。デバイスＦに逆方向６００ボルトを印加したとき、デバイスＥのリーク電流密度は２×１０^−３Ａ／ｃｍ^２を越えていた。元の転位密度が高いけれども、転位の分解による転位密度の低減が達成されている。

（実験例７）
（０００１）面を基準にして４．５度のオフ角のＧａＮ自立基板を準備した。このＧａＮ自立基板はＨＶＰＥ法で作製された。ＧａＮ基板のオフ角を除いて、ＧａＮ基板の特性は実験例１の特性と同じであった。以下の手順によりショットキダイオードを作製した。ショットキダイオードは、高い転位密度のＧａＮ領域上に作成された。このショットキダイオードをデバイスＧとして参照する。図６の特性曲線ＧがデバイスＧの特性を示す。デバイスＧに逆方向６００ボルトを印加したとき、デバイスＥのリーク電流密度は多かった。小さいオフ角でありまた高い転位密度のＧａＮ領域上のエピタキシャル膜をステップフロー成長により改質することができず、この結果、リーク電流は多かった。

（ｐｎ接合ダイオード）
電子デバイス１１ｂは、図７に示されるように、第１のオーミック電極２７及び第２のオーミック電極２９を更に備えることができる。オーミック電極２７は、第２導電型III族窒化物半導体層２１にオーミック接合を成す。オーミック電極２９は、基板１３の第２の面１３ｂにオーミック接触を成す。電子デバイス１１ｂは、例えばｐｎ接合ダイオードであることができる。

基板１３のキャリア濃度は第１導電型III族窒化物半導体層１９のキャリア濃度より大きく、オーミック電極２９は基板１３の第２の面１３ｂの全面にわたって設けられている。オーミック電極２７は、第２導電型III族窒化物半導体層２１の表面の一部、例えばダイオード素子のほぼ中央に円形状に形成されている。このｐｎ接合ダイオード１１ｂでは、オーミック電極２９は例えばカソードであり、オーミック電極２７は例えばアノードである。カソード電極の材料としては、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）を用いることができ、またアノード電極の材料としては、例えばＮｉ／Ａｕ（５０ナノメートル／１００ナノメートル）を用いることができる。第１導電型III族窒化物半導体層１９は、基板１１上に直接にホモエピタキシャル成長されており、また第２導電型III族窒化物半導体層２１は第１導電型III族窒化物半導体層１９上に直接にホモエピタキシャル成長されている。

第１導電型III族窒化物半導体層１９の厚さＤ１は、第２導電型III族窒化物半導体層２１の厚さＤ３より大きい。第１導電型III族窒化物半導体層１９の成長により第１導電型III族窒化物半導体層１９の表層の転位密度は低減されており、この第１導電型III族窒化物半導体層１９上に第２導電型III族窒化物半導体層２１を成長できる。これ故に、ｐｎ接合が低転位のIII族窒化物半導体領域に位置する。第２導電型III族窒化物半導体層２１の厚さＤ３は、例えば０．１マイクロメートル以上であり、また１０マイクロメートル以下であることができる。耐圧を得るために、ドリフト層は、耐圧に対応する厚みだけ空乏層を拡げるため低キャリア濃度層とし、低キャリア濃度においても低いオン抵抗を得るため移動度の高いｎ型層をドリフト層とする必要がある。一方のｐ型層は高キャリア濃度層にできるため厚みは、０．１マイクロメートル以上で十分である。逆に厚すぎるとオン抵抗が上昇するため適当でない。

このｐｎ接合ダイオードでは、第１導電型III族窒化物半導体層１９の厚さＤ１が３マイクロメートル以上１００ マイクロメートル以下であると共に、第１導電型III族窒化物半導体層１９のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下であることができる。基板１３のキャリア濃度が１×１０^１８ｃｍ^−３以上あり、III族窒化物半導体層１９からなるエピタキシャル領域のキャリア濃度が１×１０^１４ｃｍ^−３以上であるとき、ｐｎ接合ダイオードのオン抵抗を小さくできる。また、基板のオフ角が５度より大きいと共にキャリア濃度が１×１０^１７ｃｍ^−３以下であるとき、ｐｎ接合ダイオードのリーク電流が抑制されて耐圧を向上できる。

基板１３及び第１導電型III族窒化物半導体層１９は例えばｎ型を示し、第２導電型III族窒化物半導体層２１は例えばｐ型を示す。基板１３のキャリア濃度は第１導電型III族窒化物半導体層１９のキャリア濃度より大きい。第１導電型III族窒化物半導体層１９のキャリアの濃度は、第２導電型III族窒化物半導体層２１のキャリアの濃度より小さい。これ故に、ｐｎ接合における空乏層は主に第１導電型III族窒化物半導体層１９に生成される。第１導電型III族窒化物半導体層１９の厚さＤ１及びキャリア濃度は、それぞれ、ショットキダイオード１１ａと同様の厚さ及びキャリア濃度であることができる。第２導電型III族窒化物半導体層２１のキャリア濃度は、１×１０^１６ｃｍ^−３以上であることができる。

このｐｎ接合ダイオードによれば、基板１３がｃ軸方向から５度を超えるオフ角θを有するので、第１導電型III族窒化物半導体層１９及び第２導電型III族窒化物半導体層２１の成長においてステップフロー成長が促進される。これ故、基板１３内の大きな歪を持った転位、つまり大きなバーガーズベクトルの転位は、小さい歪の転位、つまり小さいバーガーズベクトルの複数の転位に分解される。

また、貫通転位は、基板１３のオフ方向に転位の方向が曲げられて移動する。第１導電型III族窒化物半導体層１９及び第２導電型III族窒化物半導体層２１の全厚さが約３マイクロメートル以上あるとき、エピタキシャル成長中に移動している転位のあるものは、バーガーズベクトルが逆方向の転位同士と衝突して消滅する。転位の衝突により、転位密度が低減される。第１導電型III族窒化物半導体層１９及び第２導電型III族窒化物半導体層２１の各々においても、転位の分解による転位密度の低下が可能である。

さらに、窒化物半導体層１９のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下であるので、窒化物半導体層１９の厚みとキャリア濃度の適切な設計により、低いオン抵抗を実現しながらリーク電流を低減できることで耐圧を高めることができる。

（実験例８）
ＨＶＰＥ法で作製されたｎ導電型ＧａＮ自立基板を準備した。このＧａＮ自立基板の主面におけるオフ角は５４度であった。このＧａＮ自立基板のキャリア濃度は３×１０^１８ｃｍ^−３であり、その厚みは４００マイクロメートルであった。ＧａＮ自立基板の転位密度は５×１０^５ｃｍ^−３であった。ＧａＮ自立基板上に、ＭＯＣＶＤ法によりｎ導電型ＧａＮエピタキシャル膜を成長すると共に、この成長に連続してｐ導電型ＧａＮエピタキシャル層を成長して、ｐｎ接合を含むエピタキシャルウエハを作製した。このｎ導電型ＧａＮ膜のキャリア濃度は８×１０^１５ｃｍ^−３であり、その厚みが５マイクロメートルであった。ｐ導電型ＧａＮ膜のドーパントとして、１×１０^１９ｃｍ^−３の濃度のＭｇをドーピングした。ｐ導電型ＧａＮ膜の厚さＤ３は３マイクロメートルであった。ｐ導電型ＧａＮ膜のキャリア濃度は５×１０^１７ｃｍ^−３であった。

Ｃｌ_２系反応性イオンエッチング（ＲＩＥ）を用いてｐ導電型ＧａＮ層の表面のドライエッチを行って、約２マイクロメートルの高さのメサを形成した。この後に、Ｎｉ／Ａｕ（５０ｎｍ／１００ｎｍ）を抵抗加熱法により真空蒸着して、メサ上にｐ型オーミック電極を形成した。ｐ型電極形状は、例えば直径２００マイクロメータの円形である。基板の裏面全面に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）をＥＢ真空法により蒸着して、ｎ型オーミック電極を形成した。必要な場合、電極のためのアロイを行った。

このｐｎ接合ダイオードのリーク電流密度は、逆方向６００ボルトの印加において１×１０^−４Ａ／ｃｍ^２であり、低いリーク電流特性を示した。

（ＭＩＳ型デバイス）
図８はIII族窒化物半導体ＭＩＳ型トランジスタの構造を示す図面であり、図８（ｂ）は図８（ａ）に示されたII−II線に沿ってとられた断面を示す図面である。ＭＩＳ型電界効果トランジスタ７１は、基板１３と、III族窒化物半導体エピタキシャル膜１７と、低ドープの分離領域５７と、高ドープのソース半導体領域５９と、ソース電極６１と、ドレイン電極６３と、ゲート電極７５とを備える。基板１３は１×１０^１８ｃｍ^−３を超えるキャリア濃度を有する。

エピタキシャル膜１７は第１の面１３ａ上に設けられる。分離領域５７は、例えばｐ型半導体からなり、またエピタキシャル膜１７内に設けられる。ソース半導体領域５９は、例えばｎ型半導体からなり、またソース半導体領域５９と逆導電型の分離領域内５７に設けられる。ソース半導体領域５９とエピタキシャル膜１７との間に設けられた分離領域内５７によって、ソース半導体領域５９は、エピタキシャル膜１７から隔てられる。ソース電極６１はソース半導体領域５９上に設けられる。ドレイン電極６３は第２の面１３ｂ上に設けられている。ゲート電極７５は、エピタキシャル膜１７上に形成された絶縁層７７上に設けられる。分離領域５７は、ソース半導体領域５９の直下に位置する延長部５７ａと、ゲート電極７５下に位置するチャネル部５７ｂを有する。ゲート電極７５は、分離領域５７の表面のポテンシャルを変更する。絶縁層の材料としては、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ、窒化アルミニウム、ＡｌＧａＮ等を使用できる。エピタキシャル膜１７の厚さは、３マイクロメートル以上１００マイクロメートル以下であり、またエピタキシャル膜１７のキャリア濃度は１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

このトランジスタ７１は、ソース半導体領域５９上に設けられたソース電極６１および基板１３の第２の面上１３ｂに設けられたドレイン電極６３の一方から他方へと電流を流す縦型構造を有する。エピタキシャル膜１７の厚さが３マイクロメートル以上１００マイクロメートル以下であり、且つエピタキシャル膜１７のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

ｐ型半導体からなる分離領域をイオン注入で形成するとき、選択した領域にｐ導電型半導体を有するプレナー構造の半導体素子を形成できる。ｐ型ドーパントとしては、例えばマグネシウム等を使用できる。或いは、ｐ型半導体からなる分離領域を有機金属気相成長法による選択エピタキシャル法で形成できる。ＳｉＯ_２またはＳｉＮ_Ｘなどの絶縁膜マスクを用いて、塩素系ガス等でドライエッチにより溝を形成した後に、有機金属気相成長法を用いて、この溝にｐ型エピタキシャル領域を選択成長することができる。この後に、ｐ型エピタキシャル領域の内側にイオン注入でｎ型半導体領域を形成する。これにより、プレナー構造の半導体素子を形成できる。

この半導体素子は、ｐ型エピタキシャル領域によってエピタキシャル膜１７から分離されたｎ導電型半導体を有する。ｎ型ドーパントとしては、例えば、シリコン等を使用できる。分離領域５７は、ソース半導体領域５９をIII族窒化物半導体エピタキシャル膜１７から電気的に分離している。ゲート電極７５に電圧を印加すると、絶縁膜とｐ型領域５７ｂの界面にｎ型反転層が形成されて、ソース半導体領域５９からキャリアが反転層を通ってエピタキシャル膜１７に流れる。分離領域５７の深さは０．１ マイクロメートル以上３マイクロメートル以下であることができる。分離領域５７の表面部分のキャリア濃度は１×１０^１７ｃｍ^−３以上であることができる。ソース半導体領域５９の深さは０．０５ マイクロメートル以上であり２マイクロメートル以下であることができる。ソース半導体領域５９のキャリア濃度は５×１０^１７ｃｍ^−３以上であることができる。図８（ａ）に示されるように、ゲート電極７５の分枝７５ａの各々は、ソース電極６１の分枝６１ａの間に位置する。各電極７５、６１のコーナーは、ブレイクダウンを防ぐために丸められる。

このトランジスタの逆バイアスが印加されるとき、空乏層はエピタキシャル膜１７に形成される。故に、既に説明されたショットキダイオードやｐｎ接合ダイオードと同様の理由により、当該構造のＭＩＳ型トランジスタにおいても、III族窒化物半導体エピタキシャル膜１７における貫通転位密度の減少によりリーク電流密度を低減できる。この結果、ＭＩＳ型トランジスタの逆方向耐圧が向上される。

（エピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法）
図９（ａ）〜図５（ｃ）は、エピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法の主要な工程を示す図面である。図９（ａ）に示されるように、III族窒化物半導体自立基板（以下、「自立基板」と記す）８３を準備する。この自立基板８３のエッジ上の２点の最大距離は例えば４５ｍｍ以上（例えば、２インチウエハ）である。この自立基板８３の主面は、III族窒化物半導体の（０００１）面を基準にして５度より大きいオフ角を有する。

自立基板８３は１×１０^１８ｃｍ^−３を超えるキャリア濃度を有する。図９（ｂ）に示されるように、III族窒化物半導体エピタキシャル膜（以下、「エピタキシャル膜」と記す）８５は、成長炉１０で自立基板８３の第１の面８３ａ上に堆積される。エピタキシャル膜８５の厚さＤ１は、３マイクロメートル以上１００マイクロメートル以下である。エピタキシャル膜８５は例えばｎ導電型を示しており、そのキャリア濃度は、１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。これによって、エピタキシャルウエハ８１が得られる。このウエハ８１上に電極を形成する工程を行うことによって、ショットキダイオードやＭＩＳ型トランジスタといった電子デバイスを作製できる。エピタキシャル膜８５は、ＨＶＰＥ法で成長されることが好ましい。ＨＶＰＥ法によれば、エピタキシャル膜８５のための膜厚の厚いエピタキシャル膜を短時間に成長できる。或いは、有機金属気相成長法を用いるとき、面内均一性の優れたエピタキシャル膜８５を成長できる。

次いで、図９（ｃ）に示されるように、このエピタキシャルウエハ８１のエピタキシャル膜８５の表面にショットキ電極膜８７を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜８９を堆積する。

ステップフロー成長の利用によりエピタキシャル膜８５中の転位密度が減少したので、逆方向のショットキ特性においてリーク電流が少ない。転位密度の減少は、５度を超えるオフ角の主面上に、エピタキシャル膜８５を成長することによって得られる。このエピタキシャル膜８５は、厚さ３マイクロメートル以上１０００マイクロメートル以下であり、またエピタキシャル膜８５のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

このエピタキシャル基板８１には、エピタキシャル膜８５上にｐ型半導体領域を形成すると共に、このｐ型半導体領域内にｎ型半導体領域を形成するようにしてもよい。この結果、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。

図９（ｄ）〜図９（ｇ）はエピタキシャルウエハ及びIII族窒化物半導体電子デバイスを作製する方法を示す図面である。図９（ｄ）及び図９（ｅ）に示されるように、エピタキシャルウエハ８１を作製する。図９（ｆ）に示されるように、エピタキシャルウエハ８１上にｐ型窒化物半導体エピタキシャル膜９３を成長炉１０で堆積して、エピタキシャルウエハ９１を作製する。ｐ型窒化物半導体エピタキシャル膜９３は、例えば有機金属気相成長法で成長される。ｐ型窒化物半導体エピタキシャル膜９３のキャリア濃度はエピタキシャル膜８５のキャリア濃度よりも大きいので、ｐｎ接合における空乏層は主にエピタキシャル膜８５に形成される。

図９（ｇ）に示されるように、このエピタキシャルウエハ９１のエピタキシャル膜９３上にオーミック電極膜９５を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜９７を堆積する。

ステップフロー成長の利用によりエピタキシャル膜８５中の転位密度が減少したので、逆方向のｐｎ接合特性においてリーク電流が少ない。転位密度の減少は、５度を超えるオフ角の主面上に、エピタキシャル膜８５を成長することによって得られる。このエピタキシャル膜８５は、厚さ３マイクロメートル以上１０００マイクロメートル以下であり、またエピタキシャル膜８５のキャリア濃度が１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。以上説明したように、耐圧が向上された半導体素子のためのエピタキシャル基板９１が提供される。

図１０（ａ）は、ＧａＮ自立基板における高転位領域および低転位領域の一配置を示す図面である。窒化物半導体自立基板８２の第１の面８２ａは、小さい貫通転位密度を有する低転位領域８２ｄが現れた第１のエリアと、大きい貫通転位密度を有する高転位領域８２ｃが現れた第２のエリアとを有する。高転位領域８２ｃは低転位領域８２ｄに囲まれており、第１の面８２ａにおいて、第２のエリアは、第１のエリア内にドット状にランダムに分布している。全体として貫通転位密度は、例えば１×１０^８ｃｍ^−２以下である。このエピタキシャル基板８１、９１によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。

図１０（ｂ）は、ＧａＮ自立基板における高転位領域および低転位領域の別の配置を示す図面である。窒化物半導体自立基板８４の第１の面８４ａは、小さい貫通転位密度を有する低転位領域８４ｄが現れた第１のエリアと、大きい貫通転位密度を有する高転位領域８４ｃが現れた第２のエリアとを有する。高転位領域８４ｃ及び低転位領域８４ｄは交互に配置されており、例えば、第１の面８４ａにおいて、第１及びは第２のエリアは周期的に配列されている。

エピタキシャルウエハ８１、９１のために、窒化物半導体自立基板８２、８４を用いることができる。第１のエリアの転位密度は１×１０^８ｃｍ^−２以下であり、第２のエリアの転位密度は１×１０^８ｃｍ^−２よりも大きいことができる。

図１０（ａ）のＧａＮ自立基板が大きくなるとき、低転位領域の貫通転位はお互い結合して消滅していく。高転位領域は貫通転位の影響が少なくステップフロー成長の影響が強い低転位領域からステップが進展して、ステップフロー成長の進行が遅い高転位領域（低転位領域と同じ極性の領域）を埋め込むことで高転位領域においても、ショットキ接合及びｐｎ接合のリーク電流が大幅に減少して、耐圧が向上する。また、図２を参照しながら説明したように、高転位領域ではステップフロー成長の遅い領域でファセット面が形成される。このファセット面はオフ角が大きいほど、エピタキシャル膜の表面に現れる面積は小さくなり、この結果、高転位領域のエリアは縮小される。これはデバイス歩留りを向上させる。

本実施の形態に係るIII族窒化物半導体を用いる高耐圧半導体素子は、シリコン半導体を用いる半導体素子に比べて、逆方向耐圧を高くでき、また順方向のオン抵抗も小さい。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、ノーマルオフタイプのトランジスタを説明したが、これに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャルウエハの積層構造を示す図面である。 図２はIII族窒化物のステップフロー成長を説明する図面である。 図３は貫通転位の分解を模式的に示す図面である。 図４は貫通転位の合体を模式的に示す図面である。 図５は、本実施の形態に係るショットキダイオードを示す図面である。 図６は、デバイスＡのＩ−Ｖ逆バイアス特性を示す図面である。 図７は、本実施の形態に係るｐｎ接合ダイオードを示す図面である。 図８は、本実施の形態に係るＭＩＳ型トランジスタを示す図面である。 図９は、本実施の形態に係るエピタキシャルウエハ及びIII族窒化物半導体電子デバイスを作製する方法の主要な工程を示す図面である。 図１０は、ＧａＮ自立基板における高転位領域および低転位領域の配置の例を示す図面である。

符号の説明

１１ａ…ショットキダイオード、１１ｂ…ｐｎ接合ダイオード、１１ｃ…ＭＩＳ型トランジスタ、１３…基板、１７…III族窒化物半導体エピタキシャル膜、１９…第１導電型III族窒化物半導体層、２１…第２導電型III族窒化物半導体層、２３…ショットキ電極、２５、２７、２９…オーミック電極、５７…分離領域、５９…ソース半導体領域、６１…ソース電極、６３…ドレイン電極、７１…III族窒化物半導体ＭＩＳ型トランジスタ、７５…ゲート電極、７７…絶縁層

Claims (20)

1. １×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、第１の面と該第１の面と反対側の第２の面とを含む支持基体と、
   前記支持基体の前記第１の面上に設けられた第１のIII族窒化物半導体エピタキシャル層とを備え、
   前記III族窒化物半導体エピタキシャル層は前記支持基体の前記第１の面と接合を成し、
   前記支持基体の前記第１の面は、前記III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜しており、
   前記第１のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、
   前記第２の領域の転位密度は前記支持基体の転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度よりも小さい、ことを特徴とするIII族窒化物半導体電子デバイス。
2. 前記第１のIII族窒化物半導体エピタキシャル層の表面は、複数の結晶面からなるステップを含むモフォロジを有する、ことを特徴とする請求項１に記載されたIII族窒化物半導体電子デバイス。
3. 前記支持基体の前記第１の面は、前記基準軸に対して２０度以上の角度で傾斜している、ことを特徴とする請求項１又は請求項２に記載されたIII族窒化物半導体電子デバイス。
4. 前記支持基体の前記第１の面は、前記基準軸に対して４０度以上８０度以下の角度で傾斜している、ことを特徴とする請求項１〜請求項３のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
5. 前記支持基体の前記第１の面は、第１のエリアと第２のエリアを有しており、
   前記第１のエリアの転位密度は１×１０^８ｃｍ^−２以下であり、
   前記第２のエリアの転位密度は１×１０^８ｃｍ^−２よりも大きい、ことを特徴とする請求項１〜請求項４のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
6. 前記第１のIII族窒化物半導体エピタキシャル層の厚さは３マイクロメートル以上であり、
   前記第１のIII族窒化物半導体エピタキシャル層のキャリア濃度は、１×１０^１４ｃｍ^−３以上であり、１×１０^１７ｃｍ^−３以下である、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
7. 前記第１のIII族窒化物半導体エピタキシャル層の厚さは５マイクロメートル以上であり、
   前記第１のIII族窒化物半導体エピタキシャル層のキャリア濃度は、１×１０^１４ｃｍ^−３以上であり、２×１０^１６ｃｍ^−３以下である、ことを特徴とする請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
8. 前記第１のIII族窒化物半導体エピタキシャル層の厚さは１００マイクロメートル以下である、ことを特徴とする請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
9. 前記第１のIII族窒化物半導体エピタキシャル層にショットキ接合を成すショットキ電極を更に備える、ことを特徴とする請求項１〜請求項８のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
10. 前記第１のIII族窒化物半導体エピタキシャル層上に設けられた第２のIII族窒化物半導体エピタキシャル層と、
    前記第２のIII族窒化物半導体エピタキシャル層にオーミック接触を成すオーミック電極とを更に備え、
    前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する、ことを特徴とする請求項１〜請求項９のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
11. 前記第２のIII族窒化物半導体エピタキシャル層と前記第１のIII族窒化物半導体エピタキシャル層とはホモ接合を形成する、ことを特徴とする請求項１０に記載されたIII族窒化物半導体電子デバイス。
12. 前記第２のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、
    前記第２のIII族窒化物半導体エピタキシャル層の前記第３の領域の転位密度は、前記第２のIII族窒化物半導体エピタキシャル層の前記第１の領域の転位密度よりも小さい、ことを特徴とする請求項１０又は請求項１１に記載されたIII族窒化物半導体電子デバイス。
13. ｎ型III族窒化物半導体からなるソース領域と、
    前記第１のIII族窒化物半導体エピタキシャル層と前記ソース領域との間に設けられ、ｐ型III族窒化物半導体かなる分離領域と、
    前記分離領域の表面上に設けられた絶縁膜と、
    前記絶縁膜を介して前記分離領域の表面のポテンシャルを変更するためのゲート電極とを備え、
    前記第１のIII族窒化物半導体エピタキシャル層の導電性はｎ型である、ことを特徴とする請求項１〜請求項８のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
14. 前記第１のIII族窒化物半導体エピタキシャル層では、第１のバーガースベクトルを有する転位が複数の転位に分解されており、前記第１のバーガースベクトルは前記複数の転位の各々におけるバーガースベクトルの総和に等しく、
    前記第１のIII族窒化物半導体エピタキシャル層では、第２のバーガースベクトルを有する転位が第３のバーガースベクトルを有する転位と合体しており、前記第３のバーガースベクトルは前記第２のバーガースベクトルと逆方向の成分を有する、ことを特徴とする請求項１〜請求項１３のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
15. III族窒化物半導体電子デバイスを作製する方法であって、
    １×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、該III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜した主面を有するウエハを配置する工程と、
    前記ウエハの前記主面上に、第１のIII族窒化物半導体エピタキシャル層を成長する工程とを備え、
    前記III族窒化物半導体エピタキシャル層は前記ウエハの前記主面と接合を成し、
    前記第１のIII族窒化物半導体エピタキシャル層は、前記主面の法線方向に順に配置された第１、第２及び第３の領域を含み、
    前記第２の領域の転位密度は前記支持基体の転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度よりも小さい、ことを特徴とする方法。
16. 前記第１のIII族窒化物半導体エピタキシャル層は有機金属気相成長法及びＨＶＰＥ法のいずれかで成長される、ことを特徴とする請求項１５に記載された方法。
17. 前記第１のIII族窒化物半導体エピタキシャル層上にショットキ電極を形成する工程を更に備える、ことを特徴とする請求項１５または請求項１６に記載された方法。
18. 前記第１のIII族窒化物半導体エピタキシャル層上に第２のIII族窒化物半導体エピタキシャル層を成長する工程と、
    前記第２のIII族窒化物半導体エピタキシャル層上にオーミック電極を形成する工程とを更に備え、
    前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する、ことを特徴とする請求項１５または請求項１６に記載された方法。
19. III族窒化物半導体電子デバイスのためのIII族窒化物半導体エピタキシャルウエハであって、
    １×１０^１８ｃｍ^−３を越えるキャリア濃度を有するIII族窒化物半導体からなり、第１の面と該第１の面と反対側の第２の面とを含むウエハと、
    前記ウエハの前記第１の面上に設けられた第１のIII族窒化物半導体エピタキシャル層とを備え、
    前記III族窒化物半導体エピタキシャル膜は前記ウエハの前記第１の面と接合を成し、
    前記ウエハの前記第１の面は、前記III族窒化物半導体のｃ軸の方向に延びる基準軸に対して５度より大きい角度で傾斜しており、
    前記第１のIII族窒化物半導体エピタキシャル層は、前記第１の面の法線方向に順に配置された第１、第２及び第３の領域を含み、
    前記第２の領域の転位密度は前記ウエハの転位密度よりも小さく、前記第３の領域の転位密度は前記第１の領域の転位密度よりも小さい、ことを特徴とするIII族窒化物半導体エピタキシャルウエハ。
20. 前記第１のIII族窒化物半導体エピタキシャル層上に設けられた第２のIII族窒化物半導体エピタキシャル層を更に備え、
    前記第２のIII族窒化物半導体エピタキシャル層は前記第１のIII族窒化物半導体エピタキシャル層の導電型と逆の導電型を有する、ことを特徴とする請求項１９に記載されたIII族窒化物半導体エピタキシャルウエハ。
    

Images