JP2010096944A - 液晶パネル - Google Patents

液晶パネル Download PDF

Info

Publication number
JP2010096944A
JP2010096944A JP2008267140A JP2008267140A JP2010096944A JP 2010096944 A JP2010096944 A JP 2010096944A JP 2008267140 A JP2008267140 A JP 2008267140A JP 2008267140 A JP2008267140 A JP 2008267140A JP 2010096944 A JP2010096944 A JP 2010096944A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
wiring
bending point
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267140A
Other languages
English (en)
Other versions
JP5429775B2 (ja
Inventor
Sukeyuki Ito
祐之 伊藤
Takanari Hirose
敬也 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008267140A priority Critical patent/JP5429775B2/ja
Publication of JP2010096944A publication Critical patent/JP2010096944A/ja
Application granted granted Critical
Publication of JP5429775B2 publication Critical patent/JP5429775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピンコ
ーターを用いてレジスト塗布する際、放射状の塗布ムラが生じないような配線パターンと
されたアレイ基板を備えた液晶パネルを提供すること。
【解決手段】本発明の液晶パネルは、液晶層を挟持して対向配置された一対の基板を有し
、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状に形成されている
と共に、前記表示領域の周縁部には前記表示領域からゲート配線39G及びソース配線3
9Sが端子領域まで延在されている液晶パネルにおいて、前記端子領域が形成されている
辺において、前記ゲート配線39G及びソース配線39Sともに屈曲点P1、P2が形成
され、前記屈曲点は多段階屈曲点P1、P2及び曲線状屈曲点の少なくとも1種とされて
いることを特徴とする。
【選択図】図4

Description

本発明は液晶パネルに関する。詳しくは、本発明は、複数個のアレイ基板を同時に形成
するためのアレイ基板用マザー基板にスピンコーターを用いてレジスト塗布する際、放射
状の塗布ムラが生じないような配線パターンとされたアレイ基板を備えた液晶パネルに関
する。
パーソナルコンピュータや携帯電話機、あるいは携帯情報端末などの電子機器の表示装
置として、液晶表示装置が多く使用されている。この液晶表示装置は、スイッチング素子
及び画素電極等が形成されたアレイ基板とカラーフィルタ等が形成されたカラーフィルタ
基板との間にシール材を介在して貼り合せて、この枠で形成された空間内に液晶を封入し
た液晶パネルを有している。
このうち、アレイ基板は、透明基板の表面にマトリクス状に走査線及び信号線が形成さ
れ、これらの走査線及び信号線で囲まれた領域に液晶駆動用のスイッチング素子及び液晶
に電圧を印加する画素電極等が形成されている。また、カラーフィルタ基板には、透明基
板の表面に赤、緑、青などのカラーフィルタ層が形成されている。なお、液晶を駆動する
ための対となる電極である共通電極は、TN(Twisted Nematic)モード、VA(Vertica
l Alignment)モード、ECB(Electrically controlled birefringence:複屈折)モー
ド等の縦電界方式の液晶パネルではカラーフィルタ基板に、またIPS(In-Plane Switc
hing)モード、FFS(Fringe Field Switching)モードの横電界方式の液晶パネルでは
アレイ基板に、それぞれ形成されている。
これらの一般的な中小型の液晶パネルの製造方法は、所定の大きさのアレイ基板領域を
複数形成した後に、各アレイ基板領域の液晶封入部分に所定のパターンに沿ってシール材
を塗布し、その後に対となる別の大型のマザー基板をシール材で貼り合せ、所定の大きさ
に切断して製造する方法である(例えば特許文献1参照)。そこで以下において、従来例
の大型のマザー基板を用いた液晶パネルの製造方法を説明する。
まず、大型のガラス基板等からなる第1のマザー基板を用意し、この第1のマザー基板
の一方の表面上にそれぞれマトリクス状に設けられた走査線、信号線、スイッチング素子
としての薄膜トランジスタTFT(Thin Film Transistor)、画素電極等を備えるアレイ
基板領域を複数個形成する。このアレイ基板領域の画素電極が設けられている領域が表示
領域となり、その周囲部分が各種配線が設けられるいわゆる額縁部分となる。なお、この
額縁部分の一部にはスイッチング素子を駆動するためのドライバ回路ないし外部への接続
用端子部が形成されていると共に、この接続用端子部に連なるゲート配線ないしソース配
線が形成される。
このようにして表示領域が形成された後に、表示領域の周囲にシール材が所定のパター
ンに塗布され、その後に、シール材の上面から対となる第2のマザー基板、例えばカラー
フィルタ基板を載置し、シール材が硬化した後に両基板ともにアレイ基板領域の境界部分
で切断した後、表示領域内に液晶を注入し、液晶注入孔を封止することにより液晶パネル
が作製されている。なお、液晶はシール材を硬化させる前に注入する場合もある。
特開2002−365648号公報
ところで、一般的には、マザー基板上にアレイ基板領域を作製する際には、各種配線や
層間膜ないし平坦化膜の作製のために、マザー基板の中央付近にレジスト材料を滴下し、
スピンコーターによって回転させて、レジスト材料を基板全面に均一に塗布することが行
われている。しかしながら、マザー基板をスピンさせると、アレイ基板領域の配線の一部
を起点として放射状にムラが発生することが見受けられた。
この放射状のムラは、特にアレイ基板領域の額縁部分にドライバ回路ないし外部への接
続用端子部との間を電気的に接続するゲート配線ないしソース配線が形成された後に生じ
易い。このようなレジスト材料の塗布ムラは、特に平坦化膜上に画素電極が形成されるV
Aモード、ECBモードの縦電界方式の液晶パネルやIPSモード、FFSモード等の横
電界方式の液晶パネルの場合においては、セルギャップの不均一の原因となり、表示画質
の低下となるために、大きな悪影響を与える。このような放射状のムラの発生原因を図6
及び図7を用いて説明する。
なお、図6は従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である
。図7は図6のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図で
ある。
液晶パネルのアレイ基板は、高密度にかつ配線の占有面積を減らすために、図6に示す
ように、マザー基板50の表面にゲート配線ないしソース配線51は直線状に、しかも、
直線的に折れ曲がっている屈曲点Pを有するように配線されている。これらのゲート配線
ないしソース配線51によって、アレイ基板領域に凸部が形成される。マザー基板50の
中央にレジスト材料を滴下してマザー基板50をスピンさせると、図7に示すように、塗
布されたレジスト材料は、遠心力によって周辺部に移動するが、アレイ基板領域51のゲ
ート配線ないしソース配線51によって遮られ、ゲート配線ないしソース配線51に沿っ
て周縁部側に移動する。
そして、ゲート配線ないしソース配線51が直線的に折れ曲がっている屈曲点Pにおい
て周囲から移動してきたレジスト材料が堰き止められ、この堰き止められたレジスト材料
が屈曲点Pを乗り越えて周辺部に移動する。そのため、図7に示したような放射状のムラ
となって現れる訳である。この放射状のムラが生じている部分は、その周囲よりもレジス
ト材料が厚く形成されている状態となっている。なお、レジストの進入経路は互いに隣接
するゲート配線ないしソース配線51がマザー基板50の中央から見て内角側に折れ曲が
っている屈曲点Pを結んだ方向Lとなるが、放射ムラ発生方向Eは、図7に示すように、
遠心力の方向とレジストの進入経路との差異により、レジストの進入経路とはずれた方向
に生じる。なお、放射ムラ発生方向Eは、アレイ基板用マザー基板50における位置によ
って生じない場合もあり、生じる場合はアレイ基板用マザー基板における位置によって異
なる方向に生じるので、作製された個々の液晶パネルの表示品質がばらついてしまう。
本発明は、このような従来技術の課題を解決するためになされたものであって、本発明
の目的は、複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピン
コーターを用いてレジスト塗布する際、放射状の塗布ムラが生じないような配線パターン
とされたアレイ基板を備えた液晶パネルを提供することにある。
上記目的を達成するために、本発明の液晶パネルは、液晶層を挟持して対向配置された
一対の基板を有し、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状
に形成されていると共に、前記表示領域の周縁部には前記表示領域からゲート配線及びソ
ース配線が端子領域まで延在されている液晶パネルにおいて、前記液晶パネルはマザー基
板を用いて個別に分断することにより作製されたものであり、前記端子領域が形成されて
いる辺において、前記ゲート配線及びソース配線ともに屈曲点が形成され、前記屈曲点は
多段階屈曲点及び曲線状屈曲点の少なくとも1種とされていることを特徴とする。
マザー基板上にアレイ基板領域を作製する際には、各種配線をフォトリソグラフィー法
及びエッチング法によって作製するため、或いは、層間膜ないし平坦化膜の作製のために
、マザー基板をスピンコーターによって回転させて、レジスト材料を基板全面に均一に塗
布する工程が存在している。一方、マザー基板のアレイ基板領域には、少なくとも端子領
域が形成されている辺において、ソース配線ないしゲート配線に屈曲点が形成されている
。そのため、マザー基板の中央にレジスト材料を滴下してマザー基板をスピンさせると、
塗布されたレジスト材料は、遠心力によって周辺部に移動するが、アレイ基板領域のゲー
ト配線ないしソース配線の屈曲点において周囲から移動してきたレジスト材料が堰き止め
られ、この堰き止められたレジスト材料が屈曲点Pを乗り越えて周辺部に移動する。この
現象は、ゲート配線及びソース配線の両者が形成されている場合だけでなく、ゲート配線
のみないしソース配線のみが形成されている場合においても同様に生じる。
しかしながら、本発明の液晶パネルにおいては、ゲート配線及びソース配線に形成され
ている屈曲点は多段階屈曲点及び曲線状屈曲点の少なくとも1種とされているため、マザ
ー基板の中央にレジスト材料を滴下してマザー基板をスピンさせた時、屈曲点において堰
き止められたレジスト材料は屈曲点Pを乗り越える際に複数の方向ないし広い方向に亘っ
て広がるようにして周辺部に移動する。そのため、本発明の液晶パネルによれば、製造時
に従来例のようなレジスト材料の放射状のムラが生じ難くなっているので、その後の各種
製造工程を経ても均質な品質の液晶パネルが得られるようになる。なお、本発明における
ゲート配線及びソース配線は、必ずしも液晶パネルの走査線ないし信号線に接続されてい
る配線をゲート配線ないしソース配線と称するものではなく、走査線と同時に形成された
配線をゲート配線といい、信号線と同時に形成された配線をソース配線という。
本発明の液晶パネルにおいては、前記屈曲点は曲線状多段階屈曲点とされていることが
好ましい。
屈曲点が曲線状多段階屈曲点とされていると、屈曲点が曲線状とされている場合の効果
と屈曲点が多段階状とされている場合の効果の両方が奏されるため、より均質な品質の液
晶パネルが得られるようになる。
また、本発明の液晶パネルにおいては、前記一対の基板の一方の表示領域には、レジス
ト材料から形成された層間膜を備えていることが好ましい。
液晶パネルの層間膜は、ゲート配線及びソース配線が形成された後に、レジスト材料を
用いて形成される。ゲート配線及びソース配線は、互いに絶縁膜を挟んで形成されている
が、平面視で重畳するように形成される場合もあるので、上述の放射状のムラは層間膜の
形成時に生じ易い。そのため、本発明の液晶パネルによれば、レジスト材料の放射状のム
ラが生じ難いという上記効果が顕著に表れる。
また、本発明の液晶パネルにおいては、前記液晶パネルは、垂直配向モード又は複屈折
モードの縦電界方式のもの、あるいは、横電界方式のものであることが好ましい。
VAモード及びECBモードの縦電界方式の液晶パネル及び横電界方式の液晶パネルは
、特にセルギャップに不均一さがあると、表示画質に悪影響を及ぼすことが知られている
。本発明の液晶パネルによれば、層間膜に放射状のムラが生じ難いので、均質な表示画質
のVAモード又はECBモードの縦電界方式の液晶パネル、あるいは、横電界方式の液晶
パネルが得られる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するためのFFSモードの液晶パネルを例示したものであ
って、本発明をこのFFSモードの液晶パネルに特定することを意図するものではなく、
特許請求の範囲に含まれるその他の実施形態にも等しく適応し得るものである。また、以
下に示す実施形態及び変形例の液晶パネルは、マザー基板上に複数個形成された液晶パネ
ルを個別の液晶パネルに切り出すことにより製造されるものである。しかしながら、この
ような、マザー基板上に形成された複数の液晶パネルを個別に切り出す工程は従来から周
知のものであるので、以下においては個々の液晶パネルを用いて説明することとする。な
お、この明細書における説明のために用いられた各図面においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示してお
り、必ずしも実際の寸法に比例して表示されているものではない。
図1は実施形態の液晶パネルのアレイ基板を示す模式平面図である。図2は実施形態に
係る液晶パネルの1サブ画素分の平面図である。図3は図2のIII−III線断面図である。
図4は図1のIV部分の拡大平面図である。図5は変形例の図4に対応する拡大平面図であ
る。
[実施形態]
実施形態に係る液晶パネル10を図1〜図4を用いて説明する。実施形態に係る液晶パ
ネル10は、図3に示すように、液晶層11をアレイ基板12及びカラーフィルタ基板1
3との間に挟持している。液晶層11の厚みは図示しない柱状スペーサによって均一に維
持される。また、アレイ基板12の背面及びカラーフィルタ基板13の前面にはそれぞれ
偏光板(図示せず)が形成されている。そして、アレイ基板12の背面側からバックライ
ト(図示せず)により光が照射されている。
アレイ基板12は、図1に示すように、各種の画像が表示される表示領域DAと、その
周辺である額縁領域PFとを備えており、この額縁領域PFの一つの端部側にドライバI
Cを載置するための第1端子部Drと、外部接続用の第2端子部Tpとが形成されている
。そして、額縁領域PFには、表示領域DAの走査線19(図2、図3参照)を第1端子
部Drへ引き回す走査線引き回し配線部38及び信号線22(図2参照)を第1端子部D
rへと引き回す信号線引き回し配線部39を備えている。なお、信号線引き回し配線部3
9の詳細な構成については後述する。また、額縁領域PFには、上電極28を第1端子部
Drへと引き回すためのコモン配線40も含まれている。
まず、アレイ基板12の構成について説明する。アレイ基板12は、図2及び図3に示
すように、ガラスや石英、プラスチック等からなる第1基板本体18の液晶層11側に、
複数の走査線19が平行に形成されている。この走査線19は、アルミニウム金属、アル
ミニウム合金、モリブデン等の不透明な金属で形成され、図2におけるX軸方向に延在し
ている。また、この走査線19の形成時に、額縁領域PFの走査線引き回し配線部38に
は第1端子部Drに向かって伸びる複数のゲート配線39Gが形成され、信号線引き回し
配線部39においても同じく第1端子部Drに向かって伸びる複数のゲート配線39Gが
形成されている(図4参照)。
これらの走査線19、ゲート配線39G等は、第1基板本体18の表面全体に亘ってア
ルミニウム金属、アルミニウム合金、モリブデン等の不透明な金属層を形成した後、スピ
ンコーティング法によってレジストを塗布し、所定のパターンとなるように露光及び現像
処理を行った後、不要部分をエッチングすることにより作製される。そして、走査線19
、ゲート配線39G及び第1基板本体18の露出面を覆って、酸化ケイ素ないし窒化ケイ
素等の無機絶縁膜からなるゲート絶縁膜20が形成されている。
ゲート絶縁膜20上に、例えばアモルファスシリコンからなる半導体層21が形成され
ている。この半導体層21も、ゲート絶縁膜20の表面全体に亘ってアモルファスシリコ
ン層を形成した後、スピンコーティング法によってレジストを塗布し、所定のパターンと
なるように露光及び現像処理を行った後、不要部分をエッチングすることにより作製され
る。更に、半導体層21に一部乗り上げるようにして、ソース電極Sと、ドレイン電極D
とが形成されている。半導体層21はゲート絶縁膜20を介して走査線19から分岐した
部分と対向配置されており、この走査線19から分岐した部分がTFTのゲート電極Gを
構成している。ソース電極Sは信号線22から分岐した部分からなる。信号線22及びド
レイン電極Dは、それぞれアルミニウム金属、アルミニウム合金、モリブデン等の不透明
な金属で形成され、信号線22は図2のY軸方向に延在している。
また、この信号線22の形成時に、額縁領域PFの走査線引き回し配線部38には第1
端子部Drに向かって伸びる複数のソース配線39Sが形成されると共に、信号線引き回
し配線部39にも同じく第1端子部Drに向かって延びるソース配線39Sが形成されて
いる。なお、本発明におけるゲート配線39G及びソース配線39Sは、必ずしも液晶パ
ネルの走査線19ないし信号線22に接続されている配線を意味するものではなく、走査
線19と同時に形成された配線をゲート配線39Gといい、信号線22と同時に形成され
た配線をソース配線39Sという。したがって、上記実施形態では、ゲート絶縁膜20の
下にある配線部分がゲート配線39Gとなり、ゲート絶縁膜20の上にある配線部分がソ
ース配線39Sとなり、平面視では両者間に区別はない。
そして、半導体層21、ソース電極S、ドレイン電極D、信号線22、ソース配線39
S及びゲート絶縁膜20の露出部を覆って、酸化ケイ素ないし窒化ケイ素等の無機絶縁膜
からなるパッシベーション膜23が形成され、そのパッシベーション膜23を覆って樹脂
材料からなる層間膜24が形成されている。層間膜24としては、透明性が良好で、電気
絶縁性に優れた感光性レジスト材料を適宜選択して使用し得る。この層間膜24は、パッ
シベーション膜23の表面にスピンコーティング法によってレジストを塗布し、所定のパ
ターンとなるように露光及び現像処理を行った後、不要部分をエッチングすることにより
作製される。なお、層間膜24は厚さが厚いために非感光性の樹脂が使用される場合もあ
るが、この場合においても塗布はスピンコーティング法により行われる。そして、層間膜
24を覆うように、ITO、IZO等の透明導電材料からなる下電極25が形成されてい
る。パッシベーション膜23及び層間膜24を貫通してドレイン電極Dに達するようにコ
ンタクトホール26が形成されており、このコンタクトホール26を介して下電極25と
ドレイン電極Dとが電気的に接続されている。そのため、この下電極25は共通電極とし
て作動する。
下電極25を覆って酸化ケイ素ないし窒化ケイ素等の無機絶縁膜からなる電極間絶縁膜
27が形成されている。この電極間絶縁膜27は、下電極25及び層間膜24の表面が荒
れないようにするため、パッシベーション膜23よりも低温成膜条件で形成される。また
、下電極25及びこの電極間絶縁膜27の液晶層11側の表面には、ITOないしIZO
からなる透明導電材料からなる上電極28が形成されている。この上電極28は、例えば
図2に示したように、サブ画素毎の列方向中央部を中心として互いに異なる方向に延在す
るスリット状開口31が形成されており、列方向中央部のスリット状開口31は互いに「
く」字状に連結されている。また、各スリット状開口31間には帯状電極部分32が形成
されている。
スリット状開口31は上電極28をフォトリソグラフィー法によって露光及びエッチン
グすることによって形成される。この上電極28の表面及びスリット状開口31の内面は
第1配向膜30が形成され、この配向膜のラビング方向は、スリット状開口31の形成状
態から、走査線19の延在方向に向いており、ラビング方向に対してスリット状開口31
の延在方向は約5度〜約25度傾いているようになされる。これにより、下電極25と上
電極28との間に電界が印加されたとき、列方向中央部の上下のそれぞれの領域で異なる
方向に液晶分子が回転することができるようになるため、良好な視野角特性が得られるよ
うになる。なお、スリット状開口31の形状は、図2に示したような形状のみでなく、全
てが「く」字状となっていてもよく、互いに異なる方向に延在するスリット状開口が連結
されていなくてもよい。更には、スリット状開口31の形状は、信号線22に沿った縦方
向の「く」字状とする場合だけでなく、信号線22に沿った縦方向に「く」字状となるよ
うにしてもよく、或いは、屈曲部が存在しないバー状であってもよい。特に、屈曲部が存
在しないバー状の場合、走査線19に沿って平行ないし傾いて延在する状態としても、信
号線22に沿って縦方向に平行ないし傾いて延在する状態としてもよい。
次にカラーフィルタ基板13について説明する。カラーフィルタ基板13は、ガラスや
石英、プラスチック等からなる第2基板本体33を有しており、第2基板本体33には、
サブ画素毎に異なる色の光(R、G、Bあるいは無色)を透過するカラーフィルタ層34
とブラックマトリクス35が形成されている。カラーフィルタ層34とブラックマトリク
ス35を覆うようにしてトップコート層36が形成されており、トップコート層36を覆
うようにして例えばポリイミドからなる第2配向膜37が形成されている。そして、第2
配向膜37には第1配向膜30と逆方向のラビング処理が施されている。
そして、上述のように形成されたアレイ基板12とカラーフィルタ基板13と対向配置
させ、周縁部をシール材(図示せず)によってシールし、液晶層11をアレイ基板12と
カラーフィルタ基板13の間に形成された密封エリア内に封止することにより実施形態の
液晶パネル10が得られる。この実施形態の液晶パネル10においては、アレイ基板12
側の偏光板の透過軸とカラーフィルタ基板13側の偏光板の透過軸とは互いに直交するよ
うに配置されており、カラーフィルタ基板13側の偏光板の透過軸は図1のY軸と平行に
なるように配置されている。このような構成を備えていると、第1配向膜30のラビング
方向は共通電極である上電極28と画素電極である下電極25との間に生じる電界の主方
向と交差する方向となる。そして、初期状態ではラビング方向に沿って平行に配向してい
る液晶は、共通電極28と画素電極25との間への電圧印加によって、上記電界の主方向
側へ回転して再配向する。この初期配向状態と電圧印加時の配向状態との差異に基づいて
各サブ画素の明暗表示が行われる。
ここで、実施形態の液晶パネル10の信号線引き回し配線部39の詳細な構成について
、図4を用いて説明する。実施形態の信号線引き回し配線部39では、複数のゲート配線
39G及び複数のソース配線39Sが相互に形成されている。なお、平面視ではゲート配
線39G及びソース配線39Sは区別がつけられず、図4に示した参照符号39G及び3
9Sは説明の都合上便宜的に付与したものある。そこで、以下においてはゲート配線39
G及びソース配線39Sの両者を纏めて「ゲート配線等39G及び39S」と表現するこ
ととする。
これらのゲート配線等39G及び39Sは、配線切り替え部41から第1端子部Dr(
図1参照)へと引き回わされており、その途中に2箇所の直線的に折り曲げられている屈
曲点P1及びP2が形成されている。これらのゲート配線等39G及び39Sは、その表
面がパッシベーション膜23によって被覆されているが、凸部となっている。なお、配線
切り替え部41は、表示領域DAからの信号線22(図4においては図示省略)をゲート
配線等39G及び39Sに接続するための中継点であり、ゲート配線39Gには図示省略
したコンタクトホールを介して接続されており、ソース配線39Sには直接接続されてい
る。このように形成された屈曲点P1及びP2のうちマザー基板の中央Xから見て内角側
に折れ曲がっている側の屈曲点P1及びP2同士を結ぶと、2本の交差する直線L1及び
L2を描くことができる。
この2本の直線L1及びL2は、アレイ基板用のマザー基板にスピンコート法によりレ
ジストを塗布した際のレジストの侵入経路(図7参照)となる。すなわち、ゲート配線等
39G及び39Sが形成された後に、例えば層間膜24(図3参照)を形成するために、
アレイ基板用のマザー基板の中央に所定量のレジストを滴下してマザー基板をスピンさせ
ると、塗布されたレジスト材料は、遠心力によって周辺部に移動する。このとき、マザー
基板の中央Xから見て内角側に折れ曲がっている側の屈曲点P1及びP2においては、塗
布されたレジスト材料はゲート配線等39G及び39Sによって遮られて屈曲点P1及び
P2まで移動してこの地点で堰き止められ、終いには屈曲点P1及びP2を乗り越えて移
動する。それによってレジスト材料は遠心力の方向との関係でずれた方向E1及びE2の
方向に放射状のムラを生じる。
しかしながら、このE1方向及びE2方向の放射状のムラは、屈曲点P1及びP2で堰
き止められるレジストの総量は、マザー基板上の相対的位置が同一の従来例の液晶パネル
の屈曲点P(図6及び図7参照)で堰き止められるレジスト量と変わりはないが、E1方
向及びE2方向で分散するために、従来例のE方向の放射状のムラよりも目立たなくなる
。そのため、実施形態の液晶パネル10によれば、例え放射状のムラが生じることがあっ
ても従来の液晶パネルの場合よりも目立たず、表示品質のバラツキが少ない液晶パネル1
0が得られる。
なお、上記実施形態の液晶パネル10では、ゲート配線等39G及び39Sに2箇所の
直線的に折り曲げられている屈曲点P1及びP2が形成されている例を示したが、屈曲点
をより多くするとより放射状のムラを目立たなくすることができる。更に、図5に示した
変形例のように屈曲点P3を曲線状に折り曲げられているものとすると、アレイ基板用の
マザー基板にスピンコート法によりレジストを塗布した際のレジストの侵入経路が分散さ
れるため、更に放射状のムラが目立たなくなる。なお、変形例の図5においては、図4と
同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。また、複数箇
所の直線的に折れ曲がっている部分の全てを曲線的に折れ曲がっているようにしてもよい
なお、上記実施形態においては、ゲート配線等39G及び39Sが形成されているもの
に対して層間膜24を形成する場合を例にとって説明したが、ゲート配線39Gを形成し
た後にソース配線39Sを形成するためのレジスト材料を塗布した場合も、ゲート配線3
9Gの表面はゲート絶縁膜及びソース配線形成用材料層によって被覆されているが、ゲー
ト配線39Gに対応する位置に凸部が形成されるため、同様の作用効果を奏することがで
きる。
実施形態の液晶パネルのアレイ基板を示す模式平面図である。 実施形態に係る液晶パネルの1サブ画素分の平面図である。 図2のIII−III線断面図である。 図1のIV部分の拡大平面図である。 変形例の図4に対応する拡大平面図である。 従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である。 図6のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図である。
符号の説明
10:液晶パネル 11:液晶層 12:アレイ基板 13:カラーフィルタ基板 18
:第1基板本体 19:走査線 20:ゲート絶縁膜 21:半導体層 22:信号線
23:パッシベーション膜 24:層間膜 25:下電極 26:コンタクトホール 2
7:電極間絶縁膜 28:上電極 30:第1配向膜 31:スリット状開口 32:帯
状電極部分 33:第2基板本体 34:カラーフィルタ層 35:ブラックマトリクス
36:トップコート層 37:第2配向膜 38:走査線引き回し配線部 39:信号
線引き回し配線部 39G:ゲート配線、39S:ソース配線 40:コモン配線 41
:配線切り替え部 DA:表示領域 PF:額縁領域 Dr:第1端子部 Tp:第2端
子部 E、E1、E2:放射ムラ発生方向 P、P1〜P3:屈曲点

Claims (4)

  1. 液晶層を挟持して対向配置された一対の基板を有し、前記一対の基板の一方の表示領域
    には複数のサブ画素がマトリクス状に形成されていると共に、前記表示領域の周縁部には
    前記表示領域からゲート配線及びソース配線が端子領域まで延在されている液晶パネルに
    おいて、
    前記液晶パネルはマザー基板を用いて個別に分断することにより作製されたものであり

    前記端子領域が形成されている辺において、前記ゲート配線及びソース配線ともに屈曲
    点が形成され、前記屈曲点は多段階屈曲点及び曲線状屈曲点の少なくとも1種とされてい
    ることを特徴とする液晶パネル。
  2. 前記屈曲点は曲線状多段階屈曲点とされていることを特徴とする請求項1に記載の液晶
    パネル。
  3. 前記一対の基板の一方の表示領域には、レジスト材料から形成された層間膜を備えてい
    ることを特徴とする請求項1又は2に記載の液晶パネル。
  4. 前記液晶パネルは、垂直配向モード又は複屈折モードの縦電界方式のもの、あるいは、
    横電界方式のものであることを特徴とする請求項3に記載の液晶パネル。
JP2008267140A 2008-10-16 2008-10-16 液晶パネル Expired - Fee Related JP5429775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267140A JP5429775B2 (ja) 2008-10-16 2008-10-16 液晶パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267140A JP5429775B2 (ja) 2008-10-16 2008-10-16 液晶パネル

Publications (2)

Publication Number Publication Date
JP2010096944A true JP2010096944A (ja) 2010-04-30
JP5429775B2 JP5429775B2 (ja) 2014-02-26

Family

ID=42258678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267140A Expired - Fee Related JP5429775B2 (ja) 2008-10-16 2008-10-16 液晶パネル

Country Status (1)

Country Link
JP (1) JP5429775B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013040981A (ja) * 2011-08-11 2013-02-28 Sony Corp 表示装置および電子機器
CN103984134A (zh) * 2013-02-13 2014-08-13 三星显示有限公司 显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110751902B (zh) 2018-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276129A (ja) * 1990-03-27 1991-12-06 Toshiba Corp 液晶表示装置
JPH11326933A (ja) * 1998-05-19 1999-11-26 Hitachi Ltd 液晶表示装置
JP2000187236A (ja) * 1998-12-24 2000-07-04 Sharp Corp 液晶表示素子
JP2002214634A (ja) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd 表示素子用透明樹脂基板およびそれを用いた液晶表示パネル
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2005338191A (ja) * 2004-05-24 2005-12-08 Sharp Corp デバイス基板及び液晶表示装置
JP2009244781A (ja) * 2008-03-31 2009-10-22 Nec Lcd Technologies Ltd フラットパネルディスプレイ及びその製造方法並びに引き出し配線の設計方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276129A (ja) * 1990-03-27 1991-12-06 Toshiba Corp 液晶表示装置
JPH11326933A (ja) * 1998-05-19 1999-11-26 Hitachi Ltd 液晶表示装置
JP2000187236A (ja) * 1998-12-24 2000-07-04 Sharp Corp 液晶表示素子
JP2002214634A (ja) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd 表示素子用透明樹脂基板およびそれを用いた液晶表示パネル
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2005338191A (ja) * 2004-05-24 2005-12-08 Sharp Corp デバイス基板及び液晶表示装置
JP2009244781A (ja) * 2008-03-31 2009-10-22 Nec Lcd Technologies Ltd フラットパネルディスプレイ及びその製造方法並びに引き出し配線の設計方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013040981A (ja) * 2011-08-11 2013-02-28 Sony Corp 表示装置および電子機器
CN103984134A (zh) * 2013-02-13 2014-08-13 三星显示有限公司 显示装置
US9564091B2 (en) 2013-02-13 2017-02-07 Samsung Display Co., Ltd. Display device having connection lines connected between a data driver and data lines
CN103984134B (zh) * 2013-02-13 2019-04-02 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
JP5429775B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
JP4566165B2 (ja) 液晶表示装置及びその製造方法
JP4643738B2 (ja) 画素領域外郭部の光漏れを防止するcot構造液晶表示装置及びその製造方法
US9151992B2 (en) Color filter substrate and liquid crystal display device including the same
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5392670B2 (ja) 液晶表示装置及びその製造方法
JP2010008758A (ja) 液晶表示パネル
JP2011186279A (ja) 液晶表示パネル
KR20060115464A (ko) 액정표시장치 및 그의 제조방법
US20070153206A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
TWI420208B (zh) 液晶顯示裝置
JP2011164369A (ja) 液晶表示パネル及び電子機器
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
JP2006201312A (ja) 液晶表示パネル及び液晶表示装置
JP5681269B2 (ja) 液晶表示パネル
KR20140073271A (ko) 액정표시장치 및 그 제조방법
JP5429775B2 (ja) 液晶パネル
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
JP5271021B2 (ja) 液晶表示装置
JP5271661B2 (ja) 液晶表示装置
JP2010243527A (ja) 液晶パネル
JP5247312B2 (ja) 液晶表示装置
JP5100418B2 (ja) 液晶表示装置
JP2004046123A (ja) 液晶表示装置
JP2004145084A (ja) 液晶パネル及びその製造方法
JP2009294348A (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5429775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees