JP2010243527A

JP2010243527A - 液晶パネル

Info

Publication number: JP2010243527A
Application number: JP2009088639A
Authority: JP
Inventors: Kohei Oda; 幸平小田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-04-01
Filing date: 2009-04-01
Publication date: 2010-10-28

Abstract

【課題】複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピンコ
ーターを用いてレジスト塗布する際、表示領域内に放射状の塗布ムラが生じないような配
線パターンとされたアレイ基板を備えた液晶パネルを提供すること。
【解決手段】本発明の液晶パネルは、液晶層を挟持して対向配置された一対の基板を有し
、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状に形成されている
と共に、表示領域の周縁部には表示領域からゲート配線３９Ｇ及びソース配線３９Ｓが端
子領域まで延在されている液晶パネルにおいて、前記互いに隣接するゲート配線３９Ｇ及
びソース配線３９Ｓ等の引き回し配線の直近の屈曲点Ｐ１同士を順次結んでなるラインが
、端子領域が形成されている辺と実質的に平行な直線ラインＬ１とされている。
【選択図】図４

Description

本発明は液晶パネルに関する。詳しくは、本発明は、複数個のアレイ基板を同時に形成
するためのアレイ基板用マザー基板にスピンコーターを用いてレジスト塗布する際、表示
領域に放射状の塗布ムラが生じない配線パターンのアレイ基板を備えた液晶パネルに関す
る。

パーソナルコンピュータや携帯電話機、あるいは携帯情報端末などの電子機器の表示装
置として、液晶表示装置が多く使用されている。この液晶表示装置は、スイッチング素子
及び画素電極等が形成されたアレイ基板とカラーフィルター等が形成されたカラーフィル
ター基板との間にシール材を介在して貼り合せて形成された空間内に液晶を封入した液晶
パネルを有している。

このうち、アレイ基板は、透明基板の表面にマトリクス状に走査線及び信号線が形成さ
れ、これらの走査線及び信号線で囲まれた領域に液晶駆動用のスイッチング素子及び液晶
に電圧を印加する画素電極等が形成されている。また、カラーフィルター基板には、透明
基板の表面に赤、緑、青などのカラーフィルター層が形成されている。なお、液晶を駆動
するための対となる電極である共通電極は、ＴＮ（Twisted Nematic）モード、ＶＡ（Ver
tical Alignment）モード、ＥＣＢ（Electrically controlled birefringence：複屈折）
モード等の縦電界方式の液晶パネルではカラーフィルター基板に、またＩＰＳ（In-Plane
Switching）モード、ＦＦＳ（Fringe Field Switching）モードの横電界方式の液晶パネ
ルではアレイ基板に、それぞれ形成されている。

これらの一般的な中小型の液晶パネルの製造方法は、所定の大きさのアレイ基板領域を
複数形成した後に、各アレイ基板領域の液晶封入部分に所定のパターンに沿ってシール材
を塗布し、その後に対となる別の大型のマザー基板をシール材で貼り合せ、所定の大きさ
に切断して製造する方法である（例えば特許文献１参照）。そこで以下において、従来例
の大型のマザー基板を用いた液晶パネルの製造方法を説明する。

まず、大型のガラス基板等からなる第１のマザー基板を用意し、この第１のマザー基板
の一方の表面上にそれぞれマトリクス状に設けられた走査線、信号線、スイッチング素子
としての薄膜トランジスタＴＦＴ（Thin Film Transistor）、画素電極等を備えるアレイ
基板領域を複数個形成する。このアレイ基板領域の画素電極が設けられている領域が表示
領域となり、その周囲部分が各種配線が設けられるいわゆる額縁部分となる。なお、この
額縁部分の一部にはスイッチング素子を駆動するためのドライバ回路ないし外部との接続
用端子部が形成されていると共に、この接続用端子部に連なるゲート配線ないしソース配
線からなる引き回し配線が形成される。

このようにして表示領域が形成された後に、表示領域の周囲にシール材が所定のパター
ンに塗布され、その後に、シール材の上面から対となる第２のマザー基板、例えばカラー
フィルター基板を載置し、シール材が硬化した後に両基板ともにアレイ基板領域の境界部
分で切断した後、表示領域内に液晶を注入し、液晶注入孔を封止することにより液晶パネ
ルが作製されている。なお、液晶はシール材を硬化させる前に注入する場合もある。

特開２００２−３６５６４８号公報

ところで、一般的には、マザー基板上にアレイ基板領域を作製する際には、各種配線や
層間膜ないし平坦化膜の作製のために、マザー基板の中央付近にレジスト材料を滴下し、
スピンコーターによって回転させて、レジスト材料を基板全面に均一に塗布することが行
われている。しかしながら、マザー基板をスピンさせると、アレイ基板領域の配線の一部
を起点として放射状にムラが発生することが見受けられた。

この放射状のムラは、特にアレイ基板領域の額縁部分にドライバ回路ないし外部との接
続用端子部との間を電気的に接続するゲート配線ないしソース配線が形成された後に生じ
易い。このようなレジスト材料の塗布ムラは、特に平坦化膜上に画素電極が形成されるＶ
Ａモード、ＥＣＢモードの縦電界方式の液晶パネルやＩＰＳモード、ＦＦＳモード等の横
電界方式の液晶パネルの場合においては、セルギャップの不均一の原因となり、表示画質
の低下となるために、大きな悪影響を与える。このような放射状のムラの発生原因を図６
及び図７を用いて説明する。

なお、図６は従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である
。図７は図６のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図で
ある。

液晶パネルのアレイ基板は、高密度にかつ配線の占有面積を減らすために、図６に示す
ように、マザー基板５０の表面にはゲート配線ないしソース配線５１が、直線的に折れ曲
がっている屈曲点Ｐを有するように配線されている。これらのゲート配線ないしソース配
線５１によって、アレイ基板領域に凸部が形成される。マザー基板５０の中央にレジスト
材料を滴下してマザー基板５０をスピンさせると、図７に示すように、塗布されたレジス
ト材料は、遠心力によって周辺部に広がるように移動を開始するが、途中でアレイ基板領
域のゲート配線ないしソース配線５１によって堰き止められ、その後、ゲート配線ないし
ソース配線５１に沿った方向に進行方向を変えて移動する。

そして、ゲート配線ないしソース配線５１が直線的に折れ曲がっている屈曲点Ｐにおい
て当該配線５１に沿って移動してきたレジスト材料が集められ、この集められたレジスト
材料が更に屈曲点Ｐを乗り越えて移動を続ける。かかる現象が各屈曲点Ｐで生じることに
より、図７に示す方向Ｅに放射状のムラが現れる訳である。この放射状のムラが生じてい
る部分は、その周囲よりもレジスト材料が急激に厚くなったいわゆる膜厚変動箇所となっ
ている。従って、このよう放射状のムラが表示領域内に発生すると、その周囲との膜厚差
によって輝度のばらつきが発生することとなる。

なお、レジストの進入経路は互いに隣接するゲート配線ないしソース配線５１がマザー
基板５０の中央から見て内角側に折れ曲がっている屈曲点Ｐを順次結んだ方向Ｌとなるが
、放射ムラ発生方向Ｅは、図７に示すように、遠心力の影響により、レジストの進入経路
とは若干ズレた方向となる。この遠心力の方向はアレイ基板用マザー基板における位置に
よって異なるため、放射ムラは、アレイ基板用マザー基板５０における位置によっては生
じない箇所もあるが、生じる箇所ではアレイ基板用マザー基板における位置によって異な
る方向に生じる。そのため、何れかの表示領域内でムラが発生すると、作製された個々の
液晶パネルの表示品質にばらつきが出てしまうという問題も生じる。

本発明は、このような従来技術の課題を解決するためになされたものであって、本発明
の目的は、複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピン
コーターを用いてレジスト塗布する際、表示領域に放射状の塗布ムラが生じないような配
線パターンとされたアレイ基板を備えた液晶パネルを提供することにある。

上記目的を達成するために、本発明の液晶パネルは、液晶層を挟持して対向配置された
一対の基板を有し、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状
に形成されていると共に、前記表示領域の周縁部には前記表示領域から端子領域までゲー
ト配線及びソース配線からなる引き回し配線が延在されている液晶パネルにおいて、前記
液晶パネルは、前記端子領域が形成されている辺側において、前記引き回し配線には１又
は２以上の屈曲点が形成され、互いに隣接する前記引き回し配線の直近の屈曲点同士を順
次結んでなるラインが、前記端子領域が形成されている辺と実質的に平行な直線又はジグ
ザグ状となっていることを特徴とする。

マザー基板上にアレイ基板領域を作製する際には、各種配線をフォトリソグラフィー法
及びエッチング法によって作製するため、或いは、層間膜ないし平坦化膜の作製のために
、マザー基板をスピンコーターによって回転させて、レジスト材料を基板全面に均一に塗
布する工程が存在している。一方、マザー基板のアレイ基板領域には、少なくとも端子領
域が形成されている辺において、ゲート配線ないしソース配線からなる引き回し配線に屈
曲点が形成されている。そのため、マザー基板の中央にレジスト材料を滴下してマザー基
板をスピンさせると、遠心力によって周辺部に広がるように移動を開始する。その際、ア
レイ基板領域の引き回し配線の屈曲点において周囲から移動してきたレジスト材料が集め
られ、この集められたレジスト材料が屈曲点Ｐを乗り越えて移動する。この現象は、引き
回し配線としてゲート配線及びソース配線の両者が形成されている場合だけでなく、ゲー
ト配線のみないしソース配線のみが形成されている場合においても同様に生じる。

しかしながら、本発明の液晶パネルにおいては、互いに隣接する前記引き回し配線の直
近の屈曲点同士を順次結んでなるラインが、前記端子領域が形成されている辺と実質的に
平行な直線又はジグザグ状とされているため、マザー基板の中央にレジスト材料を滴下し
てマザー基板をスピンさせた時、屈曲点に集まったレジスト材料は、屈曲点を乗り越える
際に端子領域が形成されている辺と実質的に平行な方向に、或いは、ジグザグ状に周辺部
に移動する。なお、本発明における「実質的に平行」とは、必ずしも完全に平行となって
いなくてもよいが、完全に平行に近い方がよいという意味で用いられている。

そのため、本発明の液晶パネルによれば、放射状のムラが表示領域に到達し難く、或い
は、ムラが分散される状態となっているので、その後の各種製造工程を経ても、ムラが存
在せず、均質な品質の液晶パネルが得られるようになる。なお、本発明におけるゲート配
線及びソース配線は、必ずしも液晶パネルの走査線ないし信号線に接続されている配線を
ゲート配線ないしソース配線と称するものではなく、走査線と同時に形成された配線をゲ
ート配線といい、信号線と同時に形成された配線をソース配線という。

また、本発明の液晶パネルにおいては、前記互いに隣接する前記引き回し配線の直近の
屈曲点同士を順次結んでなるラインが、ジグザグ状であり、かつ、前記端子領域が形成さ
れている辺と実質的に平行とされていることが好ましい。

本発明の液晶表示パネルによれば、互いに隣接する前記引き回し配線の直近の屈曲点同
士を順次結んでなるラインが端子領域が形成されている辺と実質的に平行に形成されてい
る場合の効果とジグザグ状である場合の効果の両者が奏されるため、より均一な品質の液
晶パネルが得られるようになる。

また、本発明の液晶パネルにおいては、前記一対の基板の一方の表示領域には、レジス
ト材料から形成された層間膜を備えていることが好ましい。

液晶パネルの層間膜は、ゲート配線及びソース配線が形成された後に、レジスト材料を
用いて形成される。ゲート配線及びソース配線は、互いに絶縁膜を挟んで形成されている
が、平面視で重畳するように形成される場合もあるので、上述の放射状のムラは層間膜の
形成時に生じ易い。そのため、本発明の液晶パネルによれば、レジスト材料の放射状のム
ラが生じ難いという上記効果が顕著に表れる。

また、本発明の液晶パネルにおいては、前記液晶パネルは、垂直配向モード又は複屈折
モードの縦電界方式のもの、あるいは、横電界方式のものであることが好ましい。

ＶＡモード及びＥＣＢモードの縦電界方式の液晶パネル及び横電界方式の液晶パネルは
、特にセルギャップに不均一さがあると、表示画質に悪影響を及ぼすことが知られている
。本発明の液晶パネルによれば、層間膜に放射状のムラが生じ難いので、均一な表示画質
のＶＡモード又はＥＣＢモードの縦電界方式の液晶パネル、あるいは、横電界方式の液晶
パネルが得られる。

実施形態の液晶パネルのアレイ基板を示す模式平面図である。実施形態の液晶パネルの１サブ画素分の平面図である。図２のIII−III線断面図である。図１のIV部分の拡大平面図である。変形例の図４に対応する拡大平面図である。従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である。図６のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図である。

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するためのＦＦＳモードの液晶パネルを例示したものであ
って、本発明をこのＦＦＳモードの液晶パネルに特定することを意図するものではなく、
特許請求の範囲に含まれるその他の実施形態にも等しく適応し得るものである。また、以
下に示す実施形態及び変形例の液晶パネルは、マザー基板上に複数個形成された液晶パネ
ルを個別の液晶パネルに切り出すことにより製造されるものである。しかしながら、この
ような、マザー基板上に形成された複数の液晶パネルを個別に切り出す工程は従来から周
知のものであるので、以下においては個々の液晶パネルを用いて説明することとする。な
お、この明細書における説明のために用いられた各図面においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示してお
り、必ずしも実際の寸法に比例して表示されているものではない。

実施形態に係る液晶パネル１０を図１〜図４を用いて説明する。なお、図１は実施形態
の液晶パネルのアレイ基板を示す模式平面図である。図２は実施形態の液晶パネルの１サ
ブ画素分の平面図である。図３は図２のIII−III線断面図である。図４は図１のIV部分の
拡大平面図である。

実施形態に係る液晶パネル１０は、図３に示すように、液晶層１１をアレイ基板１２及
びカラーフィルター基板１３との間に挟持している。液晶層１１の厚みは柱状スペーサ（
図示せず）によって均一に維持される。また、アレイ基板１２の背面及びカラーフィルタ
ー基板１３の前面にはそれぞれ偏光板（図示せず）が形成されている。そして、アレイ基
板１２の背面側からバックライト（図示せず）により光が照射されている。

アレイ基板１２は、図１に示すように、各種の画像が表示される表示領域ＤＡと、その
周辺である額縁領域ＰＦとを備えており、この額縁領域ＰＦの一つの端部側にドライバＩ
Ｃを載置するための第１端子部Ｄｒと、外部接続用の第２端子部Ｔｐとが形成されている
。そして、額縁領域ＰＦには、表示領域ＤＡの走査線１９（図２、図３参照）を第１端子
部Ｄｒへ引き回す走査線引き回し配線部３８及び信号線２２（図２参照）を第１端子部Ｄ
ｒへと引き回す信号線引き回し配線部３９を備えている。なお、信号線引き回し配線部３
９の詳細な構成については後述する。また、額縁領域ＰＦには、上電極２８を第１端子部
Ｄｒへと引き回すためのコモン配線４０も含まれている。

まず、アレイ基板１２の構成について説明する。アレイ基板１２は、図２及び図３に示
すように、ガラスや石英、プラスチック等からなる第１基板本体１８の液晶層１１側に、
複数の走査線１９が平行に形成されている。この走査線１９は、アルミニウム金属、アル
ミニウム合金、モリブデン等の不透明な金属で形成され、図２におけるＸ軸方向（行方向
）に延在している。また、この走査線１９の形成時に、額縁領域ＰＦの走査線引き回し配
線部３８には第１端子部Ｄｒに向かって伸びる複数のゲート配線３９Ｇが形成され、信号
線引き回し配線部３９においても同じく第１端子部Ｄｒに向かって伸びる複数のゲート配
線３９Ｇが形成されている（図４参照）。

これらの走査線１９、ゲート配線３９Ｇ等は、第１基板本体１８の表面全体に亘ってア
ルミニウム金属、アルミニウム合金、モリブデン等の不透明な金属層を形成した後、スピ
ンコーティング法によってレジストを塗布し、所定のパターンとなるように露光及び現像
処理を行った後、不要部分をエッチングすることにより作製される。そして、走査線１９
、ゲート配線３９Ｇ及び第１基板本体１８の露出面を覆って、酸化ケイ素ないし窒化ケイ
素等の無機絶縁膜からなるゲート絶縁膜２０が形成されている。

ゲート絶縁膜２０上に、例えばアモルファスシリコンからなる半導体層２１が形成され
ている。この半導体層２１も、ゲート絶縁膜２０の表面全体に亘ってアモルファスシリコ
ン層を形成した後、スピンコーティング法によってレジストを塗布し、所定のパターンと
なるように露光及び現像処理を行った後、不要部分をエッチングすることにより作製され
る。更に、半導体層２１に一部乗り上げるようにして、ソース電極Ｓと、ドレイン電極Ｄ
とが形成されている。半導体層２１はゲート絶縁膜２０を介して走査線１９から分岐した
部分と対向配置されており、この走査線１９から分岐した部分がＴＦＴのゲート電極Ｇを
構成している。ソース電極Ｓは信号線２２から分岐した部分からなる。信号線２２及びド
レイン電極Ｄは、それぞれアルミニウム金属、アルミニウム合金、モリブデン等の不透明
な金属で形成され、信号線２２は図２のＹ軸方向（列方向）に延在している。

また、この信号線２２の形成時に、額縁領域ＰＦの走査線引き回し配線部３８には第１
端子部Ｄｒに向かって伸びる複数のソース配線３９Ｓが形成されると共に、信号線引き回
し配線部３９にも同じく第１端子部Ｄｒに向かって延びるソース配線３９Ｓが形成されて
いる。なお、本発明におけるゲート配線３９Ｇ及びソース配線３９Ｓは、必ずしも液晶パ
ネルの走査線１９ないし信号線２２に接続されている配線を意味するものではなく、走査
線１９と同時に形成された配線をゲート配線３９Ｇといい、信号線２２と同時に形成され
た配線をソース配線３９Ｓという。したがって、上記実施形態では、ゲート絶縁膜２０の
下にある配線部分がゲート配線３９Ｇとなり、ゲート絶縁膜２０の上にある配線部分がソ
ース配線３９Ｓとなり、平面視では両者間に区別はない。

そして、半導体層２１、ソース電極Ｓ、ドレイン電極Ｄ、信号線２２、ソース配線３９
Ｓ及びゲート絶縁膜２０の露出部を覆って、酸化ケイ素ないし窒化ケイ素等の無機絶縁膜
からなるパッシベーション膜２３が形成され、そのパッシベーション膜２３を覆って樹脂
材料からなる層間膜２４が形成されている。層間膜２４としては、透明性が良好で、電気
絶縁性に優れた感光性レジスト材料を適宜選択して使用し得る。この層間膜２４は、パッ
シベーション膜２３の表面にスピンコーティング法によってレジストを塗布し、所定のパ
ターンとなるように露光及び現像処理を行った後、不要部分をエッチングすることにより
作製される。

なお、層間膜２４は厚さが厚いために非感光性の樹脂が使用される場合もあるが、この
場合においても塗布はスピンコーティング法により行われる。そして、層間膜２４を覆う
ように、ＩＴＯ、ＩＺＯ等の透明導電材料からなる下電極２５が形成されている。パッシ
ベーション膜２３及び層間膜２４を貫通してドレイン電極Ｄに達するようにコンタクトホ
ール２６が形成されており、このコンタクトホール２６を介して下電極２５とドレイン電
極Ｄとが電気的に接続されている。そのため、この下電極２５は画素電極として作動する
。

下電極２５を覆って酸化ケイ素ないし窒化ケイ素等の無機絶縁膜からなる電極間絶縁膜
２７が形成されている。この電極間絶縁膜２７は、下電極２５及び層間膜２４の表面が荒
れないようにするため、パッシベーション膜２３よりも低温成膜条件で形成される。また
、この電極間絶縁膜２７の液晶層１１側の表面には、ＩＴＯないしＩＺＯからなる透明導
電材料からなる上電極２８が形成されている。この上電極２８は、例えば図２に示したよ
うに、サブ画素毎の列方向中央部を中心として互いに異なる方向に延在するスリット状開
口３１が形成されており、列方向中央部のスリット状開口３１は互いに「く」字状に連結
されている。また、各スリット状開口３１間には帯状電極部分３２が形成されている。

スリット状開口３１は上電極２８をフォトリソグラフィー法によって露光及びエッチン
グすることによって形成される。この上電極２８の表面及びスリット状開口３１の内面は
第１配向膜３０が形成され、この配向膜のラビング方向は、スリット状開口３１の形成状
態から、走査線１９の延在方向に向いており、ラビング方向に対してスリット状開口３１
の延在方向は約５度〜約２５度傾いているようになされる。これにより、下電極２５と上
電極２８との間に電界が印加されたとき、列方向中央部の上下のそれぞれの領域で異なる
方向に液晶分子が回転することができるようになるため、良好な視野角特性が得られるよ
うになる。

なお、スリット状開口３１の形状は、図２に示したような形状のみでなく、全てが「く
」字状となっていてもよく、互いに異なる方向に延在するスリット状開口が連結されてい
なくてもよい。更には、スリット状開口３１の形状は、信号線２２に沿った縦方向の「く
」字状とする場合だけでなく、走査線１９に沿った横方向に「く」字状となるようにして
もよく、或いは、屈曲部が存在しないバー状であってもよい。特に、屈曲部が存在しない
バー状の場合、走査線１９に沿って横方向に平行ないし傾いて延在する状態としても、信
号線２２に沿って縦方向に平行ないし傾いて延在する状態としてもよい。

次にカラーフィルター基板１３について説明する。カラーフィルター基板１３は、ガラ
スや石英、プラスチック等からなる第２基板本体３３を有しており、第２基板本体３３に
は、サブ画素毎に異なる色の光（Ｒ、Ｇ、Ｂあるいは無色）を透過するカラーフィルター
層３４とブラックマトリクス３５が形成されている。カラーフィルター層３４とブラック
マトリクス３５を覆うようにしてトップコート層３６が形成されており、トップコート層
３６を覆うようにして例えばポリイミドからなる第２配向膜３７が形成されている。そし
て、第２配向膜３７には第１配向膜３０と逆方向のラビング処理が施されている。

そして、上述のように形成されたアレイ基板１２とカラーフィルター基板１３と対向配
置させ、周縁部をシール材（図示せず）によってシールし、液晶層１１をアレイ基板１２
とカラーフィルター基板１３の間に形成された密封エリア内に封止することにより実施形
態の液晶パネル１０が得られる。この実施形態の液晶パネル１０においては、アレイ基板
１２側の偏光板の透過軸とカラーフィルター基板１３側の偏光板の透過軸とは互いに直交
するように配置されており、カラーフィルター基板１３側の偏光板の透過軸は図２のＹ軸
と平行になるように配置されている。

このような構成を備えていると、第１配向膜３０のラビング方向は共通電極である上電
極２８と画素電極である下電極２５との間に生じる電界の主方向と交差する方向となる。
そして、初期状態ではラビング方向に沿って平行に配向している液晶は、共通電極２８と
画素電極２５との間への電圧印加によって、上記電界の主方向側へ回転して再配向する。
この初期配向状態と電圧印加時の配向状態との差異に基づいて各サブ画素の明暗表示が行
われる。

ここで、実施形態の液晶パネル１０の信号線引き回し配線部３９の詳細な構成について
、図４を用いて説明する。実施形態の信号線引き回し配線部３９では、複数のゲート配線
３９Ｇ及び複数のソース配線３９Ｓが相互に形成されている。なお、平面視ではゲート配
線３９Ｇ及びソース配線３９Ｓは区別がつけられず、図４に示した参照符号３９Ｇ及び３
９Ｓは説明の都合上便宜的に付与したものある。そこで、以下においてはゲート配線３９
Ｇ及びソース配線３９Ｓの両者を纏めて「ゲート配線等３９Ｇ及び３９Ｓ」と表現するこ
ととする。

これらのゲート配線等３９Ｇ及び３９Ｓは、配線切り替え部４１から第１端子部Ｄｒ（
図１参照）へと引き回わされており、その途中に直線的に折り曲げられている屈曲点Ｐ１
が形成されている。これらのゲート配線等３９Ｇ及び３９Ｓは、その表面がパッシベーシ
ョン膜２３によって被覆されているが、凸部となっている。なお、配線切り替え部４１は
、表示領域ＤＡの信号線２２（図４においては図示省略）を信号線引き回し配線部３９に
よって第１端子部Ｄｒと接続するための中継点であり、ゲート配線３９Ｇには図示省略し
たコンタクトホールを介して接続されており、ソース配線３９Ｓには直接接続されている
。このように形成された屈曲点Ｐ１の隣接するもの同士を順次結んだレジスト進入経路Ｌ
１は、走査線１９（図２参照）と平行、すなわち、端子領域が形成されている辺と実質的
に平行に伸びるものとなる。

このレジスト進入経路Ｌ１は、アレイ基板用のマザー基板にスピンコート法によりレジ
ストを塗布した際のレジストの侵入経路（図７参照）となる。すなわち、ゲート配線等３
９Ｇ及び３９Ｓが形成された後に、例えば層間膜２４（図３参照）を形成するために、ア
レイ基板用のマザー基板の中央に所定量のレジストを滴下してマザー基板をスピンさせる
と、塗布されたレジスト材料は、遠心力によって周辺部に広がるように移動を開始する。
その際、レジスト材料は、ゲート配線等３９Ｇ及び３９Ｓによって堰き止められて当該ゲ
ート配線等３９Ｇ及び３９Ｓに沿って屈曲点Ｐ１まで移動する。こうして屈曲点Ｐ１には
レジストが盛り上がるように集まり、ついには屈曲点Ｐ１を乗り越えて更に移動を続ける
。それによってレジスト材料は遠心力の方向との関係でレジスト進入経路Ｌ１とは若干ず
れた方向Ｅ１に放射状のムラを生じる。

このとき、屈曲点Ｐ１に集まるレジストの量は、マザー基板上の屈曲点の相対的位置が
異なる従来例の液晶パネルの屈曲点Ｐ（図６及び図７参照）で集められるレジストの量と
さほど変わりはなく、従来のものとほぼ同様の原理により放射ムラが生じ得る。しかしな
がら、本実施形態の液晶パネルでは、屈曲点Ｐ１の隣接するもの同士を順次結んだレジス
ト進入経路Ｌ１が走査線１９と平行、すなわち、端子領域が形成されている辺と実質的に
平行に配置されているため、ムラの生じる方向Ｅ１も走査線１９と略平行なものとなって
いる。このため、信号線引き回し配線部３９の形成領域で発生する放射状のムラが表示領
域ＤＡ（図１参照）にまで到達する可能性が従来のものと比して極めて低くなり、表示領
域ＤＡ内における膜厚差による輝度のばらつきの発生や、同一のマザー基板から切り出さ
れる液晶パネル間の表示品質のばらつきの発生を顕著に抑制することができる。

更に、図５に示した変形例のように、ゲート配線等３９Ｇ及び３９Ｓを１本おきないし
複数本おきに複数の屈曲点Ｐ３、Ｐ４を有するものとし、互いに隣接する引き回し配線の
直近の屈曲点同士を順次結んでなるラインがジグザグ状となるようにしても、ムラが目立
たなくなるようにできる。この変形例の液晶パネルでは、単一屈曲点Ｐ２と複数の屈曲点
Ｐ３、Ｐ４とを交互に近接配置させており、隣接する屈曲点同士を順次結んでいったレジ
スト進入経路Ｌ２は、表示領域ＤＡに向いたジグザグ状のラインＬ２となっている。この
ように構成することで、屈曲点Ｐ２及びＰ３、Ｐ４を乗り越えて移動するレジスト材料は
、次の屈曲点Ｐ３、Ｐ４又はＰ２へ向けて屈曲して移動することとなるので、レジスト材
料は１箇所に集中せずに分散される。

このため、このジグザグ状のラインＬ２の付近では、他の箇所に比してレジスト材料の
膜厚が若干厚くなるものの、図４に示した実施形態のものよりはその膜厚変動を抑制する
ことができる。したがって、この信号線引き回し配線部３９に放射状のムラが発生したと
しても、そのムラは表示領域ＤＡに到達するまでに分散されて小さくなる。なお、この変
形例では、多段階屈曲点Ｐ３、Ｐ４をソース配線３９Ｓにのみ設けたが、これは、この変
形例の液晶パネルの信号線引き回し配線部３９がゲート配線３９Ｇとソース配線３９Ｓと
交互に隣接配置させて形成されているためであり、多段階屈曲点Ｐ３、Ｐ４は、ゲート配
線３９Ｇのみに設けても良く、或いは、所定の間隔で任意のゲート配線３９Ｇ及びソース
配線３９Ｓに配置するようにしてもよい。

なお、上記実施形態及び変形例においては、ゲート配線等３９Ｇ及び３９Ｓの引き回し
配線が形成されているものに対して層間膜２４を形成する場合を例にとって説明したが、
ゲート配線３９Ｇを形成した後にソース配線３９Ｓを形成するためのレジスト材料を塗布
した場合も、ゲート配線３９Ｇの表面はゲート絶縁膜及びソース配線形成用材料層によっ
て被覆されているものの、ゲート配線３９Ｇに対応する位置には凸部が生じるため、ここ
でも同様の作用効果を得ることができる。

１０：液晶パネル１１：液晶層１２：アレイ基板１３：カラーフィルター基板１
８：第１基板本体１９：走査線２０：ゲート絶縁膜２１：半導体層２２：信号線
２３：パッシベーション膜２４：層間膜２５：下電極２６：コンタクトホール
２７：電極間絶縁膜２８：上電極３０：第１配向膜３１：スリット状開口３２：
帯状電極部分３３：第２基板本体３４：カラーフィルター層３５：ブラックマトリ
クス３６：トップコート層３７：第２配向膜３８：走査線引き回し配線部３９：
信号線引き回し配線部３９Ｇ：ゲート配線、３９Ｓ：ソース配線４０：コモン配線
４１：配線切り替え部ＤＡ：表示領域ＰＦ：額縁領域Ｄｒ：第１端子部Ｔｐ：第
２端子部Ｌ、Ｌ１、Ｌ２：レジスト進入経路Ｅ、Ｅ１：放射ムラ発生方向Ｐ、Ｐ１
〜Ｐ４：屈曲点

Claims

液晶層を挟持して対向配置された一対の基板を有し、前記一対の基板の一方の表示領域
には複数のサブ画素がマトリクス状に形成されていると共に、前記表示領域の周縁部には
前記表示領域から端子領域までゲート配線及びソース配線からなる引き回し配線が延在さ
れている液晶パネルにおいて、
前記液晶パネルは、
前記端子領域が形成されている辺側において、前記引き回し配線には１又は２以上の屈
曲点が形成され、
互いに隣接する前記引き回し配線の直近の屈曲点同士を順次結んでなるラインが、前記
端子領域が形成されている辺と実質的に平行な直線又はジグザグ状となっていることを特
徴とする液晶パネル。
前記互いに隣接する前記引き回し配線の直近の屈曲点同士を順次結んでなるラインが、
ジグザグ状であり、かつ、前記端子領域が形成されている辺と実質的に平行とされている
ことを特徴とする請求項１に記載の液晶パネル。
前記一対の基板の一方の表示領域には、レジスト材料から形成された層間膜を備えてい
ることを特徴とする請求項１又は２に記載の液晶パネル。
前記液晶パネルは、垂直配向モード又は複屈折モードの縦電界方式のもの、あるいは、
横電界方式のものであることを特徴とする請求項３に記載の液晶パネル。